JPH0983271A - 平衡増幅回路 - Google Patents
平衡増幅回路Info
- Publication number
- JPH0983271A JPH0983271A JP7256825A JP25682595A JPH0983271A JP H0983271 A JPH0983271 A JP H0983271A JP 7256825 A JP7256825 A JP 7256825A JP 25682595 A JP25682595 A JP 25682595A JP H0983271 A JPH0983271 A JP H0983271A
- Authority
- JP
- Japan
- Prior art keywords
- input
- balanced
- output
- amplification factor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】平衡増幅回路において、信号源の出力インピー
ダンスにより、回路の増幅度が影響を受け、また、増幅
度の可変が困難である。 【解決手段】入力信号をそれぞれ第１の抵抗を介して非
反転入力に入力する第１及び第２の差動増幅回路と、第
１及び第２の差動増幅回路の出力をそれぞれの反転入力
に帰還する第２の抵抗と、第１及び第２の差動増幅回路
の反転入力を接続する第３の抵抗と、第１及び第２の差
動増幅回路の出力を第４の抵抗を介して反転入力に入力
すると共に、非反転入力に基準電位を入力する第３の差
動増幅回路と、第３の差動増幅回路の出力を第１及び第
２の差動増幅回路のそれぞれの非反転入力に入力する第
５の抵抗とを具備する。
ダンスにより、回路の増幅度が影響を受け、また、増幅
度の可変が困難である。 【解決手段】入力信号をそれぞれ第１の抵抗を介して非
反転入力に入力する第１及び第２の差動増幅回路と、第
１及び第２の差動増幅回路の出力をそれぞれの反転入力
に帰還する第２の抵抗と、第１及び第２の差動増幅回路
の反転入力を接続する第３の抵抗と、第１及び第２の差
動増幅回路の出力を第４の抵抗を介して反転入力に入力
すると共に、非反転入力に基準電位を入力する第３の差
動増幅回路と、第３の差動増幅回路の出力を第１及び第
２の差動増幅回路のそれぞれの非反転入力に入力する第
５の抵抗とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、音声信号等の平衡
入力信号を平衡に電圧増幅し、平衡出力信号を出力する
平衡入力平衡出力増幅回路に関するものである。
入力信号を平衡に電圧増幅し、平衡出力信号を出力する
平衡入力平衡出力増幅回路に関するものである。
【０００２】
【従来の技術】図２は、従来の平衡増幅回路の構成図で
ある。従来、平衡入力信号を平衡に電圧増幅し、平衡出
力信号を出力する回路としては、図２に示すような、平
衡増幅回路がある。図２において、２つの入力端子１及
び２から、入力信号Ｅｉと入力同相雑音成分Ｅｎが入力
される。この入力信号Ｅｉと入力同相雑音成分Ｅｎを入
力信号とする。入力信号Ｅｉ及びＥｎは、それぞれの入
力端子１及び２から抵抗Ｒ１ａ及びＲ１ｂを介して、差
動増幅器３及び４の非反転入力に入力される。差動増幅
器３及び４の出力は、それぞれ抵抗Ｒ２ｃ及びＲ２ｄを
介して、それぞれの反転入力に負帰還されている。
ある。従来、平衡入力信号を平衡に電圧増幅し、平衡出
力信号を出力する回路としては、図２に示すような、平
衡増幅回路がある。図２において、２つの入力端子１及
び２から、入力信号Ｅｉと入力同相雑音成分Ｅｎが入力
される。この入力信号Ｅｉと入力同相雑音成分Ｅｎを入
力信号とする。入力信号Ｅｉ及びＥｎは、それぞれの入
力端子１及び２から抵抗Ｒ１ａ及びＲ１ｂを介して、差
動増幅器３及び４の非反転入力に入力される。差動増幅
器３及び４の出力は、それぞれ抵抗Ｒ２ｃ及びＲ２ｄを
介して、それぞれの反転入力に負帰還されている。
【０００３】差動増幅器３及び４の出力信号は、それぞ
れの出力端子５及び６から出力信号Ｅout１及びＥout２
として出力される。出力端子５及び６は、抵抗Ｒ３ａ及
びＲ３ｂを介して、別の差動増幅器７の反転入力に接続
されており、非反転入力は、基準電位として接地され
る。差動増幅器７の出力は抵抗Ｒ２ａ及びＲ２ｂを介し
て、差動増幅器３及び４の非反転入力に接続されてい
る。
れの出力端子５及び６から出力信号Ｅout１及びＥout２
として出力される。出力端子５及び６は、抵抗Ｒ３ａ及
びＲ３ｂを介して、別の差動増幅器７の反転入力に接続
されており、非反転入力は、基準電位として接地され
る。差動増幅器７の出力は抵抗Ｒ２ａ及びＲ２ｂを介し
て、差動増幅器３及び４の非反転入力に接続されてい
る。
【０００４】以上のように構成された平衡増幅回路は、
抵抗Ｒ１（Ｒ１ａ〜Ｒ１ｄ）、抵抗Ｒ２（Ｒ２ａ〜Ｒ２
ｄ）の抵抗値の比率により増幅度が決定される。そし
て、平衡入力信号の差成分、つまり、入力端子１と入力
端子２との差成分のみが増幅されながら、基準電位に対
して対称となる平衡出力として、正相の出力信号と逆相
の出力信号が出力されると共に、入力信号の基準電位と
出力信号の基準電位が同一の出力信号を出力することが
できる。
抵抗Ｒ１（Ｒ１ａ〜Ｒ１ｄ）、抵抗Ｒ２（Ｒ２ａ〜Ｒ２
ｄ）の抵抗値の比率により増幅度が決定される。そし
て、平衡入力信号の差成分、つまり、入力端子１と入力
端子２との差成分のみが増幅されながら、基準電位に対
して対称となる平衡出力として、正相の出力信号と逆相
の出力信号が出力されると共に、入力信号の基準電位と
出力信号の基準電位が同一の出力信号を出力することが
できる。
【０００５】
【発明が解決しようとする課題】前述した平衡増幅回路
の増幅度は、Ｒ１ａ＝Ｒ１ｂ＝Ｒ１ｃ＝Ｒ１ｄ＝Ｒ１、
Ｒ２ａ＝Ｒ２ｂ＝Ｒ２ｃ＝Ｒ２ｄ＝Ｒ２とすると、
（１）式及び（２）式で表される。 Ｅout１＝Ｒ２／（２×Ｒ１）Ｅｉ （１） Ｅout２＝−Ｒ２／（２×Ｒ１）Ｅｉ （２） （１）式及び（２）式より、回路の増幅度を小さくする
場合、Ｒ２を小さく、Ｒ１を大きくすればよいことがわ
かる。
の増幅度は、Ｒ１ａ＝Ｒ１ｂ＝Ｒ１ｃ＝Ｒ１ｄ＝Ｒ１、
Ｒ２ａ＝Ｒ２ｂ＝Ｒ２ｃ＝Ｒ２ｄ＝Ｒ２とすると、
（１）式及び（２）式で表される。 Ｅout１＝Ｒ２／（２×Ｒ１）Ｅｉ （１） Ｅout２＝−Ｒ２／（２×Ｒ１）Ｅｉ （２） （１）式及び（２）式より、回路の増幅度を小さくする
場合、Ｒ２を小さく、Ｒ１を大きくすればよいことがわ
かる。
【０００６】しかし、図２に示すように、入力信号に直
列に接続される抵抗Ｒ１ａ及びＲ１ｂの抵抗値は、ハイ
ファイ・オーディオ・システムに用いる場合、ＳＮ（Si
gnalNoise）比に及ぼす抵抗の熱雑音の影響を考える
と、熱雑音電圧の２乗平均値が抵抗値に比例することか
ら、数ｋΩ以下にしなければならない。
列に接続される抵抗Ｒ１ａ及びＲ１ｂの抵抗値は、ハイ
ファイ・オーディオ・システムに用いる場合、ＳＮ（Si
gnalNoise）比に及ぼす抵抗の熱雑音の影響を考える
と、熱雑音電圧の２乗平均値が抵抗値に比例することか
ら、数ｋΩ以下にしなければならない。
【０００７】ここで、この回路の増幅度を小さく、例え
ば、０ｄＢにする場合、（Ｅout１−Ｅout２＝Ｅｉ）、
Ｒ１＝Ｒ２とすればよい。
ば、０ｄＢにする場合、（Ｅout１−Ｅout２＝Ｅｉ）、
Ｒ１＝Ｒ２とすればよい。
【０００８】この回路での入力インピーダンスは、（２
×Ｒ１）＋（２×Ｒ２）であるので、Ｒ１＝Ｒ２＝１ｋ
Ωとすれば、入力インピーダンスは４ｋΩとなる。
×Ｒ１）＋（２×Ｒ２）であるので、Ｒ１＝Ｒ２＝１ｋ
Ωとすれば、入力インピーダンスは４ｋΩとなる。
【０００９】信号源の出力インピーダンスは、音声信号
の場合、通常６００Ωであることが多く、入力インピー
ダンスによる入力信号の振幅の損失が大きく、信号源の
出力インピーダンスによって回路の増幅度が変化する。
の場合、通常６００Ωであることが多く、入力インピー
ダンスによる入力信号の振幅の損失が大きく、信号源の
出力インピーダンスによって回路の増幅度が変化する。
【００１０】信号源の出力インピーダンスに関わらず回
路の増幅度を一定にするには、この回路の入力Ｅin１及
びＥin２と、信号源との間に高入力インピーダンス・低
出力インピーダンスのバッファアンプを設ければよい
が、そのバッファアンプの性能により、信号の品質を劣
化させる恐れがあり、また、バッファアンプを付加する
ため、コストも高くなる。
路の増幅度を一定にするには、この回路の入力Ｅin１及
びＥin２と、信号源との間に高入力インピーダンス・低
出力インピーダンスのバッファアンプを設ければよい
が、そのバッファアンプの性能により、信号の品質を劣
化させる恐れがあり、また、バッファアンプを付加する
ため、コストも高くなる。
【００１１】また、平衡増幅回路において、増幅度を可
変にする場合、抵抗Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄの
抵抗値を同時に同じ割合で可変しなければならない。そ
のためには、４連の可変抵抗器を用いなければなず、コ
ストが高くなる。
変にする場合、抵抗Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄの
抵抗値を同時に同じ割合で可変しなければならない。そ
のためには、４連の可変抵抗器を用いなければなず、コ
ストが高くなる。
【００１２】したがって、本発明の目的は、平衡増幅回
路において、信号源の出力インピーダンスによる回路の
増幅度への影響を低減し、また、安価であり、容易に増
幅度を可変できる構成を提供することにある。
路において、信号源の出力インピーダンスによる回路の
増幅度への影響を低減し、また、安価であり、容易に増
幅度を可変できる構成を提供することにある。
【００１３】
【課題を解決するための手段】そのため、請求項１記載
の本発明は、入力信号をそれぞれ第１の抵抗を介して非
反転入力に入力する第１及び第２の差動増幅回路と、第
１及び第２の差動増幅回路の出力をそれぞれの反転入力
に帰還する第２の抵抗と、第１及び第２の差動増幅回路
の反転入力を接続する第３の抵抗と、第１及び第２の差
動増幅回路の出力を第４の抵抗を介して反転入力に入力
すると共に、非反転入力に基準電位を入力する第３の差
動増幅回路と、第３の差動増幅回路の出力を第１及び第
２の差動増幅回路のそれぞれの非反転入力に入力する第
５の抵抗とを具備することを特徴としている。
の本発明は、入力信号をそれぞれ第１の抵抗を介して非
反転入力に入力する第１及び第２の差動増幅回路と、第
１及び第２の差動増幅回路の出力をそれぞれの反転入力
に帰還する第２の抵抗と、第１及び第２の差動増幅回路
の反転入力を接続する第３の抵抗と、第１及び第２の差
動増幅回路の出力を第４の抵抗を介して反転入力に入力
すると共に、非反転入力に基準電位を入力する第３の差
動増幅回路と、第３の差動増幅回路の出力を第１及び第
２の差動増幅回路のそれぞれの非反転入力に入力する第
５の抵抗とを具備することを特徴としている。
【００１４】
【発明の実施の形態】図１は、本発明の平衡増幅回路の
構成図である。図１において、入力端子１及び入力端子
２から、入力信号Ｅｉと入力同相雑音成分Ｅnが入力さ
れる。これらを接地電圧からみて、入力端子１に入力信
号Ｅin１、入力端子２に入力信号Ｅin２が入力されるも
のとする。
構成図である。図１において、入力端子１及び入力端子
２から、入力信号Ｅｉと入力同相雑音成分Ｅnが入力さ
れる。これらを接地電圧からみて、入力端子１に入力信
号Ｅin１、入力端子２に入力信号Ｅin２が入力されるも
のとする。
【００１５】入力信号Ｅin１は、抵抗Ｒ１aを介して差
動増幅器３の非反転入力に入力される。また、入力信号
Ｅin２は、抵抗Ｒ１bを介して差動増幅器４の非反転入
力に入力される。差動増幅器３及び４の出力Ｅout１及
びＥout２は、それぞれ抵抗Ｒ４a及びＲ４bを介して差
動増幅器３及び４の反転入力に負帰還される。そして、
差動増幅器３及び４の反転入力は、抵抗Ｒ３によって接
続されている。
動増幅器３の非反転入力に入力される。また、入力信号
Ｅin２は、抵抗Ｒ１bを介して差動増幅器４の非反転入
力に入力される。差動増幅器３及び４の出力Ｅout１及
びＥout２は、それぞれ抵抗Ｒ４a及びＲ４bを介して差
動増幅器３及び４の反転入力に負帰還される。そして、
差動増幅器３及び４の反転入力は、抵抗Ｒ３によって接
続されている。
【００１６】差動増幅器３及び４の出力信号は、それぞ
れ出力Ｅout１及びＥout２として出力端子５及び６から
出力される。出力Ｅout１及びＥout２は、それぞれ抵抗
Ｒ５a及びＲ５bを介して、共に差動増幅器７の反転入力
に入力されている。差動増幅器７の非反転入力は、基準
電位として接地されている。差動増幅器７の出力は、抵
抗Ｒ２a及びＲ２bを介して、差動増幅器３及び４の非反
転入力に接続されている。
れ出力Ｅout１及びＥout２として出力端子５及び６から
出力される。出力Ｅout１及びＥout２は、それぞれ抵抗
Ｒ５a及びＲ５bを介して、共に差動増幅器７の反転入力
に入力されている。差動増幅器７の非反転入力は、基準
電位として接地されている。差動増幅器７の出力は、抵
抗Ｒ２a及びＲ２bを介して、差動増幅器３及び４の非反
転入力に接続されている。
【００１７】以上の構成による平衡増幅回路の動作につ
いて説明する。出力信号Ｅout１及びＥout２は、差動増
幅器７の裸利得をＧとした場合、 Ｅout１＝Ｒ２（Ｒ３＋Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２×Ｒ４／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ −Ｇ（Ｅout１＋Ｅout２） （３） Ｅout２＝Ｒ２（Ｒ３＋Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２×Ｒ４／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ −Ｇ（Ｅout１＋Ｅout２） （４） となる。
いて説明する。出力信号Ｅout１及びＥout２は、差動増
幅器７の裸利得をＧとした場合、 Ｅout１＝Ｒ２（Ｒ３＋Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２×Ｒ４／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ −Ｇ（Ｅout１＋Ｅout２） （３） Ｅout２＝Ｒ２（Ｒ３＋Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２×Ｒ４／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ −Ｇ（Ｅout１＋Ｅout２） （４） となる。
【００１８】そして、（３）式及び（４）式から、Ｅou
t１、Ｅout２について解くと、（３）式−（４）式よ
り、 Ｅout１−Ｅout２ ＝Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ （５） となる。
t１、Ｅout２について解くと、（３）式−（４）式よ
り、 Ｅout１−Ｅout２ ＝Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ （５） となる。
【００１９】（５）式をＥout１について解くと、 Ｅout１＝Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ ＋Ｅout２ （６） となる。
【００２０】また、（６）式を（４）式に代入すると、 Ｅout２＝Ｒ２（Ｒ３＋Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ −Ｒ２×Ｒ４／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｇ［Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ ＋２×Ｅout２］ （７） となる。
【００２１】そして、（７）式をＥout２について解け
ば、 Ｅout２（１＋２Ｇ） ＝Ｒ２（Ｒ３＋Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ −Ｒ２×Ｒ４／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｇ［Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２］ （８） となる。
ば、 Ｅout２（１＋２Ｇ） ＝Ｒ２（Ｒ３＋Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２ −Ｒ２×Ｒ４／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｇ［Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin１ −Ｒ２（Ｒ３＋２×Ｒ４）／｛（Ｒ１＋Ｒ２）Ｒ３｝Ｅin２］ （８） となる。
【００２２】ここで、演算回路である作動増幅器７の裸
利得Ｇが十分大きいとすると、 Ｅout２＝−Ｒ２（Ｒ３＋２×Ｒ４）／｛（２×Ｒ３（Ｒ１＋Ｒ２）｝ ×（Ｅin１−Ｅin２） （９） となる。
利得Ｇが十分大きいとすると、 Ｅout２＝−Ｒ２（Ｒ３＋２×Ｒ４）／｛（２×Ｒ３（Ｒ１＋Ｒ２）｝ ×（Ｅin１−Ｅin２） （９） となる。
【００２３】一方、Ｅout１についても同様に解くと、 Ｅout１＝Ｒ２（Ｒ３＋２×Ｒ４）／｛２×Ｒ３（Ｒ１＋Ｒ２）｝ ×（Ｅin１−Ｅin２） （１０） となる。
【００２４】以上の（９）式及び（１０）式からわかる
ように、出力端子５及び６の出力Ｅout１及びＥout２
は、符号が反転した（Ｅout１に対してＥout２が逆相と
なる）同じ出力が得られる。
ように、出力端子５及び６の出力Ｅout１及びＥout２
は、符号が反転した（Ｅout１に対してＥout２が逆相と
なる）同じ出力が得られる。
【００２５】したがって、本実施例の回路構成は、Ｒ
１、Ｒ２、Ｒ３及びＲ４の抵抗値の比率により平衡増幅
度が決定する平衡入力平衡出力増幅回路となる。そし
て、差動増幅器７により平衡入力信号の差成分のみが増
幅されながら、基準電位に対して対称となる平衡出力信
号として、正相の出力信号と逆相の出力信号が得られ
る。それと共に、入力信号の基準電位と出力信号の基準
電位を同一にできる。
１、Ｒ２、Ｒ３及びＲ４の抵抗値の比率により平衡増幅
度が決定する平衡入力平衡出力増幅回路となる。そし
て、差動増幅器７により平衡入力信号の差成分のみが増
幅されながら、基準電位に対して対称となる平衡出力信
号として、正相の出力信号と逆相の出力信号が得られ
る。それと共に、入力信号の基準電位と出力信号の基準
電位を同一にできる。
【００２６】また、平衡増幅回路全体の平衡増幅度は、
抵抗Ｒ３の抵抗値だけで決定できるため、そして、抵抗
Ｒ３だけを可変にすることで、平衡増幅度を可変でき
る。
抵抗Ｒ３の抵抗値だけで決定できるため、そして、抵抗
Ｒ３だけを可変にすることで、平衡増幅度を可変でき
る。
【００２７】さらに、抵抗Ｒ１ａとＲ１ｂを小さく、Ｒ
２ａとＲ２ｂを大きくした場合でも、回路の増幅度を小
さく設定できるため、高入力インピーダンスとすること
ができ、信号源の出力インピーダンスによる回路の増幅
度に与える影響を小さくすることができる。
２ａとＲ２ｂを大きくした場合でも、回路の増幅度を小
さく設定できるため、高入力インピーダンスとすること
ができ、信号源の出力インピーダンスによる回路の増幅
度に与える影響を小さくすることができる。
【００２８】
【発明の効果】本発明によれば、平衡増幅回路におい
て、信号源の出力インピーダンスによる回路の増幅度へ
の影響を低減でき、また、安価であり、容易に増幅度を
可変することができる。
て、信号源の出力インピーダンスによる回路の増幅度へ
の影響を低減でき、また、安価であり、容易に増幅度を
可変することができる。
【図１】本発明の平衡増幅回路の構成図を示す。
【図２】従来の平衡増幅回路の構成図を示す。
１、２
・・・入力端子 ３、４、７
・・・差動増幅器 ５、６
・・・出力端子 Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄ、Ｒ２ａ、Ｒ２ｂ、Ｒ
２ｃ、Ｒ２ｄ、Ｒ３、Ｒ３ａ、Ｒ３ｂ、Ｒ４ａ、Ｒ４
ｂ、Ｒ５ａ、Ｒ５ｂ ・・・抵抗
・・・入力端子 ３、４、７
・・・差動増幅器 ５、６
・・・出力端子 Ｒ１ａ、Ｒ１ｂ、Ｒ１ｃ、Ｒ１ｄ、Ｒ２ａ、Ｒ２ｂ、Ｒ
２ｃ、Ｒ２ｄ、Ｒ３、Ｒ３ａ、Ｒ３ｂ、Ｒ４ａ、Ｒ４
ｂ、Ｒ５ａ、Ｒ５ｂ ・・・抵抗
Claims (1)
- 【請求項１】入力信号をそれぞれ第１の抵抗を介して非
反転入力に入力する第１及び第２の差動増幅回路と、該
第１及び第２の差動増幅回路の出力をそれぞれの反転入
力に帰還する第２の抵抗と、前記第１及び第２の差動増
幅回路の反転入力を接続する第３の抵抗と、前記第１及
び第２の差動増幅回路の出力をそれぞれ第４の抵抗を介
して反転入力に入力すると共に非反転入力に基準電位を
入力する第３の差動増幅回路と、該第３の差動増幅回路
の出力を前記第１及び第２の差動増幅回路のそれぞれの
非反転入力に入力する第５の抵抗とを具備することを特
徴とする平衡増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7256825A JPH0983271A (ja) | 1995-09-08 | 1995-09-08 | 平衡増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7256825A JPH0983271A (ja) | 1995-09-08 | 1995-09-08 | 平衡増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983271A true JPH0983271A (ja) | 1997-03-28 |
Family
ID=17297960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7256825A Withdrawn JPH0983271A (ja) | 1995-09-08 | 1995-09-08 | 平衡増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983271A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030037012A (ko) * | 2001-11-01 | 2003-05-12 | 주식회사 미토스엠텍 | 밸런스 앰프 회로 |
-
1995
- 1995-09-08 JP JP7256825A patent/JPH0983271A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030037012A (ko) * | 2001-11-01 | 2003-05-12 | 주식회사 미토스엠텍 | 밸런스 앰프 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090067545A1 (en) | Receiver of high speed digital interface | |
| JP2006174122A (ja) | 出力増幅回路及びそれを用いたセンサ装置 | |
| JP3410901B2 (ja) | 増幅回路 | |
| US5625320A (en) | Differential preamplifier and pre-emphasis network | |
| JPH06303167A (ja) | ハイブリッド回路 | |
| US7787634B1 (en) | Musical distortion circuits | |
| JPH04160914A (ja) | アイソレータ回路 | |
| JPS6041882B2 (ja) | 第１及び第２の増幅素子を具える増幅器 | |
| JP2010220195A (ja) | カレントコンベアベースの計器増幅器 | |
| JPH0983271A (ja) | 平衡増幅回路 | |
| KR20020059371A (ko) | 듀얼 브릿지 증폭기 | |
| EP0981197A4 (en) | AMPLIFIER CIRCUIT, AND OPTICAL RECEIVER EQUIPPED WITH THIS CIRCUIT | |
| JPH08148950A (ja) | 平衡増幅回路 | |
| JPH05283955A (ja) | 音声信号用増幅器 | |
| JP2000031758A (ja) | 平衡増幅回路 | |
| EP0411027A1 (en) | Amplifier circuit | |
| US5394113A (en) | High impedance low-distortion linear amplifier | |
| JPH0635540Y2 (ja) | 差動増幅器 | |
| JPH08250943A (ja) | 平衡増幅回路 | |
| EP0700597B1 (en) | Differential audio line receiver | |
| JPH01302908A (ja) | 利得制御回路 | |
| JPH0865067A (ja) | 平衡増幅回路 | |
| JPH047124B2 (ja) | ||
| JPH04172804A (ja) | 増幅装置 | |
| JPH09266417A (ja) | グランドアイソレーション回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |