JPH01107399A - Ｐｒｏｍライター - Google Patents
ＰｒｏｍライターInfo
- Publication number
- JPH01107399A JPH01107399A JP62265572A JP26557287A JPH01107399A JP H01107399 A JPH01107399 A JP H01107399A JP 62265572 A JP62265572 A JP 62265572A JP 26557287 A JP26557287 A JP 26557287A JP H01107399 A JPH01107399 A JP H01107399A
- Authority
- JP
- Japan
- Prior art keywords
- prom
- memory
- setting switch
- circuit
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＲＯＭライターに関し、特にパーソナルコン
ピュータやマイコン装置のプログラムをＰＲＯＭ化する
ためのＰＲＯＭライターに関する。
ピュータやマイコン装置のプログラムをＰＲＯＭ化する
ためのＰＲＯＭライターに関する。
従来、この種のＰＲＯＭライターはホストコンピュータ
（ＣＰＵと略す）とＲ５−２３２Ｃ５ＧＰ−Ｉ Ｂなど
の汎用インタフェースで接続され、ＣＰｔＪのソフト処
理によってＰＲＯＭ化するプログラム（ＲＯＭ化データ
と略す）を転送する方式が採用されていた。
（ＣＰＵと略す）とＲ５−２３２Ｃ５ＧＰ−Ｉ Ｂなど
の汎用インタフェースで接続され、ＣＰｔＪのソフト処
理によってＰＲＯＭ化するプログラム（ＲＯＭ化データ
と略す）を転送する方式が採用されていた。
上述した従来のＰＲＯＭライターはホストＣＰＵのＰＲ
ＯＭ作成プログラムの処理により、汎用インタフェース
を介し、ＰＲＯＭライターへＲＯＭ化データやＰＲＯＭ
ライターを制御するコマンドを送出しＦＲＯＭ作成して
いたが、次の欠点があった。
ＯＭ作成プログラムの処理により、汎用インタフェース
を介し、ＰＲＯＭライターへＲＯＭ化データやＰＲＯＭ
ライターを制御するコマンドを送出しＦＲＯＭ作成して
いたが、次の欠点があった。
（１）ＦＲＯＭ作成のため専用のＰＲＯＭ作成プログラ
ム及び汎用インタフェースが必要となる。
ム及び汎用インタフェースが必要となる。
従って通常ホストＣＰＵとしては、作成したＰＲＯＭを
実行するＣＰＵ （実行ＣＰＵと略す）ではなく、開発
用ＣＰＵが使用される。然しながら、この様な開発用Ｃ
ＰＵは実行ＣＰＵの設置場所への持ち込みは実際上困難
であり、設置場所でのプログラムデパックに伴うＲＯＭ
化データ変更に容易に対応できない問題がある。
実行するＣＰＵ （実行ＣＰＵと略す）ではなく、開発
用ＣＰＵが使用される。然しながら、この様な開発用Ｃ
ＰＵは実行ＣＰＵの設置場所への持ち込みは実際上困難
であり、設置場所でのプログラムデパックに伴うＲＯＭ
化データ変更に容易に対応できない問題がある。
（２）実行ＣＰＵにて、ＰＲＯＭ作成する場合、ＦＲＯ
Ｍ作成プログラムをメモリ上に展開する必要があり、そ
の領域は、ＲＯＭ化データを格納できないためメモリの
利用効率が低下する。
Ｍ作成プログラムをメモリ上に展開する必要があり、そ
の領域は、ＲＯＭ化データを格納できないためメモリの
利用効率が低下する。
本発明のＰＲＯＭライターは実行ＣＰＵ上のメモリに接
続されるＤＭＡ回路と、該ＤＡＭ回路を介してメモリか
らのデータをＦＲＯＭに書き込むＰＲＯＭ書き込み回路
と、メモリの上限アドレスを設定する上限アドレス設定
スイッチとメモリの下限アドレスを設定する下限アドレ
ス設定スイッチとを有している。
続されるＤＭＡ回路と、該ＤＡＭ回路を介してメモリか
らのデータをＦＲＯＭに書き込むＰＲＯＭ書き込み回路
と、メモリの上限アドレスを設定する上限アドレス設定
スイッチとメモリの下限アドレスを設定する下限アドレ
ス設定スイッチとを有している。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示す。第１図において、本
発明の一実施例は実行ＣＰＵにバス１０を介して接続さ
れるＰＲＯＭライターで、このＰＲＯＭライターは実行
ＣＰＵ２のバス１０に接続し、メモリ４内のＰＲＯＭ化
データをＤＭＡ （ダイレクトメモリアクセス）で直接
読み出すＤＭＡ回路５と、メモリ４上のＰＲＯＭ化デー
タのアドレス範囲（上限、下限）を設定する設定スイッ
チ７．８と、ＤＭＡ回路５で読み出したＰＲＯＭ化デー
タをＦＲＯＭ （、図示せず）に書き込むＦＲＯＭ書き
込む回路６と書き込み起動スイッチ９とを含む。
発明の一実施例は実行ＣＰＵにバス１０を介して接続さ
れるＰＲＯＭライターで、このＰＲＯＭライターは実行
ＣＰＵ２のバス１０に接続し、メモリ４内のＰＲＯＭ化
データをＤＭＡ （ダイレクトメモリアクセス）で直接
読み出すＤＭＡ回路５と、メモリ４上のＰＲＯＭ化デー
タのアドレス範囲（上限、下限）を設定する設定スイッ
チ７．８と、ＤＭＡ回路５で読み出したＰＲＯＭ化デー
タをＦＲＯＭ （、図示せず）に書き込むＦＲＯＭ書き
込む回路６と書き込み起動スイッチ９とを含む。
実行ＣＰＵ２は、ＣＰＵ回路３及びＰＲＯＭ化データが
格納されているメモリ４を含む。
格納されているメモリ４を含む。
次に本実施例の動作を説明する。ＰＲＯＭライター１の
書き込み起動スイッチ９をＯＮにすると、ＤＭＡ回路５
は下限アドレス設定スイッチ８で設定される実行ＣＰＵ
２のメモリ４からダイレクトメモリアクセスによりＰＲ
ＯＭ化データを読み出す、読み出されたＰＲＯＭ化デー
タはＦＲＯＭ書き込み回路６にてＦＲＯＭへの書き込み
が行なわれる。１回の転送が終了するとＤＭＡ回路５は
、内部メモリアドレスカウンタをインクリメントし、次
のメモリアドレスデータがＤＭＡ回路５から出力される
。上限アドレス設定スイッチ９にて設定されたアドレス
まで前記書き込み動作は繰り返し実行される。
書き込み起動スイッチ９をＯＮにすると、ＤＭＡ回路５
は下限アドレス設定スイッチ８で設定される実行ＣＰＵ
２のメモリ４からダイレクトメモリアクセスによりＰＲ
ＯＭ化データを読み出す、読み出されたＰＲＯＭ化デー
タはＦＲＯＭ書き込み回路６にてＦＲＯＭへの書き込み
が行なわれる。１回の転送が終了するとＤＭＡ回路５は
、内部メモリアドレスカウンタをインクリメントし、次
のメモリアドレスデータがＤＭＡ回路５から出力される
。上限アドレス設定スイッチ９にて設定されたアドレス
まで前記書き込み動作は繰り返し実行される。
以上説明したように本発明はＤＭＡ方式でメモリ内のデ
ータをＰＲＯＭへ書き込み可能なため、ＦＲＯＭ成作用
の特別なプログラムや、汎用インタフェースなしに、作
成したＰＲＯＭを実際に実行する実行ＣＰＵにおいてＰ
ＲＯＭ作成ができる。このため、実行ＣＰＵを設置した
場所において開発用ＣＰυなしでプログラムのＰＲＯＭ
化が可能であり、また実行ＣＰＵのＲＡＭメモリ上にて
デバッグ済プログラムを直接ＰＲＯＭ化できるため操作
性が向上する等の効果がある。
ータをＰＲＯＭへ書き込み可能なため、ＦＲＯＭ成作用
の特別なプログラムや、汎用インタフェースなしに、作
成したＰＲＯＭを実際に実行する実行ＣＰＵにおいてＰ
ＲＯＭ作成ができる。このため、実行ＣＰＵを設置した
場所において開発用ＣＰυなしでプログラムのＰＲＯＭ
化が可能であり、また実行ＣＰＵのＲＡＭメモリ上にて
デバッグ済プログラムを直接ＰＲＯＭ化できるため操作
性が向上する等の効果がある。
第１図は本発明の一実施例を示すブロック図である。
１・・・ＰＲＯＭライター、２・・・実行ＣＰＵ、３・
・・ＣＰＵ回路、４・・・メモリ、５・・・ＤＭＡ回路
、６・・・ＰＲＯＭ書き込み回路、７・・・上限アドレ
ス設定スイッチ、８・・・下限アドレス設定スイッチ、
９・・・書き込み起動スイッチ、１０・・・バス。
・・ＣＰＵ回路、４・・・メモリ、５・・・ＤＭＡ回路
、６・・・ＰＲＯＭ書き込み回路、７・・・上限アドレ
ス設定スイッチ、８・・・下限アドレス設定スイッチ、
９・・・書き込み起動スイッチ、１０・・・バス。
Claims (1)
- 実行ＣＰＵ上のメモリに接続されるＤＭＡ回路と、該
ＤＭＡ回路を介してメモリからのデータをＰＲＯＭに書
き込むＰＲＯＭ書き込み回路と、メモリの上限アドレス
を設定する上限アドレス設定スイッチとメモリの下限ア
ドレスを設定する下限アドレス設定スイッチとを備え、
ＰＲＯＭ書き込みデータを前記下限アドレス設定スイッ
チと前記上限アドレス設定スイッチとで指定するアドレ
スのメモリからＤＭＡ（ダイレクトメモリアドレス）に
より読み出しＰＲＯＭへ書き込むことを特徴とするＰＲ
ＯＭライター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265572A JPH01107399A (ja) | 1987-10-20 | 1987-10-20 | Ｐｒｏｍライター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265572A JPH01107399A (ja) | 1987-10-20 | 1987-10-20 | Ｐｒｏｍライター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01107399A true JPH01107399A (ja) | 1989-04-25 |
Family
ID=17418978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62265572A Pending JPH01107399A (ja) | 1987-10-20 | 1987-10-20 | Ｐｒｏｍライター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01107399A (ja) |
-
1987
- 1987-10-20 JP JP62265572A patent/JPH01107399A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| JPH01107399A (ja) | Ｐｒｏｍライター | |
| JP2578182B2 (ja) | デ−タ処理装置及びデ−タ処理システム | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| JPS635463A (ja) | マルチプロセツサシステム | |
| JPH07109589B2 (ja) | 命令処理方式 | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JP2695930B2 (ja) | インテリジェントｉ／ｏモジュール | |
| JPS6349935A (ja) | 中央制御装置 | |
| KR940011045B1 (ko) | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 | |
| JPS5954091A (ja) | 電子計算機 | |
| JPS61166630A (ja) | マイクロプログラム制御方式 | |
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPS63104156A (ja) | 情報処理装置 | |
| JPS60164849A (ja) | プログラムデバツク方式 | |
| JPH03225551A (ja) | 入出力装置アクセス制御方式 | |
| JPS6260033A (ja) | マイクロプロセツサ制御方式 | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPH0543248U (ja) | 計算機 | |
| JPS62219032A (ja) | 初期診断方式 | |
| JPS63120340A (ja) | デ−タ処理装置 | |
| JPH04262430A (ja) | マイクロプロセッサ | |
| JPH0259828A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH0381845A (ja) | マイクロプロセッサ回路 | |
| JPH05204710A (ja) | イベントトレース装置 |