JPH04262430A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ユーザプログラム実行
中の割り込み又はインタラプト命令に対する例外処理機
能を有するマイクロプロセッサに関し、例えばソフトウ
ェアデバッグの為のエミュレーションにおいて用いられ
るインサーキットエミュレータに適用して有効な技術に
関する。

【０００２】

【従来の技術】マイクロコンピュータ応用機器（ユーザ
システム）の開発において、ソフトウェアデバッグやシ
ステム評価を行うために用いられるインサーキットエミ
ュレータは、ユーザシステムに搭載されるマイクロプロ
セッサ若しくはそれと同等のエミュレーション専用マイ
クロプロセッサ（エバチップとも称される）をユーザシ
ステムとのインタフェース部に備え、このマイクロプロ
セッサにソフトウェアデバッグ対象とされるユーザプロ
グラムを実行させてユーザシステムを代行制御する。こ
のとき、デバッグ対象プログラムの内容を任意に変更し
たりして、その制御状態をトレースし、所定のブレーク
ポイントでそのトレース結果を確認可能にしながらユー
ザシステムのソフトウェアデバッグを支援する。

【０００３】インサーキットエミュレータを用いたデバ
ッグにおいては、ユーザプログラムを任意のアドレスか
ら実行させることができる。このような機能は、一般に
はインサーキットエミュレータにおいてファームウェア
として備えられているモニタプログラムによって実行さ
れる。ユーザプログラムを任意のアドレスから実行させ
るには、プロセッサのプログラムカウンタにそのアドレ
スを入力してやれば良い。技術的には、プログラムカウ
ンタに所望の値を設定するための命令をプロセッサに実
行させる方法もあるが、それよりも簡単な方法として、
リターン命令を実行するときにスタックから戻り番地を
読むことを利用する方式がある。すなわち、実行したい
アドレスを予めスタックに書いておき、モニタプログラ
ムを終了するときにリターン命令を使うとそのアドレス
に実行が移るので、任意のアドレスからの実行が可能と
される。

【０００４】上記ブレークポイントには、大きく分けて
ソフトウェアブレークポイントと、ハードウェアブレー
クポイントがある。ブレークは、機能としては単純であ
り、ブレーク割り込み入力又はインタラプト命令の実行
によりユーザプログラムの流れを変えることによって行
われる。すなわち、予め設定されたブレーク条件が発生
すればユーザプログラムの実行が中断され、モニタプロ
グラムの実行に移行され、そこでメモリの内容を見たり
レジスタを変更したりした後、更にユーザプログラムの
実行に移行される。

【０００５】尚、インサーキットエミュレータについて
記載された文献の例としては、１９８９年６月２０日に
電波新聞社より発行された「マイコン開発のすべて（７
８頁〜９５頁）」がある。

【０００６】

【発明が解決しようとする課題】上記インサーキットエ
ミュレータを用いたソフトウェアデバッグにおいて、ブ
レーク割り込み入力又はインタラプト命令の実行による
、スタック、アンスタック動作時に、ユーザプログラム
のスタック領域を使用すると、ユーザプログラムのスタ
ックポイントが変更され、その後のユーザプログラムの
実行に支障を来すので、ブレーク割り込み入力又はイン
タラプト命令実行によるスタック、アンスタックは、ユ
ーザプログラムのスタック領域を使用しないように、エ
ミュレーションマイクロプロセッサの外部ハードウェア
すなわちインサーキットエミュレータに設けられたＲＡ
Ｍ（ランダム・アクセス・メモリ）に対して行うように
していた。従って従来のインサーキットエミュレータに
は、上記のスタック、アンスタックを行うＲＡＭとその
制御を行うための制御回路とが搭載されている。

【０００７】しかしながら上記のようにソフトウェアデ
バッグにおけるスタック、アンスタックのためのＲＡＭ
やその制御回路をインサーキットエミュレータに設ける
ことは、以下のような問題点のあることが本発明者によ
って見いだされた。

【０００８】即ち、上記のようにソフトウェアデバッグ
におけるスタック、アンスタックのためのＲＡＭやその
制御回路をインサーキットエミュレータに設けることは
インサーキットエミュレータの規模の増大、コストの増
大を招来する。また、マイクロプロセッサの高集積化が
進むにつれてＤＭＡＣ（ダイレクト・メモリ・アクセス
・コントローラ）やリフレッシュコントローラがプロセ
ッサに搭載されるようになるとバスサイクルが複雑とな
り、それによってエミュレーション制御も複雑となるか
ら、マイクロプロセッサの品種毎にそれに応じた、スタ
ック、アンスタックのためのＲＡＭやその制御回路を用
意しなければならないのはインサーキットエミュレータ
の開発期間を大幅に遅延させる主たる要因とされる。さ
らに、上記のように高集積化につれて高機能化されたマ
イクロプロセッサにおいては、例えばブレーク割り込み
が有効とされたか否かの判断は、プロセッサに結合され
た外部バスの複雑なバスサイクルによらざるを得ないか
ら、上記スタック、アンスタックのための外部制御回路
の構成は非常に複雑なものとされ、プロセッサの品種に
よっては割り込みサイクルの検出が不可能とされる場合
も考えられる。

【０００９】本発明の目的は、ブレーク割り込み入力又
はインタラプト命令の実行による、スタック、アンスタ
ック動作のためのＲＡＭやその制御回路としてマイクロ
プロセッサの外部に配置されていたものを省略すること
にある。また、本発明の別の目的は、インサーキットエ
ミュレータの規模の低減、コストの低下、開発期間の短
縮を可能とする技術を提供することにある。

【００１０】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１２】すなわち、ユーザプログラムのスタックポ
インタ値とは無関係に、ブレーク割り込み又はインタラ
プト命令によるスタック動作及びリターン命令によるア
ンスタック動作を可能とするエミュレーション専用スタ
ックレジスタをマイクロプロセッサ内蔵するものである
。この場合においてユーザプログラムのスタック内容が
プログラムカウンタ値とステータスレジスタ値とされる
とき、上記エミュレーション専用レジスタのバイト数は
、当該プログラムカウンタと当該ステータスレジスタと
のバイト数の合計に等しくなるように設定することがで
きる。また、上記エミュレーション専用スタックレジス
タに対するアクセスのためにそれの専用命令を設定する
ことができる。

【００１３】

【作用】上記した手段によれば、マイクロプロセッサに
内蔵されたエミュレーション専用スタックレジスタに対
する、ブレーク割り込み又はインタラプト命令によるス
タック動作及びリターン命令によるアンスタック動作が
ユーザプログラムのスタックポインタ値とは無関係に行
われ、それによってユーザプログラムのスタック領域が
保護される。このことが、上記スタック、アンスタック
のためのＲＡＭやその制御回路の外部形成を不要とし、
インサーキットエミュレータの規模の低減、コストの低
下、開発期間の短縮を可能とする。

【００１４】

【実施例】図２には、本発明の一実施例としてのインサ
ーキットエミュレータが示される。図２において２０は
インサーキットエミュレータ本体であり、この本体２０
は、ユーザインタフェース部１１より引き出されたイン
タフェースケーブル１２を介して図示されないユーザシ
ステムに結合可能にされている。ユーザインタフェース
部１１にはエミュレーションバス５が結合され、さらに
このエミュレーションバス５には、本発明の一実施例と
してのマイクロプロセッサ１が結合される。それにより
、ユーザシステムとマイクロプロセッサ１とがやりとり
する情報や当該マイクロプロセッサ１の内部状態に応ず
る情報がエミュレーションバス５に与えられ、また、こ
のエミュレーションバス５を介してエミュレーションの
ための各種制御信号や情報がマイクロプロセッサ１に与
えられるようになっている。そして上記エミュレーショ
ンバス５には、エミュレーション動作を制御するエミュ
レーション制御部６、エミュレーション動作制御時に使
用されるメモリ１０、エミュレーションバス５に与えら
れるデータやアドレスさらには制御情報を逐次トレース
して蓄えるトレースメモリ７、マイクロプロセッサ１の
制御状態やエミュレーションバス５の状態を監視してそ
の状態が予め設定された状態に到達したときエミュレー
ション動作をブレークするためのブレーク検出回路８、
ユーザシステムの未完成時にそれに含まれるべきデータ
メモリやプログラムメモリを代行するために当該ユーザ
システムの任意のアドレス空間に割り付けて使用可能な
エミュレーションメモリ９が結合される。

【００１５】１４はホストＣＰＵであり、このホストＣ
ＰＵ１４は、インサーキットエミュレータ本体２０全体
の動作を制御する機能を有し、システムバス１３を介し
て上記エミュレーション制御部６、メモリ１０、ブレー
ク検出回路８、トレースメモリー７、エミュレーション
メモリ９に結合されるとともに、システムメモリ１５、
Ｉ／Ｏインタフェース部１６に結合される。Ｉ／Ｏイン
タフェース部１６は、マンマシンインタフェースとして
のＣＲＴディスプレイ／キーボード１７や、図示しない
ソフトウェア開発装置からオブジェクトデータなどをダ
ウンロードするためのデータ読み取り装置などが結合さ
れる。

【００１６】上記マイクロプロセッサ１は、上記ブレー
ク検出回路８からのブレーク割り込み信号を取り込むた
めの専用の入力端子４や、このブレーク割り込み専用入
力端子４からのブレーク割り込み、又は所定のインタラ
プト命令によるスタック動作、及びリターン命令による
アンスタック動作を、ユーザプログラムのスタックポイ
ンタ値とは無関係に可能とするためのエミュレーション
専用スタックレジスタ（ＳＴＲ）３を含み、以下のよう
に構成される。

【００１７】図１には上記マイクロプロセッサ１の詳細
な構成が示される。

【００１８】図１に示されるマイクロプロセッサ１は、
特に制限されないが、公知の半導体集積回路製造技術に
より、シリコンなどの一つの半導体基板に形成される。

【００１９】図１に示されるマイクロプロセッサ１は、
特に制限されないが、１６ビット構成の内部バス２１を
有し、この内部バス２１には、演算器（算術論理演算回
路）２２や、プログラムの制御のためのプログラムカウ
ンタ（ＰＣ）２３、各ビットに状態表示の意味が割り当
てられたステータスレジスタ（ＳＲ）２４、ワーク領域
が形成されるメモリ２５、上記のようにブレーク割り込
み専用入力端子４からのブレーク割り込み、又は所定の
インタラプト命令によるスタック動作、及びリターン命
令によるアンスタック動作を、ユーザプログラムのスタ
ックポインタ値とは無関係に可能とするためのエミュレ
ーション専用スタックレジスタ（ＳＴＲ）３、さらには
バスコントローラ２８を介して上記エミュレーションバ
ス５との間でデータやアドレスの転送を可能とするデー
タレジスタ２６及びアドレスレジスタ２７などが結合さ
れる。上記メモリ２５には、ユーザプログラムのスタッ
クポインタ（ＳＰ）２５Ａ、汎用レジスタ２５Ｂ、スタ
ック領域２５Ｃが形成される。また、ユーザプログラム
のスタック内容は、プログラムカウンタ２３の値とステ
ータスレジスタ２４の値の各々２バイトで、合計４バイ
トとされる。それに呼応して上記エミュレーション専用
スタックレジスタ３のバイト数は、４バイトとされる。 また、特に制限されないが、このエミュレーション専用
スタックレジスタ３のアクセスのためにそれ専用の命令
が設定されており、当該専用命令によってのみ上記エミ
ュレーション専用スタックレジスタ３のアクセスが可能
とされる。

【００２０】３１はマイクロプログラムが格納されるマ
イクロプログラムメモリ、３０はこのマイクロプログラ
ムメモリ３１を制御するためのマイクロインストラクシ
ョンコントローラであり、このコントローラ３０の制御
によって上記マイクロプログラムメモリ３１から読出さ
れたマイクロ命令は、後段のデコード回路３２によって
解釈され、それにより、上記演算器２２、プログラムカ
ウンタ２３、ステータスレジスタ２４、メモリ２５、エ
ミュレーション専用スタックレジスタ３、データレジス
タ２６、及びアドレスレジスタ２７の動作制御信号が生
成される。

【００２１】２９は割り込みコントローラであり、この
割り込みコントローラ２９は、上記ブレーク検出回路８
からのブレーク割り込み信号を取り込み、それがアサー
トされた場合に上記マイクロインストラクションコント
ローラ３０に対して所定の処理ルーチンへの分岐を要求
する。種々の割り込みに対して原因別に処理ルーチンの
先頭番地のテーブル（ベクタ）が、マイクロインストラ
クションコントローラ３０内にあり、上記ブレーク割り
込みが受け付けられると、それに対応するテーブルが引
かれて該当する処理ルーチンへ分岐される。

【００２２】図３には、エミュレーション起動時（ユー
ザプログラム起動時）におけるスタックポインタ（ＳＰ
）２５Ａとエミュレーション専用スタックレジスタ（Ｓ
ＴＲ）３の設定の一例が示される。

【００２３】エミュレーション起動はリターン命令によ
り行われるが、このリターン命令の実行前に、エミュレ
ーション専用レジスタ３のアクセス専用として設定され
た所定のアクセス命令を実行させることにより、ユーザ
プログラム開始時のプログラムカウンタ（ＰＣ）２３の
値とステータスレジスタ（ＳＲ）２４の値とが上記専用
スタックレジスタ３に設定される。図３の例ではＰＣ■
、ＳＲ■がエミュレーション専用スタックレジスタ（Ｓ
ＴＲ）３に設定されている。またこのとき、スタックポ
インタ（ＳＰ）２５Ａは、上記リターン命令実行後にユ
ーザプログラム状態に整合するように、ユーザプログラ
ム実行時の値より４を減じた値に設定される。図３に示
される例では、ユーザプログラム実行時のスタックポイ
ンタ（ＳＰ）値を＄１１０とする場合に、リターン命令
実行前のスタックポインタ（ＳＰ）の値は＄１０６に設
定されている。

【００２４】リターン命令によるアンスタックにより、
エミュレーション専用スタックレジスタ（ＳＴＲ）３の
内容がＳＲ■、ＰＣ■の順に読出され、それと同時にス
タックポインタ（ＳＰ）は＋４されることにより、＄１
０Ａとなり、ユーザプログラム状態とされる。ＳＲ■に
よりステータスレジスタ２４の内容が設定され、その後
ＰＣ■よりユーザプログラムが実行される（エミュレー
ション起動）。

【００２５】図４にはブレーク時のスタックポインタ（
ＳＰ）２５Ａとエミュレーション専用スタックレジスタ
（ＳＴＲ）３の設定の一例が示される。

【００２６】ユーザプログラムの実行において、ブレー
ク検出回路８からのブレーク割り込み信号がアサートさ
れると、エミュレーション専用スタックレジスタ３のア
クセス専用命令により、ブレーク直前のユーザプログラ
ムのプログラムカウンタ（ＰＣ）２３の値ＰＣ■と、ス
テータスレジスタ（ＳＲ）２４の値ＳＲ■の値がエミュ
レーション専用スタックレジスタ（ＳＴＲ）３にスタッ
クされる。同時にスタックポインタ（ＳＰ）は−４され
て＄１０６とされる。尚、本実施例ではユーザシステム
に影響を与えないようにするため、スタックにおけるラ
イトサイクルのライト信号をマイクロプロセッサ１の外
部に出力しないようにしている。ブレーク例外処理が終
了されと、マイクロプロセッサ１は、モニタプログラム
（エミュレータ制御プログラム）を実行するが、このモ
ニタプログラムの実行において、エミュレーション専用
スタックレジスタ（ＳＴＲ）３のアクセス専用命令を実
行させて当該専用スタックレジスタ３の内容を読み出す
ことにより、ユーザプログラムのブレーク時のプログラ
ムカウンタ（ＰＣ）２３、ステータスレジスタ（ＳＲ）
２４の内容を知ることができる。

【００２７】このように上記エミュレーション起動時及
びブレーク時にユーザプログラムのスタック領域を使用
しないため、スタックの内容＄１０６〜＄１０８のデー
タを保証することができる。

【００２８】尚、以上の説明では、ブレーク検出回路８
からのブレーク割り込み信号がアサートされることによ
ってブレークされた場合について説明したが、それとは
別に、ユーザプログラムに予め挿入されたインタラプト
命令によってブレークされる場合にも、上記と同様に、
エミュレーション専用スタックレジスタ３に対して、ス
タック、アンスタックの動作が行われることによりスタ
ックの内容＄１０６〜＄１０８のデータが保証される。

【００２９】本実施例によれば以下の作用効果を得るこ
とができる。

【００３０】（１）マイクロプロセッサ１に内蔵された
エミュレーション専用スタックレジスタ３に対する、ブ
レーク割り込み又はインタラプト命令によるスタック動
作及びリターン命令によるアンスタック動作がユーザプ
ログラムのスタックポインタ値とは無関係に行われ、そ
れによってユーザプログラムのスタック領域が保護され
るので、上記スタック、アンスタックのためのＲＡＭや
その制御回路をインサーキットエミュレータ本体２０で
形成する必要がない。

【００３１】（２）上記（１）の作用効果により、イン
サーキットエミュレータの規模の低減、コストの低下、
開発期間の短縮が可能とされる。

【００３２】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３３】例えば、上記実施例では、エミュレーショ
ン専用レジスタ３のアクセス専用命令によって当該レジ
スタ３をアクセスするようにしたが、マイクロプロセッ
サ１内のＣＰＵ２によって管理されるアドレス空間にエ
ミュレーション専用スタックレジスタ３を配置するよう
にすれば、上記のアクセス専用命令は不要とされる。ま
た、上記実施例では、図３、図４で説明したようにブレ
ーク時及びエミュレーション起動時の夫々において、ス
タックポインタの値を変更する処理を行ったが、ブレー
クとエミュレーションを連続させる場合には、何れか一
方で対処すればよい。

【００３４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるインサ
ーキットエミュレータ本体に適用した場合について説明
したが、本発明はそれに限定されるものではなく、各種
のマイクロプロセッサデバッグ用装置に適用することが
できる。

【００３５】本発明は、少なくとも割り込み又はインタ
ラプタ命令による例外処理機能を含む条件のものに適用
することができる。

【００３６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３７】すなわち、マイクロプロセッサに内蔵され
たエミュレーション専用レジスタに対する、ブレーク割
り込み又はインタラプト命令によるスタック動作及びリ
ターン命令によるアンスタック動作がユーザプログラム
のスタックポインタ値とは無関係に行われ、それによっ
てユーザプログラムのスタック領域が保護されるので、
上記スタック、アンスタックのためのＲＡＭやその制御
回路を当該マイクロプロセッサの外部に形成する必要が
なく、またそれによってインサーキットエミュレータの
規模の低減、コストの低下、開発期間の短縮が可能とさ
れる。

【図面の簡単な説明】

【図１】図１は本発明の一実施例としてのインサーキッ
トエミュレータに含まれるマイクロプロセッサの構成ブ
ロック図である。

【図２】図２は上記インサーキットエミュレータの全体
的な構成ブロック図である。

【図３】図３はエミュレーション起動時のスタックポイ
ンタとエミュレーション専用スタックレジスタの設定例
の説明図である。

【図４】図４はブレーク時におけるスタックポインタと
エミュレーション専用スタックレジスタの設定例の説明
図である。

【符号の説明】

１　　マイクロプロセッサ ２　　ＣＰＵ ３　　エミュレーション専用スタックレジスタ４　　ブ
レーク割り込み専用入力端子 ２０　　インサーキットエミュレータ本体２１　　内部
バス ２２　　演算器 ２３　　プログラムカウンタ ２４　　ステータスレジスタ ２５　　メモリ ２６　　データレジスタ ２７　　アドレスレジスタ ２８　　バスコントローラ ２９　　割り込みコントローラ ３０　　マイクロインストラクションコントローラ３１
　　マイクロプログラムメモリ ３２　　デコード回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　ユーザプログラム実行中のブレーク割
   り込み又はインタラプト命令に対する例外処理機能を有
   するマイクロプロセッサにおいて、ユーザプログラムの
   スタックポインタ値とは無関係に、上記のブレーク割り
   込み又はインタラプト命令によるスタック動作及びリタ
   ーン命令によるアンスタック動作を可能とするエミュレ
   ーション専用スタックレジスタを内蔵することを特徴と
   するマイクロプロセッサ。
2. 【請求項２】　　ユーザプログラムのスタック内容がプ
   ログラムカウンタ値とステータスレジスタ値とされると
   き、上記エミュレーション専用レジスタのバイト数は、
   当該プログラムカウンタと当該ステータスレジスタとの
   バイト数の合計に等しくなるように設定されて成る請求
   項１記載のマイクロプロセッサ。
3. 【請求項３】　　上記エミュレーション専用スタックレ
   ジスタに対するアクセス専用命令が設定されて成る請求
   項１又は２記載のマイクロプロセッサ。