JPH01104761A - パターン化ダイヤモンド状炭素膜の製法 - Google Patents

パターン化ダイヤモンド状炭素膜の製法

Info

Publication number
JPH01104761A
JPH01104761A JP62259163A JP25916387A JPH01104761A JP H01104761 A JPH01104761 A JP H01104761A JP 62259163 A JP62259163 A JP 62259163A JP 25916387 A JP25916387 A JP 25916387A JP H01104761 A JPH01104761 A JP H01104761A
Authority
JP
Japan
Prior art keywords
carbon film
resist
diamond
hard carbon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62259163A
Other languages
English (en)
Inventor
Hidekazu Ota
英一 太田
Yuji Kimura
裕治 木村
Katsuhiko Tani
克彦 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP62259163A priority Critical patent/JPH01104761A/ja
Publication of JPH01104761A publication Critical patent/JPH01104761A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、ダイヤモンド状炭素膜のパターン化に関する
本発明は、とくに、電子デバイスの分野におけるダイヤ
モンド状炭素膜のパターン化に関する。
〔従来技術〕
本発明者らは先にダイヤモンド炭素膜(硬質炭素膜)の
製膜法において炭素原子を用いた新規材料の気相合成に
関し鋭意研究、検討を行なった結果、特定の原料ガスの
存在下でのプラズマCVD法又はイオンビーム法により
、基板上に結晶ダイヤモンドに近い性質をもつアモルフ
ァス材料の強固な薄膜合成に成功し、特に、プラズマC
VD法においては製膜条件と膜特性の関係が明白となり
、膜質を自由にコントロールできるまでにいたり、特願
昭61−296612号として出願した。
ダイヤモンド状炭素膜(硬質炭素膜)は。
科学的に非常に安定で、通常の酸、アルカリ。
有機溶剤に侵されず、またダイヤモンドなみの硬度を有
し、さらに絶縁性に優れている(ドーピングによって抵
抗値が制御できる。)。
このように硬質炭素膜は他に比類のない優れた特性を持
つでおり、各種、電子デバイスの絶縁層、保護膜、ある
いは機能性膜に応用が期待される。
しかし硬質炭素膜はその科学的安定性のためにウェット
・エッチなどの微細加工が難しく、デバイス化を阻害す
る一要因となっていた。
〔目  的〕
本発明は、基板上に形成されたダイヤモンド状炭素膜を
容易に微細パターン化することを目的とするものである
〔構  成〕
本発明は、基板上にパターン化したレジスト層を形成し
た後、その上にダイヤモンド状炭素膜を形成し、ついで
リフト・オフ法によりそのレジストおよびレジスト上の
ダイヤモンド状炭素膜を除去することを特徴とするパタ
ーン化ダイヤモンド状炭素膜の製法に関する。 本発明
のレジスト層は、IC等の製造工程で使用されているの
と同様の方法で目的とする基板上にパターン模様をもっ
て形成する。
レジスト材料としては、ポジ型レジスト(東京応化OF
 P R800,T S M R8800,シュプレ1
350.1400) 、ネガ型レジスト(東京応化○M
R−80)がある。
このようにして形成されたレジストパターン上にダイヤ
モンド状炭素膜を形成する。
その−例をプラズマCVD法により説明すれば次のとお
りである。ここで用いた装置は平行平板型プラズマCV
D装置であり、セルフバイアスのため正イオンの衝撃が
促進されるRF給電側に基板をセットする。原料ガスに
は炭化水素(CH4,C2H,、C,H,、C4H□。
など)゛と水素との混合を用いる。このようにして、平
行平板間に高周波電界(13,56MHz)を印加する
とグロー放電が発生し、原料ガスはラジカルとイオンと
に分解され反応し、基板上に炭素原子と水素原子とから
なるアモルファスあるいは微結晶質の少なくとも一方を
含む硬質炭素膜が堆積する。この硬質炭素膜はダイヤモ
ンド状炭素膜、i−c膜、アモルファスダイヤモンド膜
あるいはダイヤモンド薄膜などと呼ばれている。なお、
反応条件は表−1のとおりである。
表−1 このようにして製膜されたダイヤモンド状炭素膜はX−
ray及び電子解析分析よりアモルファス状態(a −
C: H)または、約50〜100人程度の微結晶粒を
含むアモルファス状態であり、更に2、IR吸収法及び
ラマン分光法による分析の結果、炭素原子はSF3の混
成軌道とSF3の混合軌道とを形成した原子間結合状態
が混在していることが明らかとなった。
また、IR吸収ピークの面積より膜中の水素量を算出し
たところ、製膜条件によって異なるものの約0.5〜1
0atomic%の範囲であった。
前記のIR吸収、ラマン分光の測定結果は第3図、第4
図に示したとおりであり、また。
製膜されたダイヤモンド状炭素膜の物性は表−2のとお
りであった。
表−2 注)測定法;比抵抗(ρ)にプレナー型セルによるI−
V物性゛  より。
ビッカース硬度(H)二マイクロビッカース計屈 折 
率(n):エリプソメータ 欠陥密度 :ESR 表−2の結果を含めた上記試験から、本発明者らはRF
高出力小さく、圧力が低いほど得られた膜の比抵抗値及
び硬度の増加することも確めた。さらに、硬質炭素膜は
、常温から約150℃というように比較的低い温度にお
いて製造した場合でもあまり膜質が劣化しない特徴を有
しているため、素子製造プロセスの低温化には最適であ
り、使用する基板材料の選択自由度が広がる。また、本
発明者らは、同時に、前記原料ガスを用いてのイオンビ
ーへ法によってもプラズマCVD法によっても、はぼ同
質のダイヤモンド状炭素膜が製膜しうろことも確めた。
更に、表−2から容易に推察しうるように、ダイヤモン
ド状炭素膜の物性(特性)は非常に広範囲に変えられる
ことが判る。
硬質炭素膜は下記の実施例以外にも多様な応用があり(
例えばパシベーション膜、EL素子絶縁層、発光層、半
導体素子の層間絶縁、サーマルヘッドの発熱層、その他
、電子デバイス全般)それら全てに本発明は適用可能で
ある。
〔実施例〕
実施例1 本実施例は我々の開発した硬質炭素膜のリフト・オフ法
を液晶駆動用のMIM素子に適用した例である。但し第
1図に示したのは全工程中のリフト・オフ法を使用した
部分のみ示した。基板1上に下部電極パターン2が形成
されており、これに硬質炭素膜の不必要な部分にレジス
トパターン3を形成する。レジスト材料としてはポジ型
、ネガ型どちらでもよく、膜厚は3000人〜4μm(
望ましくは5000人〜2μm)であった。
この上から硬質炭素膜4をプラズマCVD法あるいはイ
オンビーム法、熱フイラメント法等にて形成した。硬質
炭素膜4の膜厚は数100人〜数1000人(通常は2
50〜3000人)でレジストの変質を考えて比較的低
温で製膜する必要がある。プラズマCVD法の場合には
室温〜200℃(望ましくは室温〜150℃)である。
次に、レジスト剥離液もしくはアセトン等の有機溶剤を
用いてレジスト3を剥にすることにより、レジスト上の
硬質炭素膜4(不必要な部分)が除去され、必要とされ
る部分のみ硬質炭素膜4がパターンされることになる。
実施例2 本実施例は本発明をT F T (Thin Film
T ransister)に適用した例である。基板1
に半導体薄膜5及びソース電極6、ドレイン電極7が形
成されている。これに硬質炭素膜の不必要な部分にレジ
ストパターン3を形成する。レジスト材料及び膜厚は実
施例1と同様である。次にこの上から硬質炭素膜4をプ
ラズマCVD法あるいはイオンビーム法、熱フイラメン
ト法等で形成した。硬質炭素膜4の膜厚は500〜20
00人が適当であり、製膜温度は実施例1と同様室温〜
150℃が望ましい。
次に実施例1と同様の方法で硬質炭素膜4をリフト・オ
フしてゲート絶縁膜とした。さらに最上部にゲート電極
7を形成し、T F’Tが完成する。
〔効  果〕
本発明により、硬質炭素膜の微細加工が可能となり、@
子デバイスへの応用がはかれる。
硬質炭素膜は、結晶ダイヤモンドに近い物性を有し、電
子デバイスとして応用した場合への効果を生む。
■ 化学的に安定で耐薬品性、耐環境性に強い素子がで
きる。
■ 高硬度であり、機械的損傷に強い素子ができる。
■ 硬質炭素膜は低温で製膜でき、電極材料との界面が
きれいで特性の向上がはかれる。
【図面の簡単な説明】 第1図は実施例1の製造工程を示し、(a)は(b)の
Xにおける断面図であり、(b)は上面図である。第2
図は実施例2の製造工程を示す。第3図、第4図は本発
明ダイヤモンド状炭素膜のIR吸収スペクトルおよびラ
マン分光の測定図である。 1・・・基 板     2・・・下部電極3・・・レ
ジストパターン 4・・・ダイヤモンド状炭素膜(硬質炭素膜)5・・・
半導体薄膜   6・・・ソース電極7・・・ドレイン
電極  8・・・ゲート電極目

Claims (1)

    【特許請求の範囲】
  1. 1、基板上にパターン化したレジスト層を形成した後、
    その上にダイヤモンド状炭素膜を形成し、ついでリフト
    ・オフ法によりそのレジストおよびレジスト上のダイヤ
    モンド状炭素膜を除去することを特徴とするパターン化
    ダイヤモンド状炭素膜の製法。
JP62259163A 1987-10-14 1987-10-14 パターン化ダイヤモンド状炭素膜の製法 Pending JPH01104761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62259163A JPH01104761A (ja) 1987-10-14 1987-10-14 パターン化ダイヤモンド状炭素膜の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62259163A JPH01104761A (ja) 1987-10-14 1987-10-14 パターン化ダイヤモンド状炭素膜の製法

Publications (1)

Publication Number Publication Date
JPH01104761A true JPH01104761A (ja) 1989-04-21

Family

ID=17330223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62259163A Pending JPH01104761A (ja) 1987-10-14 1987-10-14 パターン化ダイヤモンド状炭素膜の製法

Country Status (1)

Country Link
JP (1) JPH01104761A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130111A (en) * 1989-08-25 1992-07-14 Wayne State University, Board Of Governors Synthetic diamond articles and their method of manufacture
JPH06208992A (ja) * 1988-02-01 1994-07-26 Semiconductor Energy Lab Co Ltd 半導体装置
US5785754A (en) * 1994-11-30 1998-07-28 Sumitomo Electric Industries, Ltd. Substrate, semiconductor device, element-mounted device and preparation of substrate
JP2012169316A (ja) * 2011-02-10 2012-09-06 Think Laboratory Co Ltd エッチングマスク付基材及びその製造方法
JPWO2013191026A1 (ja) * 2012-06-22 2016-05-26 株式会社シンク・ラボラトリー プリント回路基板の製造装置並びに製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208992A (ja) * 1988-02-01 1994-07-26 Semiconductor Energy Lab Co Ltd 半導体装置
US5130111A (en) * 1989-08-25 1992-07-14 Wayne State University, Board Of Governors Synthetic diamond articles and their method of manufacture
US5785754A (en) * 1994-11-30 1998-07-28 Sumitomo Electric Industries, Ltd. Substrate, semiconductor device, element-mounted device and preparation of substrate
JP2012169316A (ja) * 2011-02-10 2012-09-06 Think Laboratory Co Ltd エッチングマスク付基材及びその製造方法
US9188873B2 (en) 2011-02-10 2015-11-17 Think Laboratory Co., Ltd. Substrate having etching mask and method for producing same
JPWO2013191026A1 (ja) * 2012-06-22 2016-05-26 株式会社シンク・ラボラトリー プリント回路基板の製造装置並びに製造方法

Similar Documents

Publication Publication Date Title
JP5686944B2 (ja) アモルファスカーボン層の高温堆積のための方法
JP2799744B2 (ja) ダイヤモンドを用いたサーミスタの作製方法
EP2950334B1 (en) Method of forming pattern by using a hardmask composition
TWI285919B (en) Method and apparatus for manufacturing semiconductor
JP2000012870A (ja) 薄膜トランジスタのための多段階cvd法
JPH05313210A (ja) 薄膜積層デバイス
JPH01104761A (ja) パターン化ダイヤモンド状炭素膜の製法
JPH0377209A (ja) 透明導電膜のエッチング方法
JPH02156688A (ja) 薄膜二端子素子
JP3077393B2 (ja) X線露光用マスク
JP4639334B2 (ja) ダイヤモンド膜、その製造方法、電気化学素子、及びその製造方法
JP2642418B2 (ja) 電子素子の製造方法
KR101298084B1 (ko) 고체 탄소 원료를 이용한 그래핀 제조방법 및 이에 따라 제조된 그래핀을 포함하는 소자
JP4487035B2 (ja) ダイヤモンド膜のパターン形成方法
JP2004327844A (ja) 窒化シリコン膜、およびその製造方法、ならびに機能デバイス
JPH029450B2 (ja)
RU2711072C1 (ru) Способ электрохимического осаждения кремний-углеродных пленок на диэлектрические подложки
JPH01215077A (ja) Mim素子の製造方法
JPH0472765A (ja) Mimim素子
JPH05225523A (ja) 薄膜磁気ヘッド及びその製造方法
DE69607955T2 (de) Verfahren zur Erzeugung einer haftenden Diamantbeschichtung
JP2589331B2 (ja) 液晶表示装置
JPH03183695A (ja) 気相合成ダイヤモンド薄膜の選択形成方法
JPS60171299A (ja) ダイヤモンド薄膜およびその製造法
JPH05251586A (ja) ダイヤモンド薄膜の形成方法およびダイヤモンド薄膜