JPH0377209A - 透明導電膜のエッチング方法 - Google Patents

透明導電膜のエッチング方法

Info

Publication number
JPH0377209A
JPH0377209A JP21178489A JP21178489A JPH0377209A JP H0377209 A JPH0377209 A JP H0377209A JP 21178489 A JP21178489 A JP 21178489A JP 21178489 A JP21178489 A JP 21178489A JP H0377209 A JPH0377209 A JP H0377209A
Authority
JP
Japan
Prior art keywords
etching
transparent conductive
conductive film
glass substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21178489A
Other languages
English (en)
Other versions
JP2521815B2 (ja
Inventor
Mikio Mori
毛利 幹雄
Hiroaki Kakinuma
柿沼 弘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1211784A priority Critical patent/JP2521815B2/ja
Publication of JPH0377209A publication Critical patent/JPH0377209A/ja
Application granted granted Critical
Publication of JP2521815B2 publication Critical patent/JP2521815B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、透明導電膜をパターニングする際ある。
(従来の技術) 透明電極は、太陽電池、イメージセンサ、フラットパネ
ルデイスプレィ等の電極として不可欠なものとなってい
る。このような透明電極は、ITO(In203:Sn
) 、 5nO7、lnO”4のような酸化物半導体か
ら戊るいわゆる透明導電膜をパターニングすることて形
成される。そして、このパターニング時の透明導電膜の
エツチングは、一般に、ウェットエツチング法により行
なわれており、例えばITOのエツチングは、一般に、
以下に説明する■〜■のような方法で行なわれていた。
■・・・ITO上にレジストバタンを形成した後、この
試料を塩酸や塩化第二鉄溶液等のエツチング液に浸漬す
る方法。
■・・・NO上にレジストバタンを形成した後、この試
料上に2n粉をざらに塗布し、然る後、この試料を塩酸
中に浸漬する方法。
■・・・塩酸系のエツチング液を用いる代わり(こヨウ
化水素酸をエツチング液として用いる方法。
(発明が解決しようとする課題) しかしながら、上述のウェットエツチング法では、以下
に説明するような種々の問題点があった。
■・・・エツチング液の濃度分布バラツキ、被エツチン
グ物を保持する治具の影i1等があるため、被エツチン
グ物全体を均一にエツチングすることか出来ないという
問題点。
■・・・アンダーカット(サイドエツチング)が大きく
なり易いため、精度の良いパターンを得ることが困難で
あり、また、微細パターンの形成が困難であるという問
題点。
■・=Zn粉を使用する方法では、2n粉によってクリ
ーンルームが汚染されるという問題点。
■・・・塩化第二鉄を含むエツチング液を用いる場合、
エツチング液の劣化が早いため、エツチング残渣が生し
易い。ざらに、エツチング液中に水酸化鉄の沈殿が生じ
易いために、この沈殿によって被エツチング物が汚染さ
れるという問題点。
この発明はこのような点に鑑みなぎれ1とものであり、
従ってこの発明の目的は、透明導電膜を均一にエツチン
グ出来然も透明導電膜の微細バタンを形成出来るエツチ
ング方法を提供することにある。
(課題を解決するための手段) この目的の達/1iI2ヲ図るため、この発明(こよれ
ば、透明導電膜をパターニングするに当たり、該透明導
電膜の不要部分のエツチングを、透明導電膜を加熱しな
がら、水素及び一般弐07目、で表わされる炭化水素の
混合ガスを用いた反応性ドライエツチングによって行な
うことを特徴とする(但し、一般式中のnは1以上の整
数、mは4≦m≦2n+2を満足する整数。)。
ここで、上記一般式で表わされる炭化水素の具体例とし
では、例えば、メタン、エタン、プロパン、ブタン、エ
チレン、プロピレン、アセチレン等を挙げることが出来
る。
また、この発明の実施に当たり、前述の透明導電膜の加
熱を この透明導電膜が形成されている下地ヲ50〜2
00℃の温度に加熱することで行なうのが好適である。
なお、ここで云う下地とは、例えば、イメージセンサ等
を作製するため用いる半導体基板、フラットパネルデイ
スプレィを作製するため用いるガラス基板等のf!々の
基板、ざらにこれら基板に半導体層や絶線層等が形成さ
れた中間物等のことである。
(作用) このような構成によれば、後述する実験結果からも明ら
かなように、透明導電膜の所望のバタンかトライエツチ
ング法により形成出来るようになる。この発明の各構成
成分がトライエツチングの完成にどのように作用してい
るかについでは、定かではないが、以下のようなことで
あろうと思われる。
水素ガスは、透明導電膜のレジストバタンから露出して
いる部分の酸素を透明導電膜から脱離する。
上記脂肪族炭化水素はプラズマ分解によりアルキル基の
ラジカル及びイオンを生成する。そして、このアルキル
基のラジカル及びイオンは、水素か脱離した後の透明導
電膜中の金属(例えば透明導電膜かITOである場合は
InfISn)と結合しこれら金属ヲガス化する。
この結果、透明導電膜のドライエツチングか可能になる
また、発明者の実験によれば、透明導電膜を加熱しない
場合、In、、Sn等のような金属と、炭化水素ガスと
の結合は起こるか、金属のガス化が容易に起きなくなる
のでエツチングがなされす、かつ、透明導電膜上にアモ
ルファスカーボンか成膜されてしまうという不具合が生
しる。しかしこの発明では透明導電膜を加熱しでいるの
でこのような不具合か防止される。
(実施例) 以下、この発明の透明導電膜のエツチング方法の実施例
につき説明する。なお、以下の実施例はこの発明の範囲
内の好ましい条件により説明している。しかし、これら
条件は単なる例示であり、この発明かこれら条件にのみ
限定されるものてはないことは理解されたい。
先ず、実験用試料を以下に説明するような手順により作
製した。
下地としての例えばガラス基板上1こ、真空蒸着法又は
スパッタ法等の好適な方法によって所望の膜厚(例えば
100〜1000λ)のITOを形成した。
次に、このITO上に公知のホトリソグラフィ法により
ライン幅及びスペース幅が各々2〜3gmであるライン
・アンド・スペースのレジストバタンを形成した。
次に、このレジストバタン付きガラス基板をベーク炉を
用い140〜200°C程度の温度でハードヘークして
、実験用試料を作製した。なお、このハードベーク処理
は、後に行なう反応性ドライエツチング時のレジストの
プラズマ耐性を向上させるためのものである。
次に、この試料上のITOのレジストバタンから露出し
ている部分を、ガラス基板を加熱しながら、水素と、一
般弐〇。日、で表わされる炭化水素としてのメタン(C
H,)との混合ガスを用いた反応・性トライエツチング
により、下記の第1表に示すような条件でエツチングし
た。
一方、比較例として上述と同様な試料を用意しこれを、
基板加熱を行なわないこと以外は第1表と同様な条件で
エツチングした。
なお、エツチングに用いたドライエツチング装置は、第
1図に示したような構成のものとしでいる。第1図にお
いて、11は反応室、13は下部電極、15は上部電極
、17はヒーター、19は水素(H2)ガス導入系、2
1はメタン(CH4)ガス導入系、23は排気系、25
は排気装置、27はマツチング回路、29はRF零電源
それぞれ示す。下部電極13上には、ITO膜付きのガ
ラス基板31が@置される。
そして、このガラス基板31は、ヒータ17によって所
定温度に加熱されるので結果的に透明導電膜が第1表 エツチングの終了した実施例及び比較例の各試料のレジ
ス1〜を剥離しNOのバタンを観察した。
その結果、以下のようなことが分った。
水素及びメタンの混合ガスを用いた反応性ドライエツチ
ングにより、ITOのパターニングが可能であることが
分った。
しかし、基板加熱を行なわない場合、ITOのエツチン
グは行なわれず、ITO膜上には逆にアモルファスカー
ボン(a−C:)l)がF&膜されてしまうことが分っ
た。
基板加熱温度を50℃程度以上にすると、アモルファス
カーポジの底膜は行なわれなくなり、ITOのエツチン
グが行なわれるようになることが分った。しかし、基板
加熱温度ヲ200℃程度より高くすると、ITOのエツ
チングは行なえるものの、基板とITO膜との熱膨張率
の違い等に起因すると思われる不具合(ITO膜でのク
ラック発生等)、レジストバタンの変形、レジスト剥離
が困難になる等の不具合が生じることが予想されるので
好ましくない。
また、透明導電膜をITOの代わりにSnO□とした場
合、ZnOとした場合それぞれについて、上述のITO
の場合と同様にエツチング実験を行なったところ、いず
れの場合もITOと同様な所望のパターニングを行なう
ことが出来た。
以上がこの発明の透明導電膜のエツチング方法の実施例
の説明である。しかし、この発明は、上述の実施例に限
られるものではなく以下に説明するような種々の変更を
加えることが出来る。
上述の実施例では、透明導電膜の加熱を下地(ガラス基
板)に接するヒーター17によりこの下地を加熱し結果
的に透明導電膜を加熱することで行なっている。しかし
、透明導電膜の上方からランプ等により透明導電膜を直
接加熱しでも勿論良い。
また、上述の実施例は、一般弐〇、、H,,,(nは1
以上の整数、mは4≦m≦20+2を満足する整数、)
で表わされる炭化水素をパラフィン系炭化水素であるC
H4(メタン)とした例であった。しかし、この発明で
用いて好適な炭化水素は、プラズマによってアルキル基
のラジカル及びイオンを生威し透明導電膜中の金属をガ
ス化出来るものであれば、他のものでも良い0例えば、
エタン(C2H6)、プロパン(C31(a)、ブタン
(CaH+。)、エチレン(C2H−)、プロピレン(
C314、)、又は、アセチレン(C2H2)等を用い
でも実施例と同様な効果を期待出来る。
(発明の効果) 上述した説明からも明らかなように、この発明の透明導
電膜中チ 電膜のエツチングをドライエツチング法によって行なっ
ている。従って、ウェットエツチング(こよる種々の問
題を全て解決出来るので、例えば以下に説明するような
効果が得られる。
エツチングが異方性的に進行するので、アンダーカット
を最小限に抑えることが出来る。従−〕で、マスク寸法
とバタン寸法との変換差が極めて少なくなるので、バタ
ン精度が非常(こ高くなる。
これかため、例えば透明電極の微細化が容易になる。
大型基板上の各所に透明電極を形成する場合でも、透明
導電膜のエツチングが各所で均一(こ行なえるので、大
型の太陽電池やフラットパネルデイスプレィの作製か可
能になる。
【図面の簡単な説明】
第1図は、実施例で用いた反応性ドライエツチング装置
の説明図である。 11・・・反応室、      13・・・下部電極1
5・・・上部電極、     17・・・ヒータ19・
・・H2ガス導入系、   21・・・CH4ガス導入
系23・・・排気系、     25・・・排気装貫2
7・・・マツチング回路、 29・・・RF電源31・
・・ITO付きガラス基板。

Claims (2)

    【特許請求の範囲】
  1. (1)透明導電膜をパターニングするためのエッチング
    方法において、 前記エッチングを、透明導電膜を加熱しながら、水素及
    び一般式C_nH_mで表わされる炭化水素の混合ガス
    を用いた反応性ドライエッチングにより行なうこと を特徴とする透明導電膜のエッチング方法(但し、一般
    式中のnは1以上の整数、mは4≦m≦2n+2を満足
    する整数。)。
  2. (2)前記透明導電膜の加熱を、該透明導電膜が形成さ
    れている下地を50〜200℃の温度に加熱することで
    行なう請求項1に記載の透明導電膜のエッチング方法。
JP1211784A 1989-08-17 1989-08-17 透明導電膜のエッチング方法 Expired - Fee Related JP2521815B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1211784A JP2521815B2 (ja) 1989-08-17 1989-08-17 透明導電膜のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1211784A JP2521815B2 (ja) 1989-08-17 1989-08-17 透明導電膜のエッチング方法

Publications (2)

Publication Number Publication Date
JPH0377209A true JPH0377209A (ja) 1991-04-02
JP2521815B2 JP2521815B2 (ja) 1996-08-07

Family

ID=16611548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1211784A Expired - Fee Related JP2521815B2 (ja) 1989-08-17 1989-08-17 透明導電膜のエッチング方法

Country Status (1)

Country Link
JP (1) JP2521815B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003872A (ja) * 2008-06-20 2010-01-07 Kaneka Corp 酸化亜鉛膜のドライエッチング方法
US7767106B2 (en) 2006-08-09 2010-08-03 Canon Kabushiki Kaisha Method of dry etching oxide semiconductor film
US8034248B2 (en) 2006-06-13 2011-10-11 Canon Kabushiki Kaisha Dry etching method for oxide semiconductor film
WO2014010310A1 (ja) * 2012-07-10 2014-01-16 シャープ株式会社 半導体素子の製造方法
KR20190110142A (ko) * 2017-02-17 2019-09-27 램 리써치 코포레이션 반도체 디바이스 제작에서의 주석 옥사이드 막들
CN112640041A (zh) * 2018-08-09 2021-04-09 朗姆研究公司 从室清除SnO2膜的方法
CN113451473A (zh) * 2020-07-07 2021-09-28 重庆康佳光电技术研究院有限公司 氧化铟锡层的蚀刻方法、芯片的制作方法
US11551938B2 (en) 2019-06-27 2023-01-10 Lam Research Corporation Alternating etch and passivation process
US11637037B2 (en) 2017-02-13 2023-04-25 Lam Research Corporation Method to create air gaps
US11784047B2 (en) 2016-06-28 2023-10-10 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
US12051589B2 (en) 2021-09-21 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034248B2 (en) 2006-06-13 2011-10-11 Canon Kabushiki Kaisha Dry etching method for oxide semiconductor film
US7767106B2 (en) 2006-08-09 2010-08-03 Canon Kabushiki Kaisha Method of dry etching oxide semiconductor film
JP2010003872A (ja) * 2008-06-20 2010-01-07 Kaneka Corp 酸化亜鉛膜のドライエッチング方法
WO2014010310A1 (ja) * 2012-07-10 2014-01-16 シャープ株式会社 半導体素子の製造方法
CN104321853A (zh) * 2012-07-10 2015-01-28 夏普株式会社 半导体元件的制造方法
JPWO2014010310A1 (ja) * 2012-07-10 2016-06-20 シャープ株式会社 半導体素子の製造方法
US11784047B2 (en) 2016-06-28 2023-10-10 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US11637037B2 (en) 2017-02-13 2023-04-25 Lam Research Corporation Method to create air gaps
KR20190110142A (ko) * 2017-02-17 2019-09-27 램 리써치 코포레이션 반도체 디바이스 제작에서의 주석 옥사이드 막들
JP2020510994A (ja) * 2017-02-17 2020-04-09 ラム リサーチ コーポレーションLam Research Corporation 半導体デバイス製造における酸化スズ膜
JP2022180577A (ja) * 2017-02-17 2022-12-06 ラム リサーチ コーポレーション 半導体デバイス製造における酸化スズ膜
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
CN112640041A (zh) * 2018-08-09 2021-04-09 朗姆研究公司 从室清除SnO2膜的方法
JP2021534571A (ja) * 2018-08-09 2021-12-09 ラム リサーチ コーポレーションLam Research Corporation チャンバからSnO2膜を洗浄するための方法
US11551938B2 (en) 2019-06-27 2023-01-10 Lam Research Corporation Alternating etch and passivation process
US11848212B2 (en) 2019-06-27 2023-12-19 Lam Research Corporation Alternating etch and passivation process
CN113451473A (zh) * 2020-07-07 2021-09-28 重庆康佳光电技术研究院有限公司 氧化铟锡层的蚀刻方法、芯片的制作方法
US12051589B2 (en) 2021-09-21 2024-07-30 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing

Also Published As

Publication number Publication date
JP2521815B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
Ray Preparation of copper oxide thin film by the sol–gel-like dip technique and study of their structural and optical properties
US4170662A (en) Plasma plating
JPH0377209A (ja) 透明導電膜のエッチング方法
US4878993A (en) Method of etching thin indium tin oxide films
Kaneko et al. Physical properties of antimony‐doped tin oxide thick films
CN107012443A (zh) 一种绝缘衬底图形化直接生长石墨烯的工艺方法
EP0403936B1 (en) Method for producing a conductive oxide pattern
JPH05500436A (ja) シリコン板を処理する方法と装置
KR960034479A (ko) 산화물박막의 제조방법 및 그것에 사용되는 화학증착장치
US5264077A (en) Method for producing a conductive oxide pattern
JP4705340B2 (ja) 酸化インジウム膜の製造方法
JP2542608B2 (ja) ダイヤモンド半導体のエツチング方法
JPS62287513A (ja) 透明導電膜およびその製造方法
Fedynyshyn et al. The effect of aluminum vs. photoresist masking on the etching rates of silicon and silicon dioxide in CF 4/O 2 plasmas
CN110993492A (zh) 基于等离子工艺的同步生成并图形化石墨烯的方法
JPS6111749A (ja) フオトマスクブランク
JPH01104761A (ja) パターン化ダイヤモンド状炭素膜の製法
WO2007049653A1 (ja) 薄膜付き透明基板、及び、その薄膜付き透明基板を用いる回路パターン付き透明基板の製造方法
JPS62213281A (ja) 透明導電膜
JPH0897190A (ja) 透明導電性膜のドライエッチング方法
CN102938368A (zh) 基于Ni膜退火的Si衬底图形化石墨烯制备方法
JPH06120176A (ja) エッチング方法と装置
JP3649600B2 (ja) Ito電極の成膜加工方法
JPS6033557A (ja) 電子線露光用マスク素材の製造方法
JPH0271518A (ja) 電子素子の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees