JP2022180577A - 半導体デバイス製造における酸化スズ膜 - Google Patents

半導体デバイス製造における酸化スズ膜 Download PDF

Info

Publication number
JP2022180577A
JP2022180577A JP2022154384A JP2022154384A JP2022180577A JP 2022180577 A JP2022180577 A JP 2022180577A JP 2022154384 A JP2022154384 A JP 2022154384A JP 2022154384 A JP2022154384 A JP 2022154384A JP 2022180577 A JP2022180577 A JP 2022180577A
Authority
JP
Japan
Prior art keywords
tin oxide
layer
semiconductor substrate
etching
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022154384A
Other languages
English (en)
Inventor
ユウ・ジェンイー
Jengyi Yu
タン・サマンサ
Tan Samantha
ジアン・ユー
Yu Jiang
ウー・フイ－ジュン
Hui-Jung Wu
ワイズ・リチャード
Wise Richard
パン・ヤン
Yang Pan
シャンマ・ネイダー
Shamma Nader
ボロスキー・ボリス
Volosskiy Boris
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2022180577A publication Critical patent/JP2022180577A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/18—Vacuum control means
    • H01J2237/186—Valves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】酸化スズ膜を、半導体デバイス製造においてスペーサおよびハードマスクとして使用する方法を提供する。【解決手段】方法は、酸化スズ層を、基板上の突出フィーチャの側壁および水平面の上にコンフォーマルに形成し、側壁上の酸化スズ上にパシベーション層を形成させ、酸化スズを突出フィーチャの側壁において除去されることなく、突出フィーチャの水平面からに除去し、突出フィーチャの側壁に存在する酸化スズを残したまま突出フィーチャの材料を除去し、それにより酸化スズスペーサを形成する。酸化スズは、水素ベースおよび塩素ベースのドライエッチング化学物質を使用して、様々な材料の存在下で選択的にエッチングされる。別の方法では、パターン形成されていない酸化スズ上にパターン形成された層を形成し、酸化スズにパターンを転写することにより、パターン形成された酸化スズハードマスク層が基板上に形成する。【選択図】図４

Description

関連出願の相互参照
本出願は、２０１７年２月１７日に出願され発明者としてＴａｎらが挙げられている「Ｔｉｎ Ｏｘｉｄｅ Ｆｉｌｍｓ ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｍａｎｕｆａｃｔｕｒｉｎｇ」と題する米国仮特許出願第６２／４６０，５７３号と、２０１７年３月３１日に出願され発明者としてＴａｎらが挙げられている「Ｔｉｎ Ｏｘｉｄｅ Ｆｉｌｍｓ ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｍａｎｕｆａｃｔｕｒｉｎｇ」と題する米国仮特許出願第６２／４７９，７０９号と、２０１８年２月１２日に出願され発明者としてＹｕらが挙げられている「Ｔｉｎ Ｏｘｉｄｅ Ｆｉｌｍｓ ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｍａｎｕｆａｃｔｕｒｉｎｇ」と題する米国特許出願公開第１５／８９４，６３５号との利益を主張し、その全体が参照により本明細書に組み込まれる。
本発明は半導体デバイスの製造方法に関する。具体的には、本発明の実施形態は、半導体処理において酸化スズ膜を使用する方法に関する。
集積回路（ＩＣ）の製造では、材料のパターンを形成するために、例えば誘電体層内に埋め込まれた金属線を形成するために、堆積およびエッチング技術が使用される。いくつかのパターニングスキームは、精密なパターニングと微細フィーチャの形成を可能にするスペーサの使用を伴う。スペーサは基板上に形成され、規定の距離（典型的には先行するパターニングで決定される）によって分離され、下地の層のパターニングのマスクとして使用される。スペーサおよび周囲の層の材料は、スペーサの形成と下地の層のパターニングの両方を可能にするであろう適切なエッチング選択性を有するように選択される。パターニングが完了した後、スペーサはエッチングによって除去され、最終的に製造される半導体デバイスの一部ではない。
スペーサは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）の形成、フィン電界効果トランジスタ（ｆｉｎＦＥＴ）のフィンのパターニング、およびバックエンドオブライン（ＢＥＯＬ）処理を含む、様々な用途においてパターニングで使用される。
一態様では、半導体基板を処理する方法が提供される。いくつかの実施形態では、この方法は、（ａ）水平面および側壁を有する複数の突出フィーチャを有する半導体基板を提供することと、（ｂ）突出フィーチャの水平面および側壁上に酸化スズ層を形成させる（例えば、約５～３０ｎｍの厚さまで酸化スズ層をコンフォーマルに堆積させる）ことと、（ｃ）突出フィーチャの側壁において酸化スズ層の上にパシベーション層を形成させることと、（ｄ）パシベーション層が形成された後に、突出フィーチャの水平面から酸化スズをエッチングして除去し、それにより突出フィーチャの側壁に存在する酸化スズを除去せずに、突出フィーチャの材料を露出させることと、を含む。いくつかの実施形態では、パシベーション層は１～５ｎｍの厚さを有する。いくつかの実施形態では、（ｄ）において露出される突出フィーチャの材料は、ケイ素含有材料（例えば、酸化ケイ素または別のケイ素含有化合物）、炭素含有材料（例えば、非晶質炭素またはフォトレジスト）、および金属酸化物（例えば、酸化チタン）からなる群から選択される。いくつかの実施形態では、（ａ）において提供される半導体基板は、突出フィーチャ間に、酸化ケイ素、酸化チタン、酸化ジルコニウム、および酸化タングステンからなる群から選択される材料を含む。
いくつかの実施形態では、突出フィーチャの水平面から酸化スズをエッチングおよび除去するステップは、水素化スズの形成をもたらす水素ベースのエッチング化学物質を使用して酸化スズをエッチングすることを含む。例えば、そのようなエッチングは、半導体基板を、Ｈ2、ＨＢｒ、ＮＨ3、Ｈ2Ｏ、炭化水素、およびそれらの組み合わせからなる群から選択されるプラズマ活性化水素含有反応物と接触させることを含んでよい。
いくつかの実施形態では、突出フィーチャの水平面から酸化スズをエッチングおよび除去するステップは、Ｃｌ2、ＢＣｌ3、およびその組み合わせからなる群から選択されるプラズマ活性化塩素含有反応物に半導体基板を暴露させることを含む、塩素ベースのエッチング化学物質の使用を含む。いくつかの実施形態では、突出フィーチャの水平面から酸化スズをエッチングおよび除去するステップは、塩素ベースのエッチング化学物質を使用して酸化スズをエッチングし、続いて水素ベースのエッチング化学物質を使用して酸化スズをエッチングすることを含む。例えば、このステップは、Ｃｌ2およびＢＣｌ3を含むガス中で形成されたプラズマを使用して酸化スズ層をエッチングし、その後、Ｈ2含有ガス中で形成されたプラズマで酸化スズ層をエッチングすることを含んでよい。
一実現形態では、酸化スズのエッチング中に露出される突出フィーチャの材料は、ＳｉＯ2、ＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＮＯ、およびＳｉＯＣからなる群から選択され、酸化スズのエッチングは、水素化スズの形成をもたらす水素ベースのエッチング化学物質の使用を含む。一実施形態では、突出フィーチャ、酸化ケイ素で覆われたケイ素突出フィーチャであり、突出部の水平面から酸化スズ層を除去することは、水素化スズの形成をもたらし、かつ下地の酸化ケイ素材料を露出させる水素ベースのエッチング化学物質を使用した酸化スズのエッチングを含む。
別の実施形態では、突出フィーチャは、炭素突出フィーチャまたはフォトレジスト突出フィーチャである。別の実施形態では、突出フィーチャは、酸化タンタル（ＴａＯ）、酸化チタン（ＴｉＯ）、酸化タングステン（ＷＯ）、酸化ジルコニウム（ＺｒＯ）、および酸化ハフニウム（ＨｆＯ）からなる群から選択される金属酸化物突出フィーチャである。
いくつかの実施形態では、突出フィーチャの側壁において酸化スズ層上にパシベーション層を形成することは、突出フィーチャの水平面および側壁の両方にパシベーション材料を堆積させ、その後、突出フィーチャの水平面からパシベーション材料を除去することを含む。一実現形態では、突出フィーチャの側壁において酸化スズ層上にパシベーション層を形成することは、突出フィーチャの水平面および側壁の両方にケイ素含有パシベーション材料を堆積させ、その後、フルオロカーボンベースのエッチング化学物質を用いて、突出フィーチャの水平面からケイ素含有パシベーション材料を除去することを含む。別の実現形態では、突出フィーチャの側壁において酸化スズ層上にパシベーション層を形成することは、突出フィーチャの水平面および側壁の両方に炭素含有パシベーション材料を堆積させ、その後、水平面から炭素含有パシベーション材料を除去することを含む。
いくつかの実施形態では、突出フィーチャの側壁において酸化スズ層上にパシベーション層を形成することは、酸化スズ層の外側部分を、窒化スズ（ＳｎＮ）、臭化スズ（ＳｎＢｒ）、およびフッ化スズ（ＳｎＦ）からなる群から選択されるスズ含有パシベーション材料に変換することを含む。一例では、突出フィーチャの側壁において酸化スズ層上にパシベーション層を形成することは、基板をプラズマ中の窒素含有反応物と接触させることにより、酸化スズ層の外側部分を窒化スズに変換することを含む。
酸化スズ層が水平面から除去された後に、突出フィーチャの側壁に存在する酸化スズ層を完全には除去することなく突出フィーチャを除去し、それにより酸化スズスペーサを形成するプロセスが続いてよい。
この方法はまた、フォトレジストを基板に塗布すること、フォトレジストを露光すること、フォトレジストをパターニングし、パターンを基板に転写すること、および基板からフォトレジストを選択的に除去すること、を含んでよい。
別の態様では、部分的に製造された半導体基板が提供され、半導体基板は複数のスペーサを含み、各スペーサは酸化スズの層およびパシベーション材料の層を含む。
別の態様では、半導体基板を処理するシステムが提供される。一実施形態では、システムは、１つ以上の堆積チャンバ、１つ以上のエッチングチャンバ、およびシステムコントローラを含み、システムコントローラは、（ｉ）半導体基板上の複数の突出フィーチャの水平面および側壁上に酸化スズ層の堆積を生じさせ、（ｉｉ）突出フィーチャの側壁において酸化スズ層上にパシベーション層を形成させ、（ｉｉ）突出フィーチャの側壁上の酸化スズ層の除去を生じさせることなく、突出フィーチャの水平面から酸化スズ層の除去を生じさせる、プログラム命令を含む。
別の態様では、酸化スズハードマスクを使用して半導体基板を処理する方法が提供される。一実施形態では、半導体基板を処理する方法は、パターン形成された層をパターン形成されていない酸化スズハードマスク層上に形成し、パターンを酸化スズハードマスク層に転写することにより、半導体基板上にパターン形成された酸化スズハードマスク層を形成することと、酸化スズハードマスク層の存在下で半導体基板を処理することと、を含む。
一実現形態では、半導体基板を処理することは、パターン形成された酸化スズハードマスクで覆われていない露出された材料をエッチングすること、を含む。一実施形態では、パターン形成された酸化スズハードマスクで覆われていない露出された材料はケイ素含有材料であり、エッチングは、基板をフッ素ベースのエッチング化学物質（例えば、フルオロカーボンベースのエッチング化学物質）に暴露させることを含む。別の実施形態では、パターン形成された酸化スズハードマスクで覆われていない露出された材料は炭素含有材料であり、エッチングは、基板を酸素ベースのエッチング化学物質に暴露させることを含む。
別の態様では、半導体基板を処理するための方法が提供され、その方法は、（ａ）露出されたパターン形成されたアッシング可能層を有する半導体基板を提供することであって、パターン形成されたアッシング可能層は複数の凹状フィーチャを備え、各凹状フィーチャの底部に露出されたターゲット材料が位置している、ことと、（ｂ）凹状フィーチャを酸化スズで充填し、アッシング可能層の上に酸化スズのオーバーバーデンを形成することと、（ｃ）酸化スズのオーバーバーデンを除去して、下地のアッシング可能材料を露出させることと、（ｄ）酸化スズを完全には除去することなく、アッシング可能材料を除去して下地のターゲット層を露出させることと、を含む。一実施形態では、アッシング可能材料は炭素含有材料（例えば、炭素）であり、（ｄ）は、酸素ベースのエッチング化学物質を使用してアッシング可能材料を除去することを含む。
別の態様では、半導体基板を処理するための方法が提供され、その方法は、（ａ）パターン形成された酸化スズ層を有する半導体基板を提供することであって、パターン形成された酸化スズ層は複数の凹状フィーチャを備える、ことと、（ｂ）凹状フィーチャを、ケイ素またはケイ素含有化合物であるケイ素含有材料で充填し、酸化スズ層上にケイ素含有材料のオーバーバーデンを形成することと、（ｃ）オーバーバーデンを除去して、下地の酸化スズを露出させることと、（ｄ）ケイ素含有材料を完全には除去することなく酸化スズを除去することと、を含む。一実現形態では、ケイ素含有材料を完全には除去することなく酸化スズを除去することは、水素ベースのエッチング化学物質（例えば、Ｈ2中で形成されたプラズマ）を使用して酸化スズをエッチングすることを含む。
別の態様では、半導体基板を処理する方法は、（ａ）複数の突出フィーチャを有する半導体基板を提供することと、（ｂ）突出フィーチャの水平面および側壁の上に酸化スズ層を堆積させることと、（ｃ）突出フィーチャの側壁に存在する酸化スズを完全には除去することなく、突出フィーチャの水平面から酸化スズをエッチングし除去することであって、エッチングは、半導体基板を水素ベースのエッチング化学物質に暴露させて、酸化スズを水素化スズに変換させることを含む、ことと、を含む。
別の態様では、半導体基板を処理する方法は、（ａ）複数の突出フィーチャを有する半導体基板を提供することと、（ｂ）突出フィーチャの水平面および側壁の上に酸化スズ層を堆積させることと、（ｃ）突出フィーチャの側壁に存在する酸化スズを完全には除去することなく、突出フィーチャの水平面から酸化スズをエッチングし完全に除去することであって、エッチングは、半導体基板を塩素ベースのエッチング化学物質に暴露させて、酸化スズを塩化スズに変換することを含む、ことと、を含む。
別の態様では、半導体基板を処理する方法は、（ａ）酸化スズ層、酸化スズ層上のパターン形成されたフォトレジストの露出層、および酸化スズ層下の下地の材料の層を有する基板であって、パターン形成されたフォトレジストによって覆われていない場所で酸化スズが露出された基板、を提供することと、（ｂ）フォトレジストの存在下で、フォトレジストおよび下地の前記材料の両方に対して選択性を有するエッチングにより、前記酸化スズを選択的にエッチングし、下地の前記材料を露出させることと、を含む。いくつかの実施形態では、酸化スズを選択的にエッチングすることは、基板を、水素ベースのプラズマエッチング化学物質に炭素含有添加剤と共に暴露させ、その結果、エッチング中に半導体基板上に炭素含有ポリマーを形成させることを含む。一実現形態では、酸化スズを選択的にエッチングすることは、Ｈ2および炭化水素を含むプロセスガス中で形成されたプラズマに半導体基板を暴露させることを含む。いくつかの実施形態では、この酸化スズエッチング化学物質は、フォトレジストに対して少なくとも１００、下地の材料に対して少なくとも１０のエッチング選択性選択性を提供する。いくつかの実施形態では、下地の材料は、ケイ素（Ｓｉ）、ケイ素含有化合物、および炭素含有材料からなる群から選択される。一実現形態では、下地の材料は非晶質ケイ素であり、この方法は、（ｂ）において露出された非晶質ケイ素を、酸化スズの存在下で選択的にエッチングすることを更に含む。別の実現形態では、下地の材料はタングステン（Ｗ）および炭素（Ｃ）を含み、この方法は、（ｂ）において露出された下地の材料を、酸化スズの存在下で選択的にエッチングすることを更に含む。いくつかの実施形態では、酸化スズの選択エッチングの後、この方法は、（ｃ）露出された下地の材料を酸化スズの存在下で選択的にエッチングすることと、（ｄ）本質的にＨ2からなるプロセスガス中で形成されたプラズマに半導体基板を暴露させることにより、半導体基板から酸化スズを除去することと、を更に含む。
他の態様では、選択エッチング方法が提供される。一態様では、半導体基板を処理する方法は、（ａ）酸化スズの露出層を有する半導体基板を提供することと、（ｂ）フォトレジスト、ケイ素（Ｓｉ）、炭素、および炭素含有材料からなるグループから選択された材料の存在下で、Ｈ2および炭化水素を含むプロセスガス中で形成されたプラズマに半導体基板を暴露させることにより、酸化スズを選択的にエッチングすることと、を含む。
別の態様では、半導体基板を処理する方法は、（ａ）酸化スズの露出層を有する半導体基板を提供することと、（ｂ）ケイ素（Ｓｉ）、炭素、炭素含有材料、金属、金属酸化物、および金属窒化物からなる群から選択される材料の存在下で、水素ベースのエッチングを使用して、酸化スズを選択的にエッチングすることと、を含む。
別の態様では、半導体基板を処理する方法は、（ａ）酸化スズの露出層を有する半導体基板を提供することと、（ｂ）ケイ素（Ｓｉ）、ケイ素含有化合物、フォトレジスト、炭素（Ｃ）、炭素含有材料、金属、金属酸化物、および金属窒化物からなる群から選択される材料の存在下で、ＨＢｒ、炭化水素、ＮＨ3、およびＨ2Ｏからなる群から選択される水素含有反応物を含むプロセスガス中で形成されたプラズマに半導体基板を暴露させて、エッチング中に水素化スズを形成させることにより、酸化スズを選択的にエッチングすることと、を含む。
別の態様では、半導体基板を処理する方法は、（ａ）酸化チタンおよびタングステン含有材料からなる群から選択される材料の露出層を有する半導体基板を提供することと、（ｂ）酸化チタンおよびタングステン含有材料からなる群から選択される材料の存在下で酸化スズを選択的にエッチングすることと、を含む。
別の態様では装置が提供され、装置は、プロセスチャンバと、本明細書で提供される方法のいずれかを引き起こすためのプログラム命令を有するコントローラとを含む。
別の態様では、半導体デバイスが提供され、半導体デバイスは、本明細書に記載される任意の構成の酸化スズ層および複数の他の材料を含む。
本明細書に記載される主題の実現に関するこれらおよび他の態様は、添付の図面および以下の記載に記述されている。
スペーサ形成を伴う処理を受けている半導体基板の概略的断面図を示す。 スペーサ形成を伴う処理を受けている半導体基板の概略的断面図を示す。 スペーサ形成を伴う処理を受けている半導体基板の概略的断面図を示す。 スペーサ形成を伴う処理を受けている半導体基板の概略的断面図を示す。 スペーサ形成を伴う処理を受けている半導体基板の概略的断面図を示す。 スペーサ形成を伴う処理を受けている半導体基板の概略的断面図を示す。
本明細書で提供される実施形態による方法のプロセスフロー図である。
本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。
本明細書で提供される実施形態による酸化スズスペーサを形成する方法のプロセスフロー図である。
本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。
本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。
本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。
本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。
本明細書で提供される実施形態による半導体の方法のプロセスフロー図である。
本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。
本明細書で提供される実施形態による方法のプロセスフロー図である。
本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。 本明細書で提供される実施形態による処理を受けている半導体基板の概略的断面図を示す。
本明細書で提供される実施形態による方法のプロセスフロー図である。
本明細書で提供されるエッチング化学物質を使用して酸化スズをエッチングするのに好適な装置の概略図である。
本明細書で提供される実施形態によるマルチステーション処理システムの概略図を示す。
半導体デバイスの製造において酸化スズ膜を使用する方法が提供される。この方法は、調整可能なエッチング速度と選択性を有する複数のエッチングプロセスを利用し、多種多様な材料を使用するプロセススキームに酸化スズ膜を統合することを可能とし、材料には、例えば、ケイ素含有化合物（例えば、酸化ケイ素（ＳｉＯ2）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、シリコンオキシカーバイド（ＳｉＯＣ）、シリコンオキシナイトライド（ＳｉＮＯ）、シリコンオキシカーボナイトライド（ＳｉＣＮＯ）、シリコンカーボナイトライド（ＳｉＣＮ））、元素状ケイ素（Ｓｉ）、炭素（非晶質炭素およびダイヤモンド状炭素を含む）、フォトレジスト、炭素含有化合物（例えば、有機ポリマー、金属炭化物、タングステン含有炭素）、金属（例、タングステン）、金属酸化物（例えば、酸化チタン、酸化ハフニウム、酸化ジルコニウム、酸化タンタル）、および金属窒化物（例えば、窒化タンタル（ＴａＮ）および窒化チタン（ＴｉＮ））が含まれる。いくつかの実施形態では、酸化スズは、少なくとも約１０：１のエッチング選択性で、例えば少なくとも約２０：１で、これらの材料のうちのいずれかの存在下でエッチングされる。いくつかの実施形態では、これら材料のうちのいずれも、少なくとも約１０：１のエッチング選択性で、例えば少なくとも約２０：１で、酸化スズの存在下でエッチングされる。
いくつかの実施形態では、酸化スズは、酸化スズ膜がスペーサまたはハードマスク（例えば、フォトレジストの下でターゲット層の上に位置する中間層）であるパターニングプロセスで使用される。例えば、酸化スズは、自己整合スペーサアシストパターニングのスペーサ、自己整合ダブルパターニング（ＳＡＤＰ）または自己整合４重パターニング（ＳＡＱＰ）の中間層、コンタクトホールハードマスク、極端ＵＶ（ＥＵＶ）ハードマスク、リバーストーンマスク、またはバックエンドオブライン（ＢＥＯＬ）ハードマスクであり得る。酸化スズは、選択エッチングプロセスと併用して、これら用途によって課せられる厳しい限界寸法（ＣＤ）／プロファイルおよび選択性の要件を満たす。エッチングプロセスは、Ｌａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎが提供するＫｉｙｏ（商標）およびＦｌｅｘ（商標）エッチングツールなど、プラズマエッチングが可能な様々なツールで実現できる。
酸化スズは、酸化スズを揮発性の水素化スズ生成物（例えば、四水素化スズ）に変換する水素ベースのエッチングを使用して、多種多様な材料に対して選択的にエッチングできる。本明細書で使用されるような「水素化スズ」という用語は、複数の水素化スズ（スズ－水素結合を有する化合物）を含み、四水素化スズ（ＳｎＨ4）のみに限定されない）。「塩化スズ」および「フッ化ケイ素」のような用語は同様に、複数の塩化物やフッ化物を含んでよい。四水素化スズは、他の多くの金属水素化物とは異なり、低沸点を有し、従って、パージおよび／または排気によってプロセスチャンバから簡単に除去でき、それにより、水素ベースのエッチングは酸化スズの選択エッチングにとって特に魅力的なプロセスとなる。
本明細書で使用されるような酸化スズは、スズ（Ｓｎ）および酸素（Ｏ）を含む材料を指し、任意選択的に水素を含んでよい。本明細書で使用されるような酸化スズは、炭素および窒素などの少量の他の元素を更に含んでよく、他の元素の合計量は１０原子％以下（含有量の計算には水素は含まれない）である。例えば、ＡＬＤ堆積酸化スズは、約０．５～５原子％の炭素を含有することができる。酸化スズは、例えば、ＡＬＤ、ＰＥＣＶＤ、またはＰＶＤによって堆積させることができる。酸化スズの化学量論は、一般に変化させることができる。いくつかの実施形態では、スズ対酸素の原子比は約１：２（ＳｎＯ2）である。ＳｎＯ2では、１：２のスズ対酸素の化学量論からのわずかな逸脱が可能であり、ＳｎＯ2構造の範囲内にあることが理解される。例えば、ＳｎＯ2のいくつかの例では、Ｏ対Ｓｎの原子比は約２．０～２．３である。Ｏ対Ｓｎの比が約１．５～２．５である酸化スズは、本明細書で使用されるようなＳｎＯ2材料の範囲内にある。本明細書に記載される酸化スズ材料は、酸化インジウムスズ材料および他の混合酸化物とは区別される。
本明細書で使用されるような他の化合物では、明記されない限り、化学量論は変化し得ることが理解される。例えば、ＳｉＮやＨｆＯなどの式は存在する元素を指定し、化学量論は指定しない。更に、本明細書に記載された材料には、水素（化学式で指定されていない場合であっても）、および化学名に明示的に挙げられていない少量のドーパント（１０原子％未満のドーパントなど）を含んでよいことが理解される。
本明細書で使用されるような「半導体基板」という用語は、その構造内の任意の場所に半導体材料を含有する、半導体デバイス製造の任意の段階における基板を指す。半導体基板内の半導体材料は露出される必要はないことが理解される。半導体材料を覆う他の材料（例えば、誘電体）の複数の層を有する半導体ウェハは、半導体基板の例である。以下の詳細な説明は、開示される実現形態がウェハ上に実現されることを想定している。しかし、開示される実現形態はそのように限定されない。ワークピースは、様々な形状、サイズ、および材料を有し得る。半導体ウェハに加えて、開示された実現形態を利用できる他のワークピースには、プリント回路基板などの様々な物品が含まれる。
いくつかの実施形態では、提供される選択エッチング用の化学物質を用いて、基板上の特定の材料またはフィーチャを、他の材料またはフィーチャを除去することなく、除去するために使用される。本明細書で使用する場合、材料またはフィーチャの少なくとも９０％（例えば、１００％）が除去される（垂直方向の厚さを参照して）場合に、エッチング化学物質は材料またはフィーチャを「除去する」。本明細書で使用する場合、「除去せずに」という用語は、エッチング後に材料またはフィーチャの少なくとも５０％（少なくとも８０％など）が残ることを意味し、％は垂直方向の厚さを指す。
いくつかの実施形態では、提供される方法を用いて、突出フィーチャの側壁に存在する材料を除去することなく、水平面から材料を除去する。本明細書で使用する場合、水平面は、突出フィーチャの頂部の凸状キャップなど、水平面からの局所的な逸脱を有する面を含むことが理解される。
他の材料の存在下での酸化スズの選択エッチングのために、および酸化スズの存在下での他の材料の選択エッチングのために、様々なエッチング化学物質が開発されてきた。別の材料の存在下での酸化スズの選択エッチングは、酸化スズのエッチングを指し、酸化スズのエッチング速度の、他の材料のエッチング速度に対する比は１より大きく、他の材料は、エッチングプロセスのいかなる時点においても、酸化スズと同じエッチング化学物質に暴露される。例えば、他の材料は、エッチングの開始時に露出されていてよく、またはエッチングの過程で露出されてよい。別の材料の存在下での酸化スズの選択エッチングにおけるエッチング選択性とは、所与の化学物質に対する、他の材料のエッチング速度に対する酸化スズのエッチング速度の比を指す。例えば、酸化スズは、５０を超えるエッチング選択性を有する水素ベースのエッチング化学物質を使用して、ケイ素含有化合物の存在下で選択的にエッチングできる。
同様に、酸化スズの存在下での材料の選択エッチングとは、酸化スズのエッチング速度に対するその材料のエッチング速度の比が１より大きく、エッチングプロセスのいかなる時点においても、エッチングされる材料が暴露されるのと同じエッチング化学物質に酸化スズが暴露されるような、その材料のエッチングを指す。例えば、酸化スズは、エッチングの開始時に露出されていてよく、またはエッチングの過程で露出されてよい。酸化スズの存在下での材料の選択エッチングのエッチング選択性とは、所与の化学物質に対する、酸化スズのエッチング速度に対するその材料のエッチング速度の比を指す。例えば、炭素は、５０を超えるエッチング選択性を有する酸素ベースのエッチング化学物質を使用して、酸化スズの存在下で選択的にエッチングできる。
いくつかの実施形態では半導体基板が提供され、半導体基板は、露出された酸化スズ層と、第２の材料の層とを含み、第２の材料は露出されていてよく、または露出されていなくてよい。次に、本明細書に記載の選択的酸化スズエッチング化学物質のうちの１つを使用して、第２の材料の存在下で酸化スズが選択的にエッチングされる。第２の材料は、このエッチングの前に露出されていてよく、または酸化スズのエッチング中に露出されてよい。
いくつかの実施形態では半導体基板が提供され、半導体基板は、第１の材料の露出層と、酸化スズの層とを含み、酸化スズは露出されていてよく、または露出されていなくてよい。次に、本明細書に記載の選択的化学物質のうちの１つを使用して、酸化スズの存在下で第１の材料が選択的にエッチングされる。酸化スズは、このエッチングの前に露出されていてよく、または酸化スズのエッチング中に露出されてよい。
水素ベースのエッチング
いくつかの実施形態では、選択的な酸化スズのエッチングは水素ベースのエッチングを使用して実行される。水素ベースのエッチングは、酸化スズを水素含有反応物に暴露させ（典型的には反応物のプラズマ活性化を伴い）、それにより、水素含有反応物が酸化スズを揮発性の水素化スズに変換することを伴う。ＳｎＨ4は－５２℃の沸点を有し、プロセスチャンバから容易に除去することができる。水素含有反応物の例には、Ｈ2、ＨＢｒ、ＮＨ3、Ｈ2Ｏ、および炭化水素（ＣＨ4など）が含まれる。水素含有反応物の混合物も使用できる。水素ベースのエッチングは、水素含有反応物、および任意選択的に不活性ガスを含有するプロセスガス中でプラズマを形成させ、形成されたプラズマに基板を接触させることを伴う。不活性ガスの例には、窒素（Ｎ2）、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、およびキセノン（Ｘｅ）が含まれる。いくつかの実施形態では、Ｈ2が好ましい水素含有反応物であり、いくつかの実施形態では、体積で少なくとも５０％、例えば少なくとも８０％のＨ2を含有するガス中でプラズマを形成することが好ましい。他の実施形態では、水素含有反応物としてＨＢｒが使用される。例えば、ＨＢｒと不活性ガスとから本質的になるプロセスガス、例えば、ＨＢｒ、Ｎ2およびアルゴンの混合物、の中で形成されたプラズマを用いて、酸化スズを選択的にエッチングできる。水素ベースのエッチングは、典型的には、酸素含有化学種およびフッ素含有化学種を含まないプロセスガスを用いて実施される。いくつかの実施形態では、プロセスガスは、本質的に１つ以上の水素含有反応物、および任意選択的に不活性ガスからなる。
水素ベースのエッチングは、以下の材料、すなわち、ＳｉＯ2、ＳｉＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣＮＯ、スピンオングラスなどのケイ素含有化合物；酸化チタン、酸化タングステン、酸化ジルコニウムなどの金属酸化物；窒化チタンおよび窒化タンタルなどの金属窒化物；タングステンなどの金属；フォトレジスト、および有機ポリマー、の存在下で酸化スズを選択的に除去できる。更に、水素ベースのエッチングを使用して、酸化ケイ素で覆われたケイ素の存在下で酸化スズを選択的にエッチングできる。ケイ素が大気に暴露された場合、ケイ素表面に酸化ケイ素が形成されることがよくある。水素ベースのエッチングを使用して、元素状ケイ素（例えば、非晶質ケイ素）、および炭素の存在下で、酸化スズを選択的にエッチングすることもできる。更に、水素ベースのエッチングを使用して、金属炭化物、および金属と炭素とを含有する材料の存在下で、酸化スズを選択的にエッチングできる。例えば、タングステン炭素材料（タングステンドープ炭素とも呼ばれる）の存在下で、水素ベースのエッチングを用いて、酸化スズを選択的にエッチングできる。一部の実施形態では、タングステン炭素材料は、約２０～６０原子％のタングステンを含む。
いくつかの実施形態では半導体基板が提供され、半導体基板は、露出された酸化スズ層、およびこれら材料のうちのいずれかの層を含む。次に、これら材料の存在下で酸化スズが選択的にエッチングされる。これら材料は、このエッチングの前に露出されていてよく、または酸化スズのエッチング中に露出されてよい。
いくつかの実施形態における水素ベースのエッチングのエッチング選択性は１０よりも大きく、例えば３０よりも大きく、例えば５０よりも大きく、または８０よりも大きい。エッチング選択性は、選択されたプロセス条件における、酸化スズのエッチング速度の、他の材料のエッチング速度に対する比を指す。いくつかの例では、Ｈ2プラズマを使用した酸化スズのエッチングにおいて、ＳｉＯ2に対して１００のエッチング選択性が達成された。
水素プラズマ（水素含有反応物で形成されたプラズマを指す）を利用する酸化スズのエッチング方法は、広範囲のプロセス条件下で様々な装置で実現できる。一実現形態では、方法は、酸化スズの露出層を有する半導体基板をエッチングチャンバに提供すること、ならびに、Ｈ2（または別の水素含有ガス）、および任意選択的にヘリウムまたは別の不活性ガスなどのキャリアガスを含むプロセスガス中で形成されたプラズマに基板を接触させること、を伴う。用語「エッチングチャンバ」または「エッチング装置」は、エッチング用に構成されたチャンバおよび装置を指す。いくつかの実施形態では、「エッチングチャンバ」または「エッチング装置」は、エッチング作業用に専用に構成されている。他の実施形態では、「エッチングチャンバ」または「エッチング装置」は、エッチングに加えて、例えば堆積などの他の作業を実行するように構成されていてよい。例えば、いくつかの実施形態では、エッチングチャンバはまた、ＡＬＤ堆積に使用されてよい。
いくつかの実施形態では、水素プラズマエッチングで使用されるプラズマは、半導体基板を収容するものと同じプロセスチャンバ内で生成される。他の実施形態では、プラズマは遠隔で生成され、プロセスチャンバ内の１つ以上の入口を通して、基板を収容するプロセスチャンバの中に導入される。
エッチングは、酸化スズを揮発性の水素化スズに変換するように制御される。一実施形態では、プロセスガス中のＨ2含有量は少なくとも５０体積％、例えば少なくとも８０体積％である（最大で１００％であり得る）。いくつかの実施形態では、プロセスガスは、ＣＨ4などの炭化水素を更に含んでよい。いくつかの実施形態では、プロセスガスはＣｌ2を更に含む。例えば、プロセスガスは本質的にＨ2および不活性ガス（例えば、Ｈｅ）から構成されてよく、またはプロセスガスは本質的にＨ2、不活性ガス、および炭化水素（例えば、ＣＨ4）から構成されてよい。エッチングは、基板の近くで測定して、約１００℃未満の温度で実行される。エッチング反応は、有益にはＳｎＨ4などの揮発性物質のみを生成し、これは、排気および／またはパージによりエッチングプロセスチャンバから容易に除去できる。エッチングプロセス温度は好ましくは、約１００℃未満となるように選択される。その理由は、より高い温度では形成されたＳｎＨ4の分解、およびプロセスチャンバおよび基板を汚染する可能性のあるパーティクルの形成につながるからである。プロセスガスの組成およびプロセス条件は、エッチング中のパーティクルの形成を削減または排除するように選択される。重要なことに、エッチング反応は、有意なスパッタリング成分をなんら必要とせず、基板に外部バイアスがなくても、かつ重イオン（例えば、アルゴンイオン）がなくても実行できる。スパッタリング成分を減らすことは、基板上の第２の材料に対するエッチング選択性を高めるために有益であり得る。従って、いくつかの実施形態では、スパッタリングを低減するために、基板に外部バイアスを印加せずにエッチングを実行し、および／またはキャリアガスとしてヘリウム（軽いガス）を使用することを伴う。
水素プラズマエッチング用のプラズマは、様々な周波数（低周波数および高周波数）を使用して生成させることができる。好適な周波数の例には、４００ＫＨｚ、２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、または２．４５ＧＨｚが含まれる。いくつかの実施形態では、プラズマ生成に使用される電力は約５０Ｗ～１，０００Ｗの範囲とすることができ、これは約０．００１８～０．３６Ｗ／ｃｍ2の電力密度に対応する。基板におけるバイアスは任意選択であり、バイアス電力は約０～５００Ｗの範囲とすることができる。シャワーヘッド当たりの好適なガス流量（１枚の３００ｍｍウェハを処理するための）は、
ｉ．Ｈ2：２５～７５０ｓｃｃｍ
ｉｉ．Ｃｌ2：０～５００ｓｃｃｍ（例えば、５～２００ｓｃｃｍ）
ｉｉｉ．Ｈｅ：０～５００ｓｃｃｍ（例えば、５～１００ｓｃｃｍ）
ｉｖ．ＣＨ4：０～５００ｓｃｃｍ（例えば、５～１００ｓｃｃｍ）
である。
エッチングプロセスは、いくつかの実施形態では、約１～１７５ｍＴｏｒｒの圧力で実行できる。
いくつかの特定の実施形態では、プラズマは高周波発生（例えば、１３．５６ＭＨｚまたは２７ＭＨｚ）を使用して生成され、約２００～５００Ｗのプラズマ電力を使用して提供され、これは０．０７～０．１８Ｗ／ｃｍ2の電力密度に対応する。基板におけるバイアスの電力は約０～２００Ｗである。シャワーヘッド当たりの好適なガス流量（１枚の３００ｍｍウェハを処理するための）は、
ｉ．Ｈ2：１００～３００ｓｃｃｍ
ｉｉ．Ｃｌ2：０～２００ｓｃｃｍ（例えば、５～１００ｓｃｃｍ）
ｉｉｉ．Ｈｅ：０～１００ｓｃｃｍ（例えば、５～５０ｓｃｃｍ）
ｉｖ．ＣＨ4：０～１００ｓｃｃｍ（例えば、５～５０ｓｃｃｍ）
である。
エッチングプロセスは、これら実施形態では、約１～３０ｍＴｏｒｒの圧力で実行される。
水素ベースのエッチングの選択性は、エッチング中に基板の表面に炭素含有ポリマー（例えば、ＣＨxポリマー）を形成するプロセスガス中で炭素含有反応物を使用することにより、大幅に増加できることが判明した。いくつかの実施形態では、この実施形態で使用されるプロセスガスはＨ2および炭化水素（例えば、メタン（ＣＨ4））を含む。プロセスガスは典型的には不活性ガスも含む。いくつかの実施形態では、炭化水素に対するＨ2の比率は、好ましくは少なくとも５、例えば少なくとも１０である。いくつかの実施形態では、炭化水素に対するＨ2の体積比は約５～５００、例えば約１０～３００である。いくつかの実施形態では、別の物質（複数を含む）の存在下での酸化スズの選択エッチングは、Ｈ2および炭化水素（例えば、ＣＨ4）を含むプロセスガス中で形成されたプラズマに基板を暴露させることを含む。一実現形態では、Ｈ2は約１００～５００ｓｃｃｍの流量で供給され、炭化水素は約１～２０ｓｃｃｍ（例えば、約５～１０ｓｃｃｍ）の流量で供給される。このプロセスは、約１００～１，０００Ｗ、例えば約２００～５００Ｗ（単一の３００ｍｍウェハの場合）のプラズマ電力を使用して実施することができ、これは、約０．１４～１．３Ｗ／ｃｍ2、例えば、０．２８～０．７１Ｗ／ｃｍ2の電力密度に対応する。いくつかの実現形態では、エッチングは、約５０～５００Ｖｂ、例えば、約１００～２００Ｖｂの基板バイアスを使用して実施される。このプロセスは好ましくは、約１００℃未満の温度で実行される。一具体例では、以下のガス、すなわち１００ｓｃｃｍのＨ2、５ｓｃｃｍのＣＨ4、および１００ｓｃｃｍのヘリウムが供給される。プラズマは３００Ｗの電力を使用してプロセスガス中で形成され、１００Ｖｂの基板バイアスが２５％のデューティサイクルで使用される。このプロセスは３０℃で、５ｍＴｏｒｒの圧力で実行される。本明細書に記載されるような、基板上での炭素含有ポリマーの形成により、本明細書に記載のいずれの材料に対しても酸化スズのエッチング選択性を増加させることができる。この効果は、酸化スズが、フォトレジスト、炭素、炭素含有材料、およびケイ素（Ｓｉ）の存在下でエッチングされる場合に特に有用である。例えば、エッチングがフォトレジストの存在下で実施される場合、エッチング選択性は１００より大きい場合があり、場合によってはほぼ無限である。この高選択エッチングの使用により、より薄い厚さのフォトレジストを使用して、フォトリソグラフィの露光量を下げ、および／または小さなファインピッチにおける高アスペクト比に起因するフォトレジストラインの崩壊を防ぐことが可能になる。記載された方法では、ＣＨxポリマーはフォトレジストがエッチングされることを防ぐ。更に、このエッチングを使用して、フォトレジスト層の形状を改善することができる。いくつかの実施形態では、半導体基板上の酸化スズはこのエッチングを使用して、酸化スズ層の上に配置されたフォトレジストの存在下で、および酸化スズの下地の材料の存在下で、フォトレジストと酸化スズの下にある材料の両方に対して少なくとも１０のエッチング選択性を有して、選択的にエッチングされる。いくつかの実施形態では、酸化スズの下地の材料は、ケイ素（例えば、非晶質ケイ素）、ケイ素含有化合物（例えば、ＳｉＯ2、ＳｉＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＯＣ）、炭素（例えば、非晶質炭素）、および炭素含有化合物（例えば、炭素タングステン）のうちの１つ以上を含む。
いくつかの実施形態では、水素ベースのエッチングにおいて水素含有反応物としてＨＢｒが使用される。一実現形態では、エッチング方法は、１００～５０ｓｃｃｍの流量でＨＢｒを流し、１００～５００ｓｃｃｍの流量で不活性ガス（例えばヘリウム）を流し、０．１４～０．７１Ｗ／ｃｍ2の電力密度に対応する１００～５００Ｗ（３００ｍｍウェハ１枚当たり）のＲＦ電力を使用して、このプロセスガス中でプラズマを形成することを含む。このエッチングは、基板バイアスの有無に関わらず実施できる。例えば、基板バイアスは、０～２００Ｖｂ、例えば５０～２００Ｖｂであってよい。このプロセスは、１００℃未満の温度、５～５０ｍＴｏｒｒの圧力で実行できる。
塩素ベースのエッチング
いくつかの実施形態では、選択的な酸化スズのエッチングは塩素ベースのエッチングを使用して実行される。塩素ベースのエッチングは、酸化スズを塩素含有反応物に暴露させ（典型的には反応物のプラズマ活性化を伴い）、それにより、塩素含有反応物が酸化スズを揮発性の塩化スズに変換することを伴う。ＳｎＣｌ4は１１４℃の沸点を有し、プロセスチャンバから容易に除去することができる。好適な塩素含有反応物の例には、Ｃｌ2およびＢＣｌ3が含まれる。一実施形態では、Ｃｌ2とＢＣｌ3の混合物が使用される。一実現形態では、塩素ベースのエッチングは、塩素含有反応物、および任意選択的に不活性ガスを含有するプロセスガス中でプラズマを形成させ、形成されたプラズマに基板を接触させることを伴う。塩素ベースのエッチングは、以下の材料、すなわちケイ素含有化合物、例えばＳｉＯ2、ＳｉＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣＮＯ、スピンオングラス、炭素、およびフォトレジストの存在下で、酸化スズを選択的に除去できるが、ケイ素含有材料に対する選択性は、典型的には水素ベースのエッチングを用いた場合よりも低い。いくつかの実施形態では半導体基板が提供され、半導体基板は、露出された酸化スズ層、およびこれら材料のうちのいずれかの層を含む。次に、塩素ベースのエッチングを使用して、これら材料の存在下で酸化スズが選択的にエッチングされる。これら材料は、このエッチングの前に露出されていてよく、または酸化スズのエッチング中に露出されてよい。一実現形態では、ＢＣｌ3／Ｃｌ2エッチングを使用して、これら材料のうちのいずれかの存在下で酸化スズが選択的にエッチングされる。一実現形態では、エッチング方法は、５～１００ｓｃｃｍの流量でＢＣｌ3を流し、５０～５００ｓｃｃｍの流量でＣｌ2を流し、１００～５００ｓｃｃｍの流量で不活性ガス（例えばヘリウム）を流し、０．１４～０．７１Ｗ／ｃｍ2の電力密度に対応する１００～５００Ｗ（３００ｍｍウェハ１枚当たり）のＲＦ電力を使用して、このプロセスガス中でプラズマを形成することを含む。このエッチングは、基板バイアスの有無に関わらず実施できる。例えば、基板バイアスは、０～１００Ｖｂ、例えば１０～１００Ｖｂであってよい。このプロセスは、１００℃未満の温度、５～５０ｍＴｏｒｒの圧力で実行できる。
いくつかの実施形態では、塩素ベースのエッチングを使用して、酸化スズの存在下で特定の金属酸化物を選択的にエッチングする。例えば、塩素ベースのエッチングを使用して、酸化スズの存在下で酸化チタンが選択的にエッチングされる。いくつかの実施形態では半導体基板が提供され、半導体基板は、露出された酸化チタン層、および酸化スズの層を含む。次に、塩素ベースのエッチング化学物質を使用して、酸化スズの存在下で酸化チタンが選択的にエッチングされる。酸化スズは、このエッチングの前に露出されていてよく、または酸化スズのエッチング中に露出されてよい。
フルオロカーボンベースのエッチング
いくつかの実施形態では、ＳｉＯ2、ＳｉＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣＮＯ、スピンオングラスなどのケイ素含有化合物が、フルオロカーボンベースのエッチングを使用して、酸化スズの存在下で選択的にエッチングされる。フルオロカーボンベースのエッチングは、ケイ素含有化合物をプラズマ活性化フルオロカーボン（ＣxＦy）に暴露させ、それにより、Ｓｉ－Ｆ結合を含有する揮発性化合物に変換させることを伴う。好適なフルオロカーボン反応物の例には、ＣＦ4、Ｃ2Ｆ6などが含まれる。一実現形態では、フルオロカーボンベースのエッチングは、フルオロカーボン、および任意選択的に不活性ガスを含有するプロセスガス中でプラズマを形成させ、形成されたプラズマに基板を接触させることを伴う。フルオロカーボンエッチングは、酸化スズの存在下でケイ素含有化合物を選択的に除去できる。いくつかの実施形態では半導体基板が提供され、半導体基板は、ケイ素含有化合物の露出層、および酸化スズの層を含む。次に、基板がフルオロカーボンプラズマと接触させられ、酸化スズの存在下でケイ素含有化合物が選択的にエッチングされる。酸化スズは、このエッチングの前に露出されていてよく、またはエッチング中に露出されてよい。フルオロカーボンベースのエッチングは、フッ素ベースのエッチングの一種である。
フッ素ベースのエッチング
いくつかの実施形態では、ＳｉＯ2、ＳｉＮ、ＳｉＣ、ＳｉＯＣ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣＮＯ、スピンオングラスなどの元素状ケイ素およびケイ素含有化合物が、フッ素ベースのエッチングを使用して、酸化スズの存在下で選択的にエッチングされる。フッ素ベースのエッチングは、ケイ素含有材料を、いくつかの実施形態ではプラズマ活性化されたフッ素含有試剤（例えば、ＮＦ3、ＳＦ6、またはフルオロカーボン）に暴露させ、ケイ素含有材料を揮発性フッ化ケイ素に変換することを含む。しかし、酸化スズは揮発性フッ化物を形成せず、従って、この化学物質では実質的にエッチングされない。ケイ素含有材料に加えて、酸化チタン、タングステン、およびタングステン炭素は、フッ素ベースのエッチングを使用して酸化スズの存在下で選択的にエッチングできる。フッ素ベースのエッチングは、一実現形態では、フッ素含有反応物（例えば、ＮＦ3）、および任意選択的に不活性ガスを含有するプロセスガス中でプラズマを形成させ、形成されたプラズマと基板を接触させることを伴う。フッ素ベースのエッチングは、酸化スズの存在下でケイ素含有化合物および元素状ケイ素を選択的に除去できる。いくつかの実施形態では半導体基板が提供され、半導体基板は、ケイ素含有化合物の露出層および／または元素状ケイ素（Ｓｉ）の層、ならびに酸化スズの層を含む。次に、基板がプラズマ中のフッ素含有反応物と接触させられ、酸化スズの存在下でケイ素含有化合物および／またはケイ素が選択的にエッチングされる。酸化スズは、このエッチングの前に露出されていてよく、またはエッチング中に露出されてよい。
一実現形態では、フッ素ベースのエッチングを使用して、酸化スズの存在下でケイ素（Ｓｉ）が選択的にエッチングされる。一実現形態では、このエッチング方法は、５～１００ｓｃｃｍの流量でＮＦ3を流し、５０～５００ｓｃｃｍの流量でＣｌ2を流し、１００～５００ｓｃｃｍの流量で不活性ガス（例えば、窒素および／またはヘリウム）を流し、０．１４～１．４Ｗ／ｃｍ2の電力密度に対応する１００～１０００Ｗ（３００ｍｍウェハ１枚当たり）のＲＦ電力を使用して、このプロセスガス中でプラズマを形成することを含む。このエッチングは、基板バイアスの有無に関わらず実施できる。例えば、基板バイアスは、０～１００Ｖｂ、例えば１０～１００Ｖｂであってよい。このプロセスは、１００℃未満の温度、１０～３００ｍＴｏｒｒの圧力で実行できる。
いくつかの実施形態では半導体基板が提供され、半導体基板は、酸化チタン、タングステン、および／またはタングステン炭素の露出層、ならびに酸化スズの層を含む。次に、基板がプラズマ中のフッ素含有反応物と接触させられ、酸化スズの存在下で酸化チタン、タングステン、および／またはタングステン炭素が選択的にエッチングされる。酸化スズは、このエッチングの前に露出されていてよく、またはエッチング中に露出されてよい。
一実現形態では、フッ素ベースのエッチングを使用して、酸化スズの存在下で酸化チタンが選択的にエッチングされる。一実現形態では、エッチング方法は、５～５００ｓｃｃｍの流量でＣＦ4を流し、０～５００ｓｃｃｍ（例えば、１０～５００ｓｃｃｍ）の流量でＣＨＦ3を流し、１００～５００ｓｃｃｍの流量で不活性ガス（例えばアルゴン）を流し、０．７１～１．４Ｗ／ｃｍ2の電力密度に対応する５００～１０００Ｗ（３００ｍｍウェハ１枚当たり）のＲＦ電力を使用して、このプロセスガス中でプラズマを形成することを含む。このエッチングは、基板バイアスの有無に関わらず実施できる。例えば、基板バイアスは、０～３００Ｖｂ、例えば１０～３００Ｖｂであってよい。このプロセスは、１００℃未満の温度、５～５０ｍＴｏｒｒの圧力で実行できる。
一実現形態では、フッ素ベースのエッチングを使用して、酸化スズの存在下でタングステン炭素が選択的にエッチングされる。一実現形態では、このエッチング方法は、５～１００ｓｃｃｍの流量でＮＦ3を流し、５～５００ｓｃｃｍの流量でＣｌ2を流し、１００～５００ｓｃｃｍの流量で不活性ガス（例えば、アルゴンおよび／または窒素）を流し、０．１４～１．４Ｗ／ｃｍ2の電力密度に対応する１００～１０００Ｗ（３００ｍｍウェハ１枚当たり）のＲＦ電力を使用して、このプロセスガス中でプラズマを形成することを含む。このエッチングは、基板バイアスの有無に関わらず実施できる。例えば、基板バイアスは、０～１００Ｖｂ、例えば１０～１００Ｖｂであってよい。このプロセスは、１００℃未満の温度、１０～１００ｍＴｏｒｒの圧力で実行できる。
酸素ベースのエッチング
いくつかの実施形態では、元素状炭素、炭素含有化合物、ポリマー、およびフォトレジストからなる群から選択される１つ以上の材料が、酸素ベースのエッチングを使用して、酸化スズの存在下で選択的にエッチングされる。酸素ベースのエッチングは、上記の材料を、いくつかの実施形態ではプラズマ活性化された、酸素含有試剤（例えば、Ｏ2、Ｏ3、ＳＯ2、またはＣＯ2）に暴露させ、この材料を炭素－酸素結合（例えば、ＣＯまたはＣＯ2）を含有する揮発性生成物に変換することを含む。酸素ベースのエッチングは、一実現形態では、酸素含有反応物（例えば、Ｏ2）、および任意選択的に不活性ガスを含有するプロセスガス中でプラズマを形成させ、形成されたプラズマと基板を接触させることを伴う。他の実施形態では、プラズマの非存在下でエッチングが生じ得る。酸素ベースのエッチングは、酸化スズの存在下で、炭素（例えば、非晶質またはダイヤモンド状炭素）、炭素含有化合物、フォトレジストを選択的に除去できる。いくつかの実施形態では半導体基板が提供され、半導体基板は、炭素、炭素含有化合物、およびフォトレジストからなる群から選択される１つ以上の材料の露出層、および酸化スズ層を含む。次に、基板を酸素含有反応物（任意選択的にプラズマ中で活性化された）と接触させて、炭素含有材料を揮発性のＣＯまたはＣＯ2に変換し、それにより、炭素含有材料を酸化スズの存在下で選択的にエッチングする。酸化スズは、このエッチングの前に露出されていてよく、またはエッチング中に露出されてよい。
材料の堆積
本明細書で参照する材料は、ＣＶＤ（ＰＥＣＶＤを含む）、ＡＬＤ（ＰＥＡＬＤを含む）、ＰＶＤ（例えば、金属および金属酸化物の堆積用）、スピンオン法（例えば、炭素および一部の誘電体の堆積用）などの、様々な堆積法を用いて堆積させることができる。コンフォーマルな堆積が必要な場合は、典型的にはＡＬＤ法が好ましい。
ＳｉＯ2、ＳｉＣ、ＳｉＮ、ＳｉＯＣ、ＳｉＮＯ、ＳｉＣＮＯ、およびＳｉＣＮ材料は、ＣＶＤ、ＰＥＣＶＤ、ＡＬＤなどの様々な方法を使用して堆積できる。堆積は、ケイ素含有前駆体と反応物（例えば、酸素含有反応物、窒素含有反応物、または炭素含有反応物）との間の反応を含むことができる。これらの材料の堆積には、シラン、テトラアルキルシラン、トリアルキルシラン、テトラエチルオルソシリケート（ＴＥＯＳ）を含む様々なケイ素含有前駆体を使用できる。例えば、ケイ素含有前駆体としてＴＥＯＳまたはシランを使用してＳｉＯ2を堆積させてよい。
炭素は、例えば、炭化水素前駆体（例えば、ＣＨ4）を使用することにより、ＣＶＤまたはＰＥＣＶＤ法で堆積させることができる。他の実現形態では、炭素はスピンオン法またはＰＶＤによって堆積されてよい。フォトレジストおよび有機ポリマーは、例えばスピンオン法により堆積させることができる。
酸化スズ層は、ＣＶＤ（ＰＥＣＶＤを含む）、ＡＬＤ（ＰＥＡＬＤを含む）、スパッタ法などの任意の好適な方法によって堆積される。いくつかの実施形態では、ＳｎＯ2膜をコンフォーマルに堆積させて、基板上の任意の突出部および凹状フィーチャの表面を含む、基板の表面に追従させることが好ましい。コンフォーマルなＳｎＯ2膜の好適な堆積方法の１つはＡＬＤである。熱ＡＬＤまたはプラズマ強化ＡＬＤを使用することができる。典型的な熱ＡＬＤ法では、基板はＡＬＤプロセスチャンバに提供され、スズ含有前駆体および酸素含有反応物に連続的に暴露され、スズ含有前駆体および酸素含有反応物は基板表面で反応してＳｎＯ2が形成される。プロセスチャンバのバルクでの反応を防ぐために、ＡＬＤプロセスチャンバは典型的には、基板がスズ含有前駆体に暴露された後に、かつ酸素含有反応物がプロセスチャンバに導入される前に、不活性ガスでパージされる。更に、ＡＬＤプロセスチャンバは典型的には、基板が酸素含有反応物で処理された後に、不活性ガスでパージされる。所望の厚さを有する酸化スズ層が堆積されるまで、連続的な暴露が数サイクル繰り返され、例えば約１０～１００サイクルが実行される。好適なスズ含有前駆体の例には、ハロゲン化スズ含有前駆体（例えば、ＳｎＣｌ4、およびＳｎＢｒ4）、および、アルキル置換スズアミドなどを含む有機スズ化合物などの非ハロゲン化スズ含有前駆体が含まれる。ＡＬＤに好適なアルキル置換スズアミドの具体例は、テトラキス（ジメチルアミノ）スズ、テトラキス（エチルメチルアミノ）スズ、Ｎ2，Ｎ３－ジ－ｔｅｒｔ－ブチル－ブタン－２，３－ジアミノ－スズ（ＩＩ）、および（１，３－ビス（１，１－ジメチルエチル）－４，５－ジメチル－（４Ｒ，５Ｒ）－１，３，２－ジアザスタンノリジン－２－イリデン、である。酸素含有反応物は、酸素、オゾン、水、過酸化水素、およびＮＯを、制限なしに含む。酸素含有反応物の混合物も使用できる。堆積条件はＡＬＤ反応物の選択に応じて変化し、反応性がより高い前駆体は一般に、反応性がより低い前駆体よりも低い温度で反応することになる。プロセスは典型的には、約２０～５００℃の温度で、かつ大気圧よりも低い圧力で実施される。凝縮を回避するために、反応物がプロセスチャンバ内にガス状のまま残るように、温度および圧力が選択される。各反応物は、単独で、またはアルゴン、ヘリウム、もしくは窒素などのキャリアガスと混合させて、気体状態でプロセスチャンバに供給される。これら混合物の流量はプロセスチャンバのサイズに依存することになり、いくつかの実施形態では約１０～１０，０００ｓｃｃｍである。
一例では、ＡＬＤプロセスは、ＡＬＤ真空チャンバ内で、基板をＳｎＣｌ4（スズ含有前駆体）、および脱イオン水（酸素含有反応物）に２００～４００℃の温度で連続してかつ交互に暴露させることを含む。ＡＬＤサイクルの具体例では、ＳｎＣｌ4蒸気とＮ2キャリアガスの混合物を、ＡＬＤプロセスチャンバの中に０．５秒間導入し、次いで基板に３秒間暴露させる。次に、ＡＬＤプロセスチャンバをＮ2で１０秒間パージして、プロセスチャンバのバルクからＳｎＣｌ4を除去し、Ｈ2Ｏ蒸気とＮ2キャリアガスの混合物をプロセスチャンバの中に１秒間流し、基板に３秒間暴露させる。次に、ＡＬＤプロセスチャンバをＮ2でパージし、サイクルを繰り返す。ＡＬＤプロセスは、大気圧よりも低い圧力（例えば、０．４Ｔｏｒｒ）で、かつ２００～４００℃の温度で実行される。
ＡＬＤにおけるハロゲン化スズ前駆体の使用は多くの実施形態では好適であるが、いくつかの実施形態では、ＳｎＣｌ4などのハロゲン化前駆体の使用によって発生し得る腐食問題を回避するために、非ハロゲン化有機スズ前駆体を使用することがより好ましい。好適な非ハロゲン化有機スズ前駆体の例には、テトラキス（ジメチルアミノ）スズなどのアルキルアミノスズ（アルキル化スズアミド）前駆体が含まれる。ＡＬＤプロセスの一例では、基板はＡＬＤチャンバ内で約５０～３００℃の温度でテトラキス（ジメチルアミノ）スズおよびＨ2Ｏ2に連続的に暴露される。有益には、この前駆体の使用により、１００℃以下の低い温度でのＳｎＯ2膜の堆積が可能になる。例えば、反応速度を高めるためにプラズマを使用することなく、５０℃でＳｎＯ2膜を堆積できる。
いくつかの実施形態では、ＳｎＯ2膜はＰＥＡＬＤによって堆積される。熱ＡＬＤについて前述したものと同じ種類のスズ含有前駆体および酸素含有反応物を使用できる。ＰＥＡＬＤでは、ＡＬＤ装置には、プロセスチャンバ内でプラズマを生成するための、およびプラズマで基板を処理するためのシステムが装備されている。典型的なＰＥＡＬＤプロセスシーケンスでは、基板はＰＥＡＬＤプロセスチャンバに提供され、基板の表面に吸着するスズ含有前駆体に暴露される。プロセスチャンバから前駆体を除去するために、プロセスチャンバは不活性ガス（例えば、アルゴンまたはヘリウム）でパージされ、基板は、プロセスチャンバの中に導入された酸素含有反応物に暴露される。酸素含有反応物の導入と同時に、または一定の遅延後、プラズマがプロセスチャンバ中で形成される。プラズマは、基板表面上でのスズ含有前駆体と酸素含有反応物との間の反応を促進し、その結果、酸化スズが形成される。次に、プロセスチャンバを不活性ガスでパージし、スズ前駆体の注入、パージ、酸素含有反応物の注入、プラズマ処理、および２回目のパージを含むサイクルを必要な回数繰り返して、所望の厚さの酸化スズ膜を形成させる。
スペーサとしての酸化スズ
いくつかの実施形態では、酸化スズ層がスペーサとして使用される。酸化スズスペーサの使用は、処理の異なる段階における半導体基板の概略的断面図を提供する図１Ａ～図１Ｆを参照して表される。図２は、これらの方法の実施形態のプロセスフロー図を示す。
図２を参照すると、プロセスは２０１において、複数の突出フィーチャを有する基板を提供することにより開始される。例示的な基板が図１Ａに示され、図はエッチストップ層（ＥＳＬ）１０３上に存在する２つのマンドレル１０１を示す。隣接するマンドレル間の距離ｄ１は、いくつかの実施形態では、約１０～１００ｎｍである。いくつかの実施形態では、約４０～１００ｎｍの比較的大きな距離が使用される。他の用途では、最も近いマンドレル間の距離は約１０～３０ｎｍである。ピッチとも呼ばれる、最も近いマンドレルの中心間の距離ｄ２は、いくつかの実施形態では約３０～１３０ｎｍである。いくつかの実施形態では、ピッチは約８０～１３０ｎｍである。他の実施形態において、ピッチは約３０～４０ｎｍである。マンドレルの高さｄ３は典型的には、約２０～２００ｎｍ、例えば約５０～１００ｎｍである。
マンドレルおよびＥＳＬの材料は、その後の、露出された酸化スズの存在下でのマンドレル材料の選択エッチング、および露出された酸化スズの存在下でのＥＳＬ材料の選択エッチングを可能にするように選択される。従って、酸化スズのエッチング速度に対するＥＳＬ材料のエッチング速度の比は、第１のエッチング化学物質については、１より大きく、より好ましくは約１．５より大きく、例えば約２より大きい。同様に、酸化スズのエッチング速度に対するマンドレル材料のエッチング速度の比は、第２のエッチング化学物質については、１より大きく、より好ましくは約１．５より大きく、例えば約２より大きい。
いくつかの実施形態では、ＥＳＬ材料はケイ素含有化合物（例えば、ＳｉＯ2）、または金属酸化物（例えば、酸化チタン、酸化ジルコニウム、酸化タングステン）である。マンドレル材料は、ケイ素含有化合物（例えば、ＳｉＯ2、ＳｉＮ、またはＳｉＣ）、炭素含有化合物（例えば、非晶質炭素、ダイヤモンド状炭素、またはフォトレジスト）、非晶質ケイ素（ドープまたは非ドープ）、および金属酸化物（ＴａＯ、ＴｉＯ、ＷＯ、ＺｒＯ、ＨｆＯ）を含んでよい。いくつかの実施形態では、マンドレルの外側材料は、マンドレルの中心部とは異なっていてよい。例えば、いくつかの実施形態では、マンドレルは、酸化ケイ素で（例えば、自然に形成された熱酸化物の層で）覆われた非晶質ケイ素で作られている。ＥＳＬ層およびマンドレルは、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、ＡＬＤ（プラズマなし、またはＰＥＡＬＤによる）、またはプラズマ強化化学気相成長（ＰＥＣＶＤ）のうちの１つ以上によって形成することができ、マンドレルのパターンは、フォトリソグラフィ技術を用いて画定できる。好適なＥＳＬ／マンドレルの組み合わせの例には、（ｉ）酸化ケイ素ＥＳＬ、および酸化ケイ素被覆ケイ素マンドレル；（ｉｉ）酸化ケイ素ＥＳＬ、および炭素含有マンドレル；（ｉｉｉ）酸化ケイ素ＥＳＬ、および金属酸化物マンドレル；（ｉｖ）金属酸化物ＥＳＬ、および酸化ケイ素被覆ケイ素マンドレル；（ｖ）金属酸化物ＥＳＬ、および炭素含有マンドレル、が含まれる。
再び図１Ａに示す基板を参照すると、ＥＳＬ層１０３はターゲット層１０５の上にあり、かつターゲット層１０５と接触している。ターゲット層１０５は、パターン形成される必要がある層である。ターゲット層１０５は、半導体、誘電体または他の層であってよく、例えば、ケイ素（Ｓｉ）、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、または窒化チタン（ＴｉＮ）で作製されていてよい。いくつかの実施形態では、ターゲット層はハードマスク層と呼ばれ、窒化チタンなどの金属窒化物を含む。ターゲット層１０５は、ＡＬＤ（プラズマなしまたはＰＥＡＬＤ）、ＣＶＤ、または他の好適な堆積技術によって堆積されてよい。
ターゲット層１０５は層１０７の上に存在し、層１０７に接触しており、層１０７は、いくつかの実施形態では誘電体材料の層の中に埋め込まれた複数の金属配線を含むＢＥＯＬ層である。
再び図２を参照すると、プロセスは、２０３において、突出フィーチャの水平面と側壁の両方の上に酸化スズ層を堆積することにより続く。図１Ｂに示す構造を参照すると、酸化スズ層１０９は、ＥＳＬ１０３上に、およびマンドレルの側壁を含むマンドレル１０１上に堆積されている。酸化スズ層は、ＣＶＤ（ＰＥＣＶＤを含む）、ＡＬＤ（ＰＥＡＬＤを含む）、スパッタ法などの任意の好適な方法によって堆積される。いくつかの実施形態では、図１Ｂに示すように、酸化スズ膜が層１０３およびマンドレル１０１の表面に追従するように、酸化スズ膜をコンフォーマルに堆積することが好ましい。いくつかの実施形態では、酸化スズ層は約５～３０ｎｍ、例えば約１０～２０ｎｍの厚さにコンフォーマルに堆積される。コンフォーマルな酸化スズ膜の好適な堆積方法の１つはＡＬＤである。熱ＡＬＤまたはプラズマ強化ＡＬＤを使用することができる。
図２のプロセス図を参照すると、酸化スズ層が堆積された後、プロセスは、２０５において、水素ベースのエッチングまたは塩素ベースのエッチングを使用して、突出フィーチャの側壁から酸化スズ層を完全には除去することなく、水平面から酸化スズを完全に除去することにより続く。マンドレルが外層としてケイ素含有化合物または金属酸化物を含む場合、水素ベースのエッチングを使用できる。マンドレルの外層が炭素層である場合、塩素ベースのエッチングを使用できる。このステップで利用されるエッチング化学物質は、好ましくはＥＳＬ材料とマンドレルの外層の材料との両方に対して選択性でなければならない。すなわち、このエッチング化学物質に対する酸化スズのエッチング速度は、外側のマンドレル材料のエッチング速度よりも大きく、かつＥＳＬ材料のエッチング速度より大きくなければならない。水平面からの酸化スズの除去を図１Ｃに示す。酸化スズ層１０９は、ＥＳＬ１０３上およびマンドレル１０１上の水平面からエッチングされ、マンドレル１０１の側壁に付着する位置からは完全にエッチングされることはない。このエッチングは、マンドレル１０１の側壁近くの位置を除いた、層１０３のあらゆる場所を露出させる。更に、このエッチングは、マンドレルの頂部を露出させる。結果として得られる構造を図１Ｃに示す。好ましくは、このエッチングの後に、側壁における酸化スズ層の初期高さの少なくとも５０％が、例えば少なくとも８０％または少なくとも９０％が保持される。一例では、酸化スズは、水素ベースのエッチング（例えば、Ｈ2プラズマエッチング）によって酸化ケイ素被覆マンドレルに対して選択的にエッチングされ、それによりマンドレルの外側材料（ＳｉＯ2）が露出される。水素ベースのエッチングは、ＳｉＯ2に対して選択的である。一例では、酸化スズは、塩素ベースのエッチング（例えば、ＢＣｌ3／Ｃｌ2プラズマエッチング）によって炭素含有（例えば、炭素）マンドレルに対して選択的にエッチングされ、それによりマンドレルの炭素含有材料が露出される。そのようなエッチングは、炭素含有材料に対して選択的である。別の例では、酸化スズは、水素ベースのエッチング（例えば、Ｈ2プラズマエッチング）によって金属酸化物（例えば、酸化チタン）マンドレルに対して選択的にエッチングされ、それによりマンドレル材料（金属酸化物）が露出される。このエッチングは、揮発性水素化物を形成しない、酸化チタンなどの金属の酸化物に対して選択的である。
いくつかの実施形態では、基板の水平部分からの酸化スズ層の除去は、２つの異なる化学物質を伴う２つのステップの使用を伴う。メインエッチングと呼ばれる最初のステップでは、典型的には下地のマンドレルおよびＥＳＬ材料を完全に露出させることなく、酸化スズ層のバルクを水平面から除去する。従って、いくつかの実施形態では、メインエッチングのエッチング化学物質は選択的である必要はない。いくつかの実施形態では、塩素ベースの化学物質（例えば、ＢＣｌ3／Ｃｌ2プラズマエッチング）で基板を処理することによりメインエッチングが実行される。メインエッチングがＳｎＯ膜をエッチングして貫通した後、またはその少し前に、エッチング化学物質はオーバーエッチング化学物質に切り替えられる。メインエッチングのエンドポイントは、マンドレル材料またはＥＳＬ材料が露出されたときに信号を伝達する光学プローブを使用して検出できる。選択性のオーバーエッチング化学物質は、マンドレルおよびＥＳＬの材料を実質的にエッチングすることなく、残った酸化スズ膜を除去するために使用され、上記で説明された。
次に、マンドレル１０１が基板から除去され、図１Ｄに示すように、露出された酸化スズスペーサ１０１および露出層ＥＳＬ１０３が残る。マンドレルの除去は、マンドレル材料を選択的にエッチングするエッチング化学物質に基板を暴露させることにより実行される。従って、このステップにおける、酸化スズのエッチング速度に対するマンドレル材料のエッチング速度の比は１より大きく、より好ましくは１．５より大きい。更に、このステップで使用されるエッチング化学物質は、いくつかの実施形態では、ＥＳＬ材料に対してマンドレル材料を選択的にエッチングしなければならない。様々なエッチング方法を使用することができ、化学物質の具体的な選択は、マンドレルの材料およびＥＳＬ層の材料に依存する。マンドレルが酸化ケイ素被覆非晶質ケイ素で作られている場合、フッ素ベースの化学物質（例えば、ＮＦ3）を、または使用して、ケイ素マンドレル１０１、およびそれらを覆うＳｉＯ2層を除去してよい。この化学物質は酸化スズに選択的である。
ケイ素マンドレルを除去する別の選択肢は、ＨＢｒとＯ2との混合物中で形成されるプラズマの使用である。いくつかの実施形態では、エッチングが始まる前に、ケイ素マンドレルの表面から酸化ケイ素の薄い保護層が除去される。これは、フルオロカーボンを含むプロセスガス中で形成されたプラズマに基板を短時間暴露させることで行うことができる。マンドレルから保護酸化ケイ素層を除去した後、ケイ素が選択的にエッチングされる。いくつかの実施形態では、このステップにおいて、基板に比較的小さいＲＦバイアスを使用するか、または外部バイアスを全く使用しないことが好ましい。外部バイアスを使用しない場合、基板の自己バイアス（１０～２０Ｖ）で十分である。バイアスなしまたは低バイアス条件下で、ＨＢｒ／Ｏ2プラズマは、酸化スズおよび酸化ケイ素の存在下でケイ素を選択的にエッチングする。このエッチングは、ケイ素含有化合物を含有するＥＳＬの存在下で実行できる。
マンドレルが炭素含有材料（例えば、炭素またはフォトレジスト）である場合、酸素ベースのエッチングを使用してマンドレルを選択的に除去できる。この化学物質は酸化スズに選択的であり、ケイ素含有化合物で構成されるＥＳＬおよび金属酸化物ＥＳＬの存在下で使用できる。
マンドレルが金属酸化物（例えば、酸化チタン、酸化タングステン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル）である場合、塩素ベースのエッチング化学物質（例えば、プラズマ中のＢＣｌ3／Ｃｌ2）で基板を処理して、酸化スズに対してマンドレルを選択的に除去してよい。この化学物質は、ケイ素含有化合物（例えば、ＳｉＯ2、ＳｉＮ、ＳｉＣ）を含有するＥＳＬの存在下で使用できる。
次に、露出されたＥＳＬ膜１０３をエッチングして、酸化スズスペーサ１０９によって保護されていない全ての場所において、下地のターゲット層１０５を露出させる。結果として得られる構造を図１Ｅに示す。このステップで使用されるエッチング化学物質は、酸化スズの存在下でＥＳＬ材料を選択的にエッチングする。換言すれば、酸化スズのエッチング速度に対するＥＳＬ材料のエッチング速度の比は１より大きく、より好ましくは１．５より大きい。このステップで使用される化学物質の具体的な種類は、ＥＳＬ材料の種類によって異なる。ケイ素含有化合物（例えば、酸化ケイ素および酸化ケイ素ベースの材料）が使用される場合、選択エッチングは、フルオロカーボンを含むプロセスガス中で形成されたプラズマに基板を暴露させることにより達成できる。例えば、ＥＳＬ膜は、ＣＦ4、Ｃ2Ｆ6、およびＣ3Ｆ8のうちの１つ以上を含むプロセスガス中で形成されるプラズマによってエッチングできる。ＥＳＬが金属酸化物層（例えば、酸化チタン、酸化タングステン、または酸化ジルコニウム）の場合、塩素ベースのエッチング化学物質（例えば、プラズマ中のＢＣｌ3／Ｃｌ2）を使用して、酸化スズの存在下でＥＳＬを選択的にエッチングできる。
次のステップでは、ＥＳＬ膜１０３によって保護されていない全ての場所においてターゲット層１０５がエッチングされて、下地の層１０７が露出される。酸化スズスペーサ１０９もこのエッチングステップで除去され、図６に示すパターン形成された構造がもたらされる。いくつかの実施形態では、このステップで使用されるエッチング化学物質は、ターゲット材料および酸化スズスペーサ材料の両方を除去するように選択される。他の実施形態では、異なる化学物質を用いた２つの異なるエッチングステップを使用して、それぞれ、ターゲット層１０５をパターニングすること、および酸化スズスペーサ１０９を除去することができる。ターゲット層の化学的性質に応じて、多くのエッチング化学物質が使用できる。一実施形態では、ターゲット層１０５は、金属窒化物層（例えば、ＴｉＮ）層である。この実施形態では、金属窒化物層をエッチングすることができ、酸化スズスペーサは、Ｃｌ2および炭化水素（例えば、ＣＨ4）を含むプロセスガス中で形成されたプラズマに基板を暴露させることにより、単一のエッチング化学物質を使用して除去できる。一般に、酸化スズスペーサは、上記の酸化スズエッチング方法のいずれを使用しても除去できる。
スペーサの形成中に遭遇する問題の１つはスペーサのフーチングであり、これは、底部におけるスペーサの幅と、頂部におけるスペーサの幅との差である。理想的には、スペーサは真っ直ぐでなければならない。実験的に、酸化スズスペーサを酸化チタンスペーサと比較した。酸化スズスペーサにＨ2プラズマエッチングを使用すると、フーチングを１ｎｍ未満に大幅に低減できることが示された。しかし、酸化チタンはＨ2プラズマでは全くエッチングできない。ＨＢｒ／Ｎ2／アルゴンプラズマを用いて酸化チタンスペーサをエッチングした場合、そのフーチングは２．４ｎｍにしか減少せず、より大きなスペーサ高さおよびＣＤロスという代償を伴った。
更に、熱酸化ケイ素（ＴＯＸ）に対するＡＬＤ堆積酸化チタンのエッチング選択性は、ＨＢｒ／Ｎ2／アルゴンプラズマエッチングにおけるＴＯＸに対するＡＬＤ堆積酸化スズのエッチング選択性よりも低いことが示された。具体的には、この化学物質では、酸化チタンはＴＯＸの存在下で約１０：１の選択性でエッチングされ、一方で酸化スズは１００：１を超える選択性でエッチングされた。Ｈ2プラズマでは酸化チタンは全くエッチングされなかったのに対して、酸化スズはＴＯＸの存在下で１００：１を超える選択性でエッチングされた。ＢＣｌ3／Ｃｌ2／Ｈｅプラズマでは、酸化チタンは約５：１（酸化チタン対ＴＯＸ）の選択性でエッチングされたのに対して、酸化スズは約４：１（酸化スズ対ＴＯＸ）の選択性でエッチングされた。水素ベースのエッチング化学物質（Ｈ2ベースとＨＢｒベースの両方）は、酸化チタンでは達成できない、５０：１を超え８０：１を超える非常に高い酸化ケイ素対するエッチング選択性をもたらす。
いくつかの実施形態では、図１Ａ～図１Ｆおよび図２を参照して本明細書に記載される方法が修正され、マンドレルの側壁における酸化スズ層の上にパシベーション層を使用することを伴う。パシベーション層の目的は、水平面から酸化スズを除去するステップの間に、側壁における酸化スズのエッチングを最小限に抑えることである。パシベーション層がないと、側壁における酸化スズが横方向にばらつきなくエッチングされず、その結果、スペーサの限界寸法（ＣＤ）が変動する場合がある。パシベーション層の使用により、この横方向のエッチングが防止または最小化され、その結果、スペーサ間の距離は、よりばらつかなくなり得る。加えて、パシベーション層の使用により、スペーサの頂部の角の浸食を防ぐことができ、それにより、より矩形形状に近いスペーサが得られる。更に、側壁におけるパシベーション層の使用により、酸化スズ層の底部斜面またはフーチングの、より容易なエッチングが可能になる。その理由は、基板におけるバイアスにより下方に引っ張られるエッチング化学種（例えば、プラズマ中のイオン）がより多く利用可能だからである。パシベーション層は最終的に、その後のエッチングステップで部分的にまたは完全に消費されてよいので、スペーサＣＤを維持することができる。
パシベーション層の材料は、水平面から酸化スズを除去するために使用される特定のエッチング化学物質に対して、より耐性があるように選択される。いくつかの実施形態では、パシベーション材料は、例えばＰＥＣＶＤによって堆積させることができる、ＳｉＯ2、ＳｉＮ、またはＳｉＣなどのケイ素含有化合物である。他の実施形態では、本明細書に記載されるように、パシベーション材料は（例えば、炭化水素前駆体を使用して堆積された）炭素である。他の実施形態では、パシベーション材料は、窒化スズ（ＳｎＮ）、臭化スズ（ＳｎＢｒ）、またはフッ化スズ（ＳｎＦ）などのスズ含有化合物である。いくつかの実施形態では、これら化合物は、酸化スズの外側部分をスズ含有パシベーション材料に変換させることにより形成される。例えば、基板をプラズマ中の窒素含有化合物（例えば、Ｎ2プラズマ）に暴露させることにより、酸化スズを窒化スズに変換させることができる。臭化スズは、基板を臭素含有化合物（例えば、ＨＢｒ）に暴露させることにより形成されてよい。フッ化スズは、プラズマ（例えば、ＮＦ3プラズマまたはフルオロカーボンプラズマ）中のフッ素含有化合物に基板を暴露させることにより形成されてよい。ＳｎＢｒおよびＳｎＦの堆積中の条件は、エッチングを最小限に抑えるように調整される。例えば、反応は、ＳｎＢｒおよびＳｎＦの除去を最小限に抑えるために、基板にバイアスを印加することなく、または低バイアスを印加して行われてよい。パシベーション層は、典型的には約１～５ｎｍの厚さに形成される。
図３Ａ～図３Ｅは、パシベーション層を使用した処理中の基板の一部の概略的断面図を示す。図４は、このようなプロセスのプロセスフロー図を示す。図４を参照すると、図１Ａおよび図１Ｂを参照して説明したのと同じ方法で、プロセスは４４０１において、複数の突出フィーチャを有する基板を提供することにより開始され、４４０３において、突出フィーチャの側壁および水平面に酸化スズを堆積することにより続く。図１Ｂに示される基板も図３Ａに表されており、ターゲット層は層３０１、ＥＳＬは３０３、マンドレルは３０５、酸化スズ層は３０７である。層の材料は一般に、図１Ａ～図１Ｆを参照して説明した実施形態における材料と同じであってよい。図３Ａに示す実施形態では、マンドレル３０５は、酸化ケイ素（ＳｉＯ2）３０２の外層を有するケイ素（Ｓｉ）マンドレルであるが、説明されたプロセスシーケンスは、炭素含有マンドレルおよび金属酸化物マンドレルを含む、様々なマンドレル材料と共に使用できることが理解される。図４を参照すると、酸化スズ層が堆積された後、プロセスは４４０５において、突出フィーチャの側壁において酸化スズ層上にパシベーション層を形成することにより続く。結果として得られる構造を図３Ｃに示し、これは突出フィーチャの側壁上のパシベーション層３０９を示す。図示した実施形態では、水平面上にはパシベーション層は存在していない。
このようなパシベーション層は、いくつかの実施形態では、最初に、（ａ）マンドレルの側壁と水平面の両方の上にパシベーション材料（例えば、酸化ケイ素、窒化ケイ素、炭化ケイ素、または炭素）をコンフォーマルに堆積し、次に、（ｂ）側壁からパシベーション層を完全には除去することなく、水平面からパシベーション層を完全に除去する（例えば、エッチング後に側壁のパシベーション層材料の少なくとも５０％が、または少なくとも８０％が残るように）、ことにより形成され得る。
パシベーション材料がケイ素含有化合物である場合、フルオロカーボンベースのエッチングを使用して、酸化スズに対して選択的に、パシベーション材料を水平面からエッチングできる。パシベーション材料が炭素含有材料である場合、酸化スズに対して選択的に酸素ベースのエッチングを使用するか、または水素含有ガス（例えば、Ｈ2）中で形成されたプラズマに短時間暴露させることで、パシベーション材料を水平面から除去できる。いくつかの実施形態では、酸化スズエッチングに使用されるものと同じ化学物質を使用して、水平面からの材料の除去を促進する十分なバイアスを基板に使用して、スズ含有パシベーション材料が水平面から除去される。例えば、プロセスは、水平面からスズ含有パシベーション材料を除去するための、第１のバイアスを使用するプラズマエッチングで始まり、その後、プロセスがメイン酸化スズエッチングに移行するにつれてバイアスを減らすか、またはオフにしてよい。いくつかの実施形態では、水平面からパシベーション材料および酸化スズをエッチングする間に、塩素ベースの化学物質（例えば、ＢＣｌ3／Ｃｌ2プラズマ）が使用される。
次に、作業４４０７を参照すると、プロセスは、マンドレルの側壁における酸化スズを完全には除去することなく、マンドレルの水平面から酸化スズを完全に除去することにより続く。このエッチングは、水素ベースのエッチング（例えば、Ｈ2プラズマ）、塩素ベースのエッチング（例えば、プラズマ中のＣｌ2および／またはＢＣｌ3）、ＨＢｒプラズマエッチング、またはこれらエッチングの任意の組み合わせなど、本明細書に記載の好適な酸化スズエッチング化学物質のいずれを使用しても実行できる。図３Ｄおよび図３Ｅに示す実施形態では、このエッチングは２つのステップで実行される。最初のステップでは、塩素ベースのエッチング（例えば、プラズマ中のＢＣｌ3およびＣｌ2）を使用して、酸化スズのバルクを水平面からエッチングして、図３Ｃに示す構造が得られ、この構造は、マンドレルの頂部に露出された酸化ケイ素の外側のマンドレル材料、およびマンドレルの底部の角の過剰な酸化スズを有する。次に、過剰な酸化スズを水素ベースのオーバーエッチング化学物質（例えば、プラズマ中のＨ2）でエッチングして、図３Ｄに示す構造が得られる。次に、図１Ａ～図１Ｆを参照して前述したように、マンドレル材料が選択的にエッチングされ除去され、スペーサ３０７が残る。図示された実施形態では、マンドレルエッチング化学物質もパシベーション層３０９を除去し、図３Ｅに示す構造が得られる。ＥＳＬの以降の処理は、図１Ｄ～図１Ｆを参照して前述したように続き得る。
より具体的な一例では、層３０１はＴｉＮであり、ＥＳＬ３０３は酸化ケイ素層である。マンドレル３０５は、酸化ケイ素外層３０２で覆われたケイ素（Ｓｉ）であり、層３０７は酸化スズである。この例を参照すると、処理方法は、酸化ケイ素層および複数のケイ素突出を有する基板を提供するであって、ケイ素突出は自然酸化ケイ素で覆われている、ことと、その後に、基板上に酸化スズ層をコンフォーマルに堆積すること（例えば、ＡＬＤにより）、および突出フィーチャの側壁上の酸化スズ上にのみ酸化ケイ素パシベーション層（例えば、厚さ１～２ｎｍ）を形成することと、を含む。パシベーション層が形成された後、この方法は、突出フィーチャの側壁に存在する酸化スズを完全には除去することなく、水平面から酸化スズをエッチングすることにより続く。この例では、エッチングはメイン（バルク）エッチング（例えば、Ｃｌ2／ＢＣｌ3プラズマエッチング）と、それに続くオーバーエッチングを使用して実施され、オーバーエッチングは、例えばフーチングを減らすために使用される水素プラズマエッチングであってよい。エッチング後、この方法は、酸化スズスペーサを除去せずにケイ素マンドレルを除去することにより継続される。側壁上の酸化ケイ素パシベーション層は、最初に酸化スズ上に酸化ケイ素をコンフォーマルに堆積し（例えば、ＰＥＣＶＤ、またはＡＬＤにより）、次に水平面から酸化ケイ素を選択的にエッチングすることにより（例えば、フルオロカーボンプラズマにより）形成できることに留意されたい。このシーケンスを、ＢＣｌ3／Ｃｌ2プラズマメインエッチングに続いて、水平面から酸化スズを除去するためのＨ2プラズマオーバーエッチングを使用して、実験的にテストした。この実験的にテストした例では、メインエッチング後、限界寸法ロスは０ｎｍであった。フーチングは約６ｎｍであり、酸化ケイ素ＥＳＬの中へのエッチング量は０ｎｍであった。オーバーエッチング後、限界寸法ロス、フーチング、および酸化ケイ素ＥＳＬの中へのエッチング量は全てゼロｎｍであった。
別の具体例では、酸化スズの外側部分から形成された窒化スズがパシベーション材料として使用される。いくつかの実施形態では、酸化スズスペーサの形成中に窒化スズパシベーション層を使用して酸化スズの側壁を被覆して保護し、それによりスペーサの変動を減らすことが好ましい。いくつかの実施形態では、この方法は、（ａ）酸化ケイ素層および複数のケイ素突出を有する基板を提供することであって、ケイ素突出は自然酸化ケイ素で覆われている、ことと、（ｂ）基板上に酸化スズ層をコンフォーマルに堆積する（例えば、ＡＬＤにより）ことと、（ｃ）突出フィーチャの側壁上の酸化スズ上にのみ薄い窒化スズパシベーション層を形成することと、（ｄ）突出フィーチャの側壁に存在する酸化スズを完全には除去することなく、水平面から酸化スズをエッチングする（例えば、メイン（バルク）エッチング（例えば、Ｃｌ2／ＢＣｌ3エッチング）と、例えばフーチングを減らすために使用される水素プラズマエッチングであってよいオーバーエッチングとの組み合わせを使用して）ことと、（ｄ）酸化スズスペーサを除去せずにケイ素マンドレルを除去することと、を含む。側壁上の窒化スズパシベーション層は、最初に酸化スズ層全体の上にパシベーション層をコンフォーマルに形成し、続いて水平面から窒化スズを選択的に除去することにより形成できる。いくつかの実施形態では、露出された酸化スズ層を窒素含有プラズマで処理することにより、窒化スズ層が形成される。例えば、プラズマは、Ｎ2またはＮＨ3などの窒素含有ガスで形成されてよい。プラズマは、ダイレクト（基板を収容するのと同じチャンバコンパートメント内で形成）であってよく、またはリモート（異なるチャンバまたはチャンバコンパートメントで形成され、基板を収容するコンパートメントに供給される）であってよい。いくつかの実施形態では、この窒化処理は、酸化スズ層の堆積に使用されるものと同じプロセスチャンバ内で実行される。他の実施形態では、窒化は異なるチャンバ内で実行される。いくつかの実施形態では、窒化プラズマ処理は約５秒未満にわたって実行される。窒化スズのコンフォーマル層を形成する別の方法は、コンフォーマルな酸化スズ層の上に窒化スズを堆積させることである。窒化スズは、例えば、ＡＬＤまたはＣＶＤによって堆積させることができる。いくつかの実施形態では、ＡＬＤ堆積は、基板をスズ含有前駆体と接触させ、基板の表面上にスズ含有層を形成させ、続いて窒素含有プラズマで処理することを含み、プロセスは、所望の厚さのパシベーション層を構築するのに必要な回数繰り返される。コンフォーマルな窒化スズ層が形成された後、水平面から窒化スズがエッチングされ、側壁上にのみ窒化スズが残る。いくつかの実施形態では、このエッチングの化学物質はメインエッチングの化学物質と同じであるが、メインエッチングよりも垂直方向に、より高い異方性を有するように、基板バイアスを使用して行われる。例えば、窒化スズは、基板バイアスを使用したＣｌ2／ＢＣｌ3プラズマエッチングを使用して水平面から除去できる。次に、Ｃｌ2／ＢＣｌ3メインエッチングが続き（例えば、基板バイアスなしか、または水平面からの窒化スズ除去中に使用されるバイアスよりも低いバイアスで）、次にＨ2オーバーエッチングが続く。窒化スズは、メインエッチングプロセス中に、側壁における酸化スズに対する優れた保護を提供する。パシベーション層としての窒化スズの使用は実験的にテストされており、マンドレルの側壁の酸化スズの厚さは、窒化スズパシベーション層が使用された場合の方が、酸化スズの窒化なしで処理された同一の構造におけるよりも大きいことが確認された。
ハードマスク用途
いくつかの実施形態では、酸化スズ膜がハードマスクとして使用される。酸化スズハードマスクは、底部に露出された材料がある凹状フィーチャを有する基板を形成するようにパターン形成することができる。そのとき、基板を酸化スズハードマスクの存在下で処理できる。いくつかの実施形態では、処理は、凹状フィーチャの底部に露出された材料をエッチングすることを含む。他の実施形態では、処理は、凹状フィーチャの中に材料を堆積させることを伴ってよい。他の実施形態では、処理は、凹状フィーチャの底部に露出された材料を化学的に修正することを伴ってよい。
パターン形成された酸化スズ層は、様々な方法を使用して形成することができる。一実施形態では、パターン形成された酸化スズ膜は、フォトリソグラフィパターニングを使用して形成される。この方法は、一実施形態では、基板上に形成されたブランケット酸化スズ層を有する基板を提供し、ブランケット酸化スズ層上にパターン形成されたフォトレジスト層を形成することを含む。いくつかの実施形態における酸化スズ層上のパターン形成されたフォトレジスト層は、酸化スズ層の頂部に直接、かつ酸化スズ層に接触して形成される。他の実施形態では、酸化スズの層とフォトレジストとの間に１つ以上の中間ハードマスク層があってよい。標準的なフォトリソグラフィ技術を使用してフォトレジスト層を堆積およびパターン形成した後、フォトレジストからのパターンを酸化スズ層に転写する、すなわち、露出された酸化スズ層をエッチングする。いくつかの実施形態では、水素ベースのエッチング（例えば、プラズマ中のＨ2）などの選択エッチングを使用して、露出されたフォトレジストの存在下で酸化スズ層をエッチングする。酸化スズの層とフォトレジストの間に中間ハードマスクが存在する場合、フォトレジストからのパターンは、最初に、これらの中間ハードマスク（例えば、スピンオングラスなどのケイ素含有化合物を含有するマスク、または炭素マスク）に転写され、次いで酸化スズに転写される。いくつかの実施形態では、酸化スズ層は、水素ベースのエッチングおよび／または塩素ベースのエッチングなどの好適な選択的化学物質を使用して、別の中間ハードマスク材料（例えば、ケイ素含有化合物または炭素）の存在下でエッチングされる。
図５Ａ～図５Ｃは、酸化スズマスクを用いた処理を受けている基板の概略的断面図を示す。図６は、酸化スズハードマスクで基板を処理するためのプロセスフロー図を示す。作業６０１では、パターン形成された酸化スズ層を有する基板が提供される。酸化スズ層は、上記のフォトリソグラフィ技術を使用して、または図１Ａ～図１Ｄを参照して説明した酸化スズスペーサを形成するために使用されるプロセスシーケンスを使用してパターン形成されてよい。そのような基板の例を図５Ａに示し、基板は副層５１と、副層５１とパターン形成された酸化スズ層５５との間に存在する層５３とを含む。基板の露出部分は、酸化スズ層５５に形成された凹状フィーチャを含む。層５３の材料は、凹状フィーチャの底部で露出されている。図示した実施形態では、パターン形成された酸化スズ層５５の頂部には追加の材料はないが、他の実施形態では、酸化スズ５５の頂部に存在する中間ハードマスクからのフォトレジストまたは材料があってよい。
次に、作業６０３において、酸化スズ層５５の存在下で基板が処理される。処理は、例えば、露出された材料５３のエッチング、凹状フィーチャの中への材料の堆積、または露出された材料５３の化学的改質を含んでよい。材料５３のエッチングを図５Ｂに示し、酸化スズ層５５のパターンによって画定された凹状フィーチャが層５３内に形成されている。酸化スズ５５の存在下で層５３の材料をエッチングするために、様々な選択エッチング化学物質を使用することができる。例えば、層５３がケイ素含有材料である場合、フッ素ベースの化学物質を使用して、酸化スズの存在下で層５３を選択的にエッチングしてよい。例えば、酸化ケイ素、窒化ケイ素、炭化ケイ素などのケイ素含有化合物は、フルオロカーボンプラズマ化学物質を使用してエッチングすることができる。層５３が炭素含有層（例えば、非晶質炭素）である場合、本明細書に記載されるように、酸素ベースの化学物質を使用して選択的にエッチングされてよい。層５３が金属酸化物層（例えば、酸化チタン、酸化ジルコニウム、酸化タンタル、酸化ハフニウム）である場合、本明細書に記載されるような塩素ベースの化学物質（例えば、プラズマ中のＢＣｌ3／Ｃｌ2）を使用して、酸化スズの存在下で層５３を選択的にエッチングしてよい。副層５１の材料は層５１の材料とは異なり、層５３のエッチング中に層５１は実質的にエッチングされない。図５Ｂに示す、結果として得られる構造は、層５５および５３に形成された凹状フィーチャ、および凹状フィーチャの底部にある副層５１の露出された材料を有する。
次に、作業６０３では、酸化スズ材料５５が除去されて、図５Ｃに示す構造がもたらされ、パターン形成された層５３が副層５１上に存在する。いくつかの実施形態では、このシーケンスを更に使用して副層５１がパターン形成され、副層５１は、いくつかの実施形態では、ＳｉＮ層、金属窒化物（例えば、ＴｉＮ、またはＴａＮ）、または金属層である。酸化スズの除去は好ましくは、層５３および層５１の材料の両方に選択的な化学物質を使用して実行される。例えば、これらの材料がケイ素含有材料、炭素含有材料、金属酸化物、金属窒化物、または金属である場合、選択的な水素ベースのエッチング（例えば、Ｈ2プラズマエッチングを使用してよい）。更に、層５３および５１の材料がケイ素含有材料または炭素含有材料であるいくつかの実施形態では、塩素ベースのエッチング（例えば、プラズマ中のＢＣｌ3／Ｃｌ2）が使用されてよい。
酸化スズハードマスクを使用するプロセスフローの一具体例では、副層５１はＳｉＮ層または金属層であり、層５３は酸化ケイ素である。このプロセスは、ＳｉＮまたは金属層５１の上に酸化ケイ素の露出層を有する平面基板を提供することから始まる。次に、ブランケット酸化スズ層が酸化ケイ素上に堆積され、次いで酸化スズがパターン形成され（例えば、フォトリソグラフィパターニングを使用して）、図５Ａに示す構造に至る。次に、例えばフルオロカーボンプラズマを使用して、露出された酸化ケイ素を酸化スズに対して選択的にエッチングし、図５Ｂに示す構造に至る。次に、例えば、水素プラズマエッチングを使用して酸化スズが取り除かれ（除去され）、図５Ｃに示す構造に至る。
酸化スズ中間層
別のハードマスクの実現形態では、炭素層または別の材料のパターニング用の中間ハードマスク（中間層）として、酸化スズが使用される。一実施形態では基板が提供され、基板は、炭素含有層上（例えば、非晶質炭素層上）に形成された酸化スズのパターン形成された層を含み、基板は複数の凹状フィーチャを含み、凹状フィーチャは底部に、露出された炭素含有材料を有する。次に、露出された炭素含有材料を酸化スズの存在下で選択的にエッチングして、炭素含有層内に凹状フィーチャを形成する。好適な選択エッチング化学物質は、水素ベースのエッチング化学物質（例えば、プラズマ中のＨ2、およびプラズマ中のＨＢｒ）、および塩素ベースのエッチング化学物質（例えば、プラズマ中のＢＣｌ3および／またはＣｌ2）を含む。好適なプロセスシーケンスの１つが、図５Ｄ～図５Ｇに示す基板の断面図によって表される。図５Ｄに示す基板は、副層５１（例えば、非晶質ケイ素、または本明細書に記載のいずれかのターゲット層）、副層５１上に存在する炭素含有材料（例えば、非晶質炭素）のブランケット層５３、および炭素含有層５３の上に存在するブランケット酸化スズ層５５、を含む。基板は、酸化スズ層５５上のパターン形成されたフォトレジスト層５７、およびフォトレジスト５７と酸化スズ層５５との間の下地層５６を更に含み、下地層は、例えば、スピンオングラスであってよい。下地層５６は、基板の表面上のパターン形成されたフォトレジスト層５７に形成された凹状フィーチャの底部で露出されている。フォトレジストのパターンは、例えばフルオロカーボンベースのプラズマエッチングによって、フォトレジストの存在下で下地層を選択的にエッチングすることにより、下地層５６に転写される。図５Ｅに示すように、エッチングにより、凹状フィーチャの底部の酸化スズ層５５が露出される。次に、好ましくは下地層材料に対して選択的であるエッチングを使用して、酸化スズがパターン形成される。例えば、酸化スズは、水素ベースのエッチングまたは塩素ベースのエッチングを使用してエッチングされてよい。図５Ｆに示す結果として得られる構造では、パターンはフォトレジストから酸化スズ層に転写されており、炭素含有層５３は凹状フィーチャの底部で露出されている。次に、プロセスは、露出された炭素含有層５３をエッチングすることにより続く。好ましくは、酸化スズに選択的な化学物質が使用される。例えば、露出された炭素含有層５３は、酸素ベースのエッチングによりエッチングされてよい（例えば、炭素は、酸素含有ガス中で形成されたプラズマによりエッチングされ得る）。残っているフォトレジストもこのステップで除去されてよい。このエッチング後に得られる構造を図５Ｇに示す。プロセスは更に、酸化スズ５５の除去、およびその後の露出された副層５１の処理が続いてよい。
中間層の実施形態の別の実現形態を図５Ｈ～図５Ｋに示す。このシーケンスは、図５Ｄ～図５Ｇを参照して説明したものと類似しているが、下地層５６なしで実行される。このシーケンスでは、パターン形成されたフォトレジスト５７が酸化スズ層５５上に直接形成され、フォトレジストの存在下での酸化スズのエッチング（例えば、水素ベースのエッチング（Ｈ2またはＨＢｒ）を使用して）、または塩素ベースのエッチングが続く。次に、プロセスは、続いて酸化スズ中間層５５から炭素含有層５３にパターンを転写し、そのとき、層５３自体が下地の層５１をパターニングするためのハードマスクとして機能してよい。次に、酸化スズ５５は、炭素含有層５３の存在下で、例えば水素ベースのエッチング化学物質（例えば、プラズマ中のＨ2）を使用して選択的にエッチングされ除去される。これらの中間層シーケンスは、ＥＵＶハードマスク処理の用途に好適である。
別の実施形態では、フォトレジストパターンを酸化スズ層に転写するために、高選択エッチングが使用される。例えば、酸化スズは、炭素含有反応物を追加した水素ベースのエッチング化学物質を使用して、下地のフォトレジストおよび下地の材料の存在下で選択的にエッチングすることができ、炭素含有反応物は、基板の表面上に炭素含有ポリマーを形成しエッチング選択性を高めるために使用される。例えば、プラズマは、本明細書に記載されるように、Ｈ2、炭化水素（例えば、ＣＨ4）、および任意選択的に不活性ガスの混合物中で形成されてよい。これは、図５Ｈ～図５Ｋを参照して説明されることになる。この例では、図５Ｈに示すように、フォトレジスト５７のパターン形成された層が酸化スズ層５５（例えば、厚さ９～１２ｎｍ）上に形成される。この図では、酸化スズ層の直下にある材料の層は、タングステン炭素層５３（厚さ３５～５５ｎｍ）である。この図の層５１は、酸化ケイ素（例えば、ＴＥＯＳキャップ）であり、これは、ＢＥＯＬプロセスシーケンスで使用される極低ｋ誘電体の層上に存在してよい。最初に、高選択性のＨ2／ＣＨ4プラズマエッチングを使用して、フォトレジストとタングステン炭素の存在下で、酸化スズが選択的にエッチングされる。図５Ｉに示すように、凹状フィーチャが形成され、タングステン炭素層が露出される。次に、酸化スズの存在下でタングステン炭素が選択的にエッチングされ、下地のＴＥＯＳ層が露出される。例えば、タングステン炭素は、本明細書に記載されるＮＦ3／Ｃｌ2プラズマエッチングを使用して、酸化スズに対して選択的にエッチングされ得る。フォトレジストも、このステップ中に実質的に除去されてよい。結果として得られる構造を図５Ｊに示す。次に、炭素タングステンに対して選択的なエッチングを使用して、酸化スズを基板から除去する。いくつかの実施形態では、Ｈ2プラズマを使用して酸化スズを除去することが好ましい。いくつかの実施形態では、このステップ中に炭化水素添加剤は使用されない。例えば、以下のプロセス条件下でＨ2エッチングを使用して下地の層をエッチングした後、酸化スズを除去できる。この例では、エッチングは、Ｈ2を１００～５００ｓｃｃｍの流量で流し、１００～５００ＷのＲＦ電力（３００ｍｍウェハ当たり）を使用して、このプロセスガス中でプラズマを形成することを伴う。このエッチングは、基板バイアスの有無に関わらず実施できる。例えば、基板バイアスは、０～１００Ｖｂ、例えば１０～１００Ｖｂであってよい。このプロセスは、１００℃未満の温度、５～５０ｍＴｏｒｒの圧力で実行できる。
酸化スズ中間層ハードマスクを使用する別のプロセスフローを、図５Ｌ～図５Ｏの断面図に示す。この例では、図５Ｌに示すように、フォトレジスト５７のパターン形成された層が酸化スズ層５５（例えば、厚さ９～１２ｎｍ）上に形成される。この図では、酸化スズ層の直下にある材料の層は、非晶質ケイ素（Ｓｉ）層５３（厚さ３５～５５ｎｍ）である。この図の層５１は、酸化ケイ素エッチストップ層である。この図では、フォトレジストは、頂部におけるよりも底部において、より広くなるように堆積されている。Ｈ2／炭化水素プラズマエッチングの使用により、フォトレジストの幅の差を減らし、断面を実質的に長方形にすることが可能であることが示された。最初に、高選択性のＨ2／ＣＨ4プラズマエッチングを使用して、フォトレジストと非晶質ケイ素の存在下で、酸化スズが選択的にエッチングされる。図５Ｍに示すように、フォトレジストの形状が改善される一方で、凹状フィーチャが形成され、非晶質ケイ素層が露出される。次に、酸化スズの存在下でケイ素が選択的にエッチングされ、下地のエッチストップ層が露出される。例えば、ケイ素は、本明細書に記載されるＮＦ3／Ｃｌ2プラズマエッチングを使用して、酸化スズに対して選択的にエッチングされ得る。このエッチングでは、４０を超えるエッチング選択性（ケイ素対酸化スズ）が達成できる。フォトレジストも、このステップ中に部分的に除去されてよい。結果として得られる構造を図５Ｎに示す。次に、ケイ素に対して選択的なエッチングを使用して、酸化スズを基板から除去する。いくつかの実施形態では、Ｈ2プラズマを使用して酸化スズを除去することが好ましい。残っているフォトレジスト５７は、Ｈ2プラズマ処理中に除去することができる。結果として得られる構造を図５Ｏに示す。
酸化スズをハードマスクとして使用することは、パターン形成される一般的な層である酸化ケイ素に対して非常に高い選択性でエッチングできるため、非常に有益である。また、ドライプラズマエッチング化学物質（例えば、水素ベースまたは塩素ベースの化学物質）を使用して、炭素、フォトレジスト、金属、金属窒化物、金属酸化物を含む様々な他の材料に対して、酸化スズを選択的にエッチングすることもできる。酸化スズハードマスクは窒化チタンのハードマスクと比較しても有利である。その理由は、窒化チタンは典型的には、ウェットエッチング法で除去されるのに対して、酸化スズはウェットエッチングを必要とせず、水素プラズマでエッチングできるからである。
リバーストーンハードマスク
いくつかの実施形態では、酸化スズは、様々なリバーストーンハードマスク用途で使用される。１つの例示的なプロセスフローを図８に示し、図７Ａ～図７Ｃの基板の概略的断面図によって表される。プロセスは８０１において、露出されたパターン形成されたアッシング可能層と複数の凹状フィーチャとを有する基板を提供することにより開始される。アッシング可能材料の例には、非晶質炭素、ダイヤモンド状炭素、フォトレジスト、および有機ポリマーなどの炭素含有材料が含まれ、ポリマーは非ドープであるか、または金属もしくは金属酸化物でドープされていてよい。アッシング可能材料のパターン形成された層は、例えば、アッシング可能材料のブランケット層を堆積し（例えば、ＰＥＣＶＤまたはスピンオン法により）、続いてフォトリソグラフィパターン形成することにより形成できる。図７Ａは、副層７０１（例えば、Ｓｉ、ＳｉＮ、金属窒化物、または本明細書に記載の任意のターゲット材料または副層材料）上に存在するアッシング可能材料７０３のパターン形成された層を有する基板を示す。基板上には複数の凹状フィーチャがあり、層７０１は凹状フィーチャの底部で露出されている。次に、作業８０３において、基板上の凹状フィーチャを酸化スズで充填する（例えば、ＣＶＤを使用して）。このステップでは、典型的には、アッシング可能材料７０３の層上にオーバーバーデンも形成される。得られた構造を図７Ｂに示し、堆積された酸化スズ７０５が、アッシング可能材料７０３間の間隙を充填しオーバーバーデンを形成している。次いで、例えば、化学的機械的研磨（ＣＭＰ）作業またはバルクプラズマエッチング（例えば、水素ベースおよび／または塩素ベースのプラズマエッチングを使用して）によってオーバーバーデンを除去して、アッシング可能材料７０３を露出させることができる。平坦化の後に、作業８０５において、酸化スズ材料を実質的に除去することなく、アッシング可能材料を除去し（例えば、酸化スズの少なくとも９０％が残る）、それにより図７Ｃに示すように酸化スズ７０５の相補的なパターンを形成する。
一具体例では、ターゲット層（例えば、酸化ケイ素、窒化ケイ素、または金属）上に存在するパターン形成された炭素層を含有する基板が提供される。パターン形成された炭素層は、複数の凹部（例えば、約５～５０ｎｍの幅を有する）を有する。次に、凹部に酸化スズが充填され、酸化スズのオーバーバーデンが形成される（例えば、ＣＶＤ）。次に、酸化スズのオーバーバーデンを除去して（例えば、ＣＭＰ、または炭素に対して選択的なドライプラズマエッチングにより）、炭素を露出させ、次いで、酸化スズを完全には除去することなく、例えばＯ2プラズマを使用して炭素を除去する（取り除く）。
リバーストーンマスクの実現方法の別の実施形態を図１０のプロセスフロー図に示し、図９Ａ～図９Ｃの処理された基板の概略的断面図によって表される。プロセスは１００１において、パターン形成された酸化スズ層と複数の凹状フィーチャとを有する基板を提供することにより開始される。これを図９Ａに示し、パターン形成された酸化スズ層９０３が副層９０１（例えば、金属窒化物、または金属層）上に存在する。副層９０１は、酸化スズ層９０３内に形成された凹状フィーチャの底部で露出されている。次に、作業１００３において、凹状フィーチャを、例えばＣＶＤによってケイ素含有材料で充填する。好適なケイ素含有材料の例には、ケイ素（例えば、非晶質ケイ素またはポリシリコン）、および酸化ケイ素、窒化ケイ素、炭化ケイ素などのケイ素含有化合物が含まれる。この堆積中に、酸化スズ層の上にオーバーバーデンが形成されてよい。結果として得られた構造を図９Ｂに示し、ケイ素含有材料９０５が、パターン形成された酸化スズ層の間隙を充填しオーバーバーデンを形成している。次に、ＣＭＰまたはプラズマエッチング（例えば、フルオロカーボンプラズマエッチングなどのフッ素ベースのエッチング）によってオーバーバーデンが除去され、酸化スズ９０３が露出される。次の作業１００５では、ケイ素含有材料を除去することなく酸化スズが除去され、それにより、ケイ素含有材料のパターン形成された層（酸化スズに対するリバーストーンまたは相補パターン）が形成される。酸化スズは、例えば、水素ベースのエッチング（例えば、Ｈ2プラズマエッチング、またはＨＢｒプラズマエッチング）、または塩素ベースのエッチング（例えば、ＢＣｌ3／Ｃｌ2エッチング）を使用して、ケイ素含有材料に対して選択的にエッチングされる。エッチング後に得られた構造を図９Ｃに示し、パターン形成されたケイ素含有層９０５が示されている。副層９０１は、ケイ素含有材料９０５に形成された凹状フィーチャの底部で露出されている。
一実現形態では、ターゲット層を有する基板であって、ターゲット層の上に酸化スズのパターン形成された層がある基板が提供される。次に、パターン形成された酸化スズの凹状フィーチャが酸化ケイ素で充填され、酸化ケイ素のオーバーバーデンが形成される（例えば、ＰＥＣＶＤにより）。次に、酸化ケイ素のオーバーバーデンがエッチング（リセスエッチング）されて酸化スズが露出され、その後、例えば水素プラズマを使用して酸化スズが除去され（取り除かれ）、それにより、初期の酸化スズパターンとは相補的なパターンの酸化ケイ素のパターンが残る。
装置
本明細書に記載のエッチング方法は、様々な装置で実施することができる。好適な装置は、エッチングプロセスチャンバと、エッチング中に基板を所定位置に保持するように構成された、エッチングプロセスチャンバ内の基板ホルダと、プロセスガス中でプラズマを生成するように構成されたプラズマ生成機構と、を含む。
好適な装置の例には、誘導結合プラズマ（ＩＣＰ）反応装置が含まれ、これは、特定の実施形態では、原子層エッチング（ＡＬＥ）操作および原子層堆積（ＡＬＤ）操作を含む反復的な堆積および活性化プロセスにも好適であり得る。本明細書ではＩＣＰ反応装置について詳細に記載するが、容量結合プラズマ反応装置器も使用できることを理解されたい。
図１１は、本明細書に記載のプラズマエッチングを実現するのに適した誘導結合プラズマ統合エッチングおよび堆積装置４００の断面図を概略的に示し、その一例は、カリフォルニア州ＦｒｅｍｏｎｔのＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐ．によって製造されるＫｉｙｏ（商標）反応装置である。誘導結合プラズマ装置４００は、チャンバ壁４０１および窓４１１によって構造的に画定された全体的なプロセスチャンバ４２４を含む。チャンバ壁４０１は、ステンレス鋼またはアルミニウムから製造されてよい。窓４１１は、石英または他の誘電体材料から製造されてよい。オプションの内部プラズマグリッド４５０は、全体的なプロセスチャンバを上部サブチャンバ４０２と下部サブチャンバ４０３とに分割する。大部分の実施形態では、プラズマグリッド４５０を除去することにより、サブチャンバ４０２および４０３で作られたチャンバ空間を利用してよい。チャック４１７が、下部サブチャンバ４０３の内部で底部内側表面の近くの位置している。チャック４１７は半導体ウェハ４１９を収容し保持するように構成され、半導体ウェハに対してエッチングおよび堆積プロセスが実行される。チャック４１７は、ウェハ４１９が存在する場合にウェハ４１９を支持するための静電チャックであり得る。いくつかの実施形態では、エッジリング（図示せず）がチャック４１７を取り囲んでおり、ウェハ４１９がチャック４１７上に存在する場合に、ウェハ４１９の上面とほぼ同一平面となる上面を有する。チャック４１７はまた、ウェハ４１９をチャッキング、およびチャッキング解除のための静電電極も含む。この目的のために、フィルタおよびＤＣクランプ電源（図示せず）を設けてよい。ウェハ４１９をチャック４１７から持ち上げるための他の制御システムも設けることができる。チャック４１７は、ＲＦ電源４２３を使用して帯電させることができる。ＲＦ電源４２３は、接続部４２７を介して整合回路４２１に接続されている。整合回路４２１は、接続部４２５を介してチャック４１７に接続されている。このようにして、ＲＦ電源４２３はチャック４１７に接続されている。様々な実施形態では、静電チャックのバイアス電力は約５０Ｖｂに設定されてよく、または、開示される実施形態に従って実行されるプロセスに応じて異なるバイアス電力に設定されてよい。例えば、バイアス電力は、約２０Ｖｂ～約１００Ｖｂ、または約３０Ｖｂ～約１５０Ｖｂであってよい。
プラズマ生成用の要素は、窓４１１の上に位置するコイル４３３を含む。いくつかの実施形態では、開示された実施形態ではコイルは使用されない。コイル４３３は、導電性材料から製造され、少なくとも１つの完全なターンを含む。図４に示すコイル４３３の例では、３ターンを含む。コイル４３３の断面は記号で示され、「Ｘ」を有するコイルは回転してページの中に入るように延び、「●」を有するコイルは回転してページの外に出るように延びている。プラズマ生成のための要素はまた、コイル４３３にＲＦ電力を供給するように構成されたＲＦ電源４４１を含む。一般に、ＲＦ電源４４１は、接続部４４５を介して整合回路４３９に接続されている。整合回路４３９は、接続部４４３を介してコイル４３３に接続されている。このようにして、ＲＦ電源４４１はコイル４３３に接続されている。任意選択のファラデーシールド４４９ａが、コイル４３３と窓４１１の間に位置している。ファラデーシールド４４９ａは、コイル４３３に対して間隔を空けた関係で維持されていてよい。いくつかの実施形態では、ファラデーシールド４４９ａは窓４１１の真上に配置される。いくつかの実施形態では、ファラデーシールド４４９ｂは、窓４１１とチャック４１７との間にある。いくつかの実施形態では、ファラデーシールド４４９ｂは、コイル４３３に対して間隔を空けた関係では維持されていない。例えば、ファラデーシールド４４９ｂは、間隙なく窓４１１の真下にあってよい。コイル４３３、ファラデーシールド４４９ａ、および窓４１１はそれぞれ、互いに実質的に平行に構成されている。ファラデーシールド４４９ａは、金属または他の化学種がプロセスチャンバ４２４の窓４１１に堆積することを防いでよい。
プロセスガス（例えば、Ｈ2およびＨｅなど）が、上部サブチャンバ４０２に位置する１つ以上のメインガス流入口４６０を通って、および／または１つ以上のサイドガス流入口４７０を通って、プロセスチャンバの中に流入してよい。同様に、明示的には示していないが、類似のガス流入口を使用して、プロセスガスを容量結合プラズマ処理チャンバに供給してよい。真空ポンプ、例えば、１段または２段の機械式ドライポンプおよび／またはターボ分子ポンプ４４０を使用して、プロセスチャンバ４２４からプロセスガスを引き出して、プロセスチャンバ４２４の内部の圧力を維持してよい。例えば、真空ポンプを使用して、パージ動作中に下部サブチャンバ４０３を排気してよい。真空ポンプによって提供される真空環境の適用を選択的に制御するために、バルブ制御導管を使用して、真空ポンプをプロセスチャンバ４２４に流体的に接続してよい。これは、プラズマ処理の作業中に、スロットルバルブ（図示せず）または振り子バルブ（図示せず）などの閉ループ制御流量制限装置を使用して行ってよい。同様に、真空ポンプ、および容量結合プラズマ処理チャンバへのバルブ制御流体接続も使用してよい。
装置４００の作業中、Ｈ2含有ガスなどの１つ以上のプロセスガスを、ガス流入口４６０および／または４７０を通して供給してよい。特定の実施形態では、プロセスガスを、メインガス流入口４６０のみを通して、またはサイドガス流入口４７０のみを通して供給してよい。場合によっては、図に示すガス流入口を、より複雑なガス流入口に、例えば１つ以上のシャワーヘッドに置き換えてよい。ファラデーシールド４４９ａおよび／または任意選択のグリッド４５０は、プロセスガスをプロセスチャンバ４２４に供給することを可能にする内部チャネルおよび穴を含んでよい。ファラデーシールド４４９ａおよび任意選択のグリッド４５０のいずれかまたは両方は、プロセスガスを供給するためのシャワーヘッドとして機能してよい。いくつかの実施形態では、液体気化および供給システムをプロセスチャンバ４２４の上流に配置してよく、それにより、液体反応物または前駆体がいったん気化した場合、気化した反応物または前駆体は、ガス流入口４６０および／または４７０を介してプロセスチャンバ４２４の中に導入される。
高周波電力がＲＦ電源４４１からコイル４３３に供給されて、コイル４３３にＲＦ電流が流れる。コイル４３３を通って流れるＲＦ電流は、コイル４３３の周りに電磁場を生成する。電磁場は、上部サブチャンバ４０２の内部に誘導電流を生成する。生成された様々なイオンおよびラジカルとウェハ４１９との物理的および化学的相互作用が、ウェハ４１９のフィーチャをエッチングし、ウェハ４１９上に層を選択的に堆積させる。
上部サブチャンバ４０２と下部サブチャンバ４０３の両方が存在するようにプラズマグリッド４５０が使用される場合、上部サブチャンバ４０２内に存在するガスに誘導電流が作用して、上部サブチャンバ４０２内で電子－イオンプラズマを生成する。任意選択の内部プラズマグリッド４５０は、下部サブチャンバ４０３内のホットエレクトロンの量を制限する。いくつかの実施形態では、装置４００は、下部サブチャンバ４０３内に存在するプラズマがイオン－イオンプラズマであるように設計および操作される。
上部の電子－イオンプラズマおよび下部のイオン－イオンプラズマの両方が、正イオンおよび負イオンを含有し得るが、イオン－イオンプラズマは、正イオンに対する負イオンの比率がより大きくなる。揮発性エッチングおよび／または堆積による副生成物が、ポート４２２を介して下部サブチャンバ４０３から除去されてよい。例えば、Ｈ2プラズマを使用した酸化スズのエッチング中に生成された水素化スズが、パージおよび／または排気中にポート４２２を介して除去できる。本明細書で開示されるチャック４１７は、約１０℃～約２５０℃の範囲の高い温度で動作し得る。温度はプロセス操作と特定のレシピに依存する。いくつかの実施形態では、装置は、約１００℃未満の温度でエッチングを実施するように制御される。
装置４００がクリーンルームまたは製造施設に設置される場合、装置４００は施設（図示せず）に結合されてよい。施設には、処理ガス、真空、温度制御、および環境パーティクル制御を提供する配管が含まれる。装置４００がターゲット製造施設に設置された場合、これらの施設は装置４００に結合される。加えて、装置４００は搬送チャンバに結合されて、ロボット工学が、典型的な自動化装置を使用して、半導体ウェハを装置４００に搬出入することを可能にしてよい。
いくつかの実施形態では、システムコントローラ４３０（１つ以上の物理的または論理的コントローラを含み得る）が、プロセスチャンバ４２４の動作の一部または全てを制御する。システムコントローラ４３０は、１つ以上のメモリデバイスおよび１つ以上のプロセッサを含んでよい。いくつかの実施形態では、装置４００は、プロセスガスの流量を制御するための切換システムを含む。コントローラは、いくつかの実施形態では、本明細書で提供される任意の方法のステップを動作させるためのプログラム命令を含む。
いくつかの実現形態では、システムコントローラ４３０はシステムの一部であり、これは上記の例の一部であり得る。このようなシステムは、１つ以上の処理ツール、１つ以上のチャンバ、１つ以上の処理用プラットフォーム、および／または特定の処理構成要素（ウェハ台、ガスフローシステムなど）を含む、半導体処理装置を含む。これらシステムを、半導体ウェハまたは基板の処理前、処理中、および処理後の動作を制御するための電子機器に組み込んでよい。電子機器は、システムコントローラ４３０に組み込まれてよく、システムコントローラ４３０は、システムの様々な構成要素またはサブパーツを制御してよい。システムコントローラは、処理パラメータおよび／またはシステムの種類に応じて、処理ガスの供給、温度設定（例えば、加熱および／または冷却）、圧力設定、真空設定、電力設定、無線周波数（ＲＦ）発生器設定、ＲＦ整合回路設定、周波数設定、流量設定、流体供給設定、位置および動作設定、特定のシステムと接続しているかまたはインタフェースしているツールおよび他の搬送ツールならびに／またはロードロックに対するウェハの搬出入、を含む、本明細書に開示されるプロセスのいずれをも制御するようにプログラムされ得る。
大まかに言って、システムコントローラ４３０は、様々な集積回路、ロジック、メモリ、および／またはソフトウェアを有し、命令を受信し、命令を発行し、動作を制御し、クリーニング動作を有効にし、エンドポイント測定を有効にするなどの電子機器として定義されてよい。集積回路は、プログラム命令を格納するファームウェアの形態のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されたチップ、および／または１つ以上のマイクロプロセッサ、またはプログラム命令（例えば、ソフトウェア）を実行するマイクロコントローラ、を含んでよい。プログラム命令は、様々な個別設定（またはプログラムファイル）の形態でコントローラに伝達される命令であって、特定のプロセスを半導体ウェハ上でもしくは半導体ウェハ用に、またはシステムに対して実行するための動作パラメータを定義してよい。いくつかの実施形態では、動作パラメータは、１つ以上の層、材料、金属、酸化物、ケイ素、二酸化ケイ素、表面、回路、および／またはウェハダイの製作時または除去時に、１つ以上の処理ステップを実現するために、プロセスエンジニアによって定義されるレシピの一部であってよい。
いくつかの実現形態では、システムコントローラ４３０は、システムに組み込まれた、もしくは結合された、またはシステムにネットワーク接続された、またはこれらの組み合わせであるコンピュータの一部であるか、またはそのコンピュータに結合されていてよい。例えば、コントローラは「クラウド」内にあるか、またはファブホストコンピュータシステムの全てもしくは一部であってよく、それによりウェハ処理のリモートアクセスが可能になる。コンピュータは、システムへのリモートアクセスを可能にして、製造作業の現在の進行状況を監視し、過去の製造作業の履歴を調査し、複数の製造作業から傾向または性能の指標を調査して、現在の処理のパラメータを変更し、現在の処理に続く処理ステップを設定するか、または新しいプロセスを開始する。いくつかの例では、リモートコンピュータ（例えば、サーバ）は、ローカルネットワークまたはインターネットを含んでよいネットワークを経由して、プロセスレシピをシステムに提供できる。リモートコンピュータは、パラメータおよび／または設定の入力もしくはプログラミングを可能にするユーザインタフェースを含んでよく、パラメータおよび／または設定は次に、リモートコンピュータからシステムに通信される。いくつかの例では、システムコントローラ４３０は、１つ以上の作業中に実行される各処理ステップのためのパラメータを指定するデータ形式の命令を受信する。パラメータは、実行されるプロセスの種類、およびコントローラがインタフェースするか、または制御するように構成されているツールの種類に固有のものであってよいことを理解されたい。従って、上述のように、システムコントローラ４３０は、例えば、互いにネットワーク化され、本明細書に記載のプロセスや制御などの共通の目的を目指している１つ以上の個別のコントローラを含むことによって、分散されてよい。そのような目的のための分散コントローラの例は、遠隔に位置する（例えば、プラットフォームレベルで、またはリモートコンピュータの一部として）１つ以上の集積回路と通信状態にある、チャンバ上の１つ以上の集積回路であってよく、これらが組み合わされてチャンバでのプロセスを制御する。
限定するわけではないが、例示的なシステムは、プラズマエッチングチャンバまたはモジュール、堆積チャンバまたはモジュール、スピンリンスチャンバまたはモジュール、金属メッキチャンバまたはモジュール、クリーンチャンバまたはモジュール、ベベルエッジエッチングチャンバまたはモジュール、物理気相成長（ＰＶＤ）チャンバまたはモジュール、化学気相成長（ＣＶＤ）チャンバまたはモジュール、ＡＬＤチャンバまたはモジュール、ＡＬＥチャンバまたはモジュール、イオン注入チャンバまたはモジュール、トラックチャンバまたはモジュール、および半導体ウェハの作製および／または製造に関連するかもしくは使用されてよい任意の他の半導体処理システム、を含んでよい。
上記のとおり、ツールによって実行されるプロセスステップに応じて、コントローラは、他のツール回路またはモジュール、他のツール構成要素、クラスタツール、他のツールインタフェース、隣接するツール、近接するツール、工場全体に配置されたツール、メインコンピュータ、別のコントローラ、または半導体製造工場内のツール場所および／またはロードポートとの間でウェハ容器を搬出入する材料搬送に使用されるツール、のうちの１つ以上と通信し得る。
図１２は、真空搬送モジュール５３８（ＶＴＭ）とインタフェースする様々なモジュールを有する半導体プロセスクラスタアーキテクチャを示す。複数の格納設備と処理モジュールとの間でウェハを「搬送」するための様々なモジュールの配置は、「クラスタツールアーキテクチャ」システムと呼ばれる場合がある。ロードロックまたは搬送モジュールとしても知られるエアロック５３０がＶＴＭ５３８とインタフェースし、次にＶＴＭ５３８は４つの処理モジュール５２０ａ～５２０ｄとインタフェースし、これらは個々に最適化されて様々な製造プロセスを実行し得る。例として、処理モジュール５２０ａ～５２０ｄは、基板エッチング、堆積、イオン注入、ウェハ洗浄、スパッタリング、および／または他の半導体プロセスを実行するために実装されてよい。いくつかの実施形態では、酸化スズの堆積および酸化スズのエッチングは、同じモジュール内で実行される。いくつかの実施形態では、酸化スズの堆積および酸化スズのエッチングは、同じツールの異なるモジュール内で実行される。基板エッチング処理モジュール（５２０ａ～５２０ｄのいずれか）のうちの１つ以上は、例えば、コンフォーマルな膜の堆積、酸化スズの選択エッチング、間隙の形成、および開示された実施形態による他の好適な機能のために、本明細書に開示されるように実装されてよい。エアロック５３０および処理モジュール５２０ａ～５２０ｄは、「ステーション」と呼ばれる場合がある。各ステーションは、ステーションをＶＴＭ５３８に接続するファセット５３６を有する。各ファセットの内側では、ウェハ５２６がそれぞれのステーション間を移動した場合にウェハ５２６の通過を検出するためにセンサー１～１８が使用される。
ロボット５２２はウェハ５２６をステーション間で搬送する。一実施形態ではロボット５２２は１つのアームを有し、別の実施形態ではロボット５２２は２つのアームを有し、各アームは、ウェハ５２６などのウェハを搬送のために持ち上げるためのエンドエフェクタ５２４を有する。大気搬送モジュール（ＡＴＭ）５４０において、カセットまたはロードポートモジュール（ＬＰＭ）５４２内の前面開閉搬送容器（ＦＯＵＰ）５３４からエアロック５３０にウェハ５２６を搬送するために、フロントエンドロボット５３２が使用される。処理モジュール５２０ａ～５２０ｄ内のモジュールセンタ５２８が、ウェハ５２６を置くための場所の１つである。ＡＴＭ５４０内のアライナ５４４が、ウェハを位置合わせするために使用される。
例示的な処理方法では、ウェハは、ＬＰＭ５４２内のＦＯＵＰ５３４の１つに置かれる。フロントエンドロボット５３２は、ウェハをＦＯＵＰ５３４からアライナ５４４に搬送し、これによりウェハ５２６は、エッチングまたは処理される前に適切に中心に置かれることが可能になる。位置合わせ後に、ウェハ５２６はフロントエンドロボット５３２によってエアロック５３０の中に移動される。エアロック５３０は、ＡＴＭ５４０とＶＴＭ５３８との間の環境を整合させる能力を有するため、ウェハ５２６は損傷を受けることなく２つの圧力環境間を移動できる。エアロック５３０から、ウェハ５２６はロボット５２２によりＶＴＭ５３８を通って処理モジュール５２０ａ～５２０ｄのうちの１つの中に移動される。このウェハの動きを実現するために、ロボット５２２は、そのアームの各々のエンドエフェクタ５２４を使用する。いったんウェハ５２６が処理されると、ウェハ５２６はロボット５２２によって処理モジュール５２０ａ～５２０ｄからエアロック５３０に移動される。ここから、ウェハ５２６は、フロントエンドロボット５３２によってＦＯＵＰ５３４のうちの１つに、またはアライナ５４４に移動されてよい。
ウェハの移動を制御するコンピュータは、クラスタアーキテクチャにローカルとすることができ、または製造フロアのクラスタアーキテクチャの外部に配置することができ、または遠隔地に配置してネットワーク経由でクラスタアーキテクチャに接続することができる、という点に留意すべきである。図１１に関して上述したコントローラを、図１２のツールと共に実装してよい。本発明によるプロセス動作を制御するための命令を含有する機械可読媒体は、システムコントローラに結合されてよい。
いくつかの実施形態では装置が提供され、装置は、エッチング中に半導体基板を保持するように構成された基板ホルダを有するプロセスチャンバと、プロセスガス中でプラズマを生成するように構成されたプラズマ生成器と、コントローラと、を含む。コントローラは、本明細書に記載の任意の方法を実現するためのプログラム命令を含む。
別の態様では、非一時的コンピュータ機械可読媒体が提供され、これは本明細書に記載の任意の方法を実行させるためのコードを含む。
別の態様では、半導体基板上にスペーサまたはハードマスクを形成するシステムが提供される。システムは、１つ以上の堆積チャンバ、１つ以上のエッチングチャンバ、およびコントローラを含む。コントローラは、本明細書に記載の任意の方法を実現するためのプログラム命令を含む。別の態様では、システムは、本明細書に記載の装置およびシステムのいずれか、およびステッパを含む。別の態様では、半導体基板を処理するシステムが提供される。一実施形態では、システムは、１つ以上の堆積チャンバ、１つ以上のエッチングチャンバ、およびプログラム命令を含むシステムコントローラを含み、プログラム命令は、（ｉ）半導体基板上の複数の突出フィーチャの水平面および側壁上に酸化スズ層の堆積を生じさせ、（ｉｉ）突出フィーチャの側壁において酸化スズ層上にパシベーション層を形成させ、（ｉｉ）突出フィーチャの側壁上の酸化スズ層の除去を生じさせることなく、突出フィーチャの水平面から酸化スズ層の除去を生じさせる。
更なる実現形態
本明細書で記載される装置およびプロセスは、例えば、半導体デバイス、ディスプレイ、ＬＥＤ、光起電力パネルなどの作製または製造のために、リソグラフィパターニング用のツールまたはプロセス共に使用されてよい。典型的には、しかし必ずしもそうではないが、そのような装置およびプロセスは、共通の製造施設で共に使用されるか、または実行されることになる。膜のリソグラフィパターニングは典型的には、以下のステップ、（１）スピンオンツールまたはスプレーオンツールを用いて、ワークピース、すなわち基板上にフォトレジストを塗布するステップ、（２）ホットプレート、加熱炉、または、ＵＶ硬化ツールを用いてフォトレジストを硬化させるステップ、（３）ウェハステッパなどのツールを用いてフォトレジストを可視光、ＵＶ、またはＸ線に暴露させるステップ、（４）ウェットベンチなどのツールを使用して、レジストを現像し、それによりレジストを選択的に除去してパターニングするステップ、（５）ドライエッチングツールまたはプラズマ援用エッチングツールを用いることによってレジストパターンを下地の膜またはワークピースに転写するステップ、および（６）ＲＦまたはマイクロ波によるプラズマレジスト剥離装置などのツールを用いてレジストを除去するステップ、の一部または全てを含み、各ステップは複数の実行可能なツールによって可能になる。
更なる実現形態
本明細書で記載される装置およびプロセスは、例えば、半導体デバイス、ディスプレイ、ＬＥＤ、光起電力パネルなどの作製または製造のために、リソグラフィパターニング用のツールまたはプロセス共に使用されてよい。典型的には、しかし必ずしもそうではないが、そのような装置およびプロセスは、共通の製造施設で共に使用されるか、または実行されることになる。膜のリソグラフィパターニングは典型的には、以下のステップ、（１）スピンオンツールまたはスプレーオンツールを用いて、ワークピース、すなわち基板上にフォトレジストを塗布するステップ、（２）ホットプレート、加熱炉、または、ＵＶ硬化ツールを用いてフォトレジストを硬化させるステップ、（３）ウェハステッパなどのツールを用いてフォトレジストを可視光、ＵＶ、またはＸ線に暴露させるステップ、（４）ウェットベンチなどのツールを使用して、レジストを現像し、それによりレジストを選択的に除去してパターニングするステップ、（５）ドライエッチングツールまたはプラズマ援用エッチングツールを用いることによってレジストパターンを下地の膜またはワークピースに転写するステップ、および（６）ＲＦまたはマイクロ波によるプラズマレジスト剥離装置などのツールを用いてレジストを除去するステップ、の一部または全てを含み、各ステップは複数の実行可能なツールによって可能になる。本発明は以下の適用例としても実現できる。
［適用例１］
半導体基板を処理する方法であって、
（ａ）水平面および側壁を有する複数の突出フィーチャを有する半導体基板を提供することと、
（ｂ）前記突出フィーチャの前記水平面および前記側壁上に酸化スズ層を形成させることと、
（ｃ）前記突出フィーチャの前記側壁において前記酸化スズ層の上にパシベーション層を形成することと、
（ｄ）前記パシベーション層が形成された後に、前記突出フィーチャの前記水平面から酸化スズをエッチングし完全に除去し、それにより前記突出フィーチャの前記側壁に存在する酸化スズを完全には除去することなく、前記突出フィーチャの材料を露出させることと、
を含む方法。
［適用例２］
適用例１に記載の方法であって、前記（ｄ）で露出された前記突出フィーチャの前記材料は、ケイ素含有材料、炭素含有材料、および金属酸化物からなる群から選択される、方法。
［適用例３］
適用例１に記載の方法であって、前記（ｄ）は、水素化スズの形成をもたらす水素ベースのエッチング化学物質を使用して、前記酸化スズをエッチングすることを含む、方法。
［適用例４］
適用例１に記載の方法であって、前記（ｄ）は、前記半導体基板を、Ｈ 2 、ＨＢｒ、ＮＨ 3 、Ｈ 2 Ｏ、炭化水素、およびそれらの組み合わせからなる群から選択されるプラズマ活性化水素含有反応物と接触させることにより、水素ベースのエッチング化学物質を使用して、前記酸化スズをエッチングすることを含む、方法。
［適用例５］
適用例１に記載の方法であって、前記（ｄ）は、前記半導体基板を、Ｃｌ 2 、ＢＣｌ 3 、およびそれらの組み合わせからなる群から選択されるプラズマ活性化塩素含有反応物に暴露させることを含む、塩素ベースのエッチング化学物質を使用して、前記酸化スズをエッチングすることを含む、方法。
［適用例６］
適用例１に記載の方法であって、前記（ｄ）で露出される前記突出フィーチャの前記材料は、ＳｉＯ 2 、ＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＮＯ、およびＳｉＯＣからなる群から選択され、前記（ｄ）は、水素化スズの形成をもたらす水素ベースのエッチング化学物質を使用して、酸化スズをエッチングすることを含む、方法。
［適用例７］
適用例１に記載の方法であって、前記突出フィーチャは酸化ケイ素で覆われたケイ素突出フィーチャであり、前記（ｄ）は、水素化スズの形成をもたらす水素ベースのエッチング化学物質を使用して酸化スズをエッチングし、前記酸化ケイ素の材料を露出させることを含む、方法。
［適用例８］
適用例１に記載の方法であって、前記突出フィーチャは、炭素突出フィーチャまたはフォトレジスト突出フィーチャである、方法。
［適用例９］
適用例１に記載の方法であって、前記突出フィーチャは、ＴａＯ、ＴｉＯ、ＷＯ、ＺｒＯ、およびＨｆＯからなる群から選択される金属酸化物突出フィーチャである、方法。
［適用例１０］
適用例１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記突出フィーチャの前記水平面および前記側壁の両方にパシベーション材料を堆積させ、その後、前記突出フィーチャの前記水平面から前記パシベーション材料を除去することを含む、方法。
［適用例１１］
適用例１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記突出フィーチャの前記水平面および前記側壁の両方にケイ素含有パシベーション材料を堆積させ、その後、フルオロカーボンベースのエッチング化学物質を用いて、前記突出フィーチャの前記水平面から前記ケイ素含有パシベーション材料を除去することを含む、方法。
［適用例１２］
適用例１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記突出フィーチャの前記水平面および前記側壁の両方に炭素含有パシベーション材料を堆積させ、その後、前記水平面から前記炭素含有パシベーション材料を除去することを含む、方法。
［適用例１３］
適用例１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記酸化スズ層の外側部分を、ＳｎＮ、ＳｎＢｒ、ＳｎＦからなる群から選択されるスズ含有パシベーション材料に変換することを含む、方法。
［適用例１４］
適用例１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記基板をプラズマ中の窒素含有反応物と接触させることにより、前記酸化スズ層の外側部分を窒化スズに変換することを含む、方法。
［適用例１５］
適用例１に記載の方法であって、前記（ｄ）は、Ｃｌ 2 およびＢＣｌ 3 を含むガス中で形成されたプラズマを使用して前記酸化スズ層をエッチングし、その後、Ｈ 2 含有ガス中で形成されたプラズマで前記酸化スズ層をエッチングすることを含む、方法。
［適用例１６］
適用例１に記載の方法であって、前記（ａ）において提供される前記半導体基板は、前記突出フィーチャ間に、酸化ケイ素、酸化チタン、酸化ジルコニウム、および酸化タングステンからなる群から選択される、露出された材料を更に含む、方法。
［適用例１７］
適用例１に記載の方法であって、前記（ｄ）の後に、前記突出フィーチャの前記側壁に存在する前記酸化スズ層を完全には除去することなく、前記突出フィーチャを除去し、それにより酸化スズスペーサを形成することを更に含む、方法。
［適用例１８］
適用例１に記載の方法であって、前記（ｄ）の後に、前記突出フィーチャの前記側壁に存在する前記酸化スズ層を完全には除去することなく、前記突出フィーチャを除去し、それにより酸化スズスペーサを形成することを更に含む、方法。
［適用例１９］
適用例１に記載の方法であって、前記酸化スズ層は約５～３０ｎｍの厚さにコンフォーマルに堆積される、方法。
［適用例２０］
適用例１に記載の方法であって、前記パシベーション層は１～５ｎｍの厚さを有する、方法。
［適用例２１］
適用例１に記載の方法であって、
前記基板にフォトレジストを塗布することと、
前記フォトレジストを露光することと、
前記フォトレジストにパターンを形成し、前記パターンを前記基板に転写することと、
前記基板から前記フォトレジストを選択的に除去することと、
を更に含む方法。
［適用例２２］
部分的に作製された半導体基板であって、前記半導体基板は複数のスペーサを含み、前記スペーサの各々が酸化スズの層およびパシベーション材料の層を含む、半導体基板。
［適用例２３］
半導体基板を処理するシステムであって、前記システムは、
（ａ）１つ以上の堆積チャンバと、
（ｂ）１つ以上のエッチングチャンバと、
（ｃ）システムコントローラと、を備え、前記システムコントローラは、
（ｉ）前記半導体基板上の複数の突出フィーチャの水平面および側壁上に酸化スズ層の堆積を生じさせ、
（ｉｉ）前記突出フィーチャの前記側壁において前記酸化スズ層上にパシベーション層を形成させ、
（ｉｉ）前記突出フィーチャの前記側壁上の前記酸化スズ層の完全な除去を生じさせることなく、前記突出フィーチャの水平面から前記酸化スズ層の完全な除去を生じさせる、
プログラム命令を含む、システム。
［適用例２４］
半導体基板を処理する方法であって、
（ａ）パターン形成された層をパターン形成されていない酸化スズハードマスク層上に形成し、前記パターンを前記酸化スズハードマスク層に転写することにより、前記半導体基板上にパターン形成された酸化スズハードマスク層を形成することと、
（ｂ）前記酸化スズハードマスク層の存在下で前記半導体基板を処理することと、
を含む、方法。
［適用例２５］
適用例２４に記載の方法であって、前記半導体基板を処理することは、前記パターン形成された酸化スズハードマスクによって覆われていない露出された材料をエッチングすることを含む、方法。
［適用例２６］
適用例２５に記載の方法であって、前記パターン形成された酸化スズハードマスクで覆われていない前記露出された材料はケイ素含有材料であり、前記エッチングはフルオロカーボンベースのエッチング化学物質に前記基板を暴露させることを含む、方法。
［適用例２７］
適用例２５に記載の方法であって、前記パターン形成された酸化スズハードマスクで覆われていない前記露出された材料は炭素含有材料であり、前記エッチングは酸素ベースのエッチング化学物質に前記基板を暴露させることを含む、方法。
［適用例２８］
半導体基板を処理する方法であって、
（ａ）露出されたパターン形成されたアッシング可能層を有する半導体基板であって、前記パターン形成されたアッシング可能層は複数の凹状フィーチャを備え、前記凹状フィーチャの各々の底部に露出されたターゲット材料が位置している、半導体基板を提供することと、
（ｂ）前記凹状フィーチャを酸化スズで充填し、前記アッシング可能層の上に酸化スズのオーバーバーデンを形成することと、
（ｃ）前記酸化スズのオーバーバーデンを除去して、下地の前記アッシング可能材料を露出させることと、
（ｄ）酸化スズを完全には除去することなく、前記アッシング可能材料を除去して下地のターゲット層を露出させることと、
を含む方法。
［適用例２９］
適用例２８に記載の方法であって、前記アッシング可能材料は炭素含有材料であり、前記（ｄ）は酸素ベースのエッチング化学物質を用いて前記アッシング可能材料を除去することを含む、方法。
［適用例３０］
半導体基板を処理する方法であって、
（ａ）複数の凹状フィーチャを備えるパターン形成された酸化スズ層、を有する半導体基板を提供することと、
（ｂ）前記凹状フィーチャを、ケイ素またはケイ素含有化合物であるケイ素含有材料で充填し、前記酸化スズ層上に前記ケイ素含有材料のオーバーバーデンを形成することと、
（ｃ）前記オーバーバーデンを除去して、下地の前記酸化スズを露出させることと、
（ｄ）前記ケイ素含有材料を除去することなく前記酸化スズを除去することと、
を含む方法。
［適用例３１］
適用例３０に記載の方法であって、前記（ｄ）は、Ｈ 2 プラズマエッチング化学物質で酸化スズをエッチングすることを含む、方法。
［適用例３２］
半導体基板を処理する方法であって、
（ａ）複数の突出フィーチャを有する半導体基板を提供することと、
（ｂ）前記突出フィーチャの水平面および側壁の上に酸化スズ層を堆積させることと、
（ｃ）前記突出フィーチャの前記側壁に存在する酸化スズを完全には除去することなく、前記突出フィーチャの前記水平面から酸化スズをエッチングし完全に除去することであって、前記エッチングは、前記半導体基板を水素ベースのエッチング化学物質に暴露させて、酸化スズを水素化スズに変換させる、ことと、
を含む方法。
［適用例３３］
半導体基板を処理する方法であって、
（ａ）複数の突出フィーチャを有する半導体基板を提供することと、
（ｂ）前記突出フィーチャの水平面および側壁の上に酸化スズ層を堆積させることと、
（ｃ）前記突出フィーチャの前記側壁に存在する酸化スズを完全には除去することなく、前記突出フィーチャの前記水平面から酸化スズをエッチングし除去することであって、前記エッチングは、前記半導体基板を塩素ベースのエッチング化学物質に暴露させて、酸化スズを塩化スズに変換する、ことと、
を含む方法。
［適用例３４］
半導体基板を処理する方法であって、
（ａ）酸化スズ層、前記酸化スズ層上のパターン形成されたフォトレジストの露出層、および前記酸化スズ層下の下地の材料の層を有する基板であって、前記フォトレジストによって覆われていない場所で前記酸化スズが露出されている基板、を提供することと、
（ｂ）フォトレジストの存在下で、フォトレジストおよび下地の前記材料の両方に対して選択性を有するエッチングにより、前記酸化スズを選択的にエッチングし、下地の前記材料を露出させることと、
を含む方法。
［適用例３５］
適用例３４に記載の方法であって、前記酸化スズを選択的にエッチングすることは、前記基板を、水素ベースのプラズマエッチング化学物質に炭素含有添加剤と共に暴露させ、その結果、前記エッチング中に前記半導体基板上に炭素含有ポリマーを形成させることを含む、方法。
［適用例３６］
適用例３４に記載の方法であって、前記酸化スズを選択的にエッチングすることは、Ｈ 2 および炭化水素を含むプロセスガス中で形成されたプラズマに前記半導体基板を暴露させることを含む、方法。
［適用例３７］
適用例３４に記載の方法であって、前記（ｂ）で使用される前記酸化スズのエッチングは、フォトレジストに対して少なくとも１００：１、下地の前記材料に対して少なくとも１０：１のエッチング選択性を有する、方法。
［適用例３８］
適用例３４に記載の方法であって、下地の前記材料は、ケイ素（Ｓｉ）、ケイ素含有化合物、および炭素含有材料からなる群から選択される、方法。
［適用例３９］
適用例３４に記載の方法であって、下地の前記材料は非晶質ケイ素であり、前記方法は、前記（ｂ）において露出された非晶質ケイ素を、酸化スズの存在下で選択的にエッチングすることを更に含む、方法。
［適用例４０］
適用例３４に記載の方法であって、下地の前記材料はタングステン（Ｗ）および炭素（Ｃ）を含み、前記方法は、前記（ｂ）において露出された下地の前記材料を、酸化スズの存在下で選択的にエッチングすることを更に含む、方法。
［適用例４１］
適用例３４に記載の方法であって、
（ｃ）露出された下地の前記材料を酸化スズの存在下で選択的にエッチングすることと、
（ｄ）本質的にＨ 2 からなるプロセスガス中で形成されたプラズマに前記半導体基板を暴露させることにより、前記半導体基板から前記酸化スズを除去することと、
を更に含む方法。
［適用例４２］
半導体基板を処理する方法であって、
（ａ）酸化スズの露出層を有する半導体基板を提供することと、
（ｂ）フォトレジスト、ケイ素（Ｓｉ）、炭素、および炭素含有材料からなるグループから選択された材料の存在下で、Ｈ 2 および炭化水素を含むプロセスガス中で形成されたプラズマに前記半導体基板を暴露させることにより、前記酸化スズを選択的にエッチングすることと、
を含む方法。
［適用例４３］
半導体基板を処理する方法であって、
（ａ）酸化スズの露出層を有する半導体基板を提供することと、
（ｂ）ケイ素（Ｓｉ）、炭素、炭素含有材料、金属、金属酸化物、および金属窒化物からなる群から選択される材料の存在下で、水素ベースのエッチングを使用して、前記酸化スズを選択的にエッチングすることと、
を含む方法。
［適用例４４］
半導体基板を処理する方法であって、
（ａ）酸化スズの露出層を有する半導体基板を提供することと、
（ｂ）ケイ素（Ｓｉ）、ケイ素含有化合物、フォトレジスト、炭素（Ｃ）、炭素含有材料、金属、金属酸化物、および金属窒化物からなる群から選択される材料の存在下で、ＨＢｒ、炭化水素、ＮＨ 3 、およびＨ 2 Ｏからなる群から選択される水素含有反応物を含むプロセスガス中で形成されたプラズマに前記半導体基板を暴露させて、前記エッチング中に水素化スズを形成させることにより、前記酸化スズを選択的にエッチングすることと、
を含む方法。
［適用例４５］
半導体基板を処理する方法であって、
（ａ）酸化チタンおよびタングステン含有材料からなる群から選択される材料の露出層を有する半導体基板を提供することと、
（ｂ）酸化チタンおよびタングステン含有材料からなる群から選択される材料の存在下で前記酸化スズを選択的にエッチングすることと、
を含む方法。

Claims (45)

  1. 半導体基板を処理する方法であって、
    （ａ）水平面および側壁を有する複数の突出フィーチャを有する半導体基板を提供することと、
    （ｂ）前記突出フィーチャの前記水平面および前記側壁上に酸化スズ層を形成させることと、
    （ｃ）前記突出フィーチャの前記側壁において前記酸化スズ層の上にパシベーション層を形成することと、
    （ｄ）前記パシベーション層が形成された後に、前記突出フィーチャの前記水平面から酸化スズをエッチングし完全に除去し、それにより前記突出フィーチャの前記側壁に存在する酸化スズを完全には除去することなく、前記突出フィーチャの材料を露出させることと、
    を含む方法。
  2. 請求項１に記載の方法であって、前記（ｄ）で露出された前記突出フィーチャの前記材料は、ケイ素含有材料、炭素含有材料、および金属酸化物からなる群から選択される、方法。
  3. 請求項１に記載の方法であって、前記（ｄ）は、水素化スズの形成をもたらす水素ベースのエッチング化学物質を使用して、前記酸化スズをエッチングすることを含む、方法。
  4. 請求項１に記載の方法であって、前記（ｄ）は、前記半導体基板を、Ｈ2、ＨＢｒ、ＮＨ3、Ｈ2Ｏ、炭化水素、およびそれらの組み合わせからなる群から選択されるプラズマ活性化水素含有反応物と接触させることにより、水素ベースのエッチング化学物質を使用して、前記酸化スズをエッチングすることを含む、方法。
  5. 請求項１に記載の方法であって、前記（ｄ）は、前記半導体基板を、Ｃｌ2、ＢＣｌ3、およびそれらの組み合わせからなる群から選択されるプラズマ活性化塩素含有反応物に暴露させることを含む、塩素ベースのエッチング化学物質を使用して、前記酸化スズをエッチングすることを含む、方法。
  6. 請求項１に記載の方法であって、前記（ｄ）で露出される前記突出フィーチャの前記材料は、ＳｉＯ2、ＳｉＮ、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＮＯ、およびＳｉＯＣからなる群から選択され、前記（ｄ）は、水素化スズの形成をもたらす水素ベースのエッチング化学物質を使用して、酸化スズをエッチングすることを含む、方法。
  7. 請求項１に記載の方法であって、前記突出フィーチャは酸化ケイ素で覆われたケイ素突出フィーチャであり、前記（ｄ）は、水素化スズの形成をもたらす水素ベースのエッチング化学物質を使用して酸化スズをエッチングし、前記酸化ケイ素の材料を露出させることを含む、方法。
  8. 請求項１に記載の方法であって、前記突出フィーチャは、炭素突出フィーチャまたはフォトレジスト突出フィーチャである、方法。
  9. 請求項１に記載の方法であって、前記突出フィーチャは、ＴａＯ、ＴｉＯ、ＷＯ、ＺｒＯ、およびＨｆＯからなる群から選択される金属酸化物突出フィーチャである、方法。
  10. 請求項１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記突出フィーチャの前記水平面および前記側壁の両方にパシベーション材料を堆積させ、その後、前記突出フィーチャの前記水平面から前記パシベーション材料を除去することを含む、方法。
  11. 請求項１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記突出フィーチャの前記水平面および前記側壁の両方にケイ素含有パシベーション材料を堆積させ、その後、フルオロカーボンベースのエッチング化学物質を用いて、前記突出フィーチャの前記水平面から前記ケイ素含有パシベーション材料を除去することを含む、方法。
  12. 請求項１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記突出フィーチャの前記水平面および前記側壁の両方に炭素含有パシベーション材料を堆積させ、その後、前記水平面から前記炭素含有パシベーション材料を除去することを含む、方法。
  13. 請求項１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記酸化スズ層の外側部分を、ＳｎＮ、ＳｎＢｒ、ＳｎＦからなる群から選択されるスズ含有パシベーション材料に変換することを含む、方法。
  14. 請求項１に記載の方法であって、前記突出フィーチャの前記側壁において前記酸化スズ層上に前記パシベーション層を形成することは、前記基板をプラズマ中の窒素含有反応物と接触させることにより、前記酸化スズ層の外側部分を窒化スズに変換することを含む、方法。
  15. 請求項１に記載の方法であって、前記（ｄ）は、Ｃｌ2およびＢＣｌ3を含むガス中で形成されたプラズマを使用して前記酸化スズ層をエッチングし、その後、Ｈ2含有ガス中で形成されたプラズマで前記酸化スズ層をエッチングすることを含む、方法。
  16. 請求項１に記載の方法であって、前記（ａ）において提供される前記半導体基板は、前記突出フィーチャ間に、酸化ケイ素、酸化チタン、酸化ジルコニウム、および酸化タングステンからなる群から選択される、露出された材料を更に含む、方法。
  17. 請求項１に記載の方法であって、前記（ｄ）の後に、前記突出フィーチャの前記側壁に存在する前記酸化スズ層を完全には除去することなく、前記突出フィーチャを除去し、それにより酸化スズスペーサを形成することを更に含む、方法。
  18. 請求項１に記載の方法であって、前記（ｄ）の後に、前記突出フィーチャの前記側壁に存在する前記酸化スズ層を完全には除去することなく、前記突出フィーチャを除去し、それにより酸化スズスペーサを形成することを更に含む、方法。
  19. 請求項１に記載の方法であって、前記酸化スズ層は約５～３０ｎｍの厚さにコンフォーマルに堆積される、方法。
  20. 請求項１に記載の方法であって、前記パシベーション層は１～５ｎｍの厚さを有する、方法。
  21. 請求項１に記載の方法であって、
    前記基板にフォトレジストを塗布することと、
    前記フォトレジストを露光することと、
    前記フォトレジストにパターンを形成し、前記パターンを前記基板に転写することと、
    前記基板から前記フォトレジストを選択的に除去することと、
    を更に含む方法。
  22. 部分的に作製された半導体基板であって、前記半導体基板は複数のスペーサを含み、前記スペーサの各々が酸化スズの層およびパシベーション材料の層を含む、半導体基板。
  23. 半導体基板を処理するシステムであって、前記システムは、
    （ａ）１つ以上の堆積チャンバと、
    （ｂ）１つ以上のエッチングチャンバと、
    （ｃ）システムコントローラと、を備え、前記システムコントローラは、
    （ｉ）前記半導体基板上の複数の突出フィーチャの水平面および側壁上に酸化スズ層の堆積を生じさせ、
    （ｉｉ）前記突出フィーチャの前記側壁において前記酸化スズ層上にパシベーション層を形成させ、
    （ｉｉ）前記突出フィーチャの前記側壁上の前記酸化スズ層の完全な除去を生じさせることなく、前記突出フィーチャの水平面から前記酸化スズ層の完全な除去を生じさせる、
    プログラム命令を含む、システム。
  24. 半導体基板を処理する方法であって、
    （ａ）パターン形成された層をパターン形成されていない酸化スズハードマスク層上に形成し、前記パターンを前記酸化スズハードマスク層に転写することにより、前記半導体基板上にパターン形成された酸化スズハードマスク層を形成することと、
    （ｂ）前記酸化スズハードマスク層の存在下で前記半導体基板を処理することと、
    を含む、方法。
  25. 請求項２４に記載の方法であって、前記半導体基板を処理することは、前記パターン形成された酸化スズハードマスクによって覆われていない露出された材料をエッチングすることを含む、方法。
  26. 請求項２５に記載の方法であって、前記パターン形成された酸化スズハードマスクで覆われていない前記露出された材料はケイ素含有材料であり、前記エッチングはフルオロカーボンベースのエッチング化学物質に前記基板を暴露させることを含む、方法。
  27. 請求項２５に記載の方法であって、前記パターン形成された酸化スズハードマスクで覆われていない前記露出された材料は炭素含有材料であり、前記エッチングは酸素ベースのエッチング化学物質に前記基板を暴露させることを含む、方法。
  28. 半導体基板を処理する方法であって、
    （ａ）露出されたパターン形成されたアッシング可能層を有する半導体基板であって、前記パターン形成されたアッシング可能層は複数の凹状フィーチャを備え、前記凹状フィーチャの各々の底部に露出されたターゲット材料が位置している、半導体基板を提供することと、
    （ｂ）前記凹状フィーチャを酸化スズで充填し、前記アッシング可能層の上に酸化スズのオーバーバーデンを形成することと、
    （ｃ）前記酸化スズのオーバーバーデンを除去して、下地の前記アッシング可能材料を露出させることと、
    （ｄ）酸化スズを完全には除去することなく、前記アッシング可能材料を除去して下地のターゲット層を露出させることと、
    を含む方法。
  29. 請求項２８に記載の方法であって、前記アッシング可能材料は炭素含有材料であり、前記（ｄ）は酸素ベースのエッチング化学物質を用いて前記アッシング可能材料を除去することを含む、方法。
  30. 半導体基板を処理する方法であって、
    （ａ）複数の凹状フィーチャを備えるパターン形成された酸化スズ層、を有する半導体基板を提供することと、
    （ｂ）前記凹状フィーチャを、ケイ素またはケイ素含有化合物であるケイ素含有材料で充填し、前記酸化スズ層上に前記ケイ素含有材料のオーバーバーデンを形成することと、
    （ｃ）前記オーバーバーデンを除去して、下地の前記酸化スズを露出させることと、
    （ｄ）前記ケイ素含有材料を除去することなく前記酸化スズを除去することと、
    を含む方法。
  31. 請求項３０に記載の方法であって、前記（ｄ）は、Ｈ2プラズマエッチング化学物質で酸化スズをエッチングすることを含む、方法。
  32. 半導体基板を処理する方法であって、
    （ａ）複数の突出フィーチャを有する半導体基板を提供することと、
    （ｂ）前記突出フィーチャの水平面および側壁の上に酸化スズ層を堆積させることと、
    （ｃ）前記突出フィーチャの前記側壁に存在する酸化スズを完全には除去することなく、前記突出フィーチャの前記水平面から酸化スズをエッチングし完全に除去することであって、前記エッチングは、前記半導体基板を水素ベースのエッチング化学物質に暴露させて、酸化スズを水素化スズに変換させる、ことと、
    を含む方法。
  33. 半導体基板を処理する方法であって、
    （ａ）複数の突出フィーチャを有する半導体基板を提供することと、
    （ｂ）前記突出フィーチャの水平面および側壁の上に酸化スズ層を堆積させることと、
    （ｃ）前記突出フィーチャの前記側壁に存在する酸化スズを完全には除去することなく、前記突出フィーチャの前記水平面から酸化スズをエッチングし除去することであって、前記エッチングは、前記半導体基板を塩素ベースのエッチング化学物質に暴露させて、酸化スズを塩化スズに変換する、ことと、
    を含む方法。
  34. 半導体基板を処理する方法であって、
    （ａ）酸化スズ層、前記酸化スズ層上のパターン形成されたフォトレジストの露出層、および前記酸化スズ層下の下地の材料の層を有する基板であって、前記フォトレジストによって覆われていない場所で前記酸化スズが露出されている基板、を提供することと、
    （ｂ）フォトレジストの存在下で、フォトレジストおよび下地の前記材料の両方に対して選択性を有するエッチングにより、前記酸化スズを選択的にエッチングし、下地の前記材料を露出させることと、
    を含む方法。
  35. 請求項３４に記載の方法であって、前記酸化スズを選択的にエッチングすることは、前記基板を、水素ベースのプラズマエッチング化学物質に炭素含有添加剤と共に暴露させ、その結果、前記エッチング中に前記半導体基板上に炭素含有ポリマーを形成させることを含む、方法。
  36. 請求項３４に記載の方法であって、前記酸化スズを選択的にエッチングすることは、Ｈ2および炭化水素を含むプロセスガス中で形成されたプラズマに前記半導体基板を暴露させることを含む、方法。
  37. 請求項３４に記載の方法であって、前記（ｂ）で使用される前記酸化スズのエッチングは、フォトレジストに対して少なくとも１００：１、下地の前記材料に対して少なくとも１０：１のエッチング選択性を有する、方法。
  38. 請求項３４に記載の方法であって、下地の前記材料は、ケイ素（Ｓｉ）、ケイ素含有化合物、および炭素含有材料からなる群から選択される、方法。
  39. 請求項３４に記載の方法であって、下地の前記材料は非晶質ケイ素であり、前記方法は、前記（ｂ）において露出された非晶質ケイ素を、酸化スズの存在下で選択的にエッチングすることを更に含む、方法。
  40. 請求項３４に記載の方法であって、下地の前記材料はタングステン（Ｗ）および炭素（Ｃ）を含み、前記方法は、前記（ｂ）において露出された下地の前記材料を、酸化スズの存在下で選択的にエッチングすることを更に含む、方法。
  41. 請求項３４に記載の方法であって、
    （ｃ）露出された下地の前記材料を酸化スズの存在下で選択的にエッチングすることと、
    （ｄ）本質的にＨ2からなるプロセスガス中で形成されたプラズマに前記半導体基板を暴露させることにより、前記半導体基板から前記酸化スズを除去することと、
    を更に含む方法。
  42. 半導体基板を処理する方法であって、
    （ａ）酸化スズの露出層を有する半導体基板を提供することと、
    （ｂ）フォトレジスト、ケイ素（Ｓｉ）、炭素、および炭素含有材料からなるグループから選択された材料の存在下で、Ｈ2および炭化水素を含むプロセスガス中で形成されたプラズマに前記半導体基板を暴露させることにより、前記酸化スズを選択的にエッチングすることと、
    を含む方法。
  43. 半導体基板を処理する方法であって、
    （ａ）酸化スズの露出層を有する半導体基板を提供することと、
    （ｂ）ケイ素（Ｓｉ）、炭素、炭素含有材料、金属、金属酸化物、および金属窒化物からなる群から選択される材料の存在下で、水素ベースのエッチングを使用して、前記酸化スズを選択的にエッチングすることと、
    を含む方法。
  44. 半導体基板を処理する方法であって、
    （ａ）酸化スズの露出層を有する半導体基板を提供することと、
    （ｂ）ケイ素（Ｓｉ）、ケイ素含有化合物、フォトレジスト、炭素（Ｃ）、炭素含有材料、金属、金属酸化物、および金属窒化物からなる群から選択される材料の存在下で、ＨＢｒ、炭化水素、ＮＨ3、およびＨ2Ｏからなる群から選択される水素含有反応物を含むプロセスガス中で形成されたプラズマに前記半導体基板を暴露させて、前記エッチング中に水素化スズを形成させることにより、前記酸化スズを選択的にエッチングすることと、
    を含む方法。
  45. 半導体基板を処理する方法であって、
    （ａ）酸化チタンおよびタングステン含有材料からなる群から選択される材料の露出層を有する半導体基板を提供することと、
    （ｂ）酸化チタンおよびタングステン含有材料からなる群から選択される材料の存在下で前記酸化スズを選択的にエッチングすることと、
    を含む方法。
JP2022154384A 2017-02-17 2022-09-28 半導体デバイス製造における酸化スズ膜 Pending JP2022180577A (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201762460573P 2017-02-17 2017-02-17
US62/460,573 2017-02-17
US201762479709P 2017-03-31 2017-03-31
US62/479,709 2017-03-31
US15/894,635 2018-02-12
US15/894,635 US10546748B2 (en) 2017-02-17 2018-02-12 Tin oxide films in semiconductor device manufacturing
JP2019543306A JP7267926B2 (ja) 2017-02-17 2018-02-13 半導体デバイス製造における酸化スズ膜
PCT/US2018/018019 WO2018152115A1 (en) 2017-02-17 2018-02-13 Tin oxide films in semiconductor device manufacturing

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019543306A Division JP7267926B2 (ja) 2017-02-17 2018-02-13 半導体デバイス製造における酸化スズ膜

Publications (1)

Publication Number Publication Date
JP2022180577A true JP2022180577A (ja) 2022-12-06

Family

ID=63167882

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019543306A Active JP7267926B2 (ja) 2017-02-17 2018-02-13 半導体デバイス製造における酸化スズ膜
JP2022154384A Pending JP2022180577A (ja) 2017-02-17 2022-09-28 半導体デバイス製造における酸化スズ膜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019543306A Active JP7267926B2 (ja) 2017-02-17 2018-02-13 半導体デバイス製造における酸化スズ膜

Country Status (6)

Country Link
US (5) US10546748B2 (ja)
JP (2) JP7267926B2 (ja)
KR (4) KR102580008B1 (ja)
CN (2) CN113675082A (ja)
TW (2) TWI828619B (ja)
WO (1) WO2018152115A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
KR20180093798A (ko) 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US10745282B2 (en) 2017-06-08 2020-08-18 Applied Materials, Inc. Diamond-like carbon film
CN109545684B (zh) * 2017-09-22 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US11276572B2 (en) * 2017-12-08 2022-03-15 Tokyo Electron Limited Technique for multi-patterning substrates
US10446394B2 (en) * 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process
KR102604345B1 (ko) * 2018-01-30 2023-11-20 램 리써치 코포레이션 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
US20190390341A1 (en) * 2018-06-26 2019-12-26 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials
US10867804B2 (en) * 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device and structures resulting therefrom
CN115360093A (zh) 2018-09-21 2022-11-18 朗姆研究公司 蚀刻金属氧化物和保护腔室部件
US10845704B2 (en) 2018-10-30 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet photolithography method with infiltration for enhanced sensitivity and etch resistance
WO2020102783A1 (en) * 2018-11-16 2020-05-22 Lam Research Corporation Bubble defect reduction
US11189499B2 (en) * 2019-03-28 2021-11-30 Tokyo Electron Limited Atomic layer etch (ALE) of tungsten or other metal layers
CN115565867A (zh) 2019-06-27 2023-01-03 朗姆研究公司 交替蚀刻与钝化工艺
JP2022542170A (ja) * 2019-08-01 2022-09-29 アプライド マテリアルズ インコーポレイテッド パターニングされた金属酸化物フォトレジストの線量減少
JP7427155B2 (ja) * 2019-08-23 2024-02-05 東京エレクトロン株式会社 別の金属及び誘電体に対してチューニング可能な選択性を有するチタン含有材料層の非プラズマエッチング
WO2021041366A1 (en) * 2019-08-30 2021-03-04 Mattson Technology, Inc. Spacer etching process
CN115428130A (zh) * 2020-02-03 2022-12-02 东京毅力科创株式会社 在选择性原子层蚀刻中使用超薄蚀刻停止层的方法
US11232952B2 (en) * 2020-03-05 2022-01-25 Nanya Technology Corporation Semiconductor device structure with fine patterns and method for forming the same
US20210358807A1 (en) * 2020-05-15 2021-11-18 Tokyo Electron Limited Contact Openings in Semiconductor Devices
EP3919979A1 (en) 2020-06-02 2021-12-08 Imec VZW Resistless patterning mask
US20220004105A1 (en) * 2020-07-01 2022-01-06 Applied Materials, Inc. Dry develop process of photoresist
US20220005688A1 (en) * 2020-07-02 2022-01-06 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications
US20230402282A1 (en) * 2020-11-13 2023-12-14 Enkris Semiconductor, Inc. Substrate and manufacturing method therefor
JP2023552977A (ja) * 2020-12-15 2023-12-20 アプライド マテリアルズ インコーポレイテッド 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料
JP2022163526A (ja) * 2021-04-14 2022-10-26 東京エレクトロン株式会社 基板処理方法
US20230154752A1 (en) * 2021-11-12 2023-05-18 Tokyo Electron Limited Method For Highly Anisotropic Etching Of Titanium Oxide Spacer Using Selective Top-Deposition
TWI821875B (zh) * 2022-01-21 2023-11-11 力晶積成電子製造股份有限公司 半導體結構的製造方法

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778562A (en) 1984-08-13 1988-10-18 General Motors Corporation Reactive ion etching of tin oxide films using neutral reactant gas containing hydrogen
US4544444A (en) 1984-08-15 1985-10-01 General Motors Corporation Reactive ion etching of tin oxide films using silicon tetrachloride reactant gas
JPS6151379A (ja) * 1984-08-22 1986-03-13 Fujitsu Ltd カセツトキヤリヤ
JPS62179774A (ja) 1986-02-04 1987-08-06 Fujitsu Ltd イメ−ジセンサの製造方法
US4708766A (en) 1986-11-07 1987-11-24 Texas Instruments Incorporated Hydrogen iodide etch of tin oxide
JP2644758B2 (ja) * 1987-07-22 1997-08-25 株式会社日立製作所 レジスト除去方法及び装置
JP3001891B2 (ja) * 1987-10-01 2000-01-24 グンゼ株式会社 透明導電膜のエッチング方法及びその装置
FR2640809B1 (fr) * 1988-12-19 1993-10-22 Chouan Yannick Procede de gravure d'une couche d'oxyde metallique et depot simultane d'un film de polymere, application de ce procede a la fabrication d'un transistor
US4878993A (en) 1988-12-22 1989-11-07 North American Philips Corporation Method of etching thin indium tin oxide films
JP2521815B2 (ja) * 1989-08-17 1996-08-07 沖電気工業株式会社 透明導電膜のエッチング方法
US5032221A (en) 1990-05-07 1991-07-16 Eastman Kodak Company Etching indium tin oxide
US5171401A (en) 1990-06-04 1992-12-15 Eastman Kodak Company Plasma etching indium tin oxide
US5318664A (en) 1990-06-25 1994-06-07 General Electric Company Patterning of indium-tin oxide via selective reactive ion etching
JPH05267701A (ja) * 1992-03-18 1993-10-15 Taiyo Yuden Co Ltd 酸化錫透明導電膜のパターニング方法
US5286337A (en) 1993-01-25 1994-02-15 North American Philips Corporation Reactive ion etching or indium tin oxide
KR0135165B1 (ko) * 1993-10-15 1998-04-22 윤정환 다층레지스트를 이용한 패턴형성방법
US5723366A (en) 1994-09-28 1998-03-03 Sanyo Electric Co. Ltd. Dry etching method, method of fabricating semiconductor device, and method of fabricating liquid crystal display device
US5607602A (en) 1995-06-07 1997-03-04 Applied Komatsu Technology, Inc. High-rate dry-etch of indium and tin oxides by hydrogen and halogen radicals such as derived from HCl gas
US5667631A (en) 1996-06-28 1997-09-16 Lam Research Corporation Dry etching of transparent electrodes in a low pressure plasma reactor
US6036876A (en) * 1997-06-25 2000-03-14 Applied Komatsu Technology, Inc. Dry-etching of indium and tin oxides
US20010008227A1 (en) * 1997-08-08 2001-07-19 Mitsuru Sadamoto Dry etching method of metal oxide/photoresist film laminate
GB9726511D0 (en) 1997-12-13 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
US6368978B1 (en) * 1999-03-04 2002-04-09 Applied Materials, Inc. Hydrogen-free method of plasma etching indium tin oxide
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100447263B1 (ko) 1999-12-30 2004-09-07 주식회사 하이닉스반도체 식각 폴리머를 이용한 반도체 소자의 제조방법
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6428859B1 (en) 2000-12-06 2002-08-06 Angstron Systems, Inc. Sequential method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6416822B1 (en) 2000-12-06 2002-07-09 Angstrom Systems, Inc. Continuous method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6750394B2 (en) 2001-01-12 2004-06-15 Sharp Kabushiki Kaisha Thin-film solar cell and its manufacturing method
US6623653B2 (en) * 2001-06-12 2003-09-23 Sharp Laboratories Of America, Inc. System and method for etching adjoining layers of silicon and indium tin oxide
KR100542736B1 (ko) 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
JP4748986B2 (ja) 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6953705B2 (en) * 2003-07-22 2005-10-11 E. I. Du Pont De Nemours And Company Process for removing an organic layer during fabrication of an organic electronic device
KR100574952B1 (ko) 2003-11-04 2006-05-02 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 제조방법
US7435610B2 (en) 2003-12-31 2008-10-14 Chung Yuan Christian University Fabrication of array pH sensitive EGFET and its readout circuit
JP4655939B2 (ja) 2004-02-09 2011-03-23 旭硝子株式会社 透明電極の製造方法
US7338907B2 (en) 2004-10-04 2008-03-04 Sharp Laboratories Of America, Inc. Selective etching processes of silicon nitride and indium oxide thin films for FeRAM device applications
US7355672B2 (en) 2004-10-04 2008-04-08 Asml Netherlands B.V. Method for the removal of deposition on an optical element, method for the protection of an optical element, device manufacturing method, apparatus including an optical element, and lithographic apparatus
US7868304B2 (en) 2005-02-07 2011-01-11 Asml Netherlands B.V. Method for removal of deposition on an optical element, lithographic apparatus, device manufacturing method, and device manufactured thereby
EP1707952A1 (de) 2005-03-31 2006-10-04 Micronas GmbH Gassensitiver Feldeffekttransistor mit Luftspalt und Verfahren zu dessen Herstellung
US7561247B2 (en) 2005-08-22 2009-07-14 Asml Netherlands B.V. Method for the removal of deposition on an optical element, method for the protection of an optical element, device manufacturing method, apparatus including an optical element, and lithographic apparatus
US7393736B2 (en) 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
US7372058B2 (en) 2005-09-27 2008-05-13 Asml Netherlands B.V. Ex-situ removal of deposition on an optical element
JP4609335B2 (ja) 2006-02-02 2011-01-12 富士電機システムズ株式会社 炭化珪素半導体基板のドライエッチング方法
US20080061030A1 (en) 2006-09-13 2008-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for patterning indium tin oxide films
US7833893B2 (en) 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
TW200938660A (en) 2007-11-22 2009-09-16 Idemitsu Kosan Co Etching solution composition
TW200937389A (en) 2007-12-06 2009-09-01 Intevac Inc System and method for commercial fabrication of patterned media
US8247315B2 (en) 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
US8435608B1 (en) 2008-06-27 2013-05-07 Novellus Systems, Inc. Methods of depositing smooth and conformal ashable hard mask films
FR2936651B1 (fr) 2008-09-30 2011-04-08 Commissariat Energie Atomique Dispositif optoelectronique organique et son procede d'encapsulation.
JP5446648B2 (ja) 2008-10-07 2014-03-19 信越化学工業株式会社 パターン形成方法
KR20100044029A (ko) 2008-10-21 2010-04-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20100052598A (ko) 2008-11-11 2010-05-20 삼성전자주식회사 미세 패턴의 형성방법
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
WO2010071034A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US8163094B1 (en) 2009-07-23 2012-04-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US8435901B2 (en) 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
JP2012099517A (ja) * 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
CN103189964A (zh) 2010-11-04 2013-07-03 诺发系统公司 钽的离子诱导原子层沉积
US9111775B2 (en) 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
US9190316B2 (en) 2011-10-26 2015-11-17 Globalfoundries U.S. 2 Llc Low energy etch process for nitrogen-containing dielectric layer
TWI479663B (zh) * 2011-12-22 2015-04-01 Au Optronics Corp 陣列基板及其製作方法
DE112013001641T5 (de) 2012-03-23 2014-12-31 Sanyo Electric Co., Ltd. Solarzelle und Verfahren zum Herstellen einer Solarzelle
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
US8987047B2 (en) 2012-04-02 2015-03-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US8916477B2 (en) * 2012-07-02 2014-12-23 Novellus Systems, Inc. Polysilicon etch with high selectivity
US20150140726A1 (en) * 2012-07-10 2015-05-21 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
TWI539626B (zh) * 2012-12-21 2016-06-21 鴻海精密工業股份有限公司 發光二極體及其製造方法
US9153486B2 (en) * 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9437443B2 (en) 2013-06-12 2016-09-06 Globalfoundries Inc. Low-temperature sidewall image transfer process using ALD metals, metal oxides and metal nitrides
KR20150012540A (ko) * 2013-07-25 2015-02-04 삼성디스플레이 주식회사 유기발광표시장치의 제조방법.
US9614053B2 (en) 2013-12-05 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacers with rectangular profile and methods of forming the same
US9171703B2 (en) 2013-12-20 2015-10-27 Seagate Technology Llc Apparatus with sidewall protection for features
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US20150247238A1 (en) 2014-03-03 2015-09-03 Lam Research Corporation Rf cycle purging to reduce surface roughness in metal oxide and metal nitride films
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9209038B2 (en) * 2014-05-02 2015-12-08 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
US9285673B2 (en) * 2014-07-10 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Assist feature for a photolithographic process
US9515156B2 (en) 2014-10-17 2016-12-06 Lam Research Corporation Air gap spacer integration for improved fin device performance
TWI633596B (zh) * 2015-01-14 2018-08-21 聯華電子股份有限公司 形成溝渠的方法
US9478433B1 (en) 2015-03-30 2016-10-25 Applied Materials, Inc. Cyclic spacer etching process with improved profile control
WO2016161287A1 (en) 2015-04-02 2016-10-06 Tokyo Electron Limited Trench and hole patterning with euv resists using dual frequency capacitively coupled plasma (ccp)
JP6580705B2 (ja) 2015-04-20 2019-09-25 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 大面積多層ナノ構造体の加工
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US10049892B2 (en) 2015-05-07 2018-08-14 Tokyo Electron Limited Method for processing photoresist materials and structures
US9523148B1 (en) 2015-08-25 2016-12-20 Asm Ip Holdings B.V. Process for deposition of titanium oxynitride for use in integrated circuit fabrication
TWI661466B (zh) 2016-04-14 2019-06-01 日商東京威力科創股份有限公司 使用具有多種材料之一層的基板圖案化方法
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
KR20180093798A (ko) 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
JP2018160556A (ja) 2017-03-23 2018-10-11 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置、および薄膜トランジスタ
US11075079B2 (en) 2017-11-21 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Directional deposition for semiconductor fabrication
KR102604345B1 (ko) 2018-01-30 2023-11-20 램 리써치 코포레이션 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
US20190390341A1 (en) 2018-06-26 2019-12-26 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials
US10867804B2 (en) 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device and structures resulting therefrom
US10840082B2 (en) 2018-08-09 2020-11-17 Lam Research Corporation Method to clean SnO2 film from chamber

Also Published As

Publication number Publication date
US20210265163A1 (en) 2021-08-26
TW201842573A (zh) 2018-12-01
KR102580008B1 (ko) 2023-09-18
CN110520963B (zh) 2024-04-02
JP7267926B2 (ja) 2023-05-02
US20220270877A1 (en) 2022-08-25
KR20240014106A (ko) 2024-01-31
KR102447088B1 (ko) 2022-09-23
KR20220132673A (ko) 2022-09-30
US20180240667A1 (en) 2018-08-23
TW202341276A (zh) 2023-10-16
TWI828989B (zh) 2024-01-11
WO2018152115A1 (en) 2018-08-23
CN110520963A (zh) 2019-11-29
TWI828619B (zh) 2024-01-11
TW202137327A (zh) 2021-10-01
KR20190110142A (ko) 2019-09-27
US10546748B2 (en) 2020-01-28
KR20210069129A (ko) 2021-06-10
CN113675082A (zh) 2021-11-19
US11322351B2 (en) 2022-05-03
US20200083044A1 (en) 2020-03-12
US20220165571A1 (en) 2022-05-26
JP2020510994A (ja) 2020-04-09

Similar Documents

Publication Publication Date Title
JP7267926B2 (ja) 半導体デバイス製造における酸化スズ膜
US20210265173A1 (en) Tin oxide mandrels in patterning
JP7320085B2 (ja) 交互のエッチングプロセスおよび不動態化プロセス
TWI838003B (zh) 半導體裝置製造中之氧化錫膜

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240130