JPH01101690A - 小形電子部品実装回路 - Google Patents
小形電子部品実装回路Info
- Publication number
- JPH01101690A JPH01101690A JP25821187A JP25821187A JPH01101690A JP H01101690 A JPH01101690 A JP H01101690A JP 25821187 A JP25821187 A JP 25821187A JP 25821187 A JP25821187 A JP 25821187A JP H01101690 A JPH01101690 A JP H01101690A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrodes
- electronic component
- resistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 10
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、各種の電子機器に使用されるチップ電子部品
を用いた小形電子部品実装回路に関するものである。
を用いた小形電子部品実装回路に関するものである。
（従来の技術）・
従来の小形電子部品実装回路について、第５図により説
明する。第５図（ａ）および（ｂ）は、それぞれ要部拡
大平面図およびその断面図である。
明する。第５図（ａ）および（ｂ）は、それぞれ要部拡
大平面図およびその断面図である。
第５図（ａ）および（ｂ）において、従来の小形電子部
品実装回路は、アルミナ材あるいは樹脂材等からなる絶
縁基板１の表面に導体材または銅箔からなる導体パター
ン２を形成し、その中に対をなす電極部２ａ、２ｂおよ
び２ｃをそれぞれ設け、これらの電極２ａ、２ｂおよび
２ｃにそれぞれアルミナ等のセラミック基板３ａの片面
に印刷あるいは焼成によって感温抵抗体３ｂを形成した
チップサーミスタ３．同様に抵抗体を片面に形成したチ
ップ抵抗４．および積層セラミックのチップコンデンサ
５が実装されている。図に画いてないが、その他に小形
のトランジスタ、゛ダイオード、半導体ＩＣおよびその
他の電子部品が実装され、電子回路を構成する。
品実装回路は、アルミナ材あるいは樹脂材等からなる絶
縁基板１の表面に導体材または銅箔からなる導体パター
ン２を形成し、その中に対をなす電極部２ａ、２ｂおよ
び２ｃをそれぞれ設け、これらの電極２ａ、２ｂおよび
２ｃにそれぞれアルミナ等のセラミック基板３ａの片面
に印刷あるいは焼成によって感温抵抗体３ｂを形成した
チップサーミスタ３．同様に抵抗体を片面に形成したチ
ップ抵抗４．および積層セラミックのチップコンデンサ
５が実装されている。図に画いてないが、その他に小形
のトランジスタ、゛ダイオード、半導体ＩＣおよびその
他の電子部品が実装され、電子回路を構成する。
第５図（ｂ）は同図（ａ）の断面図で、絶縁基板１の上
面に形成された導体パターン２の電極２ｂおよび２ｃに
、それぞれチップ抵抗４およびチップコンデンサ５が半
田６で接続されている状態を示す。
面に形成された導体パターン２の電極２ｂおよび２ｃに
、それぞれチップ抵抗４およびチップコンデンサ５が半
田６で接続されている状態を示す。
（発明が解決しようとする問題点）
しかしながら、上記の構成では、回路を構成する各種の
電子部品を実装するには、電極２ａ、 ２ｂおよび２０
などに相当広い面積を必要とするため。
電子部品を実装するには、電極２ａ、 ２ｂおよび２０
などに相当広い面積を必要とするため。
小形化が難しいという問題があった。また、温度。
湿度、電圧、負荷等の変化に対して補正する場合には、
補正用電子部品の装着位置が被補正部品からあるいは回
路から離れた位置に装着せざるを得す、充分な補正がで
きないという問題もあった。
補正用電子部品の装着位置が被補正部品からあるいは回
路から離れた位置に装着せざるを得す、充分な補正がで
きないという問題もあった。
本発明は上記の問題点を解決するもので、充分な補正の
できる、さらに小形化が可能な小形電子部品実装回路を
提供するものである。
できる、さらに小形化が可能な小形電子部品実装回路を
提供するものである。
（問題点を解決するための手段）
上記の問題点を解決するため、本発明は表裏面面の両端
にそれぞれ互いに導通する取り付け電極と引き出し電極
を設けたチップ電子部の取り付け電極に、その両電極間
に必要とする各種のチップ電極部品を装着した後、絶縁
基板の表面に形成した導体パターンの電極に実装し、所
要の小形電子部品実装回路を構成するものである。
にそれぞれ互いに導通する取り付け電極と引き出し電極
を設けたチップ電子部の取り付け電極に、その両電極間
に必要とする各種のチップ電極部品を装着した後、絶縁
基板の表面に形成した導体パターンの電極に実装し、所
要の小形電子部品実装回路を構成するものである。
（作 用）
上記の構成によれば、チップ電子部品を積層して実装す
る、いわゆる立体構造であるから、本体の絶縁基板での
占有面積が少なくなるので小形となる。また、所定の被
補正回路および被補正電子部品に密接して補正用電子部
品を装着できるので、充分な補正効果が得られる。
る、いわゆる立体構造であるから、本体の絶縁基板での
占有面積が少なくなるので小形となる。また、所定の被
補正回路および被補正電子部品に密接して補正用電子部
品を装着できるので、充分な補正効果が得られる。
（実施例）
本発明の一実施例を第１図ないし第４図により説明する
。
。
第１図および第２図は、それぞれ本発明による小形電子
部品実装回路の要部平面図およびその断面図である。
部品実装回路の要部平面図およびその断面図である。
両図において、アルミナ材あるいは樹脂材等からなる絶
縁基板１は、その表面に導体材あるいは銅箔で導体パタ
ーン２が形成され、さらに、それぞれ対をなす電極２ｄ
および２ｅが設けられている。
縁基板１は、その表面に導体材あるいは銅箔で導体パタ
ーン２が形成され、さらに、それぞれ対をなす電極２ｄ
および２ｅが設けられている。
上記の電極２ｄにはチップサーミスタ７を半田６によっ
て直接上面に接続したチップ抵抗８を、上記の電極２ｅ
にはチップ抵抗９を半田６によってそれぞれ実装する。
て直接上面に接続したチップ抵抗８を、上記の電極２ｅ
にはチップ抵抗９を半田６によってそれぞれ実装する。
上記のチップ抵抗８は、第３図（ａ）の平面図および同
図（ｂ）の裏面図に示すように、アルミナ材等からなる
基材の表裏の両端に、相互に導通する取り付け電極８ａ
および８ｂと引き出し電極８Ｃおよび８ｄを形成し、上
記の引き出し電極８Ｃおよび８ｄの間に抵抗体８ｅが設
けられている。
図（ｂ）の裏面図に示すように、アルミナ材等からなる
基材の表裏の両端に、相互に導通する取り付け電極８ａ
および８ｂと引き出し電極８Ｃおよび８ｄを形成し、上
記の引き出し電極８Ｃおよび８ｄの間に抵抗体８ｅが設
けられている。
上記のチップサーミスタ７およびチップ抵抗９は同じ構
造を有し、共にアルミナ材等からなる基材の表面両端に
引き出し電極７ａと７ｂおよび９ａと９ｂを形成し、そ
れぞれの引き出し電極の間に感温抵抗体７ｃおよび抵抗
体９Ｃが設けられている。
造を有し、共にアルミナ材等からなる基材の表面両端に
引き出し電極７ａと７ｂおよび９ａと９ｂを形成し、そ
れぞれの引き出し電極の間に感温抵抗体７ｃおよび抵抗
体９Ｃが設けられている。
さらに、絶縁基板１上の導体パターン２には、図示して
いないが、小形構造のトランジスタ、ダイオード、半導
体ＩＣおよびその他の電子部品が実装されて、小形電子
部品実装回路が構成されている。
いないが、小形構造のトランジスタ、ダイオード、半導
体ＩＣおよびその他の電子部品が実装されて、小形電子
部品実装回路が構成されている。
第４図は第１図の電気回路図で、電極２ｄの間にチップ
抵抗９が、電極２ｅの間に並列にチップサーミスタ７と
チップ抵抗８が接続されている。
抵抗９が、電極２ｅの間に並列にチップサーミスタ７と
チップ抵抗８が接続されている。
なお、本実施例では、チップ抵抗８の上にチップサーミ
スタ７を積層したが、抵抗の代わりにコンデンサやコイ
ル等を、サーミスタの代わりにダイオードやバリスタあ
るいは各種のセンサ素子を用いてもよく、これらの組み
合わせは、自由に且つ最適になるように設定してよいこ
とは言うまでもない。
スタ７を積層したが、抵抗の代わりにコンデンサやコイ
ル等を、サーミスタの代わりにダイオードやバリスタあ
るいは各種のセンサ素子を用いてもよく、これらの組み
合わせは、自由に且つ最適になるように設定してよいこ
とは言うまでもない。
（発明の効果）
以上説明したように、本発明によれば、電子部品を積層
した立体構造となるので、実装占有面積が少なくなり、
実装密度が向上し、電子回路基板の小形化が可能となる
。
した立体構造となるので、実装占有面積が少なくなり、
実装密度が向上し、電子回路基板の小形化が可能となる
。
回路や電子部品の機能を補償する補正用電子部品の選択
や組み合わせが、最適に且つ容易に行わえるばかりでな
く、被補正回路や被補正電子部品に密着して装着できる
ため、充分な補正が可能となる。
や組み合わせが、最適に且つ容易に行わえるばかりでな
く、被補正回路や被補正電子部品に密着して装着できる
ため、充分な補正が可能となる。
第１図および第２図は本発明による電子部品実装回路の
要部拡大平面図およびその断面図、第３図（ａ）および
（ｂ）は積層用のチップ抵抗の平面図および裏面図、第
４図は第１図に対応する電気回路図、第５図（ａ）およ
び（ｂ）は従来の電子部品実装回路の要部拡大平面図お
よびその断面図である。 １・・・絶縁基板、 ２・・・導体パターン。 ２ａ、２ｂ、２ｃ、２ｄ、２ｅ−電極、 ３゜７・・・
チップサーミスタ、 ３ａ・・・基材、３ｂ、 ７ｃ
・・・感温抵抗体、 ４，８．９・・・チップ抵抗、
５・・・チップコンデンサ、 ６・・・半田、 ７ａ
、 ７ｂ、 ８ｃ、 ８ｄ、 ９ａ、 ９ｂ・・・引き
出し電極、８ａ、８ｂ・・・取り付け電極、 ８ｅ、
９ｃ・・・抵抗体。 特許出願人 松下電器産業株式会社 第１図 ｅ ２−８４体ノ＼°ターレ ２ｄ、２ｅ −電Ｍ
７−．４−．７プ丈−三スタフａ、７ｂ、９ａ、９ｂ
−１，づ１さ工Ｌｔａ ７ｃ 、−９５４＆
４九体８．９−す、７プｊｅＪＬ ８ａ、８ｂ 、
、−Ｈり付１す１ｍ第２図 １−絶縁基板 ６−千１） ８ｅ、９ｃｍ抵才Ｕ本第
３図 δ ８−す、７ア抵机 ８ａ、８ｂ −２取り付け電極８ｃ
、８ｄ−９−引き工し亀Ｍｌ ８ｅ 、−ｔｈＪ九
体笛体第 ４図、２ｅ−９８７−−す・ソブサー三入夕 ８．９
−、チ・、ブオ氏１几第５図
要部拡大平面図およびその断面図、第３図（ａ）および
（ｂ）は積層用のチップ抵抗の平面図および裏面図、第
４図は第１図に対応する電気回路図、第５図（ａ）およ
び（ｂ）は従来の電子部品実装回路の要部拡大平面図お
よびその断面図である。 １・・・絶縁基板、 ２・・・導体パターン。 ２ａ、２ｂ、２ｃ、２ｄ、２ｅ−電極、 ３゜７・・・
チップサーミスタ、 ３ａ・・・基材、３ｂ、 ７ｃ
・・・感温抵抗体、 ４，８．９・・・チップ抵抗、
５・・・チップコンデンサ、 ６・・・半田、 ７ａ
、 ７ｂ、 ８ｃ、 ８ｄ、 ９ａ、 ９ｂ・・・引き
出し電極、８ａ、８ｂ・・・取り付け電極、 ８ｅ、
９ｃ・・・抵抗体。 特許出願人 松下電器産業株式会社 第１図 ｅ ２−８４体ノ＼°ターレ ２ｄ、２ｅ −電Ｍ
７−．４−．７プ丈−三スタフａ、７ｂ、９ａ、９ｂ
−１，づ１さ工Ｌｔａ ７ｃ 、−９５４＆
４九体８．９−す、７プｊｅＪＬ ８ａ、８ｂ 、
、−Ｈり付１す１ｍ第２図 １−絶縁基板 ６−千１） ８ｅ、９ｃｍ抵才Ｕ本第
３図 δ ８−す、７ア抵机 ８ａ、８ｂ −２取り付け電極８ｃ
、８ｄ−９−引き工し亀Ｍｌ ８ｅ 、−ｔｈＪ九
体笛体第 ４図、２ｅ−９８７−−す・ソブサー三入夕 ８．９
−、チ・、ブオ氏１几第５図
Claims (1)
- 裏面に回路素子とその引き出し電極を、表面に上記の
引き出し電極と導通する取り付け電極をそれぞれ設けた
チップ電子部品の表面に、他のチップ電子部品を接続し
てなる複合チップ電子部品を搭載してなる小形電子部品
実装回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25821187A JPH01101690A (ja) | 1987-10-15 | 1987-10-15 | 小形電子部品実装回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25821187A JPH01101690A (ja) | 1987-10-15 | 1987-10-15 | 小形電子部品実装回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01101690A true JPH01101690A (ja) | 1989-04-19 |
Family
ID=17317061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25821187A Pending JPH01101690A (ja) | 1987-10-15 | 1987-10-15 | 小形電子部品実装回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101690A (ja) |
-
1987
- 1987-10-15 JP JP25821187A patent/JPH01101690A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010076B1 (ko) | 다층혼성집적회로 | |
| US10141116B2 (en) | Composite electronic component and resistor device | |
| EP1303171B1 (en) | Electronic circuit unit suitable for miniaturization | |
| CA2650108C (en) | Electrical assembly | |
| US5083237A (en) | Electronic parts and electronic device incorporating the same | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP4599240B2 (ja) | 混成集積回路用基板 | |
| JPH01101690A (ja) | 小形電子部品実装回路 | |
| JP3295997B2 (ja) | セラミック多層基板 | |
| JPH06275935A (ja) | フレキシブル基板における回路パターン | |
| JP2001155952A (ja) | 三次元搭載用三端子積層セラミックコンデンサ | |
| JP4043242B2 (ja) | 面実装型の電子回路ユニット | |
| JP2538631Y2 (ja) | チップ状素子ネットワークデバイス | |
| JPH0458189B2 (ja) | ||
| JPH0720942Y2 (ja) | 抵抗素子を含む複合セラミック多層基板 | |
| JPH051100Y2 (ja) | ||
| JPH0347341Y2 (ja) | ||
| JPH01173777A (ja) | 積層型集積回路モジュール | |
| JPH0631735Y2 (ja) | 混成集積回路装置 | |
| JPH1196872A (ja) | 複合回路素子 | |
| JP2969977B2 (ja) | 多連チップ部品 | |
| JPH04245467A (ja) | 混成集積機能回路装置 | |
| JP2627625B2 (ja) | 積層集積回路 | |
| JPH0142333Y2 (ja) | ||
| JPH0629458A (ja) | 電気回路の実装構造およびその製造方法 |