JP7786802B2

JP7786802B2 - 光電変換装置、カメラモジュール、内視鏡、内視鏡システム、および、機器

Info

Publication number: JP7786802B2
Application number: JP2021103548A
Authority: JP
Inventors: 和憲松山; 紀之識名
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2021-06-22
Filing date: 2021-06-22
Publication date: 2025-12-16
Anticipated expiration: 2041-06-22
Also published as: US20240111146A1; WO2022270166A1; JP2023002353A; EP4362452A4; CN117546481A; US12443027B2; EP4362452A1

Description

本発明は、光電変換装置、カメラモジュール、内視鏡、内視鏡システム、および、機器に関する。

近年、内視鏡などの用途に向けた超小型の光電変換装置が開発されている。特許文献１に示される内視鏡システムには、信号ケーブルを介してアナログの画像信号を出力し、光電変換装置の外部でＡＤ変換を行うことによって、光電変換装置の回路規模を小さくすることが示されている。特許文献１の構成では、アナログ信号を長い伝送路を用いて出力するため、出力画像がノイズの影響を受けやすい。一方、非特許文献１には、光電変換装置内に逐次比較型のＡＤ変換器を備え、デジタル信号を出力する超小型デジタルイメージセンサが示されている。

特開２０２０－１９２３２８号公報

Ｍ．Ｗａｅｎｙ他、「Ｕｌｔｒａｓｍａｌｌｄｉｇｉｔａｌｉｍａｇｅｓｅｎｓｏｒｆｏｒｅｎｄｏｓｃｏｐｉｃａｐｐｌｉｃａｔｉｏｎｓ」、２００９年ＩｎｔｅｒｎａｔｉｏｎａｌＩｍａｇｅＳｅｎｓｏｒＷｏｒｋｓｈｏｐ会報、（Ｎｏｒｗａｙ）、２００９年３月２６日

非特許文献１の構成において、リングオシレータが出力したクロックをそれぞれ用いて、読出コントローラが撮像動作と水平転送動作とを制御し、ＡＤ変換コントローラがＡＤ変換器を制御する。ＡＤ変換は、水平転送動作と同期して動作する必要があり、読出コントローラとＡＤ変換コントローラとの制御の同期関係を保つために、回路内に配されるタイミング制御用のクロックバッファ数が増加し、回路規模が大きくなりうる。また、クロックバッファ数が増加すると、消費電力が大きくなってしまう。

本発明は、クロック制御に起因する回路規模および消費電力の増大を抑制し、光電変換装置の小型化に有利な技術を提供することを目的とする。

上記課題に鑑みて、本発明の実施形態に係る光電変換装置は、複数の画素が複数の行および複数の列を構成するように配された画素アレイと、前記画素アレイを駆動するための駆動制御部と、前記画素アレイの複数の列からそれぞれ出力されたアナログ信号を順番に出力する水平転送部と、前記水平転送部から出力されるアナログ信号をデジタル信号に変換するＡＤ変換部と、前記駆動制御部の動作を制御するクロック信号を生成する第１クロック生成部と、前記水平転送部および前記ＡＤ変換部を制御するクロック信号を生成する第２クロック生成部と、を含む光電変換装置であって、前記第１クロック生成部からクロック信号が分配されるクロックツリーと、前記第２クロック生成部からクロック信号が分配されるクロックツリーと、が互いに別のクロックツリーを構成しており、前記駆動制御部は、前記画素アレイからアナログ信号を出力させるとともに、前記画素アレイからアナログ信号を出力させる期間を示す水平転送制御信号を前記水平転送部に転送し、前記水平転送部は、前記水平転送制御信号に応じて、前記第２クロック生成部から供給されるクロック信号に同期して、前記画素アレイから出力されたアナログ信号の前記ＡＤ変換部への出力を開始することを特徴とする。

本発明によれば、クロック制御に起因する回路規模および消費電力の増大を抑制し、光電変換装置の小型化に有利な技術を提供することができる。

本実施形態の光電変換装置の構成例を示す図。図１の光電変換装置の画素の構成例を示す図。図１の光電変換装置の水平転送部の構成例を示す図。図１の光電変換装置の１つの水平転送期間における出力データの例を示す図。図１の光電変換装置の水平転送におけるタイミング図。図１の光電変換装置のＡＦＥの構成例を示す図。図１の光電変換装置のＡＤ変換部の構成例を示す図。図１の光電変換装置のＡＦＥにおけるタイミング図。図１の光電変換装置のレイアウト例を示す図。図２の画素の変形例を示す図。図３の水平転送部の変形例を示す図。図１の光電変換装置の変形例およびレイアウト例を示す図。図１の光電変換装置を備えるカメラモジュール、カメラモジュールを用いた内視鏡、および、内視鏡システムの構成例を示す図。図１の光電変換装置を備える機器の構成例を示す図。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

図１～図１４を参照して、本開示の実施形態による光電変換装置について説明する。図１は、本実施形態による光電変換装置１００の概略構成を示すブロック図である。図１に示されるように、光電変換装置１００は、画素アレイ１０１、駆動制御部１０２、水平転送部１０４、アナログフロントエンド（ＡＦＥ）１０５、デジタル信号処理部（ＤＳＰ）１０７、出力部１０８を含む。

画素アレイ１０１には、複数の画素２０１が複数の行および複数の列を構成するように配されている。駆動制御部１０２は、画素アレイ１０１を駆動する。水平転送部１０４は、画素アレイ１０１の複数の列からそれぞれ垂直信号線２０２を介して出力されたアナログ信号を順番にＡＦＥ１０５へ出力する。ＡＦＥ１０５は、アナログアンプやＡＤ変換部を備え、水平転送部から出力されるアナログ信号をデジタル信号に変換する。ＤＳＰ１０７は、ＡＦＥ１０５から出力されるデジタル信号に対してデジタル信号処理を行う。出力部１０８は、ＤＳＰ１０７から出力されるデジタルデータを光電変換装置１００の外部へ出力するためのインタフェースである。

光電変換装置１００は、さらに、駆動制御部１０２の動作を制御するクロック信号を生成する第１クロック生成部１０３と、水平転送部１０４およびＡＦＥ１０５を制御するクロック信号を生成する第２クロック生成部１０６と、を含む。第１クロック生成部１０３は、第１クロック信号を用いて駆動制御部１０２を制御する。第２クロック生成部１０６は、第２クロック信号および第３クロック信号を用いて水平転送部１０４およびＡＦＥ１０５を制御する。第１クロック生成部１０３、第２クロック生成部１０６およびそれぞれのクロック信号については後述する。

図２は、画素アレイ１０１に配される画素２０１の構成例である。画素２０１の出力ノードは、垂直信号線２０２に接続されている。垂直信号線２０２は、定電流源（不図示）および水平転送部１０４に接続されている。

画素２０１は、光電変換素子３１１、電荷転送スイッチ３１２、フローティングディフュージョンＦＤ、リセットスイッチ３１３、信号増幅スイッチ３１４、行選択スイッチ３１５を含む。光電変換素子３１１は、光電変換素子３１１に入射した光量に応じた電荷を生成する、例えば、フォトダイオードＰＤなどの素子でありうる。

電荷転送スイッチ３１２は、光電変換素子３１１とフローティングディフュージョンＦＤとの間に配される。電荷転送スイッチ３１２は、光電変換素子３１１に蓄積された電荷を読み出すための転送用トランジスタでありうる。電荷転送スイッチ３１２は、制御信号ＰＴＸによって、導通（オン）状態および非導通（オフ）状態の制御が行われる。

リセットスイッチ３１３は、電源電圧ＶＤＤとフローティングディフュージョンＦＤとの間に配される。リセットスイッチ３１３は、フローティングディフュージョンＦＤに電源電圧ＶＤＤを供給し、回路をリセットするためのリセット用トランジスタでありうる。リセットスイッチ３１３は、制御信号ＰＲＥＳによって、導通（オン）状態および非導通（オフ）状態の制御が行われる。

信号増幅スイッチ３１４は、フローティングディフュージョンＦＤに蓄積された電荷を電圧に変換して増幅し、電圧信号として垂直信号線２０２に出力するソースフォロア用トランジスタでありうる。信号増幅スイッチ３１４の制御端子は、フローティングディフュージョンＦＤに接続される。信号増幅スイッチ３１４の２つの主端子は、それぞれ電源電圧ＶＤＤおよび行選択スイッチ３１５に接続される。

行選択スイッチ３１５は、信号増幅スイッチ３１４の出力と垂直信号線２０２との間に配される。行選択スイッチ３１５は、画素信号を出力する行を選択するためのトランジスタでありうる。行選択スイッチ３１５は、制御信号ＰＳＥＬによって、導通（オン）状態および非導通（オフ）状態の制御が行われる。

それぞれの画素２０１において、例えば、ノイズ信号（Ｎ信号）が読み出された後に、シグナル信号（Ｓ信号）が読み出される。フローティングディフュージョンＦＤのリセットを解除した後のフローティングディフュージョンＦＤの電荷が、Ｎ信号として信号増幅スイッチ３１４を介して読み出される。次いで、電荷転送スイッチ３１２を介して光電変換素子３１１の電荷がフローティングディフュージョンＦＤに転送され、光電変換素子３１１からフローティングディフュージョンに転送された電荷が、Ｓ信号として信号増幅スイッチ３１４を介して読み出される。画素２０１から出力されるＳ信号、Ｎ信号に対して、ＡＦＥ１０５において相関２重サンプリング処理を実施することによって、フローティングディフュージョンＦＤのリセットノイズが除去される。

駆動制御部１０２は、図示しない外部制御装置からの制御に従い、光電変換装置１００の制御を行う。駆動制御部１０２は、外部制御装置とのシリアル通信に従い内部ステートマシンの制御を行い、停止状態から撮像状態へと遷移する。駆動制御部１０２は、撮像状態に入ると、例えば駆動制御部１０２内に配される水平カウンタ、垂直カウンタの値に従い、画素アレイ１０１に対して制御信号ＰＴＸ、ＰＲＥＳ、ＰＳＥＬを生成し、画素２０１の露光制御と読出動作との制御を実施する。制御信号ＰＴＸ、ＰＲＥＳ、ＰＳＥＬは、画素アレイ１０１の各行に対して生成され、画素２０１に対するリセット行走査と読出行走査とを並行して制御することによって、スリットローリング動作が行われてもよい。

また、駆動制御部１０２は、水平転送部１０４に対する水平転送制御信号、読出制御信号、ＡＦＥ１０５、第２クロック生成部１０６に対する撮像制御信号を、水平カウンタや垂直カウンタ、ステートマシンに従い生成する。水平転送制御信号は、画素アレイ１０１の最上位行の撮像が完了し、読出準備ができるとアサートされ、最終行の読出動作が完了するとデアサートされる。水平転送制御信号は、画素アレイ１０１のそれぞれの画素２０１からアナログ信号を出力させる期間を示す信号といえる。読出制御信号は、垂直信号線２０２を介したＮ信号およびＳ信号の画素２０１からの出力を制御する信号である。撮像制御信号は、画素アレイ１０１で撮像を行う撮像期間を示す信号であり、駆動制御部１０２のステートマシンが撮像状態にある場合にアサートされる。撮像制御信号は、ＡＦＥ１０５および第２クロック生成部１０６の動作を制御する信号である。

駆動制御部１０２の水平カウンタおよび垂直カウンタの制御は、例えば、光電変換装置１００の外部から入力される同期信号に従う外部同期方式でもよいし、水平カウンタ、垂直カウンタが内部生成した同期信号に従って動作する内部同期方式でもよい。光電変換装置１００の内視鏡などの用途に向けた超小型化を考慮した場合、内部同期方式の方が入力端子数を削減できる。また、本実施形態ではスリットローリング動作で画素駆動を実施する方式としているが、画素構造がグローバルシャッタに対応している場合、全画素同時にシャッタ走査を実施する構成にしてもよい。

水平転送部１０４は、駆動制御部１０２から転送される水平転送制御信号に応じて、第２クロック生成部１０６から供給される第２クロック信号に同期して、画素アレイ１０１から出力される画素２０１のアナログ信号をＡＦＥ１０５に出力する機能を備える。また、１水平期間を示す水平同期信号を生成し、ＡＦＥ１０５へ出力する機能を備える。

図３は、水平転送部１０４の構成例を示すブロック図である。水平転送部１０４は、エッジ検出回路１０４１、水平転送制御部１０４２、２セットの垂直信号線選択部１０４３、出力制御部１０４４を含む。

エッジ検出回路１０４１は、駆動制御部１０２が画素アレイ１０１のそれぞれの画素２０１からアナログ信号を出力させるとともに水平転送部１０４に出力する水平転送制御信号のエッジを検出する。エッジ検出回路１０４１は、水平転送制御信号のエッジを検出すると、１クロック幅のパルスを水平転送制御部１０４２に出力する。

水平転送制御部１０４２は、１クロックごとにパルスを転送するシフトレジスタを備える。シフトレジスタは、複数のレジスタＦＦが直列接続され、複数のレジスタＦＦのうち最終段のレジスタの出力が複数のレジスタＦＦのうち初段のレジスタの入力に接続されるリング形式の回路構成を有しうる。エッジ検出回路１０４１の出力パルスとシフトレジスタの最終段のレジスタの信号との論理和信号が、シフトレジスタの初段のレジスタに入力される。

水平転送制御部１０４２のシフトレジスタは、画素アレイ１０１の１つの行に対応する信号を転送する１つの水平転送期間において、初段のレジスタから最終段のレジスタまでパルスが１周する構成をとる。例えば、図４に示されるように、１つの水平転送期間に、水平同期信号を出力する期間や水平ブランキング期間など水平同期期間Ｈｂｌｋが２期間、また、１期間に１つの画素２０１から信号が出力され、ｍ個の画素２０１から信号を出力する場合を考える。水平同期期間Ｈｂｌｋは、画素２０１からの信号が出力されない期間である。この場合、水平転送制御部１０４２のシフトレジスタは、ｍ期間＋水平同期期間Ｈｂｌｋ（本実施形態において２期間）で１周するシフトレジスタによって構成できる。つまり、水平転送制御部１０４２のシフトレジスタの複数のレジスタＦＦの数が、複数の画素２０１のうち１つの水平転送期間において信号が転送される画素２０１の数と、水平同期期間と、によって規定される、といえる。水平転送制御部１０４２は、シフトレジスタのパルス位置に応じて、垂直信号線選択部１０４３の読出動作を制御するよう、垂直信号線選択部１０４３のスイッチＳＷＴに接続される。

垂直信号線選択部１０４３は、垂直信号線２０２を介して入力する画素２０１のＳ信号およびＮ信号を保持するメモリ機能を備える。例えば、スイッチＳＷＴとスイッチＳＷＳ、ＳＷＮとの間の配線容量が、メモリとして機能しうる。垂直信号線選択部１０４３は、水平転送制御部１０４２から入力される制御信号に応じて、１つの水平転送期間に画素アレイ１０１の各列のＳ信号およびＮ信号をＡＦＥ１０５に出力する機能を備える。

垂直信号線選択部１０４３は、例えば、２つの水平転送期間を用いて画素アレイ１０１の１つの行に配された画素２０１から出力されたアナログ信号をＡＦＥ１０５へ転送する。図５は、水平転送におけるタイミングチャートを示す。まず、第１水平転送期間において、駆動制御部１０２から入力されるＮ信号の読出制御信号Ｐ＿ＴＮ１とＳ信号の読出制御信号Ｐ＿ＴＳ１に従い、画素２０１から１行目のＮ信号とＳ信号とが垂直信号線２０２に順番に出力される。垂直信号線選択部１０４３は、Ｎ信号およびＳ信号を保持する。ここでは、垂直信号線選択部１０４３のメモリＮ、メモリＳにそれぞれＮ信号、Ｓ信号が保持されると示す。次に、第２水平転送期間において、保持したＮ信号とＳ信号とが、水平転送制御部１０４２のシフトレジスタから出力される制御信号に従い、順番にＡＦＥ１０５へ出力される。水平転送制御部１０４２のシフトレジスタは、１つの水平転送期間にパルスが１周するため、１つの水平転送期間で１行分の画素２０１から出力された信号がＡＦＥ１０５へ出力される。水平転送期間内において画素信号を出力しない水平同期期間Ｈｂｌｋは、垂直信号線選択部１０４３は、垂直信号線２０２ではなく所定の固定電位を選択し、固定電位がＡＦＥ１０５に出力される。また、水平転送制御部１０４２の初段のレジスタの出力は、水平同期信号ＨＳとしてＡＦＥ１０５に出力される。

このように、２つの水平転送期間を用いて画素アレイ１０１に配された１行分の画素２０１の信号の出力とＡＦＥ１０５への水平転送が行われる。それぞれの水平転送期間において、画素２０１から出力されたアナログ信号をＡＦＥ１０５に転送するため、水平転送部１０４は、少なくとも２セットの垂直信号線選択部１０４３を備えうる。２組の垂直信号線選択部１０４３は、出力制御部１０４４によって水平転送期間ごとに交互に、画素２０１からの信号の読出しと、水平転送と、を実施するように制御される。図５には、１行目、および、２行目の水平転送動作が示されている。

水平転送部１０４は、上述の動作を画素アレイ１０１の全ての領域の読出走査が完了し、駆動制御部１０２から入力される水平転送制御信号がデアサートされるまで繰り返す。これによって、１フレームの画像用の信号が、画素アレイ１０１からＡＦＥ１０５へ転送される。水平転送部１０４は、水平転送制御信号がアサートされ、次のフレームの転送を開始するまでの間、リセットされうる。

ＡＦＥ１０５は、水平転送部１０４から出力されるアナログ信号のＳ信号およびＮ信号に対して、ゲイン調整処理や相関２重サンプリング処理、アナログ信号をデジタル信号に変換するＡＤ変換処理を実施する。図６に、本実施形態におけるＡＦＥ１０５の構成例が示されている。ＡＦＥ１０５は、ＡＭＰ部１０５１、ＡＤ変換部１０５２、水平同期信号遅延回路１０５３を含む。

ＡＭＰ部１０５１は、水平転送部１０４から転送されるＳ信号およびＮ信号に対し、相関２重サンプリング処理およびゲイン調整処理を実施する。ゲイン調整処理は、図示しないレジスタからの設定値ごとに調整可能なプログラマブルゲインアンプ（ＰＧＡ）を用いて実施されてもよい。ＡＭＰ部１０５１は、駆動制御部１０２から転送される画素アレイ１０１で撮像を行う撮像期間を示す撮像制御信号を受信すると、第２クロック生成部１０６から供給される第２クロック信号に同期して入力する水平転送部１０４のからのアナログ信号の処理結果をＡＤ変換部１０５２に出力する。

ＡＤ変換部１０５２は、ＡＭＰ部１０５１から転送されるアナログ信号をデジタル信号に変換するＡＤ変換を行う。本実施形態において、ＡＤ変換部１０５２が、逐次比較型のＡＤ変換部であるとして、構成例と動作例とを示す。図７に示されるように、ＡＤ変換部１０５２は、ＡＤ変換制御部１０５２１、サンプルホールド部１０５２２、逐次比較レジスタ１０５２４、ＤＡＣ１０５２５、比較器１０５２３を含む。ＡＤ変換制御部１０５２１は、ＡＤ変換部１０５２におけるＡＤ変換動作を制御する。サンプルホールド部１０５２２は、ＡＭＰ部１０５１から転送されたアナログ信号の電圧を保持する。ＤＡＣ１０５２５は、逐次比較レジスタ１０５２４の出力値と基準電圧とに基づいてＤＡ変換を行う。比較器１０５２３は、ＤＡＣ１０５２５の出力電圧とサンプルホールド部１０５２２の電圧とを比較する。

図８は、ＡＤ変換部１０５２の動作例を示すタイミング図である。ＡＤ変換部１０５２は、駆動制御部１０２から転送される撮像制御信号に基づいて、アナログ信号をデジタル信号に変換する動作を開始する。より具体的には、ＡＤ変換制御部１０５２１は、撮像制御信号を受信すると、第２クロック生成部１０６から供給される第３クロック信号に同期して、サンプルホールド部１０５２２、比較器１０５２３、逐次比較レジスタ１０５２４に対する制御信号を生成する。これによって、ＡＤ変換処理が開始される。以下、１つの画素２０１から出力されたアナログ信号をＡＤ変換する動作を説明する。

サンプルホールド部１０５２２は、ＡＭＰ部１０５１から入力されるアナログ信号Ｖ＿ＩＮの安定期に電圧をＡＤ変換制御部１０５２１のサンプリング信号に従い取り込む。上述したように、水平転送部１０４（およびＡＭＰ部１０５１）は、第２クロック生成部１０６から供給される第２クロック信号に同期してアナログ信号を出力する。ここで、水平転送部１０４におけるアナログ信号の出力をトリガしたクロック信号のエッジから、当該アナログ信号をＡＭＰ部１０５１が処理した後に出力したアナログ信号Ｖ＿ＩＮが安定するまでの時間を時間Ｔ＿ＳＴＢＬとする。この場合、サンプルホールド部１０５２２は、第２クロック信号の立ち上がりから時間Ｔ＿ＳＴＢＬ以上の期間を経過した後にアナログ信号Ｖ＿ＩＮを取り込む必要がある。つまり、ＡＤ変換部１０５２は、第２クロック生成部１０６から供給される第２クロック信号に同期して水平転送部１０４から出力されたアナログ信号を、当該アナログ信号の出力をトリガしたクロック信号のエッジから所定の時間を経過した後にサンプリングする必要がある。このため、ＡＤ変換制御部１０５２１は、第２クロックの立ち上がりから時間Ｔ＿ＳＴＢＬ以上経過したタイミングでサンプリング信号をアサートする。サンプリング信号のアサートタイミングは、例えば、上述の外部制御装置から設定できる構成としてもよい。アナログ信号Ｖ＿ＩＮのサンプリングが完了すると、サンプルホールド部１０５２２は、電圧Ｖ＿ＳＭＰＬを比較器１０５２３に出力する。

逐次比較レジスタ１０５２４は、ＡＤ変換制御部１０５２１から供給されるＳＡＲ制御信号に従い、ＤＡＣ１０５２５が比較器１０５２３に出力する電圧を制御する機能、および、ＡＤ変換結果を出力する機能を備える。逐次比較レジスタ１０５２４は、ＡＤ変換部１０５２の出力精度以上の制御Ｂｉｔ数を備えうる。ここでは、ＡＤ変換部１０５２の出力Ｂｉｔ数を１０ｂｉｔとし、逐次比較レジスタ１０５２４のＢｉｔ数も１０ｂｉｔであるとして説明を行う。

逐次比較レジスタ１０５２４は、時刻Ｔ＿ＳＡＲ１にて、それぞれの画素２０１から出力されるアナログ信号のＡＤ変換の初期値として、ＭＳＢに１、それ以外を０、即ち最大出力値の中間値をＤＡＣ１０５２５に出力する。ＤＡＣ１０５２５は、逐次比較レジスタ１０５２４の出力値に従い、中間値の電圧Ｖ＿ＤＡＣ１を比較器１０５２３に出力する。比較器１０５２３は、時刻Ｔ＿ＣＯＭＰ１において、ＡＤ変換制御部１０５２１の出力する比較器制御信号に従い、サンプルホールド部１０５２２が出力する電圧Ｖ＿ＳＭＰＬと、ＤＡＣ１０５２５が出力する電圧Ｖ＿ＤＡＣ１と、の比較を行う。比較の結果、電圧Ｖ＿ＳＭＰＬが電圧Ｖ＿ＤＡＣ１よりも大きい場合、比較器１０５２３は１を出力し、逐次比較レジスタ１０５２４は、ＭＳＢを１と確定する。電圧Ｖ＿ＳＭＰＬが電圧Ｖ＿ＤＡＣ１よりも小さい場合、比較器１０５２３は０を出力し、逐次比較レジスタ１０５２４はＭＳＢを０と確定する。

次のサイクルである時刻Ｔ＿ＳＡＲ２では、逐次比較レジスタ１０５２４は、ＭＳＢを上述の確定した値、ＭＳＢより１ｂｉｔ下位のＢｉｔの値を１、それ以外のＢｉｔの値を０として、ＤＡＣ１０５２５に電圧Ｖ＿ＤＡＣ２を生成させる。比較器１０５２３は、サンプリング電圧Ｖ＿ＳＭＰＬと電圧Ｖ＿ＤＡＣ２との比較を行う。

上述の動作をＡＤ変換のＢｉｔ精度（ＬＳＢ）まで繰り返すことによって、各Ｂｉｔの値を確定させ、ＡＤ変換が完了する。ＡＤ変換部１０５２から出力されるデジタル信号（デジタルデータ）は、第３クロック信号に同期したシリアルデータであってもよいし、第２クロック信号に同期したパラレルデータであってもよい。ここでは、ＡＤ変換部１０５２から出力されるデジタル信号は、第３クロック信号に同期したシリアルデータであるとして説明する。この場合、比較器１０５２３が出力した比較結果が、逐次比較レジスタ１０５２４から出力される。また、出力されるデジタル信号に同期したクロック信号（本実施形態において第３クロック信号）が、ＡＦＥ１０５からＤＳＰ１０７に出力される。また、ＡＦＥ１０５の水平同期信号遅延回路１０５３は、水平転送部１０４から転送される水平同期信号をＡＦＥ１０５の内部遅延だけ遅延させ、ＤＳＰ１０７へ供給する。

本実施形態では、１つのＡＤ変換部１０５２にてＡＤ変換を実施する例を示した。しかしながら、これに限られることはない。ＡＤ変換の精度を高めるために、例えば、ＡＤ変換を上位Ｂｉｔと下位Ｂｉｔとで分割し、下位ＢｉｔのＡＤ変換時には入力電圧のゲインを高くする増幅器を設けて下位ＢｉｔのＡＤ変換精度を高めてもよい。また、複数の基準電圧を設定し、ＡＭＰ部１０５１の出力信号を並列の比較器で並列比較するフラッシュ型ＡＤ変換や、パイプライン型ＡＤ変換、ΔΣ型ＡＤ変換など、種々の方式のＡＤ変換を用いることができる。光電変換装置１００の小型化のために、ＡＤ変換部１０５２として回路規模の小さい方式を適宜、選択すればよい。また、画素２０１からの信号が出力されない水平同期期間Ｈｂｌｋの期間は、上述のように所定の固定電位に応じたデジタル信号が出力されてもよいし、例えば、適当な付加情報を出力する期間としてもよい。

ＤＳＰ１０７は、ＡＦＥ１０５のＡＤ変換部１０５２から出力されたデジタル信号に対して、デジタルゲイン処理やシェーディング補正処理などの各種のデジタル処理を実施する。ＤＳＰ１０７に、第２クロック生成部１０６からＡＤ変換部１０５２を含むＡＦＥ１０５を介して第３クロック信号が供給され、第３クロック信号に同期してデジタル信号に対するデジタル処理が行われる。ＤＳＰ１０７は、処理を実施したデジタル信号を、出力部１０８へ出力する。

出力部１０８は、デジタル信号を光電変換装置１００の外部に出力するためのインタフェースであり、例えば、ＬＶＤＳなどの差動出力を用いることができる。出力部１０８として必要とするピン数が少ないクロック埋め込み方式のプロトコルを用いることによって、光電変換装置１００の回路規模を抑制できるが、これに限るものではない。例えば、ＭＩＰＩやＨＤＭＩ（登録商標）などの通信規格が、出力部１０８に用いてられてもよい。本実施形態において、水平転送期間は、毎行同一サイクルであり、図４に示されるように、２期間分の水平同期期間の信号が出力された後に、ｍ画素分のデジタル信号が出力される。

次に、第１クロック生成部１０３、第２クロック生成部１０６、および、第１クロック生成部１０３からクロック信号が分配されるクロックツリー、第２クロック生成部１０６からクロック信号が分配されるクロックツリーについて説明する。

第１クロック生成部１０３は、駆動制御部１０２の動作制御を行う第１クロック信号を生成する。駆動制御部１０２が水平転送部１０４に転送する水平転送制御信号および読出制御信号の分解能は、駆動制御部１０２が画素アレイ１０１を駆動する際の駆動パルスの分解能よりも低い。同様に、駆動制御部１０２が第２クロック生成部１０６およびＡＦＥ１０５に転送する撮像制御信号の分解能は、駆動制御部１０２が画素アレイ１０１を駆動する駆動バルスの分解能よりも低い。したがって、駆動制御部１０２の動作周波数は、画素アレイ１０１を駆動する駆動パルスの分解能によって第１クロック信号の周波数が定まる。本実施形態において、第１クロック生成部１０３が、駆動制御部１０２が画素アレイ１０１に配されたそれぞれの画素２０１を駆動するために駆動制御部１０２に供給する第１クロック信号の周波数を５ＭＨｚとする。

第２クロック生成部１０６は、水平転送部１０４およびＡＦＥ１０５の動作制御を行う第２クロック信号および第３クロック信号を生成する。より具体的には、上述のように、第２クロック生成部１０６は、第２クロック信号を生成し、水平転送部１０４およびＡＦＥ１０５に供給する。また、第２クロック生成部１０６は、第３クロック信号を生成し、ＡＦＥ１０５に供給する。図８に示されるように、第３クロック信号に同期して動作するＡＤ変換部１０５２は、第２クロック信号に同期して動作するＡＭＰ部１０５１よりも高速で動作する必要がある。つまり、第２クロック生成部１０６からＡＤ変換部１０５２に供給される第３クロック信号の周波数が、第２クロック生成部１０６から水平転送部１０４およびＡＭＰ部１０５１に供給される第２クロック信号の周波数よりも高くなる。例えば、第２クロック信号の周波数は１０ＭＨｚであり、第３クロック信号の周波数は１２０ＭＨｚであってもよい。

第２クロック生成部１０６は、このように、第２クロック生成部１０６における基準クロック信号に基づいて、水平転送部１０４とＡＤ変換部１０５２とに互いに異なる周波数のクロック信号を供給する。例えば、第２クロック生成部は、１２０ＭＨｚの基準クロック信号を第３クロック信号としてＡＤ変換部１０５２に供給し、基準クロック信号を１２分周したクロック信号を第２クロック信号として水平転送部１０４およびＡＭＰ部１０５１に供給してもよい。また、例えば、１０ＭＨｚの基準クロック信号を第２クロック信号として水平転送部１０４およびＡＭＰ部１０５１に供給し、基準クロック信号を１２逓倍したクロック信号を第３クロックとしてＡＤ変換部１０５２に供給してもよい。また、第２クロック生成部１０６における基準クロック信号が、第２クロック信号および第３クロック信号よりも高い周波数を有し、それぞれ所望の周波数に分周してもよい。

第１クロック生成部１０３および第２クロック生成部１０６における基準クロック信号は、外部から入力される構成であってもよい。また、例えば、第１クロック生成部１０３および第２クロック生成部１０６が、それぞれ第１～第３クロック信号を供給するための基準クロック信号を生成するための発振器を備えていてもよい。

本実施形態において、上述のように、第３クロック信号の周波数が、第１クロック信号および第２クロック信号の周波数よりも高い。つまり、第２クロック生成部１０６がＡＤ変換部１０５２に供給する第３クロック信号の周波数が、第１クロック生成部１０３が駆動制御部１０２に供給するクロック信号の周波数よりも高い。さらに、第２クロック信号の周波数が、第１クロック信号の周波数よりも高い。つまり、第２クロック生成部１０６が水平転送部１０４およびＡＭＰ部１０５１に供給する第２クロック信号の周波数が、第１クロック生成部１０３が駆動制御部１０２に供給するクロック信号の周波数よりも高い。しかしながら、これに限られることはない。例えば、第１クロック信号の周波数が、第２クロック信号の周波数または第３クロック信号の周波数と同じであってもよい。

ＡＤ変換部１０５２は、上述のように、ＡＭＰ部１０５１が出力するアナログ信号に対して、サンプルホールド部１０５２２でサンプリングするタイミングを合わせる必要がある。このため、ＡＤ変換部１０５２と第２クロック生成部１０６とは、駆動制御部１０２から転送される撮像制御信号に応じて動作を開始する。さらに、第２クロック信号、第３クロック信号、サンプリング信号、比較器制御信号、ＳＡＲ制御信号の位相関係が、図８に示される関係に揃うように動作する。

このように、水平転送部１０４およびＡＦＥ１０５（ＡＭＰ部１０５１およびＡＤ変換部１０５２）は、第１クロック生成部１０３から直接、または、駆動制御部１０２を介して第１クロック信号の供給を受けずに動作する。つまり、本実施形態において、第１クロック生成部１０３からクロック信号が分配されるクロックツリーと、第２クロック生成部１０６からクロック信号が分配されるクロックツリーと、が互いに別のクロックツリーを構成している。

図９には、光電変換装置１００のブロックレイアウトと供給されるクロック信号とが示されている。本実施形態において、画素アレイ１０１の駆動は、第１クロック生成部１０３から供給される第１クロック信号によって制御され、水平転送部１０４およびＡＦＥ１０５の駆動は、第２クロック生成部１０６から供給される第２クロック信号および第３クロック信号によって制御される。また、水平転送部１０４およびＡＦＥ１０５の動作の開始は、分解能が低い、駆動制御部１０２から転送される水平転送制御信号、読出制御信号、撮像制御信号によって制御される。したがって、第１クロック生成部１０３からクロック信号が分配されるクロックツリーと、第２クロック生成部１０６からクロック信号が分配されるクロックツリーと、の間にタイミング制御用のクロックバッファを多く配置する必要がない。また、図９に示されるように、第２クロック生成部１０６からクロック信号が供給されるクロックツリーで動作する水平転送部１０４およびＡＦＥ１０５は、比較的近接して配することが可能なため、クロックバッファの数を抑制することができる。結果として、クロック制御に起因する光電変換装置１００の回路規模および消費電力の増大を抑制し、光電変換装置１００の小型化を実現することができる。

次いで、図１０、図１１を用いて、光電変換装置１００のさらなる小型化のために、画素アレイ１０１において、隣接する２つ以上の画素（光電変換素子３１１）がフローティングディフュージョンＦＤを共有する場合について説明する。図１０には、隣接する２つ以上の画素（光電変換素子３１１）がフローティングディフュージョンＦＤを共有する画素群９０１の構成例が、図１１には、画素群９０１を備える画素アレイ１０１に対応する水平転送部１００４の構成例が、それぞれ示されている。

本実施形態において、画素アレイ１０１は、ｎ行ｍ列のマトリクス状に配された画素（光電変換素子３１１）を備える。このとき、図１０に示されるように、垂直信号線２０２に沿って並ぶＫ個および行方向に沿って並ぶＬ個の光電変換素子３１１で１つのフローティングディフュージョンＦＤを共有する画素群９０１を構成する。換言すると、Ｋ×Ｌ個の光電変換素子３１１の出力ノードが、１つの垂直信号線２０２に接続される構成である。ここでは、図１０に示されるように、Ｋ＝４、Ｌ＝２とし、計８個の光電変換素子３１１ａ～３１１ｈが、１つのフローティングディフュージョンＦＤを共有し、１つの垂直信号線２０２に接続されているとして説明する。

上述の実施形態において、画素アレイ１０１の１つの行に配された画素２０１から１つの水平転送期間でアナログ信号を出力させることができる。一方、図１０に示されるように、画素アレイ１０１が、行方向に２つの光電変換素子３１１でフローティングディフュージョンＦＤを共有する構成を有する場合、奇数列に配された画素（光電変換素子３１１）と偶数列に配された画素（光電変換素子３１１）との信号は、異なる水平転送期間で出力させる必要がある。

このため、図１０に示される画素群９０１を有する画素アレイ１０１に対応する水平転送部１００４は、図１１に示されるように、ｍ／Ｌ本の垂直信号線２０２と接続される構成を備える。１つの水平転送期間は、上述と同様に、水平同期期間Ｈｂｌｋと画素から信号を出力する期間となる。したがって、水平転送部１００４の水平転送制御部１０４２のシフトレジスタは、ｍ／Ｌ期間＋水平同期期間Ｈｂｌｋ（例えば、上述と同様に２期間）において、初段のレジスタから最終段のレジスタまでパルスが１周する構成になる。この場合、シフトレジスタの複数のレジスタＦＦの数は、ｍ／Ｌ＋２個でありうる。このように、水平転送制御部１０４２のシフトレジスタの複数のレジスタＦＦの数が、複数の画素２０１のうち１つの水平転送期間において信号が転送される画素２０１の数と、水平同期期間と、フローティングディフュージョンＦＤを共有する光電変換素子３１１ａ～３１１ｈのうち行方向に並ぶ光電変換素子３１１の数と、によって規定される、といえる。

駆動制御部１０２は、１水平転送期間ごとに画素群９０１内の１つの光電変換素子３１１から信号を読み出す。駆動制御部１０２は、８水平転送期間をかけて、例えば、光電変換素子３１１ａ、３１１ｂ、…、３１１ｈの順番に信号を読み出すよう画素群９０１と水平転送部１００４への転送制御信号を制御する。光電変換素子３１１ａ、３１１ｃ、３１１ｅ、３１１ｇから信号を出力させる際は、Ｎ信号読出制御信号１、Ｓ信号読出制御信号１を接続状態にして垂直信号線選択部１０４３に信号を転送し、次の水平転送期間において信号をＡＦＥ１０５へ出力する。また、光電変換素子３１１ｂ、３１１ｄ、３１１ｆ、３１１ｈから信号を出力させる際は、Ｎ信号読出制御信号２、Ｓ信号読出制御信号２を接続状態にして垂直信号線選択部１０４３に信号を転送し、次の水平転送期間において信号をＡＦＥ１０５へ出力する。

このように、行方向に並ぶ２つ以上の複数の画素（光電変換素子３１１）でフローティングディフュージョンＦＤを共有する場合、シフトレジスタのレジスタＦＦの構成段数を、ｍ／Ｌ期間＋水平同期間Ｈｂｌｋでバルスが１周するよう構成する。これによって、上述の水平転送部１０４と同様に動作する水平転送部１００４が構成できる。図１０、図１１に示される構成を用いることによって、画素アレイ１０１の回路規模を縮小し、光電変換装置１００の更なる小型化が実現できる。

図１に示される構成では、第１クロック生成部１０３と第２クロック生成部１０６とは、それぞれ第１クロック信号～第３クロック信号を別々に生成する例を示した。しかしながら、クロック信号の生成は、図１に示される構成に限られるわけではない。光電変換装置１００が、発振器１０９を含み、第１クロック生成部１０３および第２クロック生成部１０６が、発振器１０９の出力に基づいてそれぞれクロック信号を生成してもよい。

図１２（ａ）は、発振器１０９を含む光電変換装置１００の構成例、図１２（ｂ）は、光電変換装置１００のブロックレイアウトと供給されるクロック信号とを示す。図１２（ａ）に示されるように、第１クロック生成部１０３と第２クロック生成部１０６とは発振器１０９が出力するクロック信号を受け、第１クロック生成部１０３は第１クロック信号を、第２クロック生成部１０６は第２クロック信号および第３クロック信号を生成する。第１クロック信号が分配されるクロックツリーは、第２クロック信号および第３クロック信号が分配されるクロックツリーとは異なるクロックツリーになるため、発振器１０９から供給されるクロック信号の位相は、第１クロック生成部１０３と第２クロック生成部１０６とで揃う必要はない。発振器１０９の周波数は、例えば、図示しない外部電源から供給される電圧による調整ができる構成であってもよい。また、発振器１０９の周波数は、上述の外部制御装置からの通信によって調整ができる構成であってもよい。

ここで、発振器１０９は、１２０ＭＨｚのクロック信号を生成するとし説明する。この場合、第１クロック生成部１０３は、発振器１０９から供給される１２０ＭＨｚのクロック信号を１２分周し、１０ＭＨｚのクロック信号を第１クロック信号として出力してもよい。第２クロック生成部１０６は、１２０ＭＨｚのクロック信号を１２分周し、１０ＭＨｚのクロック信号を第２クロック信号として出力してもよい。また、第２クロック生成部１０６は、発振器１０９から供給される１２０ＭＨｚのクロック信号を、そのまま１２０ＭＨｚの第３クロック信号として出力してもよい。

図１２（ａ）、１２（ｂ）に示されるように、発振器１０９が光電変換装置１００に配される場合、１つの発振器１０９から出力されるクロック信号から光電変換装置１００内の各構成を制御するための第１クロック信号、第２クロック信号および第３クロック信号が生成されるため、クロック偏差によるずれが発生し難い。また、図１２（ａ）、１２（ｂ）に示される構成においても、第１クロック生成部１０３からクロック信号が分配されるクロックツリーと、第２クロック生成部１０６からクロック信号が分配されるクロックツリーと、の間にタイミング制御用のクロックバッファを多く配置する必要がない。また、図９に示されるように、第２クロック生成部１０６からクロック信号が供給されるクロックツリーで動作する水平転送部１０４およびＡＦＥ１０５は、比較的近接して配することが可能なため、クロックバッファの数を抑制することができる。結果として、クロック制御に起因する光電変換装置１００の回路規模および消費電力の増大を抑制し、光電変換装置１００の小型化を実現することができる。

次いで、上述の光電変換装置１００の応用例として、光電変換装置１００を備えるカメラモジュール、および、光電変換装置１００を備えるカメラモジュールを用いた内視鏡、および、内視鏡システムについて説明する。図１３は、上述の光電変換装置１００を備えるカメラモジュール１３１０を用いた内視鏡１３２０を含む内視鏡システム１３００の構成例を示すブロック図である。内視鏡システム１３００は、光電変換装置１００を備えるカメラモジュール１３１０と、カメラモジュール１３１０から出力される信号を伝送するケーブル１３２１と、を備える内視鏡１３２０を含む。また、内視鏡システム１３００は、ケーブル１３２１に接続され、カメラモジュール１３１０から出力される信号を処理する信号処理部１３３１を備える制御装置１３３０を含む。内視鏡システム１３００は、さらに、カメラモジュール１３１０から出力された信号に応じた画像を表示するための表示装置１３４０、カメラモジュール１３１０で撮像を行う際の光を供給する光源装置１３５０を含みうる。

内視鏡システム１３００において、カメラモジュール１３１０およびケーブル１３２１を含む内視鏡１３２０のうち少なくとも一部は、体腔内に挿入され観察対象の観察に用いられる。カメラモジュール１３１０は、内視鏡１３２０の体腔内に挿入される端部１３２４に配される。カメラモジュール１３１０は、上述の光電変換装置１００と、光電変換装置１００に光を入射させる光学系１３１１を含む。光学系１３１１は、１または複数のレンズを含み構成される。

また、カメラモジュール１３１０が配される内視鏡１３２０の端部１３２４には、光源装置１３５０から出射された光を観察対象に照射するための照明用光学系１３５２が配されている。照明用光学系１３５２は、１または複数のレンズを含み構成される。光源装置１３５０から出射された光は、可撓性を有する光ファイバなどの光路１３５１を介して照明用光学系１３５２に供給され、観察対象を照明する。

内視鏡１３２０のケーブル１３２１は、可撓性を有しうる。ケーブル１３２１は、ユーザが内視鏡１３２０の操作部１３２２を操作することによって、任意の方向および角度に変形可能になっている。これによって、カメラモジュール１３１０を観察対象に応じた所望の方向に向けることが可能になる。ケーブル１３２１には、信号伝送線１３２３が配され、カメラモジュール１３１０から出力される信号を制御装置１３３０の信号処理部１３３１に伝送する。上述の光路１３５１も、ケーブル１３２１を通過しうる。

また、内視鏡１３２０の端部１３２４およびケーブル１３２１には、観察対象の生体組織を採取するための鉗子やワイヤ、注射針などを挿入するための挿入孔、同様に生体組織を採取するための電気メスを格納する格納孔などが配されうる。また、内視鏡１３２０の端部１３２４およびケーブル１３２１には、観察対象部位に対して送気や送水、あるいは液体の吸引を行うための流体通路が配されうる。

制御装置１３３０は、内視鏡システム１３００の各構成要素を制御するための制御部１３３５を含む。制御部１３３５は、ソフトウェア（プログラム）を実行して処理を行うプロセッサ（例えば、ＣＰＵやＭＰＵ、ＡＳＩＣなど）を含む電子回路でありうる。プログラムは、例えば、制御装置１３３０のメモリ１３３２に記憶されており、ユーザが制御装置１３３０のユーザインタフェース１３３３を操作することによって、制御部１３３５に読み出されて実行されうる。プログラムは、ネットワーク、または、外付けメモリなど各種の記憶媒体を介して制御部１３３５に供給されてもよい。ユーザインタフェース１３３３は、例えば、内視鏡システム１３００に付属するパソコンなどであってもよいし、タッチパネルなどであってもよい。また、表示装置１３４０が、ユーザインタフェース１３３３の一部として機能してもよい。

制御部１３３５は、ユーザの操作に従って、光電変換装置１００における露光条件などの撮像条件の設定データを光電変換装置１００に信号伝送線１３２３を介して転送する。また、制御部１３３５は、光電変換装置１００によって得られた画像用の信号を処理することによって、例えば、表示装置１３４０に画像として表示可能なデータに変換する、信号処理部１３３１として機能しうる。図１３に示される構成において、制御部１３３５の一部において、カメラモジュール１３１０から出力される信号を処理する構成を示しているが、制御部１３３５と信号処理部１３３１とは、それぞれ独立して配されていてもよい。信号処理部１３３１で処理された画像表示用のデータは、制御装置１３３０のメモリ１３３２に保存されてもよい。

表示装置１３４０は、例えば、液晶ディスプレイでありうる。制御装置１３３０と表示装置１３４０とは、有線で接続されていてもよいし、無線で接続されていてもよい。表示装置１３４０は、光電変換装置１００で得られた信号に応じた観察対象の画像を表示するために使用されうる。また、表示装置１３４０は、内視鏡システム１３００を用いて被検者の観察を行う際に、例えば、光電変換装置１００の撮像条件など、内視鏡システム１３００に含まれるそれぞれの構成要素の設定情報などを表示してもよい。

光源装置１３５０は、例えば、白色光を出射する光源であってもよい。また、光源装置１３５０は、白色以外の赤色や青色を出射する光源であってもよい。光電変換装置１００の光電変換素子３１１が感度を有する色であれば、光源装置１３５０が出射する光は、可視光に限られるものではない。観察対象に応じて、適当な波長の光を出射するように光源装置１３５０は構成される。光源装置１３５０は、制御装置１３３０の制御部１３３５の制御に従って、設定された色の光を出射し、並行して、光電変換装置１００が、制御装置１３３０の制御部１３３５の制御に従って、撮像を行うことによって、観察対象の画像を取得することができる。

光電変換装置１００の回路規模が上述されるように抑制され、光電変換装置１００が小型化されることによって、カメラモジュール１３１０を小型化することが可能になる。これによって、内視鏡１３２０の体腔内に挿入される端部１３２４が小型化され、被験者の負担を低減させることができる。また、内視鏡１３２０の端部１３２４の大きさを変化させなくてもよい場合、カメラモジュール１３１０が小型化されることによって、上述の挿入孔や格納孔、流体通路などに使用可能なスペースに余裕が生じ、内視鏡１３２０の多機能化が実現できる。

光電変換装置１００の応用例は、図１３に示されるカメラモジュール１３１０、内視鏡１３２０、内視鏡システム１３００に限られるものではない。図１４は、本実施形態の光電変換装置１００を備えた機器１４００を説明する模式図である。光電変換装置１００は、パッケージ１４２０に収容され、機器１４００に搭載されうる。パッケージ１４２０は、光電変換装置１００が固定された基体と、光電変換装置１００の画素アレイ１０１に対向するガラスなどの蓋体と、を含むことができる。パッケージ１４２０は、さらに、基体に設けられた端子と光電変換装置１００の出力部１０８に設けられた出力端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。

機器１４００は、光学装置１４４０、制御装置１４５０、処理装置１４６０、表示装置１４７０、記憶装置１４８０、機械装置１４９０の少なくとも何れかを備えることができる。光学装置１４４０は、例えば、レンズやシャッタ、ミラーである。制御装置１４５０は、光電変換装置１００を制御する。制御装置１４５０は、例えば、ＡＳＩＣなどの半導体装置である。

処理装置１４６０は、光電変換装置１００から出力された信号を処理する信号処理部として機能する。処理装置１４６０は、アナログフロントエンド（ＡＦＥ）あるいはデジタルフロントエンド（ＤＦＥ）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置１４７０は、光電変換装置１００で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置１４８０は、光電変換装置１００で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置１４８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

機械装置１４９０は、モータやエンジンなどの可動部あるいは推進部を有する。機器１４００では、光電変換装置１００から出力された信号を表示装置１４７０に表示したり、機器１４００が備える通信装置（不図示）によって外部に送信したりする。そのために、機器１４００は、光電変換装置１００が有する記憶回路や演算回路とは別に、記憶装置１４８０や処理装置１４６０をさらに備えていてもよい。機械装置１４９０は、光電変換装置１００から出力され信号に基づいて制御されてもよい。

また、機器１４００は、撮影機能を有する情報端末（例えば、スマートフォンやウエアラブル端末）やカメラ（例えば、レンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置１４９０はズーミングや合焦、シャッタ動作のために光学装置１４４０の部品を駆動することができる。あるいは、カメラにおける機械装置１４９０は防振動作のために光電変換装置１００を移動することができる。

また、機器１４００は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置１４９０は移動装置として用いられうる。輸送機器としての機器１４００は、光電変換装置１００を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置１４６０は、光電変換装置１００で得られた情報に基づいて移動装置としての機械装置１４９０を操作するための処理を行うことができる。あるいは、機器１４００は上述のような内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。

上述した実施形態によれば、回路規模が小さく小型化され、また、消費電力も抑制された光電変換装置１００が実現する。従って、光電変換装置１００を備える機器１４００の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。

従って、本実施形態に係る光電変換装置１００を機器１４００に用いれば、機器の価値をも向上することができる。例えば、光電変換装置１００を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。特に、光電変換装置１００で得られた情報を用いて輸送機器の運転支援および／または自動運転を行う輸送機器に光電変換装置１００は好適である。

本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢである」旨（Ａ＝Ｂ）の記載があれば、「ＡはＢではない」旨（Ａ≠Ｂ）の記載を省略しても、本明細書は「ＡはＢではない」旨を開示もしくは示唆しているものとする。なぜなら、「ＡはＢである」旨を記載している場合には、「ＡはＢではない」場合を考慮していることが前提だからである。

発明は上記実施形態に制限されるものではなく、発明の精神および範囲から離脱することなく、様々な変更および変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１００：光電変換装置、１０１：画素アレイ、１０２：駆動制御部、１０３：第１クロック生成部、１０４：水平転送部、１０６：第２クロック生成部、２０１：画素、１０５２：ＡＤ変換部

Claims

複数の画素が複数の行および複数の列を構成するように配された画素アレイと、
前記画素アレイを駆動するための駆動制御部と、
前記画素アレイの複数の列からそれぞれ出力されたアナログ信号を順番に出力する水平転送部と、
前記水平転送部から出力されるアナログ信号をデジタル信号に変換するＡＤ変換部と、
前記駆動制御部の動作を制御するクロック信号を生成する第１クロック生成部と、
前記水平転送部および前記ＡＤ変換部を制御するクロック信号を生成する第２クロック生成部と、を含む光電変換装置であって、
前記第１クロック生成部からクロック信号が分配されるクロックツリーと、前記第２クロック生成部からクロック信号が分配されるクロックツリーと、が互いに別のクロックツリーを構成しており、
前記駆動制御部は、前記画素アレイからアナログ信号を出力させるとともに、前記画素アレイからアナログ信号を出力させる期間を示す水平転送制御信号を前記水平転送部に転送し、
前記水平転送部は、前記水平転送制御信号に応じて、前記第２クロック生成部から供給されるクロック信号に同期して、前記画素アレイから出力されたアナログ信号の前記ＡＤ変換部への出力を開始することを特徴とする光電変換装置。
前記駆動制御部は、前記画素アレイで撮像を行う撮像期間を示す撮像制御信号を前記第２クロック生成部に転送し、
前記第２クロック生成部は、前記撮像制御信号に応じて前記ＡＤ変換部を制御するクロック信号の生成を開始することを特徴とする請求項１に記載の光電変換装置。
複数の画素が複数の行および複数の列を構成するように配された画素アレイと、
前記画素アレイを駆動するための駆動制御部と、
前記画素アレイの複数の列からそれぞれ出力されたアナログ信号を順番に出力する水平転送部と、
前記水平転送部から出力されるアナログ信号をデジタル信号に変換するＡＤ変換部と、
前記駆動制御部の動作を制御するクロック信号を生成する第１クロック生成部と、
前記水平転送部および前記ＡＤ変換部を制御するクロック信号を生成する第２クロック生成部と、を含む光電変換装置であって、
前記第１クロック生成部からクロック信号が分配されるクロックツリーと、前記第２クロック生成部からクロック信号が分配されるクロックツリーと、が互いに別のクロックツリーを構成しており、
前記駆動制御部は、前記画素アレイで撮像を行う撮像期間を示す撮像制御信号を前記第２クロック生成部に転送し、
前記第２クロック生成部は、前記撮像制御信号に応じて前記ＡＤ変換部を制御するクロック信号の生成を開始することを特徴とする光電変換装置。
前記ＡＤ変換部は、前記撮像制御信号に基づいて、アナログ信号をデジタル信号に変換する動作を開始することを特徴とする請求項２または３に記載の光電変換装置。
前記ＡＤ変換部は、前記第２クロック生成部から供給されるクロック信号に同期して前記水平転送部から出力されたアナログ信号を、当該アナログ信号の出力をトリガしたクロック信号のエッジから所定の時間を経過した後にサンプリングすることを特徴とする請求項１乃至４の何れか１項に記載の光電変換装置。
前記水平転送部は、複数のレジスタが直列接続され、前記複数のレジスタのうち最終段のレジスタの出力が前記複数のレジスタのうち初段のレジスタの入力に接続されたシフトレジスタを含み、
前記シフトレジスタは、前記画素アレイの１つの行に対応する信号を転送する１つの水平転送期間において、前記初段のレジスタから前記最終段のレジスタまでパルスが１周することを特徴とする請求項１乃至５の何れか１項に記載の光電変換装置。
前記複数のレジスタの数が、前記複数の画素のうち前記１つの水平転送期間において信号が転送される画素の数と、水平同期期間と、によって規定されることを特徴とする請求項６に記載の光電変換装置。
前記複数の画素のそれぞれは、光電変換素子を含み、
２つ以上の光電変換素子が、フローティングディフュージョンを共有していることを特徴とする請求項１乃至７の何れか１項に記載の光電変換装置。
前記複数の画素のそれぞれは、光電変換素子を含み、
２つ以上の光電変換素子が、フローティングディフュージョンを共有し、
前記複数のレジスタの数が、前記複数の画素のうち前記１つの水平転送期間において信号が転送される画素の数と、水平同期期間と、前記フローティングディフュージョンを共有する前記２つ以上の光電変換素子のうち行方向に並ぶ光電変換素子の数と、によって規定されることを特徴とする請求項６に記載の光電変換装置。
発振器をさらに含み、
前記第１クロック生成部および前記第２クロック生成部は、前記発振器の出力に基づいてそれぞれクロック信号を生成することを特徴とする請求項１乃至９の何れか１項に記載の光電変換装置。
前記第１クロック生成部および前記第２クロック生成部が、それぞれクロック信号を生成するための発振器を備えることを特徴とする請求項１乃至９の何れか１項に記載の光電変換装置。
前記第２クロック生成部は、前記第２クロック生成部における基準クロック信号に基づいて、前記水平転送部と前記ＡＤ変換部とに互いに異なる周波数のクロック信号を供給することを特徴とする請求項１乃至１１の何れか１項に記載の光電変換装置。
前記第２クロック生成部から前記ＡＤ変換部に供給されるクロック信号の周波数が、前記第２クロック生成部から前記水平転送部に供給されるクロック信号の周波数よりも高いことを特徴とする請求項１２に記載の光電変換装置。
前記第２クロック生成部は、前記基準クロック信号を前記ＡＤ変換部に供給し、前記基準クロック信号を分周したクロック信号を前記水平転送部に供給することを特徴とする請求項１２または１３に記載の光電変換装置。
前記第２クロック生成部が前記ＡＤ変換部に供給するクロック信号の周波数が、前記第１クロック生成部が前記駆動制御部に供給するクロック信号の周波数よりも高いことを特徴とする請求項１乃至１４の何れか１項に記載の光電変換装置。
前記第２クロック生成部が前記水平転送部に供給するクロック信号の周波数が、前記第１クロック生成部が前記駆動制御部に供給するクロック信号の周波数よりも高いことを特徴とする請求項１乃至１５の何れか１項に記載の光電変換装置。
前記ＡＤ変換部が、逐次比較型のＡＤ変換部であることを特徴とする請求項１乃至１６の何れか１項に記載の光電変換装置。
前記ＡＤ変換部から出力されるデジタル信号に対してデジタル信号処理を行うデジタル信号処理部をさらに含み、
前記デジタル信号処理部に、前記第２クロック生成部から前記ＡＤ変換部を介してクロック信号が供給されることを特徴とする請求項１乃至１７の何れか１項に記載の光電変換装置。
請求項１乃至１８の何れか１項に記載の光電変換装置と、
前記光電変換装置に光を入射させる光学系と、
を備えるカメラモジュール。
請求項１９に記載のカメラモジュールと、
前記カメラモジュールから出力される信号を伝送するケーブルと、
を備える内視鏡。
請求項２０に記載の内視鏡と、
前記ケーブルに接続され、前記カメラモジュールから出力される信号を処理する信号処理部と、
を備える内視鏡システム。
請求項１乃至１８の何れか１項に記載の光電変換装置と、
前記光電変換装置から出力された信号を処理する信号処理部と、
を備えることを特徴とする機器。