JP7561579B2 - エッチング方法およびエッチング装置 - Google Patents

エッチング方法およびエッチング装置 Download PDF

Info

Publication number
JP7561579B2
JP7561579B2 JP2020188278A JP2020188278A JP7561579B2 JP 7561579 B2 JP7561579 B2 JP 7561579B2 JP 2020188278 A JP2020188278 A JP 2020188278A JP 2020188278 A JP2020188278 A JP 2020188278A JP 7561579 B2 JP7561579 B2 JP 7561579B2
Authority
JP
Japan
Prior art keywords
film
etching
silicon oxide
gas
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020188278A
Other languages
English (en)
Other versions
JP2022077419A (ja
Inventor
俊憲 出張
麗紅 笹原
哲平 奥村
雄鉉 鄭
健史郎 旭
寛之 阿部
承▲ミン▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2020188278A priority Critical patent/JP7561579B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to PCT/JP2021/039777 priority patent/WO2022102421A1/ja
Priority to KR1020257035567A priority patent/KR20250158820A/ko
Priority to US18/247,669 priority patent/US12381090B2/en
Priority to CN202180066737.1A priority patent/CN116325081A/zh
Priority to KR1020237011149A priority patent/KR102877738B1/ko
Publication of JP2022077419A publication Critical patent/JP2022077419A/ja
Application granted granted Critical
Publication of JP7561579B2 publication Critical patent/JP7561579B2/ja
Priority to US19/262,194 priority patent/US20250336682A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本開示は、エッチング方法およびエッチング装置に関する。
近時、半導体デバイスの製造過程で、チャンバー内でプラズマを生成することなく化学的にエッチングを行う化学的酸化物除去処理（Ｃｈｅｍｉｃａｌ Ｏｘｉｄｅ Ｒｅｍｏｖａｌ；ＣＯＲ）と呼ばれる手法が知られている。ＣＯＲとしては、基板である半導体ウエハの表面に存在するシリコン酸化膜（ＳｉＯ２膜）に、フッ素含有ガスであるフッ化水素（ＨＦ）ガスと塩基性ガスであるアンモニア（ＮＨ３）ガスを用いる技術が知られている（例えば特許文献１、２）。この技術では、ＨＦガスとＮＨ３ガスをシリコン酸化膜と反応させてケイフッ化アンモニウム（（ＮＨ４）２ＳｉＦ６；ＡＦＳ）を生成させ、加熱によりこのケイフッ化アンモニウムを昇華させることにより、シリコン酸化膜がエッチングされる。
特開２００５－３９１８５号公報 特開２００８－１６００００号公報
本開示は、第１の酸化シリコン系膜と窒化シリコン系膜と第２の酸化シリコン系膜の３層積層膜を一括して除去することができるエッチング方法およびエッチング装置を提供する。
本開示の一態様に係るエッチング方法は、第１の酸化シリコン系膜と窒化シリコン系膜と第２の酸化シリコン系膜とを積層してなる３層積層膜を有する基板をチャンバー内に設ける工程と、前記チャンバー内で、ＨＦ－ＮＨ３系ガスを用い、前記３層積層膜を、各膜におけるガス比を調整しつつ一括してエッチングする工程と、を有する。
本開示によれば、第１の酸化シリコン系膜と窒化シリコン系膜と第２の酸化シリコン系膜の３層積層膜を一括して除去することができるエッチング方法およびエッチング装置が提供される。
一実施形態のエッチング方法の実施に用いられるエッチング装置の一例を示す断面図である。 一実施形態に係るエッチング方法を示すフローチャートである。 一実施形態に係るエッチング方法が適用される基板の構造例を模式的に示す断面図である。 図３の基板において、ＯＮＯ積層膜をエッチングした状態を模式的に示す断面図である。 一実施形態に係るエッチング方法におけるステップＳＴ２のエッチング工程を詳細に示す図である。 ＮＨ３ガスとＨＦガスの比率を変化させてＳｉＯ２膜とＳｉＮ膜をエッチングした際の、ＨＦ／（ＨＦ＋ＮＨ３）と、ＳｉＮに対するＳｉＯ２の選択比との関係を示す図である。 ＡＬＤ－ＳｉＮ膜とＴｈ－ＳｉＯ２膜を、載置台温度を９０～１２０℃で変化させてエッチングした際における、載置台温度と各膜のエッチング量との関係、およびＡＬＤ－ＳｉＮ膜のＴｈ－ＳｉＯ２膜に対する選択比を示す図である。 ＯＮＯ積層膜をエッチングする際にＳｉがエッチングされるメカニズムを示す図である。 各温度でＨＦガスとＮＨ３ガスによりＴｈ－ＳｉＯ２膜をエッチングしたときの、Ｔｈ－ＳｉＯ２膜のエッチング量とａ－Ｓｉ膜のエッチング量との関係を示す図である。
以下、図面を参照しながら、実施形態について説明する。
＜エッチング装置＞
図１は、一実施形態のエッチング方法の実施に用いられるエッチング装置の一例を示す断面図である。
図１に示すように、エッチング装置１は、密閉構造のチャンバー１０を備えており、チャンバー１０の内部には、基板Ｗを略水平にした状態で載置させる載置台１２が設けられている。
また、エッチング装置１は、チャンバー１０に処理ガスを供給するガス供給機構１３、チャンバー１０内を排気する排気機構１４を備えている。
チャンバー１０は、チャンバー本体２１と蓋部２２とによって構成されている。チャンバー本体２１は、略円筒形状の側壁部２１ａと底部２１ｂとを有し、上部は開口となっており、この開口が内部に凹部を有する蓋部２２で閉止される。側壁部２１ａと蓋部２２とは、シール部材（図示せず）により密閉されて、チャンバー１０内の気密性が確保される。
蓋部２２の内部には、載置台１２に臨むようにガス導入部材であるシャワーヘッド２６がはめ込まれている。シャワーヘッド２６は円筒状をなす本体３１と、本体３１の底部に設けられたシャワープレート３２とを有している。本体３１とシャワープレート３２とで形成される空間には、シャワープレート３２と平行に中間プレート３３が設けられており、本体３１の上部壁３１ａと中間プレート３３との間は第１の空間３４ａとなっており、中間プレート３３とシャワープレート３２との間は第２の空間３４ｂとなっている。
第１の空間３４ａには、ガス供給機構１３の第１のガス供給配管６１が挿入されており、第１の空間３４ａに繋がる複数のガス通路３５が中間プレート３３から第２空間３４ｂに設けられたスペーサ３６を通ってシャワープレート３２の上面まで延びている。このガス通路３５は、シャワープレート３２に形成された複数の第１のガス吐出孔３７に繋がっている。一方、第２の空間３４ｂには、ガス供給機構の第２のガス供給配管６３が挿入されており、この第２の空間３４ｂには、シャワープレート３２に形成された複数の第２のガス吐出孔３８が繋がっている。
そして、第１のガス供給配管６１から第１の空間３４ａに供給されたガスがガス通路３５および第１のガス吐出孔３７を経てチャンバー１０内へ吐出される。また、第２のガス供給配管６３から第２の空間３４ｂに供給されたガスが第２のガス吐出孔３８から吐出される。すなわち、第１のガス供給配管６１から供給されたガスと、第２のガス供給配管６３から供給されたガスがシャワーヘッド２６から吐出した後に混合されるポストミックスタイプとなっている。
なお、第１のガス供給配管６１から供給されたガスと、第２のガス供給配管６３から供給されたガスがシャワーヘッド内で混合されるプレミックスタイプであってもよい。
チャンバー本体２１の側壁部２１ａには、基板Ｗを搬入出する搬入出口４１が設けられており、この搬入出口４１はゲートバルブ４２により開閉可能となっており、隣接する他のモジュールとの間で基板Ｗが搬送可能となっている。
載置台１２は、平面視略円形をなしており、チャンバー１０の底部２１ｂに固定されている。載置台１２の内部には、載置台１２の温度を調節する温調器４５が設けられている。温調器４５は、例えば、温度を調節する温調媒体（例えば水など）が循環する温調媒体流路や、抵抗ヒーターで構成することができる。温調器４５により載置台１２が所望の温度に温調され、これにより載置台１２に載置された基板Ｗの温度制御がなされる。
ガス供給機構１３は、ＨＦガス供給源５１、Ａｒガス供給源５２、ＮＨ３ガス供給源５３、およびＮ２ガス供給源５４を有している。
ＨＦガス供給源５１はＨＦガスを供給するものであり、ＮＨ３ガス供給源５３はＮＨ３ガスを供給するものである。Ａｒガス供給源５２およびＮ２ガス供給源５４は、希釈ガス、パージガス、キャリアガスとしての機能を兼ね備えた不活性ガスとして、Ｎ２ガス、Ａｒガスを供給するものである。ただし、両方ともＡｒガスまたはＮ２ガスであってもよい。また、不活性ガスはＡｒガスおよびＮ２ガスに限定されず、Ｈｅガス等の他の希ガスを用いることもできる。
これらガス供給源５１～５４には、それぞれ第１～第４のガス供給配管６１～６４の一端が接続されている。ＨＦガス供給源５１に接続された第１のガス供給配管６１は、上述したようにその他端がシャワーヘッド２６の第１の空間３４ａに挿入されている。Ａｒガス供給源５２に接続された第２のガス供給配管６２は、その他端が第１のガス供給配管６１に接続されている。ＮＨ３ガス供給源５３に接続された第３のガス供給配管６３は、上述したようにその他端がシャワーヘッド２６の第２の空間３４ｂに挿入されている。Ｎ２ガス供給源５４に接続された第４のガス供給配管６４は、その他端が第３のガス供給配管６３に接続されている。
ＨＦガスとＮＨ３ガスは、それぞれ不活性ガスであるＡｒガスおよびＮ２ガスとともに、それぞれシャワーヘッド２６の第１の空間３４ａおよび第２の空間３４ｂに至り、ガス吐出孔３７およびガス吐出孔３８からチャンバー１０内に吐出される。
第１～第４のガス供給配管６１～６４には、流路の開閉動作および流量制御を行う流量制御部６５が設けられている。流量制御部６５は例えば開閉弁およびマスフローコントローラ（ＭＦＣ）またはフローコントロールシステム（ＦＣＳ）のような流量制御器により構成されている。
排気機構１４は、チャンバー１０の底部２１ｂに形成された排気口７１に繋がる排気配管７２を有しており、さらに、排気配管７２に設けられた、チャンバー１０内の圧力を制御するための自動圧力制御弁（ＡＰＣ）７３およびチャンバー１０内を排気するための真空ポンプ７４を有している。
チャンバー１０の側壁には、チャンバー１０内の圧力制御のために高圧用および低圧用の２つのキャパシタンスマノメータ７６ａ，７６ｂが設けられている。載置台１２に載置された基板Ｗの近傍には、基板Ｗの温度を検出する温度センサ（図示せず）が設けられている。
エッチング装置１を構成するチャンバー１０、シャワーヘッド２６、載置台１２は、アルミニウムのような金属材料で形成されている。これらの表面には酸化皮膜等の皮膜が形成されていてもよい。
エッチング装置１は、さらに制御部８０を有している。制御部８０はコンピュ
ータで構成されており、ＣＰＵを備えた主制御部と、入力装置、出力装置、表示装置、記憶装置（記憶媒体）を有している。主制御部は、エッチング装置１の各構成部の動作を制御する。主制御部による各構成部の制御は、記憶装置に内蔵された記憶媒体（ハードディスク、光デスク、半導体メモリ等）に記憶された制御プログラムに基づいてなされる。記憶媒体には、制御プログラムとして処理レシピが記憶されており、処理レシピに基づいてエッチング装置１の処理が実行される。
＜エッチング方法＞
次に、以上のように構成されるエッチング装置１において行われる一実施形態に係るエッチング方法について説明する。以下のエッチング方法は、制御部８０による制御のもとで行われる。
図２は、一実施形態に係るエッチング方法を示すフローチャートである。
まず、第１の酸化シリコン系膜と窒化シリコン系膜と第２の酸化シリコン系膜とをその順で積層してなる３層積層膜を有する基板Ｗをチャンバー１０内に設ける（ステップＳＴ１）。
次いで、チャンバー１０内で、ＨＦ－ＮＨ３系ガスを用い、３層積層膜を各膜でガス比を調整しつつ一括してエッチングする（ステップＳＴ２）。
このとき、第１の酸化シリコン系膜、窒化シリコン系膜、および第２の酸化シリコン系膜のエッチングは、ローディングを最小限に抑制するために、各膜が良好な選択比で適切にエッチングされるように、ガス比を制御して実施される。また、各膜のエッチングは、載置台１２の温度およびチャンバー１０内の圧力を適切に制御して実施される。
酸化シリコン系膜および窒化シリコン系膜をＨＦ－ＮＨ３系ガスでエッチングする際には、反応生成物としてケイフッ化アンモニウム（ＡＦＳ）が生成される。このため、チャンバー１０内で３層積層膜を構成する各膜を一括してエッチングするために、各膜のエッチングにおいて、ＨＦ－ＮＨ３系ガスを供給する操作と、チャンバー１０内をパージする操作とを繰り返し行うサイクルエッチングを用いることが好ましい。これにより、ＨＦ－ＮＨ３系ガスを供給した際のＡＦＳの生成と、パージによるＡＦＳの昇華とが繰り返し行われ、エッチングを進行させることができる。繰り返し回数は、各膜の膜厚に応じて適宜設定される。
以下、より具体的に説明する。
ステップＳＴ１において、基板Ｗは３層積層膜を有していればその構造は限定されないが、構造例として、例えば、図３に模式的に示すようなものを挙げることができる。図３の例では、基板Ｗは、基体（図示せず）上に、Ｓｉ膜１０１が形成され、その上に、エッチング対象の３層積層膜であるＯＮＯ積層膜１０２が形成されている。ＯＮＯ積層膜１０２は、下から順に第２の酸化シリコン系膜１１３、窒化シリコン系膜１１２、および第１の酸化シリコン系膜１１１が積層して構成されている。第１の酸化シリコン系膜１１１、窒化シリコン系膜１１２、および第２の酸化シリコン系膜１１３のそれぞれの膜厚は、６～１２ｎｍの範囲であることが好ましい。ＯＮＯ積層膜１０２の上には、Ｓｉ膜１０３およびＳｉＮ膜１０４が形成され、Ｓｉ膜１０３およびＳｉＮ膜１０４には、凹部（トレンチまたはホール）１０５が形成されている。なお、Ｓｉ膜１０１，１０３はｐｏｌｙ－Ｓｉ膜でもアモルファスＳｉ膜（ａ－Ｓｉ膜）でもよい。
図３の基板Ｗに、ステップＳＴ２の第１の酸化シリコン系膜１１１、窒化シリコン系膜１１２、および第２の酸化シリコン系膜１１３の一括エッチングを施すことにより、図４に示すように、下地のＳｉ膜１０１が露出した状態となる。
第１の酸化シリコン系膜１１１と第２の酸化シリコン系膜１１３は、ＳｉとＯとを主成分とし、添加物を含んでいてもよい。これらは同じ材料であってもよいが、異なる材料であることが好ましい。第１の酸化シリコン系膜としては、熱酸化膜（Ｔｈ－ＳｉＯ２膜）およびＴＥＯＳ膜（ＣＶＤ－ＳｉＯ２膜）が例示される。ＴＥＯＳ膜とは、Ｓｉプリカーサとして、テトラエトキシシラン（ＴＥＯＳ）を用いてＣＶＤ法により形成された膜である。ＴＥＯＳ膜は、プラズマＣＶＤ法により形成したＰＴＥＯＳ膜であってもよい。第２の酸化シリコン系膜１１３としては、ＡＬＤにより成膜されたＳｉＯ２膜（ＡＬＤ－ＳｉＯ２膜）やＳｉＯＮ膜が例示される。これらは第１の酸化シリコン系膜１１１として用いる熱酸化膜やＴＥＯＳ膜と比べて低密度の膜である。このように第２の酸化シリコン系膜１１３を第１の酸化シリコン系膜よりも低密度の膜とすることにより、第２の酸化シリコン系膜１１３を第１の酸化シリコン系膜１１１に対して選択的にエッチングすることができる。
窒化シリコン系膜１１２は、ＳｉとＮとを主成分とし、添加物を含んでいてもよい。窒化シリコン系膜１１２としては、ＣＶＤ法やＡＬＤ法で成膜されたＳｉＮ膜（ＣＶＤ－ＳｉＮ膜、ＡＬＤ－ＳｉＮ膜）が例示される。
ステップＳＴ２においては、図５に示すように、第１の酸化シリコン系膜１１１をエッチングする段階（ＳＴ２－１）、窒化シリコン系膜１１２をエッチングする段階（ＳＴ２－２）、および第２の酸化シリコン系膜１１３をエッチングする段階（ＳＴ２－３）が実施される。これらの段階で所望のエッチングを行うために、酸化シリコン系膜をエッチングする段階であるＳＴ２－１およびＳＴ２－３と、窒化シリコン系膜をエッチングする段階であるＳＴ２－２とで、ＨＦ－ＮＨ３系ガスのガス比を調整する。
図６は、ＮＨ３ガスとＨＦガスの比率を変化させてＳｉＯ２膜（Ｔｈ－ＳｉＯ２膜）とＳｉＮ膜をエッチングした際の、ＨＦガスおよびＮＨ３ガスに対するＨＦガスの比（ＨＦガス比；ＨＦ／（ＨＦ＋ＮＨ３）×１００（％）））と、ＳｉＮに対するＳｉＯ２の選択比（ＳｉＯ２／ＳｉＮ）との関係を示す図である。この図に示すように、ＳｉＯ２膜は、ＮＨ３ガスがリッチの範囲においてエッチングが進行しやすく、ＨＦガス比が２０％以下で窒化シリコン膜に対して１００以上の高選択比が得られることがわかる。ただし、ＨＦガス比が３％未満になると反応が進行し難くなる。一方、ＳｉＮ膜は、ＨＦガスがリッチの範囲においてエッチングが進行しやすく、ＨＦガス比が９９％以上程度で高選択比が得られることがわかる。具体的には、ＨＦガス比が１００％でＳｉＯ２／ＳｉＮが０．０１以下、つまりＳｉＯ２に対するＳｉＮの選択比が１００以上となっていることがわかる。
したがって、酸化シリコン系膜をエッチングする段階であるＳＴ２－１およびＳＴ２－３では、ＨＦガス比が３～２０％であることが好ましい。より好ましくは３～９％の範囲である。この範囲で選択比に加え十分なエッチング量を得ることができる。
一方、窒化シリコン系膜をエッチングする段階であるＳＴ２－２では、ＨＦガス比が９９％以上であることが好ましい。より好ましくはＨＦガス比が１００％である。
ステップＳＴ２のエッチング工程において、第２の酸化シリコン系膜１１３をエッチングする段階であるＳＴ２－３を実施するに際しては、第１の酸化シリコン系膜１１１に対して選択的にエッチングされることが好ましい。第１の酸化シリコン系膜１１１がＴｈ－ＳｉＯ２膜またはＣＶＤ－ＳｉＯ２膜で、第２の酸化シリコン系膜１１３がＡＬＤ－ＳｉＯ２膜またはＳｉＯＮ膜の場合には、以下により、第２の酸化シリコン系膜１１３を選択的にエッチングすることができる。すなわち、第２の酸化シリコン系膜１１３をエッチングする際のＨＦガスの比率を、第１の酸化シリコン系膜１１１のエッチングよりも減少させることにより、第２の酸化シリコン系膜１１３を第１の酸化シリコン系膜１１１に対して選択的にエッチングすることができる。
以上のような好ましいガス比率で各膜をエッチングする際のガス流量は、以下のような範囲が好ましい。
・第１の酸化シリコン系膜１１１のエッチング段階（ＳＴ２－１）
ＨＦガス：５０～１００ｓｃｃｍ
ＮＨ３ガス：４５０～５５０ｓｃｃｍ
Ｎ２ガス＋Ａｒガス：３００～６００ｓｃｃｍ
・窒化シリコン系膜１１２のエッチング段階（ＳＴ２－２）
ＨＦガス：８００～１０００ｓｃｃｍ
ＮＨ３ガス：０～１０ｓｃｃｍ
Ｎ２ガス＋Ａｒガス：３００～６００ｓｃｃｍ
・第２の酸化シリコン系膜１１３のエッチング段階（ＳＴ２－３）
ＨＦガス：３０～５０ｓｃｃｍ（第１の酸化シリコン系膜のエッチングの際よりも少なくする。）
ＮＨ３ガス：４５０～５５０ｓｃｃｍ
Ｎ２ガス＋Ａｒガス：３００～６００ｓｃｃｍ
ステップＳＴ２における圧力に関しては、第１および第２の酸化シリコン系膜１１１，１１３をエッチングする段階（ＳＴ２－１およびＳＴ２－３）においては、相対的に低圧にすることが好ましい。これにより、第１および第２の酸化シリコン系膜１１１，１１３を窒化シリコン系膜１１２に対して選択的にエッチングすることができる。一方、窒化シリコン系膜１１２をエッチングする段階（ＳＴ２－２）においては、相対的に高圧にすることが好ましい。これにより、窒化シリコン系膜１１２を第１および第２の酸化シリコン系膜１１１，１１３に対して選択的にエッチングすることができる。
より好ましくは、第１および第２の酸化シリコン系膜１１１，１１３をエッチングする段階（ＳＴ２－１およびＳＴ２－３）においては５Ｔｏｒｒ（６６７Ｐａ）以下であり、窒化シリコン系膜１１２をエッチングする段階（ＳＴ２－２）においては５～１００Ｔｏｒｒ（６６７～１３３３２Ｐａ）である。
窒化シリコン系膜１１２をエッチングする段階（ＳＴ２－２）の基板温度（載置台温度）は８０～１００℃が好ましく、９０～１００℃がより好ましい。温度をこの範囲にすることにより、窒化シリコン系膜１１２を現実的なエッチング量で第１および第２の酸化シリコン膜１１１，１１３に対して高選択比でエッチングすることができる。
図７は、ＨＦガス１００％、圧力２０Ｔｏｒｒおよび５０Ｔｏｒｒで、ＡＬＤ－ＳｉＮ膜とＴｈ－ＳｉＯ２膜を、載置台温度を９０～１２０℃で変化させてエッチングした際における、載置台温度と各膜のエッチング量との関係、およびＡＬＤ－ＳｉＮ膜のＴｈ－ＳｉＯ２膜に対する選択比を示す図である。この図に示すように、９０～１００℃において、ＳｉＮ膜を現実的なエッチング量で、かつＳｉＯ２膜に対して高選択比でエッチング可能である。１０５℃においては、選択比は高いがエッチング量が少なくなってしまう。
また、図３の構造の基板Ｗにおいては、ＯＮＯ積層膜１０２の各膜のエッチングにおいてＳｉ膜１０１および１０３に対する選択比が高いことが求められるが、温度が低いとＳｉがエッチングされてしまう。そのモデルは以下の通りである。図８はＯＮＯ積層膜をエッチングする際にＳｉがエッチングされるモデルを示す図である。例えば、第１および第２の酸化シリコン系膜１１１，１１３をエッチングする際には、図８に示すように、ＨＦガスおよびＮＨ３ガスによりエッチングを行ってＡＦＳが生成する過程でＨ２Ｏが発生する。そして、温度が低いとＨ２Ｏが残存し、Ｈ２Ｏと導入ガスであるＮＨ３とが反応して、Ｓｉがアルカリエッチングされてしまう。この反応を抑制するためには、基板温度を上昇させてＨ２Ｏを除去することが好ましい。図９は、各温度でＨＦガスとＮＨ３ガスによりＴｈ－ＳｉＯ２膜をエッチングしたときの、Ｔｈ－ＳｉＯ２膜のエッチング量とａ－Ｓｉ膜のエッチング量との関係を示す図である。この図に示すように、８５℃ではＴｈ－ＳｉＯ２膜のａ－Ｓｉ膜に対する選択比が低い傾向にあるが、９０℃においてはある程度高い選択比が得られており、温度が上昇するに従ってａ－Ｓｉのエッチング量が低下している。したがって、ステップＳＴ２において各膜をＳｉに対して選択的にエッチングするためには、載置台温度（基板温度）は９０℃以上が好ましい。上述したように、１０５℃ではＳｉＮ膜のエッチング量が少ないため、９０～１００℃が好ましい。
以上のＳｉＮ膜のＳｉＯ２膜に対する選択性およびＳｉＯ２膜のＳｉ膜に対する選択性の結果を考慮すると、ステップＳＴ２のＯＮＯ積層膜１０２のエッチングの際の基板温度（載置台温度）は、８０～１００℃が好ましく、９０～１００℃がより好ましい。この範囲内で各膜をエッチングする段階（ＳＴ２－１～ＳＴ２－３）で温度を変化させてもよいが、実質的に同一温度とすることが好ましい。
ステップＳＴ２における各膜をエッチングする段階（ＳＴ２－１～ＳＴ２－３）においては、上述したように、ＨＦ－ＮＨ３系ガスを供給して反応生成物を生成させる操作と、チャンバー１０内をパージして反応生成物を昇華させる操作とを繰り返し実施するサイクルエッチングが好ましい。また、ＯＮＯ積層膜１０２のエッチングが終了した後は、基板Ｗをチャンバー１０から搬出して加熱装置により残渣除去のための加熱処理を行うことが好ましい。
各膜のサイクルエッチの際の１回のＨＦ－ＮＨ３系ガスを供給する操作の時間は、２０～６０ｓｅｃの範囲が好ましい。また、１回のパージする操作の時間は、十分にＡＦＳを除去する観点から３ｍｉｎ以上が好ましく、３～５ｍｉｎの範囲がより好ましい。ただし、ＯＮＯ積層膜１０２のエッチングが終了した後に残渣除去のための加熱処理を行う場合は、最後の第２の酸化シリコン系膜１１３をエッチングする段階（ＳＴ２－３）の際のパージ時間は短くてよく、３０～６０ｓｅｃの範囲が好ましい。
また、パージする操作は、チャンバー１０内を真空引きするのみであってもよいし、真空引きしながらパージガスを供給してもよい。パージガスとしては、Ａｒガス供給源５２および／またはＮ２ガス供給源５４から供給されるＡｒガスおよび／またはＮ２ガスを用いることができる。ＡＦＳを効果的に排出するためには真空引きのみを実施することが好ましい。
パージする操作の際には、基板Ｗに生成されたＡＦＳの昇華が進行し得る温度になるように載置台１２の温度が設定される。載置台１２の温度が上述した８０～１００℃の温度範囲であれば、サイクルエッチングにおけるパージする操作で反応生成物であるＡＦＳを十分に除去可能である。
図３の構造の基板Ｗにおいては、ＯＮＯ積層膜１０２をエッチングする際にＳｉＮ膜１０４に対する選択性も要求される。ＳｉＮ膜１０４はＯＮＯ積層膜１０２の窒化シリコン系膜１１２と同種の膜であるが、窒化シリコン系膜１１２をサイクルエッチングする際のパージ時間を長くしてＡＦＳとＨ２Ｏを極力低減することにより、ＳｉＮ膜１０４のロスを低減することができる。これにより、窒化シリコン系膜１１２をエッチングする際にＳｉＮ膜１０４に対する選択性も確保することができる。この際のパージ時間は３～５ｍｉｎの範囲であることが好ましい。
各膜のエッチングが終了した後は、チャンバー１０内をパージする。パージガスとしては、Ａｒガス供給源５２および／またはＮ２ガス供給源５４から供給されるＡｒガスおよび／またはＮ２ガスを用いることができる。第２の酸化シリコン系膜１１３のエッチングが終了した後、このようにチャンバーのパージを行い、その後、基板Ｗをチャンバー１０から搬出する。
上述の特許文献１に示すように、ＳｉＯ２膜をＨＦガスおよびＮＨ３ガスによりガスエッチングすることは従来から知られている。一方、半導体装置の構造中には、本実施形態で対象とするようなＯＮＯ積層膜が多用されており、ＯＮＯ積層膜のエッチングが求められる。ＯＮＯ積層膜のエッチングに際しては、ローディングを最小限に抑制するため、ＳｉＯ２膜とＳｉＮ膜を高い選択性でエッチングする必要があり、従来、ＳｉＯ２膜のガスエッチングとＳｉＮ膜のウエットエッチングが併用されてきた。
これに対し、本実施形態では、ＯＮＯ積層膜を構成する第１の酸化シリコン系膜、窒化シリコン系膜、第２の酸化シリコン系膜のガス比率等の条件を最適化し、さらにサイクルエッチを適用することにより、ＯＮＯ積層膜をガスエッチングによる一括エッチングでエッチングすることが可能となる。これにより、ＯＮＯ積層を従来よりも簡易な工程により高スループットでエッチングすることができる。
また、ＯＮＯ積層膜に隣接する位置にＳｉ膜が存在する場合には、Ｓｉ膜に対して高選択比でＯＮＯ積層膜をエッチングすることが要求される。特に、図３のように、ＯＮＯ積層膜１０２の下地となるＳｉ膜１０１は、トランジスタの機能部（チャネル等）となることが多く、ＯＮＯ積層膜１０２をエッチングした際に極力エッチングされないことが要求される。これに対して、本実施形態では、上述したように、ＯＮＯ積層膜をＳｉ膜に対しても高選択比でエッチングすることができる。
＜他の適用＞
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、上記実施形態の装置は例示に過ぎず、種々の構成の装置を適用することができる。また、基板として半導体ウエハを例示したが、ＦＰＤ（フラットパネルディスプレイ）基板や、セラミックス基板等の他の基板であってもよい。
１；エッチング装置
１０；チャンバー
１２；載置台
１３；ガス供給機構
１４；排気機構
２６；シャワーヘッド
４５；温調器
５１；ＨＦガス供給源
５３；ＮＨ３ガス供給源
８０；制御部
１０１，１０３；Ｓｉ膜
１０２；ＯＮＯ積層膜
１０４；ＳｉＮ膜
１０５；凹部
１１１；第１の酸化シリコン系膜
１１２；窒化シリコン系膜
１１３；第２の酸化シリコン系膜
Ｗ；基板

Claims (18)

  1. 第１の酸化シリコン系膜と窒化シリコン系膜と第２の酸化シリコン系膜とを積層してなる３層積層膜を有する基板をチャンバー内に設ける工程と、
    前記チャンバー内で、ＨＦ－ＮＨ３系ガスを用い、前記３層積層膜を、各膜におけるガス比を調整しつつ一括してエッチングする工程と、
    を有する、エッチング方法。
  2. 前記第１の酸化シリコン系膜、前記窒化シリコン系膜、および前記第２の酸化シリコン系膜の各膜のエッチングは、ＨＦ－ＮＨ３系ガスを供給して反応生成物を生成させる操作と、チャンバー内をパージして反応生成物を昇華させる操作とを繰り返し実施するサイクルエッチングにより行う、請求項１に記載のエッチング方法。
  3. 前記第１の酸化シリコン系膜、前記窒化シリコン系膜、および前記第２の酸化シリコン系膜の前記パージする操作の時間を３～５ｍｉｎとする、請求項２に記載のエッチング方法。
  4. 前記エッチングする工程の後、前記チャンバーから前記基板を搬出する工程と、搬出された前記基板を加熱して残渣除去を行う工程とをさらに有し、
    前記第１の酸化シリコン系膜および前記窒化シリコン系膜の前記パージする操作の時間を３～５ｍｉｎとし、前記第２の酸化シリコン系膜の前記パージする操作の時間を３０～６０ｓｅｃとする、請求項２に記載のエッチング方法。
  5. 前記基板は、前記３層積層膜以外の部分にＳｉＮ膜を有し、前記窒化シリコン系膜をエッチングする際に、前記パージする操作の時間を３～５ｍｉｎとする、請求項２に記載のエッチング方法。
  6. 前記第１の酸化シリコン系膜および前記第２の酸化シリコン系膜をエッチングする際には、前記ＨＦ－ＮＨ３系ガスとして、ＨＦガスとＮＨ３ガスをＨＦ／（ＨＦ＋ＮＨ３）が３～２０％になるようなガス比で供給し、前記窒化シリコン系膜をエッチングする際には、前記ＨＦ－ＮＨ３系ガスとして、ＨＦガスとＮＨ３ガスをＨＦ／（ＨＦ＋ＮＨ３）が９９％以上になるようなガス比で供給する、請求項１から請求項５のいずれか一項に記載のエッチング方法。
  7. 前記第１の酸化シリコン系膜および前記第２の酸化シリコン系膜をエッチングする際には、前記チャンバー内の圧力を６６７Ｐａ以下とし、前記窒化シリコン系膜をエッチングする際には、前記チャンバー内の圧力を６６７～１３３３２Ｐａの範囲とする、請求項１から請求項６のいずれか一項に記載のエッチング方法。
  8. 前記窒化シリコン系膜をエッチングする際の前記基板の温度は、８０～１００℃である、請求項１から請求項７のいずれか一項に記載のエッチング方法。
  9. 前記３層積層膜をエッチングする際の前記基板の温度は、８０～１００℃である、請求項８に記載のエッチング方法。
  10. 前記基板は、前記３層積層膜に隣接してＳｉを有し、前記３層積層膜をエッチングする際の前記基板の温度は９０～１００℃の範囲である、請求項９に記載のエッチング方法。
  11. 前記３層積層膜のエッチングは、前記第１の酸化シリコン系膜から開始され、前記第２の酸化シリコン系膜で終了し、
    前記第１の酸化シリコン系膜は、熱酸化膜またはＴＥＯＳ膜であり、前記第２の酸化シリコン系膜は、ＡＬＤで成膜された酸化シリコン膜、またはＳｉＯＮ膜である、請求項１から請求項１０のいずれか一項に記載のエッチング方法。
  12. 前記第２の酸化シリコン系膜のエッチングの際に、ＨＦガス流量が前記第１の酸化シリコン系膜のエッチングの際よりも少なくなるようにする、請求項１１に記載のエッチング方法。
  13. 第１の酸化シリコン系膜と窒化シリコン系膜と第２の酸化シリコン系膜とを積層してなる３層積層膜を有する基板を収容するチャンバーと、
    前記チャンバー内で前記基板を載置する載置台と、
    前記チャンバー内に塩基性ガスとフッ素含有ガスを供給するガス供給部と、
    前記チャンバー内を排気する排気部と、
    前記載置台上の基板の温度を調節する温調部と、
    制御部と、
    を具備し、
    前記制御部は、前記チャンバー内の前記載置台に載置された前記基板に対し、ＨＦ－ＮＨ３系ガスを用い、前記３層積層膜が、各膜におけるガス比を調整しつつ一括してエッチングされるように、前記ガス供給部と、前記排気部と、前記温調部とを制御する、エッチング装置。
  14. 前記制御部は、前記第１の酸化シリコン系膜、前記窒化シリコン系膜、および前記第２の酸化シリコン系膜の各膜のエッチングが、ＨＦ－ＮＨ３系ガスを供給して反応生成物を生成させる操作と、チャンバー内をパージして反応生成物を昇華させる操作とを繰り返し実施することにより行われるように制御する、請求項１３に記載のエッチング装置。
  15. 前記制御部は、前記第１の酸化シリコン系膜および前記第２の酸化シリコン系膜をエッチングする際には、前記ＨＦ－ＮＨ３系ガスとして、ＨＦガスとＮＨ３ガスをＨＦ／（ＨＦ＋ＮＨ３）が３～２０％になるようなガス比で供給させ、前記窒化シリコン系膜をエッチングする際には、前記ＨＦ－ＮＨ３系ガスとして、ＨＦガスとＮＨ３ガスをＨＦ／（ＨＦ＋ＮＨ３）が９９％以上になるようなガス比で供給させる、請求項１３または請求項１４に記載のエッチング装置。
  16. 前記制御部は、前記第１の酸化シリコン系膜および前記第２の酸化シリコン系膜をエッチングする際には、前記チャンバー内の圧力を６６７Ｐａ以下に制御し、前記窒化シリコン系膜をエッチングする際には、前記チャンバー内の圧力を６６７～１３３３２Ｐａの範囲に制御する、請求項１３から請求項１５のいずれか一項に記載のエッチング装置。
  17. 前記制御部は、前記３層積層膜をエッチングする際の前記基板の温度を、８０～１００℃に制御する、請求項１３から請求項１６のいずれか一項に記載のエッチング装置。
  18. 前記３層積層膜のエッチングは、前記第１の酸化シリコン系膜から開始され、前記第２の酸化シリコン系膜で終了し、前記第１の酸化シリコン系膜は、熱酸化膜またはＴＥＯＳ膜であり、前記第２の酸化シリコン系膜は、ＡＬＤで成膜された酸化シリコン膜、またはＳｉＯＮ膜であり、
    前記制御部は、前記第２の酸化シリコン系膜のエッチングの際に、ＨＦガス流量が前記第１の酸化シリコン系膜のエッチングの際よりも少なくなるように制御する、請求項１３から請求項１７のいずれか一項に記載のエッチング装置。
JP2020188278A 2020-11-11 2020-11-11 エッチング方法およびエッチング装置 Active JP7561579B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2020188278A JP7561579B2 (ja) 2020-11-11 2020-11-11 エッチング方法およびエッチング装置
KR1020257035567A KR20250158820A (ko) 2020-11-11 2021-10-28 에칭 방법 및 에칭 장치
US18/247,669 US12381090B2 (en) 2020-11-11 2021-10-28 Etching method and etching apparatus
CN202180066737.1A CN116325081A (zh) 2020-11-11 2021-10-28 蚀刻方法和蚀刻装置
PCT/JP2021/039777 WO2022102421A1 (ja) 2020-11-11 2021-10-28 エッチング方法およびエッチング装置
KR1020237011149A KR102877738B1 (ko) 2020-11-11 2021-10-28 에칭 방법 및 에칭 장치
US19/262,194 US20250336682A1 (en) 2020-11-11 2025-07-08 Etching method and etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020188278A JP7561579B2 (ja) 2020-11-11 2020-11-11 エッチング方法およびエッチング装置

Publications (2)

Publication Number Publication Date
JP2022077419A JP2022077419A (ja) 2022-05-23
JP7561579B2 true JP7561579B2 (ja) 2024-10-04

Family

ID=81601106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020188278A Active JP7561579B2 (ja) 2020-11-11 2020-11-11 エッチング方法およびエッチング装置

Country Status (5)

Country Link
US (2) US12381090B2 (ja)
JP (1) JP7561579B2 (ja)
KR (2) KR20250158820A (ja)
CN (1) CN116325081A (ja)
WO (1) WO2022102421A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024062579A (ja) * 2022-10-25 2024-05-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20240101508A (ko) * 2022-12-19 2024-07-02 주식회사 히타치하이테크 에칭 방법
WO2025150427A1 (ja) * 2024-01-09 2025-07-17 東京エレクトロン株式会社 エッチング方法及びプラズマ処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060220A (ja) 2012-09-14 2014-04-03 Tokyo Electron Ltd エッチング装置およびエッチング方法
JP2016154209A (ja) 2015-02-16 2016-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2018207088A (ja) 2017-05-30 2018-12-27 東京エレクトロン株式会社 エッチング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897518B2 (ja) * 2000-05-31 2007-03-28 芝浦メカトロニクス株式会社 シリコンナイトライド膜のエッチング方法
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
TW201108324A (en) * 2009-03-24 2011-03-01 Tokyo Electron Ltd A method for processing a substrate
KR20140022917A (ko) * 2011-08-25 2014-02-25 다이니폰 스크린 세이조우 가부시키가이샤 패턴 형성 방법
JP5968130B2 (ja) 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060220A (ja) 2012-09-14 2014-04-03 Tokyo Electron Ltd エッチング装置およびエッチング方法
JP2016154209A (ja) 2015-02-16 2016-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2018207088A (ja) 2017-05-30 2018-12-27 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
KR20230058504A (ko) 2023-05-03
US12381090B2 (en) 2025-08-05
WO2022102421A1 (ja) 2022-05-19
US20240006187A1 (en) 2024-01-04
JP2022077419A (ja) 2022-05-23
US20250336682A1 (en) 2025-10-30
CN116325081A (zh) 2023-06-23
KR102877738B1 (ko) 2025-10-28
KR20250158820A (ko) 2025-11-06

Similar Documents

Publication Publication Date Title
US12494364B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
CN109216186B (zh) 蚀刻方法和残渣去除方法
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
US11735442B2 (en) Method of operating substrate processing apparatus, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20250336682A1 (en) Etching method and etching apparatus
CN110783188B (zh) 蚀刻方法和蚀刻装置
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW201624564A (zh) 蝕刻方法
JP7778183B2 (ja) エッチング方法およびエッチング装置
TW201941283A (zh) 蝕刻方法
JPWO2019012797A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JPWO2019186637A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11827979B2 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2023065305A (ja) 成膜方法及び成膜システム
WO2023112423A1 (ja) ガス処理方法およびガス処理装置
WO2023127137A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240924

R150 Certificate of patent or registration of utility model

Ref document number: 7561579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150