JP7517680B2 - 検査装置、及び検査方法 - Google Patents

検査装置、及び検査方法 Download PDF

Info

Publication number
JP7517680B2
JP7517680B2 JP2020072824A JP2020072824A JP7517680B2 JP 7517680 B2 JP7517680 B2 JP 7517680B2 JP 2020072824 A JP2020072824 A JP 2020072824A JP 2020072824 A JP2020072824 A JP 2020072824A JP 7517680 B2 JP7517680 B2 JP 7517680B2
Authority
JP
Japan
Prior art keywords
circuit patterns
inspection
threshold
provisional
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020072824A
Other languages
English (en)
Other versions
JP2021169952A (ja
Inventor
康志 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Fine Technologies Co Ltd
Original Assignee
Yamaha Fine Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Fine Technologies Co Ltd filed Critical Yamaha Fine Technologies Co Ltd
Priority to JP2020072824A priority Critical patent/JP7517680B2/ja
Priority to CN202010500664.XA priority patent/CN113533909B/zh
Publication of JP2021169952A publication Critical patent/JP2021169952A/ja
Application granted granted Critical
Publication of JP7517680B2 publication Critical patent/JP7517680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Relating To Insulation (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

本発明は、検査装置、及び検査方法に関する。
従来、複数の配線パターンを有するプリント基板において、各配線パターンについて他の配線パターンとの絶縁状態の良否(十分な絶縁性が確保されているか否か)の判定を絶縁検査装置で行うことにより、プリント基板が良品であるか否かを検査する絶縁検査が行われている(例えば、特許文献1)。
特許文献1では、プリント基板における回路パターン間に電圧を印加することにより、回路パターン間の絶縁状態を検査する。すなわち、一方の回路パターンに電圧を印加し、他方の回路パターンを流れる電流を検査することにより、一方の回路パターンと他方の回路パターンとの絶縁状態を検査する。そして、検査電圧を印加した場合において回路パターン間の電圧値と、回路パターン間を流れる電流を測定し、測定した電圧値と電流値から算出される絶縁抵抗値に基づいて、回路パターン間の絶縁状態の良否判定が行われていた。
また、絶縁検査装置は、絶縁検査と同時にスパーク検出を行う。ここでのスパークは、回路パターン間に生じた電位差により絶縁破壊が発生し、回路パターン間に瞬間的に電流が流れる現象である。絶縁検査装置は、絶縁検査の過程において、所定のスパーク検出時間に、回路パターン間の電圧、又は回路パターン間を流れる電流を測定する。絶縁検査装置は、回路パターン間の電圧が所定値以上低下する、いわゆるドロップ電圧が発生した場合、スパークが発生したと判定する。或いは、絶縁検査装置は、回路パターン間を流れる電流が所定の閾値以上増加する、いわゆるスパーク電流が発生した場合、スパークが発生したと判定する。
特許第5727976号公報
しかしながら、従来の検査装置におけるスパーク検出では、電流値や電圧値が閾値を超えずスパークと判定されなかった場合は、スパーク発生の有無が判らなかった。つまり、スパーク発生がないと判定されたプリント基板における、その絶縁破壊の度合いが不明であった。このため、検査において、電流がほとんど流れなかった基板と、閾値を超えていないが、ある程度大きな電流が流れた基板とがある場合でも、一律にスパーク発生がないと判定されてしまう場合があった。この場合、検査後に、スパーク発生がないと判定された基板から、ある程度大きな電流が流れた絶縁破壊の可能性がある基板を抽出しようとしても、抽出が困難であった。
本発明は、このような状況に鑑みてなされたもので、その目的は、スパーク発生の有無の判定の結果に関わらず、検査時におけるプリント基板それぞれの測定値を得ることができる検査装置、及び検査方法を提供することである。
上述した課題を解決するために、本発明の一態様は、プリント基板の回路パターン間に検査電圧を印加することにより得られる前記回路パターン間の電圧値、又は前記回路パターン間に流れる電流値に基づいて、前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を判定するプリント基板の検査装置において、前記回路パターン間に検査電圧を印加することにより得られる前記回路パターン間の電圧値、又は前記回路パターン間に流れる電流値を示す検査結果を取得する取得部と、前記取得部によって取得された前記検査結果を含む検査情報を記憶する記憶部と、予め定められた仮閾値を用いて前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を仮判定し、前記仮閾値を用いた仮判定の結果、及び前記記憶部に記憶された前記検査情報に基づいて算出される統計量を示す統計情報を用いて、前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を判定する判定部と、を備える検査装置である。
また、本発明の一態様は、プリント基板の回路パターン間に検査電圧を印加することにより得られる前記回路パターン間の電圧値、又は前記回路パターン間に流れる電流値に基づいて、前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を判定するプリント基板の検査方法において、記回路パターン間に検査電圧を印加することにより得られる前記回路パターン間の電圧値、又は前記回路パターン間に流れる電流値を示す検査結果を取得し、得された前記検査結果を含む検査情報を記憶し、予め定められた仮閾値を用いて前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を仮判定し、前記仮閾値を用いた仮判定の結果、及び記憶された前記検査情報に基づいて算出される統計量を示す統計情報を用いて、前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を判定する、検査方法である。
本発明によれば、スパーク発生の有無の判定の結果に関わらず、検査時におけるプリント基板それぞれの測定値を得ることができる。
実施形態の絶縁検査システム1の構成の例を示すブロック図である。 実施形態の検査時における電圧波形の例を示す図である。 実施形態の検査時における電流波形の例を示す図である。 実施形態の検査情報160の構成の例を示す図である。 実施形態の統計情報161の構成の例を示す図である。 実施形態の閾値決定部13が行う処理の例を説明するために用いる図である。 実施形態の閾値決定部13が行う処理の例を説明するために用いる図である。 実施形態の検査装置10が行う処理の流れを説明するフローチャートである。
以下、本発明の実施形態を、図面を参照して説明する。
(スパーク検出について)
まず、スパーク検出について、図2、図3を用いて説明する。スパーク検出は絶縁検査と同時に行われる。図2は、実施形態の検査時における電圧波形の例を示す図である。図2の横軸は時間T、縦軸は電圧値Vを示す。図3は、実施形態の検査時における電流波形の例を示す図である。図3の横軸は時間T、縦軸は電流値Aを示す。
本実施形態におけるスパーク検出は、回路パターン間(回路パターン200と回路パターン210との間)に所定の検査電圧を印加することにより行われる。回路パターン間に検査電圧が印加された場合に、回路パターン間を流れる電流値を検出する。例えば、回路パターン間の絶縁状態が十分である場合、回路パターン200に電圧が印加されても、回路パターン210にはほとんど電流が流れない。一方、回路パターン間の絶縁状態が不十分である場合、回路パターン間に電圧を印加されると絶縁破壊が発生してスパークが発生する。このような、回路パターン間の絶縁状態に応じて、電圧が印加された場合における電流や電圧の状態が異なる性質を利用してスパーク検出が行われる。なお、回路パターン間に検査電圧を印加する場合における、回路パターンの数の関係は1対1の関係に限定されない。1対1の関係とは1つの回路パターンと1つの回路パターンとの間に検査電圧が印加される関係にあることである。回路パターンの数の関係は、1対複数の関係であってもよいし、複数対1の関係であってもよいし、複数対複数の関係であってもよい。
図2には、スパークが発生した場合における、回路パターン間の電圧値の時系列変化(電圧波形)が示されている。この例では、時間tにおいてスパークが発生し、回路パターン間の電圧が電圧値PVまで電圧降下した様子が示されている。図3にはスパークが発生した場合における、回路パターン間を流れる電流値の時系列変化(電流波形)が示されている。この例では、時間tにおいてスパークが発生し、回路パターン間を流れる電流値が瞬間的に増加し、ピーク電流値PAとなった様子が示されている。
(絶縁検査システム1について)
次に、実施形態の絶縁検査システム1について説明する。図1は、実施形態の絶縁検査システム1の構成の例を示すブロック図である。絶縁検査システム1は、例えば、検査装置10と、プリント基板20とを備える。プリント基板20は、絶縁検査及びスパーク検出の検査対象とする回路パターン200、および回路パターン210がプリントされた基板である。回路パターン200と回路パターン210とは、互いに絶縁されるようにプリントされた互いに異なる回路パターンである。
検査装置10は、絶縁検査及びスパーク検出を行うコンピュータであり、例えば、PC(Personal Computer)、サーバ装置などである。検査装置10は、例えば、取得部11と、仮判定部12と、閾値決定部13と、再判定部14と、表示部15と、記憶部16とを備える。
取得部11は、検査結果を取得する。検査結果は、プリント基板20にスパーク検出を実施した際に得られる電気量を示す情報である。検査結果は、例えば、パターン間を流れる電流値や、パターン間の電圧値を示す情報である。検査結果は、電流値や電圧値の時系列変化(波形)を示す情報であってもよいし、ピーク電流(検査時に流れた電流の最大値)や、検査時におけるパターン間の電圧降下量などを示す情報であってもよい。
仮判定部12は、取得部11により取得された情報を用いて、仮判定を行う。仮判定は、仮の閾値(以下、仮閾値という)を用いた仮の判定であり、回路パターン間の絶縁状態の良否、又は回路パターン間のスパーク発生の有無を仮に判定することである。仮の判定としているのは、仮判定を行った後に、後述する再判定部14により再度の判定を行う場合があるためである。仮判定部12は、例えば、検査時におけるピーク電流の値と、仮閾値とを比較する。仮判定部12は、ピーク電流が仮閾値以上である場合、回路パターン間にスパークが発生した、との仮の判定を行う。一方、仮判定部12は、ピーク電流が仮閾値未満である場合、回路パターン間にスパークが発生していない、との仮の判定を行う。なお、上記では回路パターン間に流れる電流に基づいて、スパーク発生の有無を判定する場合を例示して説明した。しかしながらこれに限定されない。回路パターン間における電圧降下量を用いてスパーク発生の有無を判定してもよい。
閾値決定部13は、閾値を決定する。閾値は、再判定部14による再度の判定を行う際に用いられる閾値である。閾値決定部13は、統計量に基づいて閾値を決定する。ここでの統計量は、後述する検査情報160に、統計的な手法を適用することにより算出される値である。統計量は、例えば、単純加算平均値、重みづけ平均値、最大値、最小値、最頻値、或いはこれらを組み合わせて算出される値などである。閾値を決定する方法については、後で詳しく説明する。
再判定部14は、必要に応じて閾値決定部13により決定された閾値を用いた判定を行う。再判定部14は、例えば、検査時におけるピーク電流の値と、閾値とを比較する。再判定部14は、ピーク電流が閾値以上である場合、回路パターン間にスパークが発生している、との判定を行う。一方、再判定部14は、ピーク電流が閾値未満である場合、回路パターン間にスパークが発生していない、との判定を行う。
検査装置10における制御系の機能を有する上記の各構成要素(取得部11、仮判定部12、閾値決定部13、および再判定部14)は、例えば、検査装置10に備えられたCPU(Central Processing Unit)で構成される。これらの各構成要素は、記憶部16に格納されているプログラムを実行することで検査装置10における各部の機能を実現する。
記憶部16は、例えば、不揮発性のメモリーであり、検査装置10の機能を実現するためのプログラムや、各種情報を記憶する。記憶部16は、例えば、検査情報160と、統計情報161と、閾値情報162とを記憶する。
検査情報160は、検査時に取得された電気的な情報であり、取得部11により取得された検査結果を含む情報である。例えば、検査情報160は、取得部11により取得された情報に、仮判定の結果、再判定の結果、検査を行った日付や時間などの属性情報が対応付けられた情報であってもよい。
検査時に取得された電気的な情報が、仮判定部12、または再判定部14による判定の結果にかかわらず検査情報160として記憶されることにより、検査情報160を用いた統計的な処理を行うことが可能となる。例えば、検査後に、仮閾値とは異なる閾値で再度の良否判定を行うことができる。また、仮判定にてスパーク発生がないと判定された基板を、さらに細分化したレベル分けを行うことが可能となる。ここでの細分化は、例えば、電流がほとんど流れなかった基板を「最も優良」レベルとし、閾値を超えていないが、ある程度大きな電流が流れた基板を「やや優良」レベルとするような細分化である。
統計情報161は、閾値決定部13により算出される統計量を示す情報である。閾値情報162は、閾値決定部13により決定された閾値を示す情報であり、再判定部14による判定に用いられる情報である。
表示部15は、画像を表示する機能を有するハードウェアとしてのLED(light emitting diode、発光ダイオード)やLCD(Liquid Crystal Display、液晶ディスプレイ)などから構成される。表示部15は、記憶部16に記憶された情報(検査情報160、統計情報161、閾値情報162)を表示する。
図4は、実施形態の検査情報160の構成の例を示す図である。検査情報160は、例えば、基板IDと検査情報などの項目を備える。基板IDは、スパーク検出を行ったプリント基板20を一意に識別する情報である。検査結果は、検査時に取得された電気的な情報であり、この例では、時間ごとの電流値および電圧値などを示す情報である。
なお、上記では、検査情報160に基板IDを付す場合を例に説明したが、これに限定されない。一般に、製造上、複数のプリント基板20がシートと呼ばれる基材(基板材料)に複数形成される場合がある。その場合、プリント基板20の一つ一つはピースと呼ばれ、ピース単位で絶縁検査及びスパーク検出が行われる。この場合、上述した基板IDに代えて、或いは基板IDと共に、検査の単位であるピースをIDとして用いてもよい。ここでのIDは、基材(シート)に形成されたピースのそれぞれを一意に識別する情報である。
また、検査結果は時間ごとの情報に限定されない。例えば、ピースには複数の回路パターンが含まれている。それぞれの回路パターンには、ピン番号などが付された検査箇所が複数設定されており、ピン番号の組合せ(検査ネット)ごとに、絶縁検査及びスパーク検出が行われる。このような場合、検査結果は、検査単位ごと、検査ネット単位ごとの情報でもよい。
図5は、実施形態の統計情報161の構成の例を示す図である。統計情報161は、例えば、検査IDと、基板数、統計情報などの項目を備える。検査IDは、複数のプリント基板20に対して実施された一連のスパーク検出を一意に識別する情報である。基板数は、検査IDで特定される検査で検査を行った基板の数である。統計情報は、検査IDで特定される検査で得られた検査情報160を用いて算出された統計量を示す情報である。この例では、統計情報として、ピーク電流値発生頻度が示されている。ピーク電流値発生頻度は、ピーク電流値ごとに統計を取った結果である。ピーク電流値発生頻度は、例えば、高頻度電流値1、高頻度電流値2、平均電流値などの項目を備える。高頻度電流値1は、最も多くの基板が示したピーク電流値である。高頻度電流値2は、高頻度電流値1の次に多くの基板が示したピーク電流値である。なお、ここで高頻度電流値として用いられる電流値は、一定の幅を有する電流値の範囲であってよい。平均電流値は、それぞれのピーク電流値の平均値である。
例えば、100個の基板を検査した結果、40個の基板のピーク電流値が0mA~1mAの範囲内であり、55個の基板のピーク電流値が1mA~5mAの範囲内であり、5個の基板のピーク電流値が5mA~10mAの範囲内であったとする。この場合、高頻度電流値1は1mA~5mAである。高頻度電流値2は0mA~1mAである。なお、ここでは基板毎にピーク電流値を示す例をあげたが、行われたスパーク検出の検査単位毎あるいは検査ネット毎に示されたピーク電流値であってもよい。
ここで、閾値を決定する方法について、説明する。例えば、以下に示す閾値決定方法(1)-(3)を用いて、閾値が決定される。
なお、閾値の決定や、閾値の決定に用いる統計量の算出を、検査員などが行うようにしてもよい。この場合、閾値決定部13は、検査員などにより決定された閾値などの情報を、検査装置10の図示しない入力部などを介して取得する。或いは、閾値決定部13が閾値の決定や、閾値の決定に用いる統計量の算出を行うようにしてもよい。閾値決定部13は、決定した閾値や、計算した統計量を示す情報を、例えば、表示部15に表示して検査員等に認識させるようにしてもよい。以下の説明では、閾値決定部13が、閾値の決定や、閾値の決定に用いる統計量の算出する場合を例に説明する。
閾値決定方法(1):
図6は、閾値決定方法(1)を説明するために用いる図である。図6には検査におけるピーク電流値の分布図が示されている。図6の横軸はピーク電流の電流値mA、縦軸は発生頻度Nを示している。
図6の例では、発生頻度が大きい(基板の数が多い)二つのピークPK1、PK2が存在する分布が示されている。ピークPK1の内訳は、電流値PA1、発生頻度PN1である。ピークPK2の内訳は、電流値PA2、発生頻度PN2である。また、この例では、電流値PA1とPA2との間に、仮閾値KAが設定されている。仮閾値KAの発生頻度(仮閾値KAと同じピーク電流値が検出された基板の数)は、発生頻度KNである。KNは1以上の整数である。
閾値決定部13は、閾値を再設定するか否かを判定する。閾値決定部13は、仮閾値KAより電流値が小さい領域に着目する。図6の例では、領域E1が、仮閾値KAより電流値が小さい領域に相当する。
閾値決定部13は、領域E1において、発生頻度KNより大きい発生頻度をもつ領域があるか否かを判定する。図6の例では、領域E2が、発生頻度KNより大きい発生頻度をもつ領域に相当する。
閾値決定部13は、領域E1において、発生頻度KNより大きい発生頻度をもつ領域が存在する場合、閾値を再設定すると判定する。一方、閾値決定部13は、領域E1において、発生頻度KNより大きい発生頻度をもつ領域が存在しない場合、閾値を再設定しないと判定する。図6の例では、領域E2が存在していることから、閾値決定部13は、閾値を再設定すると判定する。
閾値決定部13は、閾値を再設定すると判定した場合、閾値を決定する。この場合、閾値決定部13は、例えば、発生頻度KNより大きい発生頻度をもつ領域(図6における領域E2)において、最も発生頻度が大きい電流値(図6における電流値PA1)以下の値を閾値と決定する。すなわち、図6の例において、閾値決定部13は、少なくとも電流値PA1以下の電流値を、閾値に決定する。
例えば、電流値PA1を閾値とする。これにより、仮閾値を超えない範囲で多くの電流が流れた基板が多数含まれていた場合に、その基板を絶縁破壊の程度が大きいとして抽出することが可能となる。
閾値決定方法(2):
図7は、閾値決定方法(2)を説明するために用いる図である。図7には検査におけるピーク電流値の分布図が示されている。図7の横軸はピーク電流の電流値mA、縦軸は発生頻度Nを示している。ThAは閾値決定部13により決定された閾値を示している。ThNは所定の発生頻度を示している。
図7の例では、発生頻度が大きいピークPK3が存在する分布が示されている。また、この例では、仮閾値KAが、ピークPK3の電流値よりも大きな値に設定されている。仮閾値KAと同じピーク電流値が検出された基板の発生頻度は、発生頻度KNである。
閾値決定部13は、閾値決定方法(1)と同様な方法にて、閾値を再設定するか否かを判定する。閾値決定部13は、閾値を決定する際、閾値決定方法(1)と同様に、仮閾値KAより電流値の小さな領域において、発生頻度KNより大きい発生頻度をもつ領域を抽出し、抽出した領域の電流値を閾値の候補とする。ここで、閾値決定方法(2)では、閾値決定部13は、抽出した領域のうち、領域における発生頻度が、所定の発生頻度ThNを超える場合には、例えば装置側等の外的要因の電流変化をスパークと誤検出したとして、その領域を閾値の候補から除外する。閾値決定部13は、閾値の候補とした領域において、最も発生頻度が大きい電流値以下の値を閾値と決定する。
図7の例では、仮閾値KAより小さな電流値の領域として領域E1を抽出する。閾値決定部13は、領域E1のうち、発生頻度KNより大きい発生頻度をもつ領域として、領域E21、E22の二つの領域を抽出する。閾値決定部13は、領域E21における発生頻度が、所定の発生頻度ThNよりも小さいため、領域E21を閾値の候補とする。一方、閾値決定部13は、領域E22において、所定の発生頻度ThNよりも大きい発生頻度となる領域が含まれているため、領域E22を閾値の候補から除外する。閾値決定部13は、閾値の候補とした領域E21において、最も発生頻度が大きい電流値PA21以下の値を閾値と決定する。
これにより、仮判定において、スパーク発生がないとされた基板の多くに微量の電流変化が測定された場合であっても、その基板を再度の判定においてスパークの発生なしと判定することが可能となる。
閾値決定方法(3):
閾値決定部13は、仮判定の結果、検査対象とした基板の数に対する良品(スパークの発生がないと仮判定された基板)の比率(以下、良品比率という)が、所定の閾値以上である場合、閾値を再設定すると判定する。例えば、閾値決定部13は、良品比率が100%である場合、或いは4σ(99.9937%)以上である場合など、統計的にみて不自然に良品比率が高い場合に閾値を再設定すると判定する。
閾値決定部13は、閾値を再設定すると判定した場合、閾値を決定する。閾値決定部13は、良品比率が所定の値となるように閾値を決定する。例えば、閾値決定部13は、良品比率が3σ(99.7%)程度など、統計的にみて自然な良品比率となるように閾値を決定する。また、逆に良品の比率が所定の閾値以下である(不良品の比率が高い)場合、統計的にみて自然な比率となるように閾値を決定するようにしてもよい。
図8は、実施形態の検査装置10が行う処理の流れを説明するフローチャートである。まず、検査装置10は、検査対象となるプリント基板20に対して検査を行った検査結果を取得する(ステップS10)。検査装置10は、取得した検査結果を、検査情報160として記憶部16に記憶させる(ステップS11)。検査装置10は、仮閾値を用いて仮判定を行う(ステップS12)。検査装置10は、検査予定であるプリント基板20の全ての基板について検査(仮判定)したか否かを判定する(ステップS13)。全ての基板について検査をしていない場合はステップS10に戻る。全ての基板について検査済みである場合、検査装置10は、統計情報161を算出する(ステップS14)。検査装置10は、算出した統計情報161に基づいて、閾値を再設定するか否かを判定する(ステップS15)。閾値を再設定する場合、検査装置10は、統計情報161を用いて閾値を決定し、決定した閾値を閾値情報162に記憶させる(ステップS16)。検査装置10は、再設定した閾値を用いて、再判定部14による判定を行う(ステップS17)。一方、ステップS15において、閾値を再設定しない場合、検査装置10は、仮判定の結果を良否判定とし、仮判定を確定させる(ステップS18)。なお、図8のフローチャートでは、ステップS13にて、全ての基板を検査したか否かを判定し、全ての基板を検査した場合に限り統計情報を算出するようにしたが、これに限定されない。全ての基板を検査したか否かに関わらず、任意のタイミングで統計情報を算出するようにしてもよい。
以上説明したように、実施形態の検査装置10は、取得部11と、記憶部16と、表示部15とを備える。取得部11は、検査結果を取得する。検査結果は、スパーク検出を行うことにより得られる電気的な情報であり、例えば、回路パターン間に検査電圧を印加した場合における、回路パターン間の電圧値、又は回路パターン間に流れる電流値を示す情報である。記憶部16は、取得部11によって取得された検査結果を含む検査情報160を記憶する。表示部15は、記憶部16に記憶された検査情報160を表示する。これにより、実施形態の検査装置10は、検査対象とするプリント基板20の全数の検査結果を記憶することができる。したがって、絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無の判定の結果に関わらず、検査時におけるプリント基板それぞれの測定値を得ることができる。
また、実施形態の検査装置10は、仮判定部12を更に備える。仮判定部12は、「判定部」の一例である。仮判定部12は、予め定められた仮閾値を用いて回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を仮判定する。これにより、実施形態の検査装置10は、従来通りの判定を行い、仮閾値が適切か評価することができる。
また、実施形態の検査装置10は、再判定部14を備える。再判定部14は、「判定部」の一例である。再判定部14は、仮閾値を用いた仮判定の結果、及び記憶部16に記憶された検査情報160に基づいて算出される統計量を示す統計情報を用いて、回路パターン間の絶縁状態、又は前記回路パターン間のスパーク発生の有無の良否を判定する。これにより、実施形態の検査装置10は、仮閾値が適切でない場合に、仮判定の結果にかかわらず、設定した閾値を用いて、仮判定の結果にかかわらず、基板におけるスパーク発生の有無を判定することができる。
また、実施形態の検査装置10では、再判定部14は、仮閾値を用いた仮判定の結果、及び記憶部に記憶された検査情報160に基づいて導出される、プリント基板20における回路パターン間のピーク電流値等の統計量を用いて、プリント基板20のそれぞれの回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を判定する。これにより、実施形態の検査装置10は、上述した効果と同様の効果を奏する。
なお、上述した実施形態では、検査情報としてピーク電流値を用いる場合を例に説明した。しかしながら、これに限定されない。検査情報は、電流値または電圧値の増加量、減少量、増加率、減少率などであってもよい。また、統計量の計算においては、基板の数を単位とした発生頻度を基にする計算を行う場合を例に説明したが、これに限定されない。統計量の計算において、検査数あるいは検査ネット数を単位として発生頻度を用いてもよい。
上述した実施形態における検査装置10の全部または一部をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、FPGA等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…絶縁検査システム、10…検査装置、11…取得部、12…仮判定部(判定部)、13…閾値決定部、14…再判定部(判定部)、15…表示部、16…記憶部、160…検査情報、161…統計情報、162…閾値情報、20…プリント基板、200…回路パターン、210…回路パターン

Claims (4)

  1. プリント基板の回路パターン間に検査電圧を印加することにより得られる前記回路パターン間の電圧値、又は前記回路パターン間に流れる電流値に基づいて、前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を判定するプリント基板の検査装置において、
    前記回路パターン間に検査電圧を印加することにより得られる前記回路パターン間の電圧値、又は前記回路パターン間に流れる電流値を示す検査結果を取得する取得部と、
    前記取得部によって取得された前記検査結果を含む検査情報を記憶する記憶部と、
    予め定められた仮閾値を用いて前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を仮判定し、前記仮閾値を用いた仮判定の結果、及び前記記憶部に記憶された前記検査情報に基づいて算出される統計量を示す統計情報を用いて、前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を判定する判定部と、
    を備える検査装置。
  2. 前記判定部は、前記仮閾値を用いた仮判定の結果、及び前記統計情報を用いて決定された閾値を用いて、前記仮判定を行った回路パターン間の絶縁状態の良否、又はスパーク発生の有無を再度判定する、
    請求項1に記載の検査装置。
  3. 前記統計情報は、前記プリント基板における回路パターン間のピーク電流値の統計量を示す、
    請求項1又は請求項2に記載の検査装置。
  4. プリント基板の回路パターン間に検査電圧を印加することにより得られる前記回路パターン間の電圧値、又は前記回路パターン間に流れる電流値に基づいて、前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を判定するプリント基板の検査方法において、
    前記回路パターン間に検査電圧を印加することにより得られる前記回路パターン間の電圧値、又は前記回路パターン間に流れる電流値を示す検査結果を取得し、
    取得された前記検査結果を含む検査情報を記憶し、
    予め定められた仮閾値を用いて前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を仮判定し、
    前記仮閾値を用いた仮判定の結果、及び記憶された前記検査情報に基づいて算出される統計量を示す統計情報を用いて、前記回路パターン間の絶縁状態の良否、又は前記回路パターン間のスパーク発生の有無を判定する、
    検査方法。
JP2020072824A 2020-04-15 2020-04-15 検査装置、及び検査方法 Active JP7517680B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020072824A JP7517680B2 (ja) 2020-04-15 2020-04-15 検査装置、及び検査方法
CN202010500664.XA CN113533909B (zh) 2020-04-15 2020-06-04 检查装置以及检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020072824A JP7517680B2 (ja) 2020-04-15 2020-04-15 検査装置、及び検査方法

Publications (2)

Publication Number Publication Date
JP2021169952A JP2021169952A (ja) 2021-10-28
JP7517680B2 true JP7517680B2 (ja) 2024-07-17

Family

ID=78124126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020072824A Active JP7517680B2 (ja) 2020-04-15 2020-04-15 検査装置、及び検査方法

Country Status (2)

Country Link
JP (1) JP7517680B2 (ja)
CN (1) CN113533909B (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005114378A (ja) 2003-10-03 2005-04-28 Toyota Motor Corp 良否判定装置、良否判定プログラム及び良否判定方法
JP2005195432A (ja) 2004-01-06 2005-07-21 Nagoya Electric Works Co Ltd 良否判定装置、良否判定プログラムおよび良否判定方法
JP2007139621A (ja) 2005-11-18 2007-06-07 Omron Corp 判定装置、判定装置の制御プログラム、および判定装置の制御プログラムを記録した記録媒体
JP2010175339A (ja) 2009-01-28 2010-08-12 Mitsubishi Electric Corp 絶縁検査装置
JP5340731B2 (ja) 2005-07-29 2013-11-13 ユペペア−ユニベルシテ ドゥ ポー エ デ ペイ ドゥ ラドゥール ポリアルキルアクリレートコア及びポリアニリン被膜を有する導電性ナノ複合粒子
JP2017166875A (ja) 2016-03-14 2017-09-21 ヤマハファインテック株式会社 基板検査装置及び基板検査方法
WO2020044731A1 (ja) 2018-08-30 2020-03-05 ヤマハ株式会社 回路の閉成判定の閾値設定装置および方法、鍵盤装置、並びにプログラム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144067B2 (ja) * 1992-06-08 2001-03-07 イビデン株式会社 プリント配線基板の検査装置
JPH08254501A (ja) * 1995-03-16 1996-10-01 Hitachi Denshi Ltd 外観検査方法及び装置
JP3546046B2 (ja) * 2001-09-26 2004-07-21 日本電産リード株式会社 回路基板の絶縁検査装置及び絶縁検査方法
JP3733094B2 (ja) * 2002-08-22 2006-01-11 トヨタ自動車株式会社 良否判定装置、良否判定プログラムおよび良否判定方法
JP4059291B2 (ja) * 2005-10-18 2008-03-12 日本電産リード株式会社 絶縁検査装置及び絶縁検査方法
JP3953087B2 (ja) * 2005-10-18 2007-08-01 日本電産リード株式会社 絶縁検査装置及び絶縁検査方法
JP2008076266A (ja) * 2006-09-22 2008-04-03 Nidec-Read Corp 基板検査装置及び基板検査方法
JP4925042B2 (ja) * 2006-11-14 2012-04-25 日本電産リード株式会社 絶縁検査装置
JP2009070771A (ja) * 2007-09-18 2009-04-02 Auto Network Gijutsu Kenkyusho:Kk スイッチ劣化検知システム
JP5166894B2 (ja) * 2008-01-30 2013-03-21 セイコーインスツル株式会社 半導体記憶装置
JP5215026B2 (ja) * 2008-04-23 2013-06-19 日置電機株式会社 絶縁検査装置および絶縁検査方法
JP2010032457A (ja) * 2008-07-31 2010-02-12 Hioki Ee Corp 絶縁検査装置および絶縁検査方法
JP2010066050A (ja) * 2008-09-09 2010-03-25 Hioki Ee Corp 絶縁検査装置および絶縁検査方法
JP2010210510A (ja) * 2009-03-11 2010-09-24 Micronics Japan Co Ltd 絶縁検査装置及び絶縁検査方法
JP5420303B2 (ja) * 2009-04-16 2014-02-19 日置電機株式会社 回路基板検査装置および回路基板検査方法
JP5474658B2 (ja) * 2010-05-25 2014-04-16 日置電機株式会社 絶縁検査装置
JP2011180147A (ja) * 2011-04-22 2011-09-15 Nidec-Read Corp 基板検査装置、及び基板検査方法
JP2014020858A (ja) * 2012-07-17 2014-02-03 Nidec-Read Corp 絶縁検査方法及び絶縁検査装置
JP5727976B2 (ja) * 2012-07-31 2015-06-03 ヤマハファインテック株式会社 プリント基板の絶縁検査装置及び絶縁検査方法
TWI498571B (zh) * 2013-03-29 2015-09-01 Nidec Read Corp 絕緣檢測裝置及絕緣檢測方法
JP2015001470A (ja) * 2013-06-17 2015-01-05 日本電産リード株式会社 基板検査装置
JP6637749B2 (ja) * 2015-12-04 2020-01-29 株式会社デンソーテン 絶縁異常検知装置及び絶縁異常検知方法
US10629288B2 (en) * 2018-06-25 2020-04-21 Micron Technology, Inc. Adjustable voltage drop detection threshold in a memory device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005114378A (ja) 2003-10-03 2005-04-28 Toyota Motor Corp 良否判定装置、良否判定プログラム及び良否判定方法
JP2005195432A (ja) 2004-01-06 2005-07-21 Nagoya Electric Works Co Ltd 良否判定装置、良否判定プログラムおよび良否判定方法
JP5340731B2 (ja) 2005-07-29 2013-11-13 ユペペア−ユニベルシテ ドゥ ポー エ デ ペイ ドゥ ラドゥール ポリアルキルアクリレートコア及びポリアニリン被膜を有する導電性ナノ複合粒子
JP2007139621A (ja) 2005-11-18 2007-06-07 Omron Corp 判定装置、判定装置の制御プログラム、および判定装置の制御プログラムを記録した記録媒体
JP2010175339A (ja) 2009-01-28 2010-08-12 Mitsubishi Electric Corp 絶縁検査装置
JP2017166875A (ja) 2016-03-14 2017-09-21 ヤマハファインテック株式会社 基板検査装置及び基板検査方法
WO2020044731A1 (ja) 2018-08-30 2020-03-05 ヤマハ株式会社 回路の閉成判定の閾値設定装置および方法、鍵盤装置、並びにプログラム

Also Published As

Publication number Publication date
CN113533909B (zh) 2024-10-18
JP2021169952A (ja) 2021-10-28
CN113533909A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US10685144B2 (en) Counterfeit microelectronics detection based on capacitive and inductive signatures
US10379151B2 (en) Method for recognizing partial discharges emitted inside or outside an electrical apparatus
JP3953087B2 (ja) 絶縁検査装置及び絶縁検査方法
FI126901B (en) Procedure and system for testing an electronic device
US20120330871A1 (en) Using values of prpd envelope to classify single and multiple partial discharge (pd) defects in hv equipment
KR20110100793A (ko) 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법
US7617427B2 (en) Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures
US9625517B2 (en) Leakage current detection method and apparatus for detecting leakage of current from a board-mounted component
JP7517680B2 (ja) 検査装置、及び検査方法
McCluskey et al. Eliminating infant mortality in metallized film capacitors by defect detection
US20150323566A1 (en) Conversion card for use with probe card
US20130049790A1 (en) Electrical Characterization for a Semiconductor Device Pin
JP2014013164A (ja) 避雷装置の故障判定方法
KR20090100303A (ko) 콘덴서의 절연성 검사 방법
JP2007139797A (ja) 絶縁検査装置及び絶縁検査方法
US6476631B1 (en) Defect screening using delta VDD
JP3784479B2 (ja) 回路基板検査方法
CN110361601B (zh) 一种lcd器件管脚电性指标快速测试方法
Kothoke et al. Analysis of Partial Discharge using Phase-Resolved (nq) Statistical Techniques
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP5347737B2 (ja) 回転子検査装置
KR100940414B1 (ko) 사이트 차이를 감소시키는 웨이퍼 테스트 방법
RU2258234C1 (ru) Способ разделения полупроводниковых приборов по надежности
JP2017059564A (ja) 半導体ウエハーの検査方法及び半導体装置の製造方法
JP2011257330A (ja) 測定装置、測定プログラムおよび測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240627

R150 Certificate of patent or registration of utility model

Ref document number: 7517680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150