JP7465655B2 - ムラ補正システム - Google Patents

ムラ補正システム Download PDF

Info

Publication number
JP7465655B2
JP7465655B2 JP2019234547A JP2019234547A JP7465655B2 JP 7465655 B2 JP7465655 B2 JP 7465655B2 JP 2019234547 A JP2019234547 A JP 2019234547A JP 2019234547 A JP2019234547 A JP 2019234547A JP 7465655 B2 JP7465655 B2 JP 7465655B2
Authority
JP
Japan
Prior art keywords
unevenness
mura
value
coefficient
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019234547A
Other languages
English (en)
Other versions
JP2020106838A (ja
Inventor
テク キム キ
ヤン パク ジュン
ファ ジャン ドー
ワン ユウ スン
ヨン キム ド
Original Assignee
エルエックス セミコン カンパニー, リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルエックス セミコン カンパニー, リミティド filed Critical エルエックス セミコン カンパニー, リミティド
Publication of JP2020106838A publication Critical patent/JP2020106838A/ja
Application granted granted Critical
Publication of JP7465655B2 publication Critical patent/JP7465655B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0285Improving the quality of display appearance using tables for spatial correction of display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0693Calibration of display systems

Description

本発明は、ムラ補正システムに関し、より詳細には、ディスプレイパネルを撮影した検出映像からムラを検出し、ムラ不良を補正するムラ補正システムに関する。
最近、LCDパネルやOLEDパネルがディスプレイパネルとして多く用いられている。
前記ディスプレイパネルには製造工程上のエラーなどの理由からムラ(Mura)が発生しうる。ムラとは、ディスプレイ映像に画素(Pixel)または一部領域の斑状に不均一な輝度を有するものを意味する。ムラが発生する不良をムラ不良という。
ムラ不良は、ディスプレイパネルが改善された画質を有するために検出および補正される必要がある。
本発明は、ディスプレイパネルに表示されるテスト映像を検出した検出映像から明るさ値に基づいてムラブロックを検出し、ムラブロックの明るさ値を補正するための二次式のムラ補正式に適用可能なムラ補正データを生成するムラ補正システムを提供することを目的とする。
また、本発明は、ムラブロックの位置値とムラブロックの明るさ値を補正するための二次式のムラ補正式の係数の係数値とをムラ補正データとして生成し、ムラ補正式の係数にムラブロックの明るさの表現範囲を可変するアダプティブレンジ(Adaptive Range)を適用して、ムラブロックの階調毎のムラ測定値とムラ補正値との和をディスプレイパネルの平均画素明るさ値に最大限近似させるムラ補正システムを提供することを他の目的とする。
さらに、本発明は、ディスプレイパネルに表示されるテスト映像を検出した検出映像から明るさ値に基づいてブロック内のムラ画素を検出し、ムラ画素の明るさ値を補正するための二次式のムラ画素補正式に適用可能なムラ画素補正データを生成するムラ補正システムを提供することをさらに他の目的とする。
なお、本発明は、ムラ画素の位置値とムラ画素の明るさ値を補正するための二次式のムラ画素補正式の係数の係数値をムラ画素補正データとして生成し、ムラ画素補正式の係数にムラ画素の明るさの表現範囲を可変するアダプティブレンジ(Adaptive Range)を適用して、ムラ画素の階調毎の画素測定値と画素補正値との和を平均画素明るさ値に最大限近似させるムラ補正システムを提供することをさらに他の目的とする。
本発明のムラ補正システムは、ディスプレイパネルに階調毎のテスト映像を提供するテスト映像供給部と、前記ディスプレイパネルに表示される前記テスト映像を撮影した検出映像を提供する映像検出部と、複数の画素を含むブロック単位で各検出映像を明るさ値で判別してムラ(Mura)のあるムラブロックを検出し、階調毎の前記ムラブロックの測定値を前記ディスプレイパネルの平均画素明るさ値に補正するための二次式であるムラ補正式の係数の係数値を生成し、前記ムラ補正式の係数のうち、第1係数は、前記ムラブロックに対するムラ測定値とムラ補正値との和が前記平均画素明るさ値に近似するように、前記ムラブロックの明るさの表現範囲を可変するアダプティブレンジビット(Adaptive Range Bits)を含むようにセットされ、前記ムラブロックの位置値と前記ムラ補正式の係数の係数値とを含むムラ補正データを生成するムラ補正装置とを備えることを特徴とする。
また、本発明のムラ補正システムは、ディスプレイパネルの階調毎のテスト映像に対応する検出映像を受信し、ムラブロックに対するムラ補正データを生成するムラ補正装置を備える。
そして、前記ムラ補正装置は、複数の画素を含むブロック単位で各検出映像を明るさ値で判別してムラ(Mura)のあるムラブロックを検出するムラブロック検出部と、階調毎の前記ムラブロックの測定値を前記ディスプレイパネルの平均画素明るさ値に補正するための二次式であるムラ補正式の係数の係数値を生成し、前記ムラ補正式の係数のうち、第1係数は、前記ムラブロックに対するムラ測定値とムラ補正値との和が前記平均画素明るさ値に近似するように、前記ムラブロックの明るさの表現範囲を可変するアダプティブレンジビット(Adaptive Range Bits)を含むようにセットする第1係数生成部と、前記ムラブロックの位置値と前記ムラ補正式の係数の係数値とを含むムラ補正データを格納するメモリと、前記ムラ補正データを前記ディスプレイパネルの駆動のためのドライバに出力する出力部とを備えることを特徴とする。
本発明は、ディスプレイパネルのムラブロックとブロック内のムラ画素を検出することができ、ムラブロックの明るさ値を補正するための二次式のムラ補正式の係数の係数値と、ムラ画素の明るさ値を補正するための二次式のムラ画素補正式の係数の係数値とを生成することができる。
本発明は、前記ムラブロックの位置値とムラ補正式の係数の係数値とをムラ補正データとして生成し、前記ムラ画素の位置値とムラ画素補正式の係数の係数値とをムラ画素補正データとして生成し、階調毎のムラブロックまたはムラ画素の明るさ値に大きな変化がある場合、ムラ補正式とムラ画素補正式の係数にそれぞれムラブロックとムラ画素の明るさの表現範囲を可変するアダプティブレンジ(Adaptive Range)を適用することができる。
本発明は、ディスプレイパネルを駆動するドライバに提供するための前記ムラ補正データおよびムラ画素補正データは、ムラブロックまたはムラ画素の明るさ値に大きな変化がある場合にも、ムラ補正に適用できるように生成されるので、ディスプレイパネルの画質改善を図ることができる効果がある。
本発明のムラ補正システムの好ましい実施例を示すブロック図である。 テスト映像を例示した図である。 テスト映像を例示した図である。 図1のムラ補正装置の実施例を例示したブロック図である。 階調毎のテスト映像に対応する検出映像を例示した図である。 検出映像におけるムラブロックを分析する方法を説明するための図である。 階調毎の前記ムラブロックの測定値、ムラ補正値およびディスプレイパネルの平均画素明るさ値の関係を例示したグラフである。 アダプティブレンジを適用してムラ補正式の係数値を格納することを例示したメモリマップである。 一般的な係数値を格納することを例示したメモリマップである。 ムラブロックの明るさ値の表現範囲を可変して必要な実係数を求める方法を説明する図である。 ブロックにおけるムラ画素を検出する方法を説明するための図である。
以下、添付した図面を参照して本発明の好ましい実施例を詳細に説明する。本明細書および特許請求の範囲に使われた用語は、通常的であるか、または辞書の意味に限定されて解釈されず、本発明の技術的事項に符合する意味と概念で解釈されなければならない。
本明細書に記載の実施例と図面に示された構成は本発明の好ましい実施例であり、本発明の技術的思想をすべて代弁するものではないので、本出願時点でこれらを代替可能な多様な均等物と変形例があり得る。
製造工程上のエラーなどの理由から、ディスプレイ映像に画素または斑状のムラ(Mura)が発生する。ディスプレイパネルのムラ不良は、ディスプレイパネルに表示されるテスト映像を正確に検出し、検出映像からムラを分析し、ムラを分析した結果で補正することにより解消できる。
このために、本発明のムラ補正システムの実施例は、図1のように例示される。
図1を参照すれば、ムラ補正システムは、ディスプレイパネル10に階調毎のテスト映像を提供するテスト映像供給部20と、ディスプレイパネル10に表示されるテスト映像を撮影し、撮影した検出映像を提供する映像検出部30と、検出映像を分析して映像検出部30が正確な検出映像を取得するための校正情報を提供するカメラ校正部40と、検出映像に対するムラ分析を行い、ムラ分析に対応するムラ補正データを生成するムラ補正装置100とを備える。そして、ムラ補正装置100は、ムラ補正データをドライバ200に提供するように構成される。
上記構成において、ディスプレイパネル10は、最近、LCDパネルやOLEDパネルなどが用いられる。
テスト映像供給部20は、図2Aおよび図2Bのようなテスト映像を提供することができる。図2Aは、ホワイトの小さい四角形パターンがマトリクス構造に形成されたものを例示し、図2Bは、ブラックの大きい四角形パターンがマトリクス構造に形成されたものを例示する。
テスト映像は、図2Aおよび図2Bとは異なり、ディスプレイパネル10の大きさや形状などに応じて多様に適用可能である。つまり、テスト映像は、ディスプレイパネル10の大きさや形状などに応じてパターンの形状、パターンの大きさ、パターンの配列状態またはパターンの数などが決定可能であり、テスト映像に含まれるパターンも、四角形だけでなく、多様な形状が適用可能であり、単独または複合的に形成される。
テスト映像供給部20は、映像検出部30の撮影状態を校正するためのテスト映像と、ディスプレイパネル10のムラ分析のためのテスト映像とを異なって提供することができ、撮影状態を校正するためのテスト映像は、映像の大きさ、映像の回転程度(傾き、Rotation)および映像の歪みを分析しやすいパターンを有するように構成され、ムラ分析のためのテスト映像は、階調毎のディスプレイパネル10の画素の明るさ値を得やすいように構成される。本発明の実施例の説明において、2つの場合ともテスト映像と通称する。
ディスプレイパネル10は、テスト映像供給部20から供給されるテスト映像、つまりテスト映像データを受信し、テスト映像データによってマトリクス形態に配列された画素を駆動させ、画素の駆動によってテスト映像を表示することができる。
映像検出部30は、イメージセンサを用いるカメラと理解され、ムラを分析するために、ディスプレイパネル10に表示されるテスト映像を撮影して検出映像を取得する。映像検出部30の撮影状態は、ディスプレイパネル10の形状や大きさに応じて多様に設定可能である。そして、映像検出部30は、撮影した検出映像、つまり検出映像データをカメラ校正部40およびムラ補正装置100に提供することができる。ここで、検出映像を表現する検出映像データは、校正部40およびムラ補正装置100で受信可能な多様なプロトコルに対応するフォーマットで伝送される。以下、説明において、検出映像は、検出映像データと理解される。
カメラ校正部40は、図2のようなテスト映像を撮影した検出映像を分析した結果に基づいて撮影状態を校正するための校正情報を別途の表示装置(図示せず)に表示するか、校正情報を映像検出部30にフィードバックするように構成される。
カメラ校正部40が別途の表示装置に校正情報を表示する場合、使用者が校正情報を確認し、マニュアルで映像検出部30の撮影状態を校正することができる。もし、映像検出部30がフィードバックされた校正情報を参照して自動的に撮影状態を校正できるように構成された場合、カメラ校正部40が校正情報を映像検出部30にフィードバックすることで撮影状態の校正が自動的に行われる。
ムラ分析は、映像検出部30で撮影した検出映像を用いる。そのため、映像検出部30の撮影状態のセッティングがムラ分析の結果に多くの影響を及ぼしうる。
本発明は、カメラ校正部40を用いることにより、検出映像がテスト映像の本来の値を保持することができず、大きさの変化、回転および歪みを有する場合を客観的に判断して映像検出部30の撮影状態を校正し、前記校正によって映像検出部30により発生しうる誤差を低減することができる。
一方、ムラ補正装置100は、映像検出部30から検出映像を受信し、検出映像に対するムラ分析およびムラ補正データの生成を行う。
ムラ補正装置100は、図3のように例示され、図3にて、検出映像はV_DATAで表示し、ムラ補正データはC_DATAで表示する。
ムラ補正装置100は、検出映像V_DATAに対する前処理動作を行う映像受信部110と、ノイズ減衰フィルタ120とを備え、前処理された検出映像V_DATAのムラ補正のためにムラ補正部130を備える。
映像受信部110は、外部の映像検出部30から伝送される検出映像V_DATAを受信し、ノイズ減衰フィルタ120に伝達するためのインタフェースパーツである。
そして、ノイズ減衰フィルタ120は、検出映像V_DATAに対するノイズをフィルタリングするためのものである。
映像検出部30から提供される検出映像V_DATAは、イメージセンサの電気的な特性によって雑音(Noise)を有する。この雑音は、ムラ分析の際、エラー偏差を増加させる要因として作用しうる。
そのため、イメージセンサの電気的な特性による雑音は、検出映像V_DATAでフィルタリングされなければならず、このために、ノイズ減衰フィルタ120は、ローパスフィルタ(Low Pass Filter)を用いて構成される。ローパスフィルタは、ガウシアンフィルタ、平均フィルタ、メディアン(Median)フィルタ(中間値フィルタ)などを通称するものと理解される。
検出映像V_DATAは、前記前処理のための映像受信部110およびノイズ減衰フィルタ120を経由した後、ムラ補正部130に入力される。
ムラ補正部130は、ノイズ減衰フィルタ120からノイズの減衰された検出映像V_DATAを受信し、複数の画素を含むブロック単位で各検出映像V_DATAを明るさ値で判別してムラ(Mura)のあるムラブロックを検出する。そして、ムラ補正部130は、階調毎のムラブロックの測定値をディスプレイパネル10の平均画素明るさ値に補正するための二次式であるムラ補正式の係数の係数値を生成する。
この時、ムラ補正部130は、ムラ補正式の係数のうち、第1係数、例えば、最も高い次数の係数は、ムラブロックの明るさの表現範囲を可変するアダプティブレンジビット(Adaptive Range Bits)を含むようにセットされる。アダプティブレンジビットは、ムラブロックに対するムラ測定値とムラ補正値との和を平均画素明るさ値に近似させるために、第1係数の係数値をセットするためのものである。そして、ムラ補正部130は、ムラブロックの位置値とムラ補正式の係数の係数値とを含むムラ補正データを生成する。
このために、ムラ補正部130は、ムラブロック検出部140と、係数生成部142と、ムラ画素検出部150と、係数生成部152と、メモリ160と、出力部170とを備える。
ムラブロック検出部140は、ノイズ減衰フィルタ120からノイズの減衰された検出映像V_DATAを受信し、複数の画素を含むブロック単位で各検出映像を明るさ値で判別してムラ(Mura)のあるムラブロックを検出する。
例えば、検出映像V_DATAは、図4のように、異なる階調値を有するフレーム単位A、B、C...Dで映像検出部30から提供されてもよいし、ムラブロック検出部140は、各フレーム単位に対してブロック単位でムラブロックを検出する。図4は、18階調(gray level)、48階調(gray level)、100階調(gray level)および150階調(gray level)のフレームを検出映像V_DATAで表現するものと理解される。
例えば、図5のように、各フレームの検出映像V_DATAは、マトリクス状に配列された複数のブロックに区分され、各ブロックは、マトリクス状に配列された複数の画素を含む。図5にて、符号B11、B12...B23は、各ブロックを区分して表示するためのものであり、符号P11、P12...P44は、各画素を区分して表示するためのものである。
図5のブロック単位でムラブロックが判断され、ムラブロックは、ディスプレイパネル10の検出映像V_DATAの階調毎の平均明るさ値に基づいて判断される。例えば、ブロックは、含まれている画素の明るさによって算出された平均明るさ値を有することができる。そして、ブロックのうち、ディスプレイパネル10の階調毎の平均明るさ値による標準偏差を予め設定されたレベル以上外れる平均明るさ値を有するブロックがムラブロックと判断される。
ムラブロック検出部140は、ムラブロックと判断されたムラブロックの位置値を生成する。この時、ムラブロックの位置値は、例えば、ムラブロックに含まれた画素のうち特定の1つの位置値として指定される。より具体的には、図5のブロックB23がムラブロックであり、ブロックB23の画素P11の座標が(5,9)の場合、ムラブロックの位置値は(5,9)と指定される。
ムラブロック検出部140は、ムラブロックの位置値とブロックに対する検出映像V_DATAを含むデータを係数生成部142に出力し、検出映像V_DATAに対するブロックの情報(位置情報および検出映像V_DATAを含む情報)をムラ画素検出部150に出力する。
係数生成部142は、階調毎のムラブロックの測定値をディスプレイパネル10の階調毎の平均画素明るさ値に補正するための二次式であるムラ補正式の係数の係数値を生成し、ムラブロックの位置値とムラ補正式の係数の係数値とをメモリ160に格納する。ムラブロックの位置値とムラ補正式の係数の係数値とは互いにジョイン(Join)されるようにメモリ160に格納され、ムラ補正データと定義することができる。
本発明の実施例において、ムラブロックに対するムラ補正は、ドライバ200で行われる。ムラ補正のためには、階調毎のムラブロックの明るさ値を正確に表現できる近似式、つまりムラ補正式が必要である。ムラ補正式が定められる場合、ムラ補正は、階調毎のムラ補正式の係数の係数値さえ決定されれば正確に行われる。
本発明の実施例において、ムラ補正装置100は、ムラブロックのムラ補正のためのムラ補正式の係数値をムラ補正データとして生成し、ドライバ200は、ムラ補正式による演算を行うアルゴリズムを有し、ムラ補正装置100から提供された係数値が適用されたムラ補正式に入力値(ディスプレイデータ)を適用することにより、ディスプレイデータに対応して改善された画質で画面をディスプレイ可能な駆動信号をディスプレイパネル10に提供することができる。
本発明は、階調毎のムラブロックの明るさ値をディスプレイパネルの平均画素値に最大限近似させるために、二次式のムラ補正式を用いるように実施される。そのため、ムラ補正装置100は、二次式であるムラ補正式の係数の係数値を生成し、ドライバ200は、係数の係数値をムラ補正式に適用し、入力値(ディスプレイデータ)をムラ補正式によって補正し、補正されたディスプレイデータに対応する駆動信号を出力する。
ムラ補正式は、図6を参照して説明する。図6にて、カーブCMは階調毎のディスプレイパネルの平均画素値を示し、カーブCAは階調毎のムラ補正値を示し、カーブCBは階調毎のムラ測定値を示す。
Y=aX+bX+c+X (1)
数式(1)中、階調毎のムラ補正値はaX+bX+cで表現され、階調毎のムラ測定値はXで表現され、階調毎のディスプレイパネルの平均画素値はYで表現される。数式(1)中、Xは階調毎のムラの測定値、つまり階調の階調値であり、ムラ補正式の各次数の係数はa、bおよびcで表現される。
本発明による実施例として、ムラ補正式の各次数の係数値は、図7のようなメモリマップを用いて格納される。ムラ補正式の係数は、メモリマップによる格納容量範囲内でセットされる。
一般的な場合、ムラ補正式の各次数の係数値は、例えば、8ビットで表現されるように設定可能であり、図8のようなメモリマップを用いて格納される。図8にて、PGAは係数aの係数値を表現するビットであり、PGBは係数bの係数値を表現するビットであり、PGCは係数cの係数値を表現するビットである。
階調毎のムラブロックの明るさ値に大きい変化がなければ、係数a、b、cの係数値は、図8のように例示された8ビットで十分に表現することができる。しかし、階調毎のムラブロックの明るさ値の変化が大きければ、係数a、b、cの係数値は8ビットでは十分に表現し難い。
本発明の実施例は、これを解消すべく、係数のうち、指定された1つ以上の係数に対してアダプティブレンジを適用してセットするように構成される。例えば、本発明の実施例は、図8の問題点を解消すべく、図7のように、係数のうち、最も高い次数の係数aをアダプティブレンジ(Adaptive Range)を適用してセットするように構成される。
図7を参照すれば、係数のうち、最も高い次数の係数aは、アダプティブレンジビットARと基本レンジビットGAとを含むようにセットされ、残りの係数b、cは、基本レンジビットGB、GCを含むようにセットされる。係数a、b、cの基本レンジビットGA、GB、GCは、同じビット数を有するようにセットされることが好ましい。ここで、アダプティブレンジビットARは3ビットとして例示し、基本レンジビットGA、GB、GCは7ビットとして例示する。
また、各係数の基本レンジビットGA、GB、GCは、異なるビット数を有するようにセットされる。つまり、係数aの基本レンジビットGAはm1個、係数bの基本レンジビットGBはm2個、係数cの基本レンジビットGCはm3個にセットされ、アダプティブレンジビットARはn個にセットされる。ここで、m1、m2、m3、nは自然数である。
つまり、メモリマップの全体容量はm1+m2+m3+nビットであり、全体容量から係数aに割当てられたm1+nビットを除いて残りのビットは、係数bと係数cの基本レンジビットGB、GCを表現するために割当てられる。例えば、係数aは、2ビット(n=2)のアダプティブレンジビットARと7ビット(m1=7)の基本レンジビットGAとを有するようにセットされ、係数bは、7ビット(m2=7)の基本レンジビットGBを有するようにセットされ、係数cは、8ビット(m3=8)の基本レンジビットGCを有するようにセットされる。
アダプティブレンジビットARは、ムラブロックに対するムラ測定値とムラ補正値との和が平均画素明るさ値に近似するように、ムラブロックの明るさの表現範囲を可変するためのものである。ここで、アダプティブレンジビットARの値の変更によって決定されるムラブロックの明るさ表現範囲は、解像度および明るさ値の範囲を含む。つまり、アダプティブレンジビットARの変更は、ムラブロックの明るさ表現範囲、ムラブロックの解像度および明るさ値の範囲を変更する。
本発明の実施例は、アダプティブレンジビットARの変更によって係数aを可変することができる。つまり、ムラブロックの明るさ値の変化が大きくて、係数a、b、cの基本レンジビットのセッティングでムラ補正式の値がディスプレイパネルの平均画素値に到達しない場合、アダプティブレンジビットARの変更によって係数aの係数値を可変することができる。アダプティブレンジビットARのセッティングによって、係数aは、ムラブロックの明るさの表現範囲のうち、実際に必要な係数値に最も近似する係数値を有することができる。
アダプティブレンジが適用された本発明のムラ補正式の係数aをセットする方法を、図9を参照して説明する。
係数aは、アダプティブレンジビットARと基本レンジビットGAによって表現される。アダプティブレンジビットARが3ビットの場合、係数aは、Range0~Range7のように8段階の表現範囲に相当する値を有することができる。
図9は、ムラブロックの明るさの表現範囲がRange0、Range1およびRange2に変化することを例示し、ムラブロックの明るさの表現範囲は、Range0が最も狭く、Range2が最も広い。
アダプティブレンジビットARが高い値を有するほど、ムラブロックの明るさの表現範囲は広くなる。つまり、ムラブロックの明るさ値の範囲は広くなり、解像度は低くなる。
表1は、256階調を表現するための係数aのアダプティブレンジビットARの変化に関するものである。
Figure 0007465655000001
表1にて、係数aのアダプティブレンジビットARが3ビットの場合、アダプティブレンジビットARの値が(000)は0で表示され、図9のRange0に相当し、アダプティブレンジビットARの値が(001)は1で表示され、図9のRange1に相当し、アダプティブレンジビットARの値が(010)は2で表示され、図9のRange2に相当する。表1のように、アダプティブレンジビットARの値が変化することによるRange0、Range1およびRange2の表現範囲、明るさ値の範囲および解像度は、アダプティブレンジビットARの値が高いほど変化する。
上記において、Range0は、係数aの基本レンジビットGAとして表現できる最大に相当する。
もし、係数aが表現範囲Range0に設定され、平均画素明るさ値に近似するために実際に必要な係数値REFが、図9のように表現範囲Range0を外れる場合、誤差F1が発生する。
この誤差F1を解消するために、本発明の実施例は、アダプティブレンジビットARの値を可変することができる。
アダプティブレンジビットARが2の値を有する場合、実際に必要な係数値REFで表現できる平均画素明るさ値は、表現範囲Range2に含まれる。しかし、実際に必要な係数値REFで表現できる平均画素明るさ値は、Range2の階調値で表現できる値のうち最も近似した値の間に誤差F2が発生する。
アダプティブレンジビットARが1の値を有する場合、実際に必要な係数値REFで表現できる平均画素明るさ値は、表現範囲Range1に含まれる。そして、実際に必要な係数値REFで表現できる平均画素明るさ値は、表現範囲Range1の最大値(+MAX)に一致する。
図9および表1の場合、本発明の実施例は、アダプティブレンジビットARの値を1にセットすることができ、係数aは、1に相当するアダプティブレンジビットARの値と基本レンジビットGAの最大値とを組み合わせた係数値を有することができる。
本発明の実施例は、図9および表1で説明された方法の通り、ムラ補正式の係数aをセットすることができる。
もし、アダプティブレンジビットARの可変に対応する表現範囲のうち、所望の係数値REFに正確に一致する値が存在しない場合、係数aは、最も近似した値が存在する表現範囲に相当するアダプティブレンジビットARの値と基本レンジビットGAの最大値とを組み合わせた係数値を有することができる。
上述のように、係数生成部142は、基本レンジビットGA、GB、GCとして、まず、ムラ補正式の係数a、b、cの係数値を決定する。この時、ディスプレイパネル10の階調毎の平均画素明るさ値がムラ補正式による値の範囲を外れる場合、最も高い次数の係数aのアダプティブレンジビットARは、実際に必要な係数値REFが平均画素明るさ値に最も近似する値を有するものにセットされる。
係数生成部142は、上記のようにムラブロックに対するムラ補正式の係数の係数値を生成すると、ムラブロックの位置値とムラ補正式の係数の係数値とをムラ補正データとしてメモリ160に格納する。この時、ムラブロックの位置値とムラ補正式の係数の係数値は、メモリ160にルックアップテイブル形態で格納され、ムラブロックの位置値がインデックスとして活用され、ムラブロックの位置値でムラ補正式の係数の係数値を読み出し(read)可能に互いにジョイン(Join)される。
ムラ補正部130は、上記のように、ムラブロック検出部140によってムラブロックを検出してムラブロックの位置値を生成し、係数生成部142によってムラ補正式の係数の係数値を生成する。
その後、ムラブロック検出部140は、検出映像V_DATAをフレーム単位またはブロック単位でムラ画素検出部150に出力することができる。この時、ムラブロック検出部140は、一般ブロックとムラブロックの検出映像V_DATAに対するブロックの情報(位置情報および検出映像V_DATAを含む情報)をムラ画素検出部150に出力する。
ムラ画素は、ディフェクト(Defect)を有する画素を意味し、製造工程上のエラーなどの理由から、画素サイズの点状ムラを意味する。
ムラ画素は、検出映像V_DATAのブロック単位で判断される。ムラ画素は、ディスプレイパネル10の平均画素明るさ値と隣接した画素の明るさ値に基づいて検出される。
より具体的には、白点ムラ、黒点ムラおよび黒白点ムラのようなムラ画素の明るさ値が、平均画素明るさ値、隣接した画素の明るさ値または平均画素明るさ値と隣接した画素の明るさ値などに基づいて設定された基準値以上の場合、当該画素は、ムラ画素として検出される。
例えば、図10のように、ブロックB23は、マトリクス状に配列された複数の画素を含む。
図10のブロックB23で基準値以上の明るさ値を有する画素がムラ画素と判断され、図10は、画素P33がムラ画素と判断されたものを例示する。
ムラ画素検出部150は、ムラ画素に対する位置値を生成し、図10の場合、画素P11の座標が(5,9)の場合、ムラ画素P33の座標(7,11)が位置値として生成される。
ムラ画素検出部150は、ムラ画素の位置値とムラ画素に対する検出映像V_DATAを含むデータを係数生成部152に出力し、ムラブロック検出部140から伝達されたムラブロックの位置値と自ら生成したムラ画素の位置値とを出力部170に出力することができる。
係数生成部152は、階調毎の前記ムラ画素の測定値を平均画素明るさ値に補正するための二次式であるムラ画素補正式の係数の係数値を生成し、ムラ画素の位置値とムラ画素補正式の係数の係数値とを含むムラ画素補正データを生成し、ムラ画素補正データをメモリ160に出力する。
本発明の実施例において、ムラ画素に対するムラ補正は、ドライバ200で行われる。ムラ画素に対するムラ補正も、ムラブロックと同様に、階調毎のムラ画素の明るさ値を正確に表現できる近似式、つまりムラ画素補正式が必要である。ムラ画素補正式が定められる場合、ムラ画素に対するムラ補正は、階調毎のムラ画素補正式の係数の係数値さえ決定されれば正確に行われる。
本発明の実施例において、ムラ補正装置100は、ムラ画素のムラ補正のためのムラ画素補正式の係数値をムラ画素補正データとして生成し、ドライバ200は、ムラ画素補正式による演算を行うアルゴリズムを有し、ムラ補正装置100から提供された係数値が適用されたムラ画素補正式に入力値(ディスプレイデータ)を適用することにより、改善された画質でムラ画素をディスプレイ可能な駆動信号をディスプレイパネル10に提供することができる。
本発明は、階調毎のムラ画素の明るさ値をディスプレイパネルの平均画素値に最大限近似させるために、二次式のムラ画素補正式を用いるように実施される。そのため、ムラ補正装置100は、二次式であるムラ画素補正式の係数の係数値を生成し、ドライバ200は、係数の係数値をムラ画素補正式に適用し、入力値(ディスプレイデータ)をムラ画素補正式によって補正し、ムラ画素に補正されたディスプレイデータに対応する駆動信号を出力する。
この時、ムラ画素のためのムラ画素補正式の係数の係数値は、ムラ補正式の係数の係数値と同一の方法で生成される。
そして、ムラ画素補正式の係数のうち、最も高い次数の係数aをアダプティブレンジ(Adaptive Range)を適用してセットすることも、ムラ補正式と同一の方法で構成される。
ムラ画素に対するムラ画素補正式の最も高い次数の係数は、ムラ画素に対するムラ測定値とムラ補正値との和が平均画素明るさ値に近似するように、ムラ画素の明るさの表現範囲を可変するアダプティブレンジビット(Adaptive Range Bits)を含むようにセットされる。
そして、以上の通り、ムラ補正式とムラ画素補正式の係数は、同一のフォーマットを有し、同一の方法でセットされる。そのため、ムラ画素補正式の係数の係数値を生成する方法の具体的な説明は省略する。
上述により、メモリ160は、係数生成部142から提供されるムラブロックの位置値とムラ補正式の係数の係数値とを含むムラ補正データと、ムラ画素の位置値とムラ画素補正式の係数の係数値とを含むムラ画素補正データとを格納することができる。
出力部170は、ムラブロック検出部140によるムラブロック検出とムラ画素検出部150によるムラ画素検出が完了すると、ムラブロック検出部140から伝達されるムラブロックの位置値に対応するムラ補正データと、ムラ画素検出部150から伝達されるムラ画素の位置値に対応するムラ画素補正データとをメモリ160から受信し、ムラ補正データとムラ画素補正データとをドライバ200に提供する。
ドライバ200は、ムラ補正データとムラ画素補正データとを内部に構成されたフラッシュメモリのような格納場所に格納する。
上記の方法によりテストされたディスプレイパネル10は、ムラ補正データとムラ画素補正データとを内部に格納したドライバ200とセットに製作可能であり、ドライバ200は、ムラブロックまたはムラ画素に対するディスプレイデータをムラ補正データおよびムラ画素補正データを用いて補正することができる。
その結果、ディスプレイパネル10は、前記ディスプレイデータの補正によって改善される画質で画面をディスプレイすることができる。

Claims (13)

  1. ディスプレイパネルに階調毎のテスト映像を提供するテスト映像供給部と、
    前記ディスプレイパネルに表示される前記テスト映像を撮影した検出映像を提供する映像検出部と、
    複数の画素を含むブロック単位で各検出映像を明るさ値で判別してムラ(Mura)のあるムラブロックを検出し、階調毎の前記ムラブロックの測定値を前記ディスプレイパネルの全ブロックの階調毎の平均画素明るさ値に補正するための二次式であるムラ補正式の係数の係数値を生成し、前記ムラ補正式の係数のうち、最も高い次数の第1係数は、前記ムラブロックに対するムラ測定値とムラ補正値との和が前記平均画素明るさ値に近似するように、前記ムラブロックの明るさの表現範囲を可変するアダプティブレンジビット(Adaptive Range Bits)を含むようにセットされ、前記ムラブロックの位置値と前記ムラ補正式の係数の係数値とを含むムラ補正データを生成するムラ補正装置とを備え
    前記ムラ補正装置が、前記アダプティブレンジビットの値の変更によって前記ムラブロックの前記明るさ表現範囲に含まれる解像度および明るさ値の範囲を可変するムラ補正システム。
  2. 前記ムラ補正装置が、前記ムラ補正値aX+bX+cと前記ムラ測定値Xとの和で表現される前記ムラ補正式のうち、前記ムラ補正値の係数の係数値を生成し、前記Xは階調の階調値であり、前記a、bおよびcは係数である請求項1に記載のムラ補正システム。
  3. 前記ムラ補正装置が、前記ムラ補正値の最も高い次数の係数aを前記第1係数にセットする請求項2に記載のムラ補正システム。
  4. 前記ムラ補正装置が、
    前記アダプティブレンジビットと基本レンジビットとを含むように前記第1係数をセットし、基本レンジビットを含むように残りの係数をセットし、
    前記係数bおよび係数cは、係数を表現するために割当てられたメモリマップの全体ビットから前記係数aを表現するビットを除いて残りのビットにセットし、
    前記アダプティブレンジビットの値は、可変する前記ムラブロックの明るさの表現範囲のうち、前記第1係数に実際に必要な係数値に最も近似する値を有するものにセットする請求項3に記載のムラ補正システム。
  5. 前記ムラ補正装置が、前記明るさ値で判別して、前記ムラブロック内の他の画素と対比して一定レベル以上の明るさ差を有するムラ画素を検出し、階調毎の前記ムラ画素の測定値を前記平均画素明るさ値に補正するための二次式であるムラ画素補正式の係数の係数値を生成し、前記ムラ画素の位置値と前記ムラ画素補正式の係数の係数値とを含むムラ画素補正データを生成する請求項1に記載のムラ補正システム。
  6. 前記ムラ補正装置が、前記ムラ画素補正式の前記係数のうち、最も高い次数の第2係数は、前記ムラ画素に対するムラ測定値とムラ補正値との和が前記平均画素明るさ値に近似するように、前記ムラ画素の明るさの表現範囲を可変するアダプティブレンジビット(Adaptive Range Bits)を含むようにセットする請求項に記載のムラ補正システム。
  7. 前記ムラ補正装置が、前記ムラ補正式と前記ムラ画素補正式の係数は同一のフォーマットを有するようにセットする請求項に記載のムラ補正システム。
  8. ディスプレイパネルの階調毎のテスト映像に対応する検出映像を受信し、ムラブロックに対するムラ補正データを生成するムラ補正装置を備え、
    前記ムラ補正装置が、
    複数の画素を含むブロック単位で各検出映像を明るさ値で判別してムラ(Mura)のあるムラブロックを検出するムラブロック検出部と、
    階調毎の前記ムラブロックの測定値を前記ディスプレイパネルの全ブロックの階調毎の平均画素明るさ値に補正するための二次式であるムラ補正式の係数の係数値を生成し、前記ムラ補正式の係数のうち、最も高い次数の第1係数は、前記ムラブロックに対するムラ測定値とムラ補正値との和が前記平均画素明るさ値に近似するように、前記ムラブロックの明るさの表現範囲を可変するアダプティブレンジビット(Adaptive Range Bits)を含むようにセットする第1係数生成部と、
    前記ムラブロックの位置値と前記ムラ補正式の係数の係数値とを含むムラ補正データを格納するメモリと、
    前記ムラ補正データを前記ディスプレイパネルの駆動のためのドライバに出力する出力部とを備え
    前記第1係数生成部が、前記アダプティブレンジビットの値の変更によって前記ムラブロックの前記明るさ表現範囲に含まれる解像度および明るさ値の範囲を可変するムラ補正システム。
  9. 前記第1係数生成部が、前記ムラ補正値aX+bX+cと前記ムラ測定値Xとの和で表現される前記ムラ補正式のうち、前記ムラ補正値の係数の係数値を生成し、前記Xは階調の階調値であり、前記a、bおよびcは係数である請求項に記載のムラ補正システム。
  10. 前記第1係数生成部が、前記ムラ補正値の最も高い次数の係数aを前記第1係数にセットする請求項に記載のムラ補正システム。
  11. 前記第1係数生成部が、
    前記アダプティブレンジビットと基本レンジビットとを含むように前記第1係数をセットし、基本レンジビットを含むように残りの係数をセットし、
    前記係数bおよび係数cは、係数を表現するために割当てられたメモリマップの全体ビットから前記係数aを表現するビットを除いて残りのビットにセットし、
    前記アダプティブレンジビットの値は、可変する前記ムラブロックの明るさの表現範囲のうち、前記第1係数に実際に必要な係数値に最も近似する値を有するものにセットする請求項10に記載のムラ補正システム。
  12. 前記ムラ補正装置が、
    前記明るさ値で判別して、前記ムラブロック内の他の画素と対比して一定レベル以上の明るさ差を有するムラ画素を検出するムラ画素検出部と、
    階調毎の前記ムラ画素の測定値を前記平均画素明るさ値に補正するための二次式であるムラ画素補正式の係数の係数値を生成し、前記ムラ画素の位置値と前記ムラ画素補正式の係数の係数値とを含むムラ画素補正データを生成する第2係数生成部とを備え、
    前記メモリが、前記ムラ画素の位置値と前記ムラ画素補正式の係数の係数値とを含むムラ画素補正データをさらに格納し、
    前記出力部が、前記ムラ画素補正データを前記ドライバにさらに出力する請求項に記載のムラ補正システム。
  13. 前記第2係数生成部が、前記ムラ画素補正式の前記係数のうち、最も高い次数の第2係数は、前記ムラ画素に対するムラ測定値とムラ補正値との和が前記平均画素明るさ値に近似するように、前記ムラ画素の明るさの表現範囲を可変するアダプティブレンジビット(Adaptive Range Bits)を含むようにセットする請求項12に記載のムラ補正システム。
JP2019234547A 2018-12-26 2019-12-25 ムラ補正システム Active JP7465655B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0169626 2018-12-26
KR1020180169626A KR102552012B1 (ko) 2018-12-26 2018-12-26 무라 보정 시스템

Publications (2)

Publication Number Publication Date
JP2020106838A JP2020106838A (ja) 2020-07-09
JP7465655B2 true JP7465655B2 (ja) 2024-04-11

Family

ID=71124428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019234547A Active JP7465655B2 (ja) 2018-12-26 2019-12-25 ムラ補正システム

Country Status (5)

Country Link
US (1) US10964241B2 (ja)
JP (1) JP7465655B2 (ja)
KR (1) KR102552012B1 (ja)
CN (1) CN111383565B (ja)
TW (1) TWI825252B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663577B (zh) * 2018-06-04 2019-06-21 宏碁股份有限公司 針對非平面螢幕之色不均瑕疵補償系統
KR102552033B1 (ko) * 2018-12-26 2023-07-05 주식회사 엘엑스세미콘 무라 보상 드라이버
KR102575130B1 (ko) * 2018-12-26 2023-09-05 주식회사 엘엑스세미콘 무라 보상 시스템
KR20210143381A (ko) 2020-05-19 2021-11-29 삼성디스플레이 주식회사 표시 장치 및 휘도 프로파일 측정 방법
CN111968557A (zh) * 2020-09-03 2020-11-20 广州视源电子科技股份有限公司 背光模组的补偿方法和补偿系统
KR20220077553A (ko) 2020-12-02 2022-06-09 주식회사 엘엑스세미콘 무라 보상을 위한 무라 보상장치 및 데이터처리회로
CN112508922B (zh) * 2020-12-14 2021-12-21 深圳精智达技术股份有限公司 Mura检测方法、装置、终端设备以及存储介质
TW202303553A (zh) * 2021-06-28 2023-01-16 韓商Lx半導體科技有限公司 顯示面板電壓降補償系統及補償電壓降的顯示驅動裝置
CN114359055B (zh) * 2022-03-21 2022-05-31 湖南大学 一种多相机拍摄屏体的图像拼接方法及相关装置
US11810531B1 (en) * 2022-04-28 2023-11-07 Pixelworks Semiconductor Technology (Shanghai) Co., Ltd. Methods and systems for calibrating and controlling a display device
WO2023234658A1 (ko) * 2022-05-30 2023-12-07 주식회사 엘엑스세미콘 무라 보상 모듈, 이를 포함하는 디스플레이 제어장치 및 이를 이용한 무라 보상 방법
CN117392937B (zh) * 2023-12-13 2024-03-19 武汉精测电子集团股份有限公司 显示面板白画面的色点分离、demura方法、装置及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284794A1 (en) 2007-05-17 2008-11-20 Top Team Int'l Patent & Trademark Office Image display system and method for eliminating mura defects
JP2011209639A (ja) 2010-03-30 2011-10-20 Sharp Corp 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
US20140184671A1 (en) 2012-12-28 2014-07-03 Gil-Jae Lee Display device, and optical compensation system and optical compensation method thereof
JP2015222332A (ja) 2014-05-22 2015-12-10 株式会社Joled 表示パネルの製造方法
US20160247432A1 (en) 2014-12-10 2016-08-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for obtaining compensation value of gray scale of a pixel
JP2018510573A (ja) 2015-03-20 2018-04-12 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ディスプレイムラ補正方法、装置、及びシステム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127843B1 (ko) * 2005-10-25 2012-03-21 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
KR101127829B1 (ko) * 2005-12-07 2012-03-20 엘지디스플레이 주식회사 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
US20080007565A1 (en) * 2006-07-03 2008-01-10 Shinichi Nogawa Color correction circuit, driving device, and display device
KR101374989B1 (ko) 2006-12-27 2014-03-17 엘지디스플레이 주식회사 무라 검출장치 및 그의 구동방법
US8665295B2 (en) 2008-11-20 2014-03-04 Global Oled Technology Llc Electroluminescent display initial-nonuniformity-compensated drve signal
KR101830679B1 (ko) * 2010-07-29 2018-02-22 삼성디스플레이 주식회사 표시 패널 검사 장치 및 그 방법
KR101958634B1 (ko) 2012-12-13 2019-03-15 엘지디스플레이 주식회사 디스플레이 장치의 무라 검출 장치 및 방법
JP5855607B2 (ja) * 2013-06-28 2016-02-09 富士フイルム株式会社 画像記録方法及び装置並びにプログラム
US9799257B2 (en) * 2014-06-02 2017-10-24 Samsung Display Co., Ltd. Hierarchical prediction for pixel parameter compression
KR20150141821A (ko) * 2014-06-10 2015-12-21 삼성전자주식회사 불균일 특성을 보정하는 디스플레이 장치 및 그 제어 방법
CN105206239B (zh) * 2015-10-16 2018-03-30 深圳市华星光电技术有限公司 Mura现象补偿方法
KR102537463B1 (ko) 2016-01-20 2023-05-30 삼성디스플레이 주식회사 표시 패널의 얼룩 보상 장치, 이를 이용하는 표시 패널의 얼룩 보상 방법 및 이를 포함하는 표시 패널의 구동 방법
CN105590604B (zh) * 2016-03-09 2018-03-30 深圳市华星光电技术有限公司 Mura现象补偿方法
KR102544123B1 (ko) 2016-03-10 2023-06-16 삼성디스플레이 주식회사 얼룩 검사 장치, 이의 구동 방법 및 얼룩 보정값을 포함하는 표시 장치
CN106328083B (zh) 2016-10-10 2017-11-10 深圳市华星光电技术有限公司 一种液晶显示器及其补偿数据存储方法
KR101747405B1 (ko) 2017-01-06 2017-06-15 주식회사 브이오 디스플레이 패널의 무라 보정방법
US10176761B2 (en) * 2017-02-23 2019-01-08 Synaptics Incorporated Compressed data transmission in panel display system
US10170063B2 (en) * 2017-05-03 2019-01-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Mura compensation method for display panel and display panel
CN107680526A (zh) * 2017-10-13 2018-02-09 深圳吉迪思电子科技有限公司 一种亮度Mura补偿方法
CN108921797B (zh) * 2018-06-14 2021-07-13 合肥市商巨智能装备有限公司 畸变图像的校准方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284794A1 (en) 2007-05-17 2008-11-20 Top Team Int'l Patent & Trademark Office Image display system and method for eliminating mura defects
JP2011209639A (ja) 2010-03-30 2011-10-20 Sharp Corp 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
US20140184671A1 (en) 2012-12-28 2014-07-03 Gil-Jae Lee Display device, and optical compensation system and optical compensation method thereof
JP2015222332A (ja) 2014-05-22 2015-12-10 株式会社Joled 表示パネルの製造方法
US20160247432A1 (en) 2014-12-10 2016-08-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for obtaining compensation value of gray scale of a pixel
JP2018510573A (ja) 2015-03-20 2018-04-12 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ディスプレイムラ補正方法、装置、及びシステム

Also Published As

Publication number Publication date
KR20200079920A (ko) 2020-07-06
JP2020106838A (ja) 2020-07-09
US20200211429A1 (en) 2020-07-02
CN111383565A (zh) 2020-07-07
KR102552012B1 (ko) 2023-07-05
CN111383565B (zh) 2023-11-03
US10964241B2 (en) 2021-03-30
TW202025132A (zh) 2020-07-01
TWI825252B (zh) 2023-12-11

Similar Documents

Publication Publication Date Title
JP7465655B2 (ja) ムラ補正システム
US10839731B2 (en) Mura correction system
TWI827774B (zh) Mura校正驅動器
CN107068037B (zh) 显示面板的灰阶校正方法和灰阶校正装置
US20040155970A1 (en) Vignetting compensation
JP2008250319A (ja) ムラ欠陥の低減方法、およびディスプレー
KR20200002636A (ko) 디스플레이 구동기를 설정하는 디바이스 및 방법
US20120242665A1 (en) Contrast matching for stereo image
JP2009128733A (ja) 液晶表示装置、制御回路、および液晶表示制御方法、並びにコンピュータ・プログラム
KR20030066511A (ko) 동영상 신호의 실시간 밝기 제어 장치 및 방법
US20240062696A1 (en) Demura method for display panel
JP6548516B2 (ja) 画像表示装置、画像処理装置、画像表示装置の制御方法、及び、画像処理装置の制御方法
US8274526B2 (en) Method, apparatus and system for visual gamma correction of displays
JP2002532767A (ja) 階調の表現を改善した表示装置
US20140327695A1 (en) Image processing apparatus and control method therefor
KR101365828B1 (ko) 정렬 히스토그램 장치 및 방법
JP2021190824A (ja) 色むら調整システム、映像表示装置及び色むら調整方法
KR20230086069A (ko) 무라를 보상하기 위한 디스플레이 구동장치 및 이를 포함하는 디스플레이 시스템
US20040104921A1 (en) Display device with improved representation of the shades of grey
CN115775511A (zh) 显示设备亮度均匀性校正方法及校正装置
CN115242985A (zh) 摄像装置校正方法和摄像装置校正装置
KR100702959B1 (ko) 설정 계조 범위의 분할 영역들이 변하는 감마 보정 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240401

R150 Certificate of patent or registration of utility model

Ref document number: 7465655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150