KR20220077553A - 무라 보상을 위한 무라 보상장치 및 데이터처리회로 - Google Patents

무라 보상을 위한 무라 보상장치 및 데이터처리회로 Download PDF

Info

Publication number
KR20220077553A
KR20220077553A KR1020200166598A KR20200166598A KR20220077553A KR 20220077553 A KR20220077553 A KR 20220077553A KR 1020200166598 A KR1020200166598 A KR 1020200166598A KR 20200166598 A KR20200166598 A KR 20200166598A KR 20220077553 A KR20220077553 A KR 20220077553A
Authority
KR
South Korea
Prior art keywords
block
mura
compensation
values
value
Prior art date
Application number
KR1020200166598A
Other languages
English (en)
Inventor
박준영
김두연
이민지
이강원
김영균
이지원
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020200166598A priority Critical patent/KR20220077553A/ko
Priority to US17/537,050 priority patent/US11961445B2/en
Priority to TW110144447A priority patent/TW202223864A/zh
Priority to CN202111440897.6A priority patent/CN114596815A/zh
Publication of KR20220077553A publication Critical patent/KR20220077553A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

일 실시예에 따른 데이터처리회로는 디스플레이 패널에 배치되는 화소들에 대한 계조값들을 포함하는 영상데이터를 수신하는 수신회로를 포함할 수 있다. 데이터처리회로는 수신회로로부터 수신되는 각 블록의 대표 보상값과 글로벌 게인을 곱하여 최종 보상값을 계산하고, 변환된 영상데이터를 생성하는 보상회로를 포함할 수 있다. 데이터처리회로는 디스플레이 패널의 각 블록의 계조값에 대한 대표 보상값을 저장하는 메모리를 포함하고, 변환된 영상데이터를 데이터구동회로로 송신하는 송신회로를 포함할 수 있다.

Description

무라 보상을 위한 무라 보상장치 및 데이터처리회로 {Mura Compensation Device and Data Processing Circuit for Mura compensation}
본 실시예는 무라 보상장치 및 데이터처리회로의 무라(Mura) 보상 방법에 관한 것으로, 디스플레이 패널에 발생하는 무라(Mura)를 검출하고 보상하는 무라 보상장치 및 데이터처리회로에 관한 것이다.
표시장치에는 LCD(Liquid Crystal Display) 패널, OLED(Organic Light-Emitting Diode) 패널 등의 다양한 종류의 패널이 사용될 수 있고, 패널은 표시장치의 데이터처리회로에 의해 제어된다.
패널에는 복수의 화소가 배치되므로 데이터처리회로는 데이터전압에 따라 각 화소의 발광소자-예를 들어, OLED(Organic Light Emitting Diode)-를 조절하거나 개방소자-예를 들어, LC(Liquid Crystal)-를 조절하여 각 화소의 휘도를 제어할 수 있다.
디스플레이 패널의 구동장치는 각 화소의 휘도를 제어하기 위하여 계조값에 따라 각 화소로 공급할 데이터전압을 변경하는 방법으로 패널에 표시되는 영상의 밝기를 조절할 수 있다.
각 화소로 동일한 데이터전압을 전달하더라도 디스플레이 패널의 제조 공정상의 오작동, 결함, 설계상의 하자, 패널의 작동 과정에서 발생하는 물리적 특성의 변화 등과 같이 다양한 내외부적 요인으로 패널의 각 화소들의 휘도 편차가 발생하게 된다.
디스플레이 패널의 일부 화소의 특성이 주변 화소의 특성과 달라져 발생하는 휘도의 편차를 무라(Mura) 불량으로 정의하고, 무라 불량이 발생하는 패널의 화소 또는 영역을 검출하여 보상할 수 있다.
디스플레이 패널의 무라를 검출하기 위해서는 디스플레이 패널의 화소들을 동일한 계조값들로 구동하고, 이를 촬영하여 얼룩과 같은 문양을 가지거나 단일 색상으로 표시되지 않는 영상들을 무라로 검출하게 된다.
전체 패널이 표시하는 영상의 휘도 또는 색 등을 확인하고 무라(Mura) 불량 여부를 확인한 후에는 이를 보정하여 화면의 특성을 균일하게 유지하는 기술이 요구된다.
그러나, 디스플레이 패널에 발생한 무라를 보상하기 위하여 패널 전체의 화소의 특성을 메모리에 저장하거나, 무라의 특성을 판단하기 위하여 복잡한 연산을 통해 무라 보상값을 계산하는 경우 요구되는 메모리 용량은 과도하게 증가하는 문제점이 발생한다.
이러한 배경에서, 본 실시예의 목적은, 일 측면에서, 영상 데이터로부터 블록별 무라를 판단하고, 각 블록별 대표 보상값을 사용함으로써 보다 효율적인 메모리 사용이 가능한 데이터처리회로 및 무라 보상장치를 제공함을 목적으로 한다.
본 실시예의 목적은, 다른 측면에서, 하나의 글로벌 게인을 계산하여 최종 보상값을 계산함으로써 보다 효율적인 메모리 사용이 가능한 데이터처리회로 및 무라 보상장치를 제공함을 목적으로 한다.
전술한 목적을 달성하기 위하여, 제1 실시예는, 디스플레이 패널에 배치되는 화소들에 대한 계조값들을 포함하는 영상데이터를 수신하는 수신회로; 디스플레이 패널의 각 블록의 계조값에 대한 대표 보상값을 저장하는 메모리; 상기 각 블록의 대표 보상값과 글로벌 게인을 곱하여 최종 보상값을 계산하고, 변환된 영상데이터를 생성하는 보상회로; 및 상기 변환된 영상데이터를 데이터구동회로로 송신하는 송신회로를 포함하는, 데이터처리회로를 제공할 수 있다.
데이터처리회로에서 상기 글로벌 게인은 디스플레이 패널의 일 블록에 대하여 복수의 계조값들에 대응되는 복수의 보상값들로 정의된, 데이터처리회로를 제공할 수 있다.
데이터처리회로에서 상기 글로벌 게인은 하나의 룩업 테이블(Look Up Table)에 의해 획득되고, 특정 계조값들에 대한 보상값들의 선형 보간에 의해 획득된 보상값들을 포함하는, 데이터처리회로를 제공할 수 있다.
데이터처리회로에서 상기 메모리는 보상회로에서 계산된 최종 보상값들 및 글로벌 게인을 저장하는, 데이터처리회로를 제공할 수 있다.
데이터처리회로에서 상기 보상회로는 각 화소의 위치에 따라 블록을 선택하고, 각 블록별로 무라 여부를 판단하여 변환된 영상데이터를 생성하는, 데이터처리회로를 제공할 수 있다.
데이터처리회로에서 상기 각 블록의 계조값에 대한 대표 보상값은 블록 내의 하나 이상의 화소의 휘도값들로부터 계산되는, 데이터처리회로를 제공할 수 있다.
제2 실시예는, 디스플레이 패널의 일 블록에 대하여 복수의 계조값들에 대응되는 복수의 휘도값들을 획득하는 수신회로; 및 타겟휘도값들과 상기 휘도값들의 차이에 의한 무라(Mura) 현상이 해소되도록 상기 계조값들에 대한 보상값들을 계산하고, 각 블록별로 대표 보상값을 생성하여 최종 보상값들을 계산하는 계산회로;를 포함하는 무라 보상장치를 제공할 수 있다.
무라 보상장치에서 상기 수신회로는 각 블록별로 정의된 대표 보상값을 계산하기 위해 블록 내의 하나 이상의 화소의 휘도값들을 획득하는, 무라 보상장치를 제공할 수 있다.
무라 보상장치에서 상기 계산회로는 일 블록에 대한 복수의 계조값들에 대응되는 복수의 휘도값들로 글로벌 게인을 생성하는, 무라 보상장치를 제공할 수 있다.
무라 보상장치에서 상기 계산회로는 상기 블록별 대표 보상값과 상기 글로벌 게인을 곱하여 최종 보상값들을 계산하는, 무라 보상장치를 제공할 수 있다.
무라 보상장치에서 상기 계산회로는 복수의 계조값들에 대응되는 복수의 휘도값들로 보간 함수를 생성하는, 무라 보상장치를 제공할 수 있다.
무라 보상장치에서 상기 보간 함수는 1차 함수로 구성되는, 무라 보상장치를 제공할 수 있다.
제3 실시예는, 영상 데이터에서 무라 블록 내의 복수의 화소의 밝기 보상값을 계산하는 단계; 상기 복수의 화소의 밝기 보상값을 사용하여 각각의 무라 블록의 대표 보상값을 계산하는 단계; 하나의 무라 블록으로부터 계조별 글로벌 게인을 계산하는 단계; 및 상기 각각의 무라 블록의 대표 보상값 및 글로벌 게인을 곱하여 최종 무라 보상값을 보상하는 단계;를 포함하는, 무라 보상 방법.
무라 보상 방법에서 상기 영상 데이터는 동일한 계조를 가지는 기준 영상을 디스플레이 패널에 표시하고, 상기 기준 영상을 촬영하여 획득된, 무라 보상 방법을 제공할 수 있다.
무라 보상 방법에서 각각의 무라 블록의 대표 보상값은 메모리에 저장된 블록별 휘도 데이터를 이용하는, 무라 보상 방법을 제공할 수 있다.
무라 보상 방법에서 무라 블록의 계조별 글로벌 게인은 하나의 룩업 테이블(Look Up Table)에 의해 획득되는, 무라 보상 방법을 제공할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 무라 보상의 정확성을 향상시키고 무라 보상 과정에서 사용되는 메모리의 사용 용량을 최소화할 수 있는 데이터처리회로 및 데이터처리회로의 무라 보상 방법을 제공할 수 있다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 2는 일 실시예에 따른 무라 보정 과정의 신호 흐름을 나타내는 도면이다.
도 3은 일 실시예에 따른 화소의 구조를 나타내는 도면이다.
도 4는 일 실시예에 따른 무라 보상장치의 구성도이다.
도 5는 일 실시예에 따른 데이터처리회로의 구성도이다.
도 6은 일 실시예에 따른 데이터처리회로의 무라 보정 방법을 나타내는 순서도이다.
도 7은 동일한 무라 블록에서 계조 변화에 따른 패널의 변화를 나타내는 도면이다.
도 8은 일 실시예에 따른 무라 블록의 대표값을 계산하는 방법을 설명하는 제1 예시 도면이다.
도 9는 일 실시예에 따른 무라 블록의 대표값을 계산하는 방법을 설명하는 제2 예시 도면이다.
도 10은 종래의 무라 보상 방법을 설명하는 도면이다.
도 11은 일 실시예에 따른 무라 보상 방법을 설명하는 도면이다.
도 12는 일 실시예에 따른 글로벌 게인에 의한 메모리 변화를 나타내는 도면이다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 1을 참조하면, 표시장치(100)는 디스플레이 패널(110), 디스플레이 패널(110)을 구동하는 데이터구동회로(120), 화소센싱회로(130), 게이트구동회로(140), 데이터처리회로(150), 호스트(160) 등을 포함할 수 있다.
디스플레이 패널(110)에는 복수의 데이터라인(DL), 게이트라인(GL) 및 센싱라인(SL)이 배치되고, 복수의 화소(P: Pixel)가 배치될 수 있다.
디스플레이 패널(110)은 필요에 따라 터치 패널(미도시)와 분리되거나 일체형으로 형성된 것일 수 있고, 디스플레이 패널(110)은 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 등의 다양한 패널이 사용될 수 있다.
데이터구동회로(120)는 데이터라인(DL)을 통해 화소(P)로 데이터전압을 공급할 수 있다. 데이터라인(DL)으로 공급된 데이터전압은 게이트구동회로(140)의 스캔신호에 따라 데이터라인(DL)과 연결된 화소(P)로 전달될 수 있다. 필요에 따라 데이터구동회로(120)은 소스드라이버로 정의될 수 있다.
화소센싱회로(130)는 센싱라인(SL)을 통해 각 화소(P)에 형성되는 아날로그신호(예를 들어, 전압, 전류 등)을 수신할 수 있고, 화소(P)의 특성을 판단할 수 있다. 또한, 화소센싱회로(130)는 각 화소(P)의 시간에 따른 특성의 변화를 센싱하여 데이터처리회로(150)로 전송할 수 있다.
게이트구동회로(140)는 턴온전압 혹은 턴오프전압의 스캔신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)는 데이터라인(DL)과 연결되고, 턴오프전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)와 데이터라인(DL)의 연결은 해제된다. 필요에 따라 게이트구동회로(140)는 게이트드라이버로 정의될 수 있다.
데이터처리회로(150)는 데이터구동회로(120)와 게이트구동회로(140)로 각종 제어신호를 공급할 수 있다. 데이터처리회로(150)는 각 타이밍에 맞게 데이터구동회로(120)가 각 화소(P)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS: Data Control Signal)를 전송하거나, 게이트구동회로(140)로 게이트제어신호(GCS: Gate Control Signal)를 전송할 수 있다. 필요에 따라 데이터처리회로(150)는 타이밍컨트롤러(T-Con: Timing Controller)로 정의될 수 있다.
데이터처리회로(150)는 외부에서 입력되는 영상데이터를 데이터구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환한 영상데이터(RGB)를 출력하여 데이터구동회로(120)로 전달할 수 있다.
데이터처리회로(150)는 디스플레이 패널(110)의 구분된 영역으로 정의된 블록별로 영상데이터(RGB)를 변환할 수 있다. 또한, 블록별로 계조값에 대한 밝기 또는 휘도의 차이를 보상하기 위해 계조의 보상값을 계산하여 변환된 영상데이터(RGB')를 생성할 수 있다.
데이터처리회로(150)은 블록별로 보상값들을 저장하고, 블록 내의 각 화소의 계조값을 보상할 수 있다. 블록별로 보상값들을 저장하여 보상값의 저장 용량을 최소화할 수 있지만, 필요에 따라 화소별로 보상값이 저장될 수 있다.
데이터처리회로(150)는 화소센싱회로(130)으로부터 판단되는 화소(P)의 특성에 따라 영상데이터(RGB)를 보상하여 전송할 수 있고, 화소센싱회로(130)로부터 센싱데이터를 수신할 수 있다.
데이터처리회로(150)은 변환된 영상데이터(RGB')를 이용하여 디스플레이 패널(150)에 배치되는 각 화소들의 휘도를 제어할 수 있다.
호스트(160)는 영상데이터를 생성하여 데이터처리회로(150)로 송신할 수 있다. 호스트는 중앙처리장치(CPU: Central Processing Unit)일 수 있고, 마이크로프로세서(Microprocessor) 등의 다양한 종류의 처리 장치를 포함할 수 있다.
도 2는 일 실시예에 따른 무라 보정 과정의 신호 흐름을 나타내는 도면이다.
도 2를 참조하면, 일 실시예에 따른 무라 보정은 표시장치(100)에서 표시되는 영상을 카메라장치(10)가 촬영하고, 무라 보상장치(20)에서 무라 보정을 위한 보상값(DCp)을 계산하여 표시장치(100)로 전달하여 디스플레이 패널(110)의 무라를 보상할 수 있다. 필요에 따라 무라 보상장치(20)은 표시장치(100) 내부에 포함되는 것일 수 있다.
데이터처리회로(150)은 일정한 계조값을 가지는 영상데이터(RGB)를 데이터구동회로(120)로 송신할 수 있다. 영상데이터(RGB)를 전달받은 데이터구동회로(120)는 이를 데이터전압(Vd)으로 변환하여 디스플레이 패널(110)에 공급할 수 있다. 예시적으로, 데이터전압(Vd)은 감마 전압일 수 있다.
디스플레이 패널(110)은 무라 보정을 위해 계조별 테스트 영상들을 제공할 수 있다. 동일한 계조값을 가지는 신호를 디스플레이 패널(110)에 공급하여 기준이 되는 영상을 표시하고, 패널검사장치(미도시)는 이를 촬영한 영상 또는 이미지를 기초로 디스플레이 패널의 정상 작동 여부 또는 품질을 판단할 수 있다.
카메라 장치(10)는 디스플레이 패널의 테스트영상을 촬영하고 화소별로 또는 블록별로 휘도값을 측정하여 저장할 수 있다. 필요에 따라 메모리(미도시)에 상기 휘도값이 저장될 수 있다.
무라 보상장치(20)는 디스플레이 패널(110)에 표시되는 테스트 영상들을 촬영한 검출 영상들을 수신하여 디스플레이 패널(110)의 무라(Mura) 여부를 판단할 수 있다. 또한, 카메라 장치(10)으로부터 획득된 휘도값(DLx)를 수신하여, 각 블록별 또는 화소별 휘도값을 계산하고 무라 현상 해소를 위한 보상값을 계산할 수 있다. 필요에 따라 특정 계조값들에 대하여 위 계산 과정이 반복적으로 수행될 수 있다. 예시적으로, 무라 특성은 촬영된 영상의 휘도 편차 이외에 색 편차로 정의될 수 있다.
무라 보상장치(20)은 검출된 영상들의 휘도, 명도, 광도, 색 등의 다양한 기준치를 기초로 디스플레이 패널(110)의 무라 여부를 판단할 수 있다.
무라 보상장치(20)는 전체 패널의 영상데이터로부터 무라(Mura)를 판단할 수 있지만, 저장되는 메모리가 급증하게 되므로 전체 패널을 블록(4x4)로 분할하여 각 블록에 대해 무라 여부를 판단하여 메모리 사용량을 감소시킬 수 있다. 필요에 따라 블록들은 각각 N x M(N 및 M은 자연수)개의 화소들로 구성될 수 있다.
예시적으로, 총 블록수는 (가로 사이즈) x (세로 사이즈) x (서브픽셀의 수) / (4x4 블록의 사이즈)로 정의될 수 있다.
계조값에 대응되는 데이터전압(Vd)를 전달받은 디스플레이 패널(110)의 각 화소들은 데이터전압(Vd)에 따라 휘도(Lx) 또는 색이 제어될 수 있다. 예시적으로, 각 화소들의 휘도(Lx) 편차를 무라로 정의할 수 있다.
계조값들은 0 내지 255의 값들 중에서 선택된 것일 수 있다. 주요 계조값들-예를 들어, 32, 64, 128, 192, 224-에 대하여 각 화소별 또는 블록별 휘도값(DLx)를 계산할 수 있고, 무라 보상장치(20)에 해당 값들이 저장될 수 있다.
무라 보상장치(20)는 복수의 계조값들에 대응되는 복수의 휘도값들(DLx)을 획득하고, 타겟 휘도값들과 상기 휘도값들(DLx)의 차이에 의한 디무라 현상이 해소되도록 복수의 계조값들에 대응되는 보상값들(DCp)을 계산할 수 있다.
예시적으로, 타겟휘도값들은 주로 디스플레이 패널의 가운데에 위치하는 블록의 휘도값들에 따라 결정될 수 있다. 필요에 따라 블록의 휘도값 계산량을 줄이기 위하여 블록의 대표 휘도값을 정의할 수 있고, 복수 개의 화소의 휘도값을 평균하여 타겟휘도값들이 결정될 수 있다.
무라 보상장치(20)는 계산된 보상값들(DCp)이 데이터처리회로(150)의 메모리(157)에 저장되도록 보상값들(DCp)을 외부 장치로 송신할 수 있다.
도 3은 일 실시예에 따른 화소의 구조를 나타내는 도면이다.
도 3을 참조하면, 디스플레이 패널(110)에 배치되는 화소(P)들은 유기발광다이오드(OLED), 구동트랜지스터(DRT), 스위칭트랜지스터(SWT), 센싱트랜지스터(SENT) 및 스토리지캐패시터(Cstg) 등을 포함할 수 있다.
데이터구동회로(120)은 데이터라인(DL)을 통해 구동전압(Vd)를 각 화소(P)로 전달할 수 있고, 화소센싱회로(130)은 각 화소(P)에 형성되는 아날로그신호를 전달받아 화소(P)의 특성을 판단할 수 있다. 데이터처리회로(150)는 이러한 화소센싱데이터를 분석하여 각 화소(P)의 특성을 파악하고 구동신호를 제어할 수 있다.
구동트랜지스터(DRT)의 제어에 따라 애노드전극은 구동전압(EVDD)과 연결되고 캐소드전극은 기저전압(EVSS)과 연결되면서 발광하게 된다. 구동트랜지스터(DRT)는 유기발광다이오드(OLED)로 공급되는 구동전류를 제어함으로써 유기발광다이오드(OLED)의 밝기를 제어할 수 있다.
일 실시예에 따라 무라(Mura) 특성을 보상하기 위하여 구동트랜지스터(DRT)를 통해 구동전류를 제어하여 유기발광다이오드(OLED)의 밝기를 변화시킬 수 있다.
센싱트랜지스터(SENT)는 구동트랜지스터(DRT)의 제1 노드(N1)와 센싱라인(SL)을 연결시키고, 센싱라인(SL)은 제1 노드(N1)로 기준전압(Vref)을 전달하고 제1 노드(N1)에 형성되는 아날로그신호-예를 들어, 전압 혹은 전류-를 화소센싱회로(130)로 전달할 수 있다.
화소센싱회로(130)는 센싱라인(SL)을 통해 전달되는 아날로그신호(Vsense 혹은 Isense)를 이용하여 화소(P)의 특성을 측정하게 된다. 화소센싱회로(130)는 제1 노드(N1)로부터 전달되거나 제1 노드(N1)로 전달되는 전류를 측정하고 측정값에 대한 디지털신호인 화소센싱데이터를 데이터처리회로(150)로 전송할 수 있다.
각 화소(P)에 포함되는 유기발광다이오드(OLED) 및 트랜지스터의 특성은 시간 혹은 주변 환경에 따라 변할 수 있다. 공정 오차, 시간에 따른 화소(P)의 특성 변화, 외부 요인 등에 의해 디스플레이 패널(110)의 휘도 편차 및 색 편차가 발생할 수 있고, 이러한 현상을 무라(Mura)로 정의할 수 있다. 무라(Mura)는 각 화소에 동일한 전기적, 광학적 특성이 유지되지 못함에 따라 발생할 수 있고, 무라 특성에 따라 무라 판단의 기준이 달리 설정될 수 있다.
도 4는 일 실시예에 따른 무라 보상장치의 구성도이다.
도 4를 참조하면, 무라 보상장치(20)은 수신회로(21), 계산회로(23), 송신회로(25) 등을 포함할 수 있다.
수신회로(21)는 디스플레이 패널(110)의 블록별로 복수의 계조값들에 대응되는 복수의 휘도값들을 획득할 수 있다. 수신회로(21)는 카메라장치(10)와의 통신을 통해 휘도값들을 수신할 수 있다.
수신회로(21)는 각 블록별로 정의된 대표 보상값을 계산하기 위해 블록 내의 화소들의 휘도값들을 획득할 수 있다.
계산회로(23)는 타겟휘도값들과 측정된 휘도값들의 차이에 의한 무라 현상이 해소되도록 계조값들에 대한 보상값들(DCp)을 계산할 수 있다.
계산회로(23)는 타겟휘도값들과 상기 휘도값들의 차이에 의한 무라(Mura) 현상이 해소되도록 상기 계조값들에 대한 보상값들을 계산하고, 각 블록별로 대표 보상값을 생성할 수 있다.
계산회로(23)는 디스플레이 패널의 복수의 블록 중 하나의 블록을 선택하여 복수의 계조값들에 대응되는 복수의 휘도값들로 글로벌 게인을 생성할 수 있다.
계산회로(23)는 상기 블록별 대표 보상값과 상기 글로벌 게인을 곱하여 최종 보상값들을 계산할 수 있다. 필요에 따라 상기 연산 과정은 데이터처리장치(150)에 의해 수행되는 것일 수 있다.
계산회로(23)는 복수의 계조값들에 대응되는 복수의 휘도값들로 보간 함수를 생성할 수 있다. 2차 이상의 고차 함수로 보간 함수를 생성할 수 있으나, 계산이 복잡해지고 메모리 사용량이 증가하게 되므로 보간 함수는 1차 함수로 구성되는 것일 수 있다.
계산회로(23)는 휘도값을 측정했던 계조값을 보상계조값으로 변환하는 보상값을 계산할 수 있다. 예를 들어, 데이터처리회로는 계조값을 1차함수에 적용시켜 보상계조값을 생성할 수 있고, 이러한 1차함수에 적용되는 게인값과 옵셋값이 보상값으로 계산될 수 있다.
보상값들(DCp)은 최종적으로 디스플레이 패널을 구동하기 위한 데이터처리회로(150)의 메모리(157)에 삽입될 수 있고, 이를 위해, 송신회로(25)는 데이터처리회로(150)의 메모리(157)에 보상값들을 저장시키는 장치로 이러한 보상값들을 송신할 수 있다.
필요에 따라 무라 보상장치(20)은 표시장치(100)의 내부에 형성된 것일 수 있으나, 이와 별개로 형성되어 카메라 장치(10)와 함께 별개의 장치를 형성할 수 있다.
도 5는 일 실시예에 따른 데이터처리회로의 구성을 나타내는 도면이다.
도 5를 참조하면, 데이터처리회로(140)는 수신회로(151), 보상회로(153), 송신회로(155), 메모리(157) 등을 포함할 수 있다.
수신회로(151)는 영상데이터를 수신할 수 있다. 수신회로(151)는 호스트(160) 등과의 통신을 통해 영상데이터를 수신할 수 있다.
보상회로(153)는 영상데이터를 변환할 수 있다. 보상회로(153)는 화소들의 열화를 보상하기 위해 영상데이터를 변환할 수 있고, 영상에 특정 효과를 추가하기 위해 영상데이터를 변환할 수 있다. 그리고, 보상회로(153)는 패널에 발생하는 무라 보상을 위해 화소 또는 블록별로 영상데이터를 변환할 수 있다.
보상회로(153)는 영상데이터에 포함되는 계조값이 특정 계조값에 대응되는 경우, 보상값에 따라 해당 계조값을 변환하고, 특정 계조값이 아닌 다른 계조값들에 대해서는 보간(interpolation) 기법에 따라 보상값들을 계산하고, 계산된 보상값으로 해당 계조값을 변환할 수 있다.
보상회로(153)는 영상데이터에 포함된 계조값에 대응되는 화소의 위치를 파악하고, 해당 위치에 따라 블록을 선택하고, 메모리(157)에서 해당 블록에 대한 보상값들을 확인하여 계조값들을 보상할 수 있다.
보상회로(153)은 디스플레이 패널의 일 블록에 대하여 복수의 계조값들에 대응되는 복수의 보상값들로 정의된 글로벌 게인을 변환된 영상데이터 생성에 사용할 수 있다. 또한 보상회로(153)은 상기 글로벌 게인과 블록의 대표 보상값을 곱하여 계산된 최종 보상값을 기초로 영상데이터를 변환할 수 있다.
보상된 계조값들에 따라 변환된 영상데이터가 생성되는데, 송신회로(155)는 변환된 영상데이터를 데이터구동회로로 송신할 수 있다.
메모리(157)에는 영상데이터 변환을 위한 보상값들이 저장될 수 있다. 메모리(157)에는 블록별로 무라 보상을 위한 보상값들이 저장될 수 있다. 메모리(157)는 플레인이라고 부르는 특정 계조값에 대해 보상값을 저장할 수 있다.
도 6은 일 실시예에 따른 데이터처리회로의 무라 보정 방법(200)을 나타내는 순서도이다.
데이터처리회로 또는 무라 보상장치의 무라 보정 방법(200)은 블록별 무라 보상값 계산 단계(S201), 블록별 대표 무라 보상값 계산 단계(S203), 글로벌 게인 계산 단계(S205), 최종 무라 보상값 계산 단계(S207)을 포함할 수 있다.
블록별 무라 보상값 계산 단계(S201)에서는 무라 보상을 위해 디스플레이 패널에 계조별 테스트 영상을 제공하고, 상기 테스트 영상을 촬영한 영상 데이터의 휘도 또는 색을 기초로 무라의 크기와 형태를 판단할 수 있다.
또한, 블록별 무라 보상값 계산 단계(S201)에서는 복수의 화소들을 포함하는 무라 블록 각각에 대해 상기 영상 데이터들의 밝기, 휘도, 색 등의 다양한 무라 요인들을 판별하여 무라(Mura) 여부를 판단할 수 있다.
블록별 대표 무라 보상값 계산 단계(S203)에서는 각각의 블록별로 무라의 보상값을 계산할 픽셀 또는 영역을 정의할 수 있다. 선택된 픽셀 또는 영역의 데이터를 기초로 무라 블록 각각의 대표 보상값을 판단할 수 있다.
정상적으로 동작하는 디스플레이 패널에서는 동일한 계조(grayscale)의 신호를 공급하는 경우 동일한 휘도 또는 색 등의 동일한 특성을 가지는 영상 데이터를 획득되는 것이 일반적이다.
무라(Mura)가 발생하는 경우 각 픽셀 또는 영역의 특성이 달라지게 되므로 무라가 발생한 픽셀 또는 블럭의 무라 보상값을 계산하여 무라가 발생한 픽셀 또는 영역의 데이터를 동일한 특성으로 보상할 수 있다. 필요에 따라 패널의 정상 표시 범위 내로 무라를 보상할 수 있다.
픽셀의 보상 기준치로서 화소의 평균 밝기값 또는 패널의 중앙 부분에 위치한 화소들의 밝기값이 사용될 수 있고, 이를 초과하거나 부족한 밝기값의 크기에 대응하도록 무라 보상값의 크기를 계산할 수 있다.
디스플레이 패널의 모든 픽셀에 대해 보상값 계산을 수행하는 경우 메모리가 부족하게 되므로, 분할된 블록을 기준으로 무라 여부를 판단하고, 블록별로 무라를 보상하기 위한 보상값을 생성할 수 있다.
글로벌 게인 계산 단계(S205)에서는 상기 무라 블록의 대표 보상값을 디스플레이 패널의 보상 기준값으로 보상하기 위해 상기 무라 블록의 보상 기준이 되는 글로벌 게인을 계산할 수 있다. 예시적으로, 패널의 보상 기준값은 평균 화소 밝기 값으로 정해질 수 있으나, 이에 제한되는 것은 아니다.
일 실시예에 따라 모든 블록에 동일한 글로벌 게인이 적용될 수 있고, 무라 블록 각각의 대표 보상값에 동일한 글로벌 게인을 적용하여 최종 보상값을 획득할 수 있게 된다.
일 실시예에 따라 글로벌 게인을 사용하는 경우 하나의 블록에서 계산된 하나의 룩업 테이블(LUT)에 의해 연산의 양을 줄일 수 있다는 장점을 가질 수 있다.
최종 무라 보상값 계산 단계(S207)에서는 블록별 대표 무라 보상값 계산 단계(S203)에서 계산된 대표 보상값과 글로벌 게인 계산 단계(S205)에서 계산된 글로벌 게인을 곱하여 최종 보상값을 획득하고 무라 블록의 무라를 제거할 수 있다.
도 7은 동일한 무라 블록에서 계조 변화에 따른 패널의 변화를 타나내는 도면이다.
무라 계산을 위해서 디스플레이 패널의 전체 영역의 보상값을 계산할 수 있지만, 연산의 양을 줄이고 사용되는 메모리 용량을 절감하기 위하여 블록별로 분할하여 보상값을 계산할 수 있다.
이 경우 동일한 블록에서 전달되는 계조값이 다른 경우 다른 밝기값 또는 보상값을 발생시킬 수 있다.
예시적으로, 1번 블록의 각 블록(A1, B1, C1, D1, E1, F1, G1, H1, I1, J1, K1, L1, M1, N1, O1, P1)의 계조값이 32, 64, 128인 경우의 디스플레이 패널의 휘도 변화 차이를 계산할 수 있다.
도 8은 일 실시예에 따른 무라 블록의 대표값을 계산하는 방법을 설명하는 제1 예시 도면이다.
도 8을 참조하면, 일 실시예에 따라 복수 화소의 보상값을 평균하여 무라 블록의 대표값을 계산할 수 있다.
예시적으로, 전체 패널을 4x4 블록 사이즈를 가지는 블록으로 분할할 수 있고, 각 블록에는 16개의 픽셀이 포함될 수 있다. 필요에 따라 블록들은 각각 N x M(N 및 M은 자연수)개의 화소들로 구성될 수 있다. 블록 사이즈와 메모리 용량은 반비례 관계에 있으므로, 블록 사이즈가 증가하는 경우 사용되는 메모리의 용량은 감소하게 된다. 필요에 따라, 기준이 되는 블록 사이즈는 조절될 수 있다.
블록의 대표값을 계산하기 위하여 전체 패널(410-1)의 블록 중 일부 픽셀(401-1)을 선택하여 블록의 대표 보상값을 계산할 수 있다. 필요에 따라 선택되는 일부 픽셀(401-1)의 무라 보상값을 평균하여 블록의 대표 보상값을 계산할 수 있다. 이 경우 각각의 블록은 동일한 계조값에 기초한 보상값을 기초로 블록의 대표 보상값을 계산할 수 있지만, 다른 계조값에 기초한 보상값을 사용할 수 있다.
예시적으로, 1번 블록에는 계조값이 32인 경우의 보상값을 기초로 블록의 대표 보상값을 계산할 수 있고, 2번 블록에서는 계조값이 64인 경우의 보상값을 기초로 블록의 대표 보상값을 계산할 수 있다.
도 9는 일 실시예에 따른 무라 블록의 대표값을 계산하는 방법을 설명하는 제2 예시 도면이다.
도 9를 참조하면, 일 실시예에 따라 특정한 위치의 화소(401-2)의 보상값으로 무라 블록의 대표값을 계산할 수 있다.
이 경우 선택되지 않은 픽셀(402-2)의 보상값을 계산하지 않고 프로세서의 연산량 및 메모리의 사용량을 절감할 수 있다.
예시적으로, 1번 블록에서는 J1 위치에 존재하는 픽셀을 선택할 수 있고, 2번 블록에서는 J2 위치에 존재하는 픽셀을 선택할 수 있으나, 선택되는 위치는 필요에 따라 다르게 정의될 수 있다.
각각의 블록에 대해 블록의 대표 보상값은 1개로 정해질 수 있고, 이 경우 사용되는 변수의 양이 줄어들게 되므로 요구되는 메모리 용량도 감소하게 된다. 필요에 따라 각 블록의 보상값들을 하나의 행렬로 정의하여 보다 간편한 계산을 도모할 수 있다.
대표 무라 보상값들은 -128 내지 127의 8비트의 크기를 가질 수 있다. 필요에 따라 보상값들은 -512 내지 511의 10비트의 크기를 가질 수 있고, -2048 내지 2047의 12비트의 크기를 가질 수 있다. 필요한 메모리의 크기는 요구되는 정확도에 따라 조절될 수 있다.
도 10은 종래의 무라 보상 방법을 설명하는 도면이다.
도 10을 참조하면, 계조별 무라 보상값의 분포를 나타낸 그래프(500)를 확인할 수 있다.
무라 보상을 위한 계조별 보상값은 계조값(grayscale)을 0 내지 255으로 설정하는 경우, 예시적으로 1번 블록에서 총 256번의 연산을 수행하여 1번 블록의 보상값 변화를 계산할 수 있다.
모든 계조에 대해 보상값을 계산하는 경우 연산의 양이 급증하게 되므로, 한국 공개특허공보 KR 10-2020-0079920 A와 같은 종래의 무라 보정 방법에서는 5개의 측정치를 기준으로 플로팅(plotting)하여 무라 보상값을 계산하고 있다. 종래의 방법은 블록별로 이차함수의 각 계수가 모두 메모리에 저장되게 되므로 이차함수의 각 계수의 수에 비례하여 메모리 사용량이 증가하게 된다.
즉, 무라 보상을 위해 이차함수를 활용하는 경우 2차항의 계수 a, 1차항의 계수 b, 상수항의 계수 c 모두를 저장하기 위해 메모리 사이즈는 (가로 사이즈) x (세로 사이즈) x (서브 픽셀의 수) / (4x4 블록의 사이즈) x (24 비트)가 요구된다.
또한, 종래의 무라 보정 방법에 따른 이차함수를 활용하여 무라 보상값을 계산하는 경우 블록별로 무라 보상값 계산이 달라질 수 있다. 예시적으로, 4번 블록과 같이 주변 블록과 상이한 특성을 가지는 경우 4번 블록의 무라 보상값 분포는 1번 내지 3번 블록의 보상값의 분포와 차이가 발생하게 된다. 이러한 계산상 오차는 무라 보상의 정확도를 감소시키는 요인으로 작용하게 된다. 디스플레이 패널의 무라가 심해질수록 이차함수에 의한 무라 보상값 계산의 정확도는 감소하게 된다.
도 11은 일 실시예에 따른 무라 보상 방법을 설명하는 도면이다.
도 11을 참조하면, 계조별 무라 보상값의 분포를 나타낸 그래프(600)를 확인할 수 있다.
종래에는 무라 보상을 위해 3개에서 5개의 룩업 테이블(LUT: Look Up Table)을 형성하여 무라를 보상하였지만, 일 실시예에 따른 데이터처리회로(150)는 하나의 룩업 테이블(LUT)를 생성하여 무라를 보상할 수 있다.
일 실시예에 따른 데이터처리회로(150)는 글로벌 변수로서 글로벌 게인(Global Gain)을 사용하여 무라 보상의 정확성을 향상시키고 메모리 사용량을 줄이는 무라 보상값 계산방법을 제공할 수 있다.
무라 보상장치(20)는 하나의 블록을 선택하고 일 블록의 계조별 보상값을 계산하여 글로벌 게인을 생성할 수 있다. 예시적으로, 글로벌 게인은 1번 블록을 선택하여 계산할 수 있으나, 다른 블록에서 획득될 수도 있다.
전 계조의 무라 특성을 파악하여, 비슷한 무라의 특성을 가지고 있고 각 블록에서 무라의 강도만 차이가 있는 경우 글로벌 게인을 사용하여 메모리 사용량을 절감할 수 있다.
블록별로 유사한 특성을 가지는 경우 하나의 블록에서 획득된 룩업 테이블(LUT: Look Up Table)을 각 블록의 무라 보상값 계산에 동일하게 적용할 수 있다.
룩업 테이블(LUT)을 획득한 블록과 다른 블록에서 계조별 하나의 무라 보정값을 계산하고, 이를 기준으로 하여 글로벌 게인을 적용할 수 있고, 요구되는 전체 계조에 대한 무라 보정값을 계산할 수 있다.
예시적으로, 1번 블록의 계조값 32에서의 무라 보상값 D21, 계조값 64에서의 무라 보상값 D22, 계조값 128에서의 무라 보상값 D23, 계조값 192에서의 무라 보상값 D24, 계조값 224에서의 무라 보상값 D25을 계산하여 하나의 룩업 테이블(LUT)를 형성할 수 있다. 필요에 따라 계조값 224에서의 무라 보상값을 D25를 1번 블록의 대표 보상값으로 정의할 수 있으나, 이에 제한되지 않는다.
그 다음으로, 2번 내지 4번 블록에서 위와 동일한 연산을 반복하는 경우에는 연산량이 블록의 개수만큼 증가하지만, 일 실시예에 따른 글로벌 게인을 사용하는 경우 하나의 룩업 테이블(LUT)만을 사용하므로 데이터처리장치의 연산량과 메모리 사용량을 감소시킬 수 있다.
글로벌 게인의 적용을 위해 각 블록별로 무라 보정값의 비율을 산정할 수 있다. 예시적으로 1번 블록의 계조값 32에서의 무라 보상값이 10, 2번 블록의 계조값 32에서의 무라 보상값이 5인 경우 무라 보정값의 비율은 0.5로 정의될 수 있다.
또한, 일 실시예에 따른 데이터처리장치의 무라 보정 방법은 전체 계조값에서 무라 보상값 연산을 수행하지 않고 대표가 되는 일부 계조값에서의 무라 보상값을 연산하고, 이를 보간(interpolation)하여 연산량과 메모리 사용량을 감소시킬 수 있다. 예시적으로, 계조별 보상값 변화는 선형 보간(linear interpolation)을 통해 사용되는 변수의 수를 감소시킬 수 있다.
다른 실시예에 따라, 하나의 블록에서 전술한 이차 함수의 플로팅(plotting) 방법을 사용하여 글로벌 게인을 획득하여 룩업 테이블(LUT)를 형성할 수 있다. 이 경우 다른 블록에서는 이차 함수의 플로팅(plotting) 방법을 사용하지 않고, 기존에 획득된 글로벌 게인을 적용하여 사용되는 변수의 수를 감소시킬 수 있다.
계조값의 간격, 보상값의 간격에 따라 보간 구간의 오차는 무시할 수 있는 수준이므로 추가적인 데이터의 가공 없이 획득된 무라 보정값을 활용할 수 있다.
일 실시예에 따른 글로벌 게인을 사용하는 경우 4번 블록과 같이 비슷한 무라 특성을 가지는 블록별 연산의 오차를 줄일 수 있다. 이는 전술한 도 8의 플로팅(plotting) 오차 발생을 글로벌 게인을 사용함으로써 방지할 수 있다.
일 실시예에 따른 하나의 룩업 테이블(LUT)을 통한 글로벌 게인을 사용하는 경우 하나의 플레인(plane)을 요구하므로 메모리 사이즈는 (가로 사이즈) x (세로 사이즈) x (서브 픽셀의 수) / (4x4 블록의 사이즈) x (8 비트)가 요구된다.
필요에 따라 블록들은 각각 N x M(N 및 M은 자연수)개의 화소들로 구성될 수 있으며, 요구되는 메모리의 크기는 보상값의 정확도에 따라 8비트 내지 12비트일 수 있다.
이는 복수의 플레인(plane)을 요구하던 종래의 메모리 사이즈에 비해 플레인의 수만큼 메모리 요구량을 절감할 수 있다.
무라 보상장치에서 글로벌 게인은 서브 픽셀마다 달리 정의될 수 있고, 서브픽셀 R에 대한 글로벌 게인, 서브픽셀 GL에 대한 글로벌 게인, 서브픽셀 GR에 대한 글로벌 게인, 서브픽셀 B에 대한 글로벌 게인이 정의될 수 있다.
보상값 계산에 요구되는 계조값은 플레인(Plane)으로 정의될 수 있다. 이 경우 글로벌 게인의 레지스터의 수는 (플레인의 수) x (서브픽셀의 수)로 계산될 수 있다.
예시적으로, 5개의 플레인 및 4개의 서브 픽셀에 대한 글로벌 게인의 레지스터의 수는 총 5 x 4 = 20개일 수 있다.
무라 보상장치(20)에서 계산된 블록별 대표 보상값과 글로벌 게인의 곱으로 최종 무라 보상값을 획득할 수 있다.
무라 보상장치(20)에서 블록별 대표 보상값은 동일한 계조에서 획득될 수 있으나, 다른 계조에서 획득될 수 있다. 전술한 대표 보상값 계산 방법을 사용하여 획득된 하나의 값은 메모리(157)에 저장될 수 있다.
무라 보상장치(20)에는 필요에 따라 서로 다른 계조에서 획득된 무라 보상값을 비교하는 단계가 포함될 수 있다.
일 실시예에 따른 무라 보상장치는 블록별로 하나의 대표 보상값만을 저장하므로 메모리(157)의 사용 용량을 줄일 수 있고, 하나의 글로벌 게인으로서 하나의 룩업 테이블(LUT)만을 생성하므로 메모리(157)의 사용 용량을 줄일 수 있다.
전술한 회로들은 무라 보상장치(20)에 포함된 것일 수 있으나 이와 별개로 표시장치(100) 또는 데이터처리회로(150)에 포함된 것일 수 있다,
도 12는 일 실시예에 따른 글로벌 게인에 의한 메모리 변화를 나타내는 도면이다.
도 12를 참조하면, 종래의 무라 보상 방법에 따른 메모리 사용 용량(700 A)과 일 실시예에 따른 무라 보상 방법의 메모리 사용 용량(700B)를 비교할 수 있다.
한국 공개특허공보 KR 10-2020-0079920 A에 개시된 종래의 무라 보상값 계산 방법에 따르면 이차함수의 각 계수를 모두 저장하여야 한다. 예시적으로, 무라 보상을 위해 이차함수를 활용하는 경우 2차항의 계수 a, 1차항의 계수 b, 상수항의 계수 c 모두를 저장하기 위해 메모리 사이즈는 각 파라미터(parameter)별로 8비트의 메모리가 소모될 수 있고, 전체 메모리(700 A)는 24비트가 소모될 수 있다.
이와 달리, 일 실시예에 따라 하나의 룩업 테이블(LUT)를 연산하는 경우 요구되는 메모리 용량은 8비트일 수 있고, 이는 종래 방법에 비해 1/3 수준의 메모리를 사용하게 되므로 보다 효율적인 메모리 사용이 가능하게 된다. 예시적으로, 하나 블록에서 계산된 글로벌 게인을 저장하기 위하여 8비트의 메모리 용량이 소모되고, 다른 블록에서는 하나의 계조값에 대응하는 하나의 휘도값만이 요구되므로 추가적인 메모리 용량이 요구되지 않을 수 있다.

Claims (16)

  1. 디스플레이 패널에 배치되는 화소들에 대한 계조값들을 포함하는 영상데이터를 수신하는 수신회로;
    디스플레이 패널의 각 블록의 계조값에 대한 대표 보상값을 저장하는 메모리;
    상기 각 블록의 대표 보상값과 글로벌 게인을 곱하여 최종 보상값을 계산하고, 변환된 영상데이터를 생성하는 보상회로; 및
    상기 변환된 영상데이터를 데이터구동회로로 송신하는 송신회로를 포함하는, 데이터처리회로.
  2. 제1항에 있어서,
    상기 글로벌 게인은 디스플레이 패널의 일 블록에 대하여 복수의 계조값들에 대응되는 복수의 보상값들로 정의된, 데이터처리회로.
  3. 제2항에 있어서,
    상기 글로벌 게인은 하나의 룩업 테이블(Look Up Table)에 의해 획득되고, 특정 계조값들에 대한 보상값들의 선형 보간에 의해 획득된 보상값들을 포함하는, 데이터처리회로.
  4. 제1항에 있어서,
    상기 메모리는 보상회로에서 계산된 최종 보상값들 및 글로벌 게인을 저장하는, 데이터처리회로.
  5. 제1항에 있어서,
    상기 보상회로는 각 화소의 위치에 따라 블록을 선택하고, 각 블록별로 무라 여부를 판단하여 변환된 영상데이터를 생성하는, 데이터처리회로.
  6. 제1항에 있어서,
    상기 각 블록의 계조값에 대한 대표 보상값은 블록 내의 하나 이상의 화소의 휘도값들로부터 계산되는, 데이터처리회로.
  7. 디스플레이 패널의 일 블록에 대하여 복수의 계조값들에 대응되는 복수의 휘도값들을 획득하는 수신회로; 및
    타겟휘도값들과 상기 휘도값들의 차이에 의한 무라(Mura) 현상이 해소되도록 상기 계조값들에 대한 보상값들을 계산하고, 각 블록별로 대표 보상값을 생성하여 최종 보상값들을 계산하는 계산회로;를 포함하는 무라 보상장치.
  8. 제7항에 있어서,
    상기 수신회로는 각 블록별로 정의된 대표 보상값을 계산하기 위해 블록 내의 하나 이상의 화소의 휘도값들을 획득하는, 무라 보상장치.
  9. 제7항에 있어서,
    상기 계산회로는 일 블록에 대한 복수의 계조값들에 대응되는 복수의 휘도값들로 글로벌 게인을 생성하는, 무라 보상장치.
  10. 제9항에 있어서,
    상기 계산회로는 상기 블록별 대표 보상값과 상기 글로벌 게인을 곱하여 최종 보상값들을 계산하는, 무라 보상장치.
  11. 제10항에 있어서,
    상기 계산회로는 복수의 계조값들에 대응되는 복수의 휘도값들로 보간 함수를 생성하는, 무라 보상장치.
  12. 제11항에 있어서,
    상기 보간 함수는 1차함수로 구성되는, 무라 보상장치.
  13. 영상 데이터에서 무라 블록 내의 복수의 화소의 밝기 보상값을 계산하는 단계;
    상기 복수의 화소의 밝기 보상값을 사용하여 각각의 무라 블록의 대표 보상값을 계산하는 단계;
    하나의 무라 블록으로부터 계조별 글로벌 게인을 계산하는 단계; 및
    상기 각각의 무라 블록의 대표 보상값 및 글로벌 게인을 곱하여 최종 무라 보상값을 보상하는 단계;를 포함하는, 무라 보상 방법.
  14. 제13항에 있어서,
    상기 영상 데이터는 동일한 계조를 가지는 기준 영상을 디스플레이 패널에 표시하고, 상기 기준 영상을 촬영하여 획득된, 무라 보상 방법.
  15. 제13항에 있어서,
    각각의 무라 블록의 대표 보상값은 메모리에 저장된 블록별 휘도 데이터를 이용하는, 무라 보상 방법.
  16. 제13항에 있어서,
    무라 블록의 계조별 글로벌 게인은 하나의 룩업 테이블(Look Up Table)에 의해 획득되는, 무라 보상 방법.
KR1020200166598A 2020-12-02 2020-12-02 무라 보상을 위한 무라 보상장치 및 데이터처리회로 KR20220077553A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200166598A KR20220077553A (ko) 2020-12-02 2020-12-02 무라 보상을 위한 무라 보상장치 및 데이터처리회로
US17/537,050 US11961445B2 (en) 2020-12-02 2021-11-29 Mura compensation device and data processing circuit for Mura compensation
TW110144447A TW202223864A (zh) 2020-12-02 2021-11-29 不均勻補償裝置和方法以及用於不均勻補償的資料處理電路
CN202111440897.6A CN114596815A (zh) 2020-12-02 2021-11-30 不匀补偿装置和方法以及用于不匀补偿的数据处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200166598A KR20220077553A (ko) 2020-12-02 2020-12-02 무라 보상을 위한 무라 보상장치 및 데이터처리회로

Publications (1)

Publication Number Publication Date
KR20220077553A true KR20220077553A (ko) 2022-06-09

Family

ID=81752750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200166598A KR20220077553A (ko) 2020-12-02 2020-12-02 무라 보상을 위한 무라 보상장치 및 데이터처리회로

Country Status (4)

Country Link
US (1) US11961445B2 (ko)
KR (1) KR20220077553A (ko)
CN (1) CN114596815A (ko)
TW (1) TW202223864A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063467A1 (ko) * 2022-09-22 2024-03-28 주식회사 엘엑스세미콘 무라 보상 장치 및 디스플레이 구동 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230148119A1 (en) * 2021-11-11 2023-05-11 Samsung Electronics Co., Ltd. Mura inspection device for compressing mura data through dimensionality reduction, operating method, and display system including the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065406B1 (ko) * 2010-03-25 2011-09-16 삼성모바일디스플레이주식회사 표시 장치, 영상 신호 보정 시스템, 및 영상 신호 보정 방법
KR20180058266A (ko) 2016-11-23 2018-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 휘도 보상 방법
CN106952627B (zh) 2017-05-03 2019-01-15 深圳市华星光电技术有限公司 一种显示面板的mura现象补偿方法及显示面板
CN107358935B (zh) * 2017-08-25 2019-12-31 惠科股份有限公司 亮度补偿数据量的优化方式及设备
KR102369671B1 (ko) 2017-09-06 2022-03-04 엘지디스플레이 주식회사 표시장치의 무라 보상 장치 및 이를 이용한 무라 보상 방법
JP7054577B2 (ja) * 2017-11-20 2022-04-14 シナプティクス インコーポレイテッド 表示ドライバ、表示装置及びムラ補正方法
TWI679890B (zh) * 2018-06-06 2019-12-11 友達光電股份有限公司 顯示面板之影像補償方法
CN109036277B (zh) * 2018-09-27 2020-06-09 京东方科技集团股份有限公司 补偿方法及补偿装置、显示装置、显示方法及存储介质
KR20200042349A (ko) 2018-10-15 2020-04-23 이승원 디스플레이 패널 보정방법 및 보정모듈
KR102552012B1 (ko) 2018-12-26 2023-07-05 주식회사 엘엑스세미콘 무라 보정 시스템
US11270663B2 (en) * 2019-04-22 2022-03-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Method for detecting compensation parameters of brightness, method for compensating brightness, detection device for detecting compensation parameters of brightness, brightness compensation device, display device, and non-volatile storage medium
KR20210082855A (ko) * 2019-12-26 2021-07-06 주식회사 실리콘웍스 무라 보상 회로 및 그를 채용한 디스플레이를 위한 구동 장치
KR20210082856A (ko) * 2019-12-26 2021-07-06 주식회사 실리콘웍스 무라 보상 회로 및 그를 채용한 디스플레이를 위한 구동 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024063467A1 (ko) * 2022-09-22 2024-03-28 주식회사 엘엑스세미콘 무라 보상 장치 및 디스플레이 구동 장치

Also Published As

Publication number Publication date
US20220172664A1 (en) 2022-06-02
US11961445B2 (en) 2024-04-16
CN114596815A (zh) 2022-06-07
TW202223864A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US10535294B2 (en) OLED display system and method
WO2019214449A1 (zh) 屏幕亮度的控制方法、装置及终端设备
KR102049089B1 (ko) 표시 장치의 색 보상 장치 및 방법
KR101272367B1 (ko) 전달 함수를 이용한 영상표시장치의 보정 시스템 및 그의 보정 방법
KR101439333B1 (ko) 유기전계 발광 표시장치용 휘도 보정 시스템
JP2021503618A (ja) 表示パネルのための補償技術
KR20150115080A (ko) 표시 패널, 이의 얼룩 보정 시스템 및 이의 얼룩 보정 방법
KR20140093011A (ko) 영상 표시 방법, 이를 수행하는 표시 장치, 이에 적용되는 보정값 산출 방법 및 장치
CN112562585A (zh) 显示面板的亮度补偿方法和装置
KR20100046500A (ko) 유기 발광 표시 장치, 그 보정 정보 생성 장치 및 방법
CN109872668B (zh) 图像显示总电流预测方法、显示装置及存储介质
KR20120139451A (ko) 액정 표시 장치 및 그 구동 방법
US11212424B2 (en) Device and method for compensation of power source voltage drop
KR20150038947A (ko) 표시 장치 및 감마 편차 보정 방법
CN111583869A (zh) 显示装置
KR20220077553A (ko) 무라 보상을 위한 무라 보상장치 및 데이터처리회로
KR20140129727A (ko) 휘도 보정 데이터 생성 장치 및 방법
KR20220087670A (ko) 광학 보상 장치, 표시 장치, 및 표시 장치의 광학 보상 방법
KR20200079921A (ko) 무라 보상 드라이버
KR20150078029A (ko) 감마전압 발생부와 이를 포함하는 표시장치
KR20210128523A (ko) 구동 제어부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20190030534A (ko) 유기발광표시장치 및 그 구동방법
KR20220069260A (ko) 디무라 보상장치 및 디스플레이패널 구동을 위한 데이터처리회로
KR20170003251A (ko) 유기 발광 다이오드 표시장치 및 구동방법
KR20230001540A (ko) 디스플레이 패널의 전압 강하 보상 시스템 및 상기 디스플레이 패널의 전압 강하 보상을 위한 디스플레이 구동 장치