KR20200042349A - 디스플레이 패널 보정방법 및 보정모듈 - Google Patents

디스플레이 패널 보정방법 및 보정모듈 Download PDF

Info

Publication number
KR20200042349A
KR20200042349A KR1020180122842A KR20180122842A KR20200042349A KR 20200042349 A KR20200042349 A KR 20200042349A KR 1020180122842 A KR1020180122842 A KR 1020180122842A KR 20180122842 A KR20180122842 A KR 20180122842A KR 20200042349 A KR20200042349 A KR 20200042349A
Authority
KR
South Korea
Prior art keywords
correction
value
display panel
pixels
unit block
Prior art date
Application number
KR1020180122842A
Other languages
English (en)
Inventor
이승원
Original Assignee
이승원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이승원 filed Critical 이승원
Priority to KR1020180122842A priority Critical patent/KR20200042349A/ko
Publication of KR20200042349A publication Critical patent/KR20200042349A/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2044Display of intermediate tones using dithering
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0686Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 복수 개의 픽셀을 가지는 디스플레이 패널에 적용되어 출력되는 상기 픽셀의 출력값을 보정하는 디스플레이 패널의 보정방법에 관한 것으로서, 상기 디스플레이 패널의 픽셀을 기 설정된 단위로 구획하여 복수 개의 단위블록을 설정하는 구획단계, 상기 단위블록에 포함된 상기 픽셀의 배치에 대응하여 동일한 형태로 배치된 복수 개의 세부영역을 가지며, 상기 세부영역 각각에 보정값을 가지는 보정루트를 설정하는 설정단계 및 각각의 상기 단위블록에서 출력되는 상기 픽셀의 평균 출력값 중 정수부분을 제외한 나머지 부분의 소수값을 도출하고, 상기 정수부분을 대표값으로 생성하며, 상기 소수값에 대응하는 상기 보정루트를 상기 단위블록 내의 상기 픽셀에 적용하여 보정을 위한 보정출력값을 생성하여 보정하는 생성단계를 포함하는 디스플레이 패널 보정방법이 개시된다.

Description

디스플레이 패널 보정방법 및 보정모듈{De Mura Method of Display Panel and De-Mura Module}
본 발명은 제조된 디스플레이 패널의 보정방법 및 보정모듈에 관한 것으로서 보다 상세하게는, 디스플레이 패널에서 복수 개의 픽셀을 단위블록으로 구획하고, 단위블록에 보정값을 가지는 보정루트를 단위블록 각각에 적용함으로써 별도의 보정용 메모리를 증가시키지 않으며 안정적으로 디스플레이 패널을 보정할 수 있는 디스플레이 패널 보정방법 및 보정모듈에 관한 것이다.
디스플레이 패널이란 화면을 통해 정보를 표시하는 것으로써, 가전제품에 널리 사용되고 있다. 최근에는 이런 디스플레이 패널의 일 예로 엘씨디가 보편적으로 사용되고 있다.
일반적으로 엘씨디란 TV나 컴퓨터등의 모니터에 사용되고 있는 음극선관을 대체하기 위해 개발된 표시장치로, 경량화가 용이하고 고화질, 저전력소비 등의 장점을 가지므로 산업에서 널리 이용되고 있다.
*특히, 근래에는 휴대폰이나 PDA와 같은 이동통신단말기의 수요가 지속적으로 확산됨에 따라, 그 이동통신단말기에 탑재되는 소형 디스플레이 패널 시장이 기하급수적으로 팽창하고 있다.
디스플레이 패널은 제조공정에서 색도, 색 얼룩, 콘트라스트 등의 동작상태를 검사하는 점등검사를 거치게 된다. 이때, 이동통신단말기가 점차 고도의 기술과 품질이 요구되는 칼라 디스플레이 패널을 탑재하게 됨에 따라, 정밀한 검사가 필연적으로 수반됨은 물론, 대량생산이 본격화됨에 따라 검사의 효율성 향상이 수반된다.
이와 같이 디스플레이시장이 활성화됨에 따라 다양한 형태의 디스플레이 패널의 보정 방법들이 개발되었다.
특히 화소가 높은 고픽셀의 디스플레이패널의 경우 이를 정확하게 분석하기 어려울 뿐만 아니라 수많은 픽셀에서 불량을 찾아내고 보정하기 위해 많은 양의 메모리가 필요한 문제가 있었다.
종래의 디스플레이 패널(10) 보정방법을 살펴보면, 도 1은 일반적인 디스플레이 패널(10)의 구성을 나타낸 도면이고, 도 2는 종래의 디스플레이 패널(10)에서 보정하는 방법을 나타낸 도면이다.
먼저 일반적인 디스플레이 패널(10)은 복수 개의 픽셀(40)로 구성된 패널을 가지며, 상기 픽셀(40)들이 점등 신호를 전달받아 점등하도록 구성된다.
이와 같이 구성된 디스플레이 패널(10)은 점등검사 시 복수 개의 픽셀(40)이 순차적으로 점등되며 출력값이 별도의 eeprom에 저장된 보정값에 의해 보정되어 출력된다.
하지만, 최근 들어 디스플레이패널의 해상도가 UHD급으로 상용화 되었고 이에 따라 보정회로의 구현에 많은 용량이 메모리를 필요하게 된다.
이에 De-Mura 회로를 통해 디스플레이 패널(10)의 픽셀(40) 출력을 보정하는 dithering방법이 개발되었다.
구체적으로 도 1및 도 2를 살펴보면 디스플레이 패널(10)의 픽셀(40)을 균일한 단위블록(40)으로 구획하고, 이와 같은 단위블록(40)을 기준으로 픽셀(40)을 보정하는 방법이다.
도 2에 도시된 바와 같이 상기 단위블록(40)은 2*2로 복수 개의 픽셀(40)을 구획하며, 각각의 단위블록(40)에 출력되는 출력값이 나타나게 된다.
여기서 상기 단위블록(40)의 출력값이 보정되어 하는 경우, 각각의 상기 단위블록(40)내에서 대표되는 대표값을 하나의 픽셀(40)로 지정하고, 이를 보정하게 된다.
그리고 상기 단위블록(40) 내에서 대표값이 아닌 나머지 픽셀(40)들은 인접한 대표값을 사이의 값으로 추정하여 보정한다.
이에 따라 eeprom에서는 각각의 픽셀(40)에 해당하는 보정값을 저장하는 것이 아니라, 각각의 단위블록(40)에서 대표가 되는 하나의 보정값 만을 저장하고, 나머지 부분은 인접한 다른 단위블록(40)에서의 보정값과 비교하여 사이값을 추정치로 사용하게 된다.
즉, 도 2에 도시된 바와 같이 각각의 단위블록(40)에서 나타난 대표값을 기준으로, 인접한 단위블록(40)에서 대표값을 제외한 나머지 픽셀(40)들에서는 각각의 대표값을 기준으로 평균값을 추정하여 적용한다.
이에 따라, 상기 디스플레이 패널(10)에서는 복수 개의 픽셀(40) 전체에 대한 보정값을 eeprom에 저장하지 않고 상기 단위블록(40)의 대표값들 만을 저장함으로써 저장용량을 저감시킬 수 있는 이점이 있다.
하지만, 이와 같은 경우 상기 단위블록(40)내의 상기 픽셀(40) 중 일부는 저장된 값이 아니라 추정된 평균값이 적용되므로 eeprom의 메모리는 저감시킬 수 있지만 정확성이 떨어지는 문제가 발생한다.
본 발명의 목적은 종래의 디스플레이 패널 보정방법 및 보정모듈의 문제점을 해결하기 위한 것으로서, 복수 개의 픽셀을 단위블록으로 구획하고 이에 대응하는 별도의 보정루트를 형성하여, 단위블록의 출력값을 보정함으로써 보정을 위한 메모리 저감과 동시에 단위블록 내의 픽셀을 정밀하게 보정할 수 있는 디스플레이 패널 보정방법 및 보정모듈을 제공함에 있다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 해결하기 위하여 본 발명은, 복수 개의 픽셀을 가지는 디스플레이 패널에 적용되어 출력되는 상기 픽셀의 출력값을 보정하는 디스플레이 패널의 보정방법에 관한 것으로서, 상기 디스플레이 패널의 픽셀을 기 설정된 단위로 구획하여 복수 개의 단위블록을 설정하는 구획단계, 상기 단위블록에 포함된 상기 픽셀의 배치에 대응하여 동일한 형태로 배치된 복수 개의 세부영역을 가지며, 상기 세부영역 각각에 보정값을 가지는 보정루트를 설정하는 설정단계 및 각각의 상기 단위블록에서 출력되는 상기 픽셀의 평균 출력값 중 정수부분을 제외한 나머지 부분의 소수값을 도출하고, 상기 정수부분을 대표값으로 생성하며, 상기 소수값에 대응하는 상기 보정루트를 상기 단위블록 내의 상기 픽셀에 적용하여 보정을 위한 보정출력값을 생성하여 보정하는 생성단계를 포함한다.
또한, 상기 보정출력값은, 상기 픽셀이 위치한 상기 단위블록의 상기 평균 출력값에 대한 정수부분과, 상기 단위블록에 적용된 상기 보정루트의 상기 보정값을 합하여 각각의 상기 픽셀에서 출력되는 것을 특징으로 할 수 있다.
또한, 상기 설정단계는 상기 단위블록 내에 배치된 픽셀의 개수에 대응하는 개수의 상기 보정루트를 형성하며, 복수 개의 상기 보정루트는 각각에 배치된 상기 세부영역의 보정값에 대한 평균이 서로 다르도록 구성되는 것을 특징으로 할 수 있다.
또한, 상기 보정값은 0또는 1의 값을 가지는 것을 특징으로 할 수 있다.
또한, 상기 생성단계는 복수 개의 상기 보정루트 중에서 상기 보정값의 평균이 상기 소수값과 동일한 것을 선택하여 보정하는 것을 특징으로 할 수 있다.
또한, 상기 생성단계는 상기 단위블록 각각에 포함된 상기 픽셀에서 해당위치에 대응하는 상기 세부영역의 보정값을 적용해 상기 단위블록의 평균 출력값 중 상기 소수값을 보정하는 것을 특징으로 할 수 있다.
또한, 상기 구획단계는 복수 개의 상기 단위블록이 모두 동일한 형태로 형성되는 것을 특징으로 할 수 있다.
또한, 상기 디스플레이 패널의 픽셀에 점등신호를 인가하여 점등하는 점등단계 및 상기 점등단계에서 상기 단위볼록의 상기 픽셀에 입력된 평균 입력값과 출력 된 평균 출력값의 차이인 오차값과 해당 영역의 상기 소수값을 비교하여 동일하지 않은 경우 상기 생성단계를 반복 수행하여 상기 보정출력값을 보정하는 보정단계를 더 포함할 수 있다.
한편, 상술한 과제를 해결하기 위한 본 발명의 다른 측면에 따르면, 복수 개의 상기 픽셀을 가지는 디스플레이 패널에 적용되어 출력되는 상기 픽셀의 출력값을 보정하는 디스플레이 패널의 보정모듈에 관한 것으로서, 상기 디스플레이 패널의 픽셀을 기 설정된 단위로 구획하여 복수 개의 단위블록을 설정하고, 상기 단위블록에 포함된 상기 픽셀의 배치에 대응하여 동일한 형태로 배치된 복수 개의 세부영역을 가지며 상기 세부영역 각각에 보정값을 가지는 보정루트를 설정하여 저장하는 보정루트 저장부 및 상기 디스플레이 패널의 점등 시 각각의 상기 단위블록에서 출력된 상기 픽셀의 평균 출력값 중 정수부분을 대표값으로 생성하고 정수부분을 제외한 나머지 부분의 소수값을 도출하며, 상기 소수값에 대응하는 상기 보정루트를 상기 단위블록 내의 상기 픽셀에 적용하여 보정출력값을 생성하는 보정부를 포함한다.
또한, 상기 보정출력값은 상기 픽셀이 위치한 상기 단위블록의 상기 평균 출력값에 대한 정수부분과, 상기 단위블록에 적용된 상기 보정루트의 상기 보정값을 합하여 각각의 상기 픽셀에서 출력되는 것을 특징으로 할 수 있다.
또한, 상기 보정루트 저장부는 상기 단위블록 내에 배치된 픽셀의 개수에 대응하는 개수의 상기 보정루트 저장하는 것을 특징으로 할 수 있다.
또한, 상기 보정루트는 복수 개 각각에 배치된 상기 세부영역의 보정값에 대한 평균이 서로 다르도록 구성되는 것을 특징으로 할 수 있다.
또한, 상기 보정부는 복수 개의 상기 보정루트 중에서 상기 보정값의 평균이 상기 소수값과 동일한 것을 선택하여 보정하는 것을 특징으로 할 수 있다.
상기 문제점을 해결하기 위해 본 발명에 따르면 다음과 같은 효과가 있다.
첫째, 디스플레이 패널에서 복수 개의 픽셀을 기 설정된 단위블록으로 구획하고, 상기 단위블록의 크기에 대응하는 복수 개의 보정루트를 설정하여, 상기 단위블록에서의 출력되는 평균 출력값 중 정수부분을 제외한 소수부분에 대해 보정루트를 적용함으로써, 단위블록 각각에 대한 보정값을 일일이 저장하지 않고 상기 보정루트에 대한 정보만 저장하여 eeprom에 저장되는 데이터를 줄일 수 있는 이점이 있다.
둘째, 단위블록 내에서 복수 개의 픽셀 중 대표값만 보정하고 나머지는 추정치를 적용하는 것이 아니라, 복수 개의 픽셀 각각을 대응해 보정루트를 적용하여 보정함으로써 분해능을 유지시킬 수 있는 이점이 있다.
이러한 본 발명에 의한 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 일반적인 디스플레이 패널의 구성을 나타낸 도면;
도 2는 종래의 디스플레이 패널에서 보정하는 방법을 나타낸 도면;
도 3은 본 발명의 실시예에 따른 디스플레이 패널 보정방법에서 복수 개의 픽셀이 단위블록으로 구획된 상태를 나타낸 도면;
도 4는 본 발명의 실시예에 따른 디스플레이 패널 보정방법에서 상기 단위블록에 대응하는 복수 개의 보정루트를 나타낸 도면; 및
도 5는 본 발명에 따른 디스플레이 패널 보정방법에 의한 보정과정을 나타낸 흐름도이다.
이와 같이 구성된 본 발명의 바람직한 실시예를 첨부된 도면을 통하여 설명한다. 그러나, 이는 본 발명을 특정형태로 한정하려는 것이 아니라 본 실시예를 통해서 좀더 명확한 이해를 돕기 위함이다.
본 발명에 따른 디스플레이 패널 보정방법은 제조된 디스플레이 패널(D)의 점등검사 시 도출된 불량픽셀 보정하여 출력값을 안정적으로 보정하기 위한 보정방법에 관한 것이다.
도 3 내지 도 5를 참조하여 본 발명에 다른 디스플레이 패널 보정방법에 대해 살펴보면 다음과 같다.
도 3은 본 발명의 실시예에 따른 디스플레이 패널 보정방법에서 복수 개의 픽셀이 단위블록으로 구획된 상태를 나타낸 도면이며, 도 4는 본 발명의 실시예에 따른 디스플레이 패널 보정방법에서 상기 단위블록에 대응하는 복수 개의 보정루트를 나타낸 도면이고, 도 5는 본 발명에 따른 디스플레이 패널 보정방법을 나타낸 흐름도이다.
먼저, 본 발명에 따른 디스플레이 패널(10) 보정방법은, 복수 개의 픽셀(110)을 가지는 디스플레이에 적용되어 상기 픽셀(110)의 출력을 보정한다.
여기서, 본 발명에 따른 디스플레이 패널(10) 보정방법은 상술한 종래의 보정방법과 달리 추정값을 이용하는 것이 아니라, 단위블록(100) 내에 별도의 보정루트(200)를 적용하여 복수 개의 픽셀(110) 전체에 고정값을 적용한다.
구체적으로, 상기 디스플레이 패널(10)을 보정하는 방법은 크게 구획단계, 설정단계, 생성단계, 점등단계 및 보정단계를 포함한다.
먼저 상기 구획단계는 복수 개의 상기 픽셀(110)을 기 설정된 단위로 구획하여 복수 개의 단위블록(100)을 설정한다.
구체적으로 상기 디스플레이 패널(10)의 경우 복수 개의 픽셀(110)이 구비되며 각각의 픽셀(110)이 점등되도록 구성된다.
여기서, 상기 픽셀(110) 각각에 점등신호가 전달되고 상기 픽셀(110)이 점등되며, 점등되는 출력값의 보정을 위해 별도의 eeprom(20)이 디스플레이 패널(10)에 구비된다.
이때, 최근에 상용화된 UHD와 같은 경우 상기 픽셀(110)의 개수가 많기 때문에 eeprom(20)에 저장되는 보정값의 개수가 증가하게 되어 실제로 eeprom(20)에 저장되는 메모리가 증가하는 문제가 발생한다.
이에 따라 상기 구획단계를 통해 복수 개의 상기 픽셀(110)을 기 설정된 단위로 구획한다.
여기서, 상기 복수 개의 단위블록(100)은 동일한 크기 및 개수의 상기 픽셀(110)을 포함하도록 구성되며 본 실시예에서는 2*2Block형태의 상기 픽셀(110)로 상기 단위블록(100)이 구획된다.
물론 이와 달라 3*3Block이나 4*4Block형태로 배치될 수 있으며, 본 실시예에서는 원활한 설명을 위해 2*2Block 형태로 상기 단위블록(100)을 구획하였다.
이와 같이 복수 개의 상기 픽셀(110)을 상기 단위블록(100)으로 구획하는 구획단계를 거친 후 별도의 설정단계를 진행한다.
상기 설정단계는 상기 단위블록(100)에 포함된 상기 픽셀(110)의 배치에 대응하여 동일한 형태로 배치된 복수 개의 세부영역(250)을 가지며, 상기 세부영역(250) 각각에 보정값을 가지는 별도의 보정루트(200)를 설정한다.
구체적으로 상기 보정루트(200)는 상기 단위블록(100)과 동일한 형태로 형성되며, 복수 개의 세부영역(250)을 가지고 상기 세부영역(250) 내에는 0 또는 1의 보정값을 가지도록 구성된다.
본 실시예에서 상기 보정루트(200)는 도 3에 도시된 바와 같이 상기 단위블록(100)과 마찬가지로 2*2형태로 4개의 세부영역(250)을 포함하며, 상기 세부영역(250) 각각에는 0 또는 1의 보정값이 기재된다.
이와 함께 상기 설정단계에서는 상기 단위블록(100) 내에 배치된 상기 픽셀(110)의 개수에 대응하는 개수의 상기 보정루트(200)를 생성한다.
여기서, 상기 복수 개의 보정루트(200)는 각각에 배치된 상기 세부영역(250)의 보정값에 대한 평균이 서로 다르도록 구성된다.
예를 들어 본 실시예에서와 같이 상기 단위블록(100)이 2*2로 구성되는 경우, 상기 보정루트(200) 역시 2*2로 4개의 세부영역(250)을 가지도록 구성된다.
이때, 상기 보정루트(200)는 상기 세부영역(250)의 보정값에 대한 평균이 서로 다르도록 구성된다.
이에 따라 본 실시예에서 상기 보정루트(200)는 4개로 구성되며, 제0루트(210)의 경우 상기 보정값의 평균이0, 제1루트(220)의 경우 0.25, 제2루트(230)의 경우 0.5, 제3루트(230)의 경우 0.75로 각각 구성된다.
여기서, 상기 제0루트(210) 내지 상기 제3루트(240)는 각각의 상기 세부영역(250)에 구비된 상기 보정값이 0 또는 1로 구성되며 이들의 평균값이 서로 다르게 구성된다.
이와 같이 본 발명에 다른 상기 설정단계에서는 상기 단위블록(100)의 크기에 대응하여 상기 보정루트(200)를 설정하고, 상기 보정루트(200)의 크기 및 개수는 상기 단위블록(100)의 크기에 대응하게 된다.
이와 같이 상기 설정단계를 거친 후 상기 픽셀에서 출력되는 보정출력값을 생성하기 위한 생성단계가 진행된다.
구체적으로 상기 생성단계는, 각각의 상기 단위블록(100)에서 출력된 상기 픽셀(110)의 평균 출력값 중 정수부분을 대표값으로 설정하고 나머지 부분의 소수값을 도출한다.
그리고 상기 소수값에 대응하는 상기 보정루트를 상기 단위블록 내의 상기 픽셀에 적용하여 보정을 위한 보정출력값을 생성하여 상기 픽셀에서 출력되는 출력값을 보정한다.
상기 평균 출력값은 상기 단위블록(100) 내의 상기 픽셀(110)에서 출력된 각각의 Gray의 평균을 나타낸 것으로, 본 실시예에서는 2*2의 상기 세부영역(250)에서 25.5의 Gray값을 표현하기 위해 4개의 픽셀(110) 중 2개는 26의 Gray값을 출력하고 나머지 두 개의 픽셀(110)에서는 25의 Gray 출력값을 출력하였다.
여기서, 상기 단위블록(100)이 복수 개의 상기 픽셀(110)을 포함하며, 상기 픽셀(110)이 서로 다른 Gray의 값을 출력함으로써 상기 단위블록(100) 전체에서 정수뿐만 아니라 소수점의 Gray값을 구현함으로써 미세한 표현이 가능해 분해능을 증가시킬 수 있는 이점이 있다.
이와 같은 상기 단위블록(100)에서 출력된 평균 출력값인 25.5에서 정수부분인 상기 대표값은 25이며, 상기 소수값은 0.5가된다.
즉, 상기 생성단계는, 상기 단위블록(100)에 포함된 복수 개의 상기 픽셀의 평균 출력값 중 소수부분의 상기 소수값을 도출한다.
그리고 도출된 상기 소수값에 대응하여 상기 단위블록(100)에 복수 개의 상기 보정루트(200) 중 알맞은 것을 적용하여 상기 단위블록(100)의 상기 픽셀(110) 출력값을 보정한다.
구체적으로 복수 개의 상기 보정루트(200) 중에서 상기 보정값의 평균이 상기 소수값과 동일한 것을 선택하여 보정한다.
예를 들어 상기 단위블록(100)에서 출력된 상기 평균 출력값이 25.5인 경우 도출되는 상기 소수값은 0.5임을 알 수 있다.
이와 같이 도출된 0.5의 소수값을 통해 상기 복수 개의 보정루트(200) 중 상기 세부영역(250)의 보정값 평균이 0.5인 것을 선택하며, 본 실시예에서는 제2루트(220)가 선택될 수 있다.
그리고 선택된 상기 제2루트(220)는 상기 단위블록(100) 내의 상기 픽셀(110) 출력에 적용되어 상기 출력값이 보정되도록 한다.
이때, 상기 제2루트(220)는 단순히 상기 단위블록(100)에서 출력되는 상기 픽셀(110) 각각에 대응하여 상기 세부영역(250) 내의 보정값을 더함으로써 쉽게 보정할 수 있다.
즉, 상기 단위블록(100)의 상기 픽셀 각각은 상기 평균 출력값 중 정수부분인 상기 대표값 25의 값에 상기 제2보정루트(220)의 보정값을 추가하여 출력함으로써, 각각의 상기 픽셀에서 보정출력값을 출력하게 되고 이에 따라 상기 단위블록에서 25.5의 평균 출력값을 출력할 수 있다.
이와 같은 방법을 통해 상기 디스플레이 패널(10)에서 복수 개의 상기 픽셀(110)을 일일이 보정하거나, 대표값을 이용해 추정값으로 보정하지 않고, 상기 단위블록(100)의 크기에 대응하는 별도의 보정루트(200)를 설정하여 알맞게 선택함으로써 상기 디스플레이 패널(10) 을 쉽게 보정할 수 있다.
이와 같이 본 발명에 따른 디스플레이 패널 보정방법은 상술한 바와 같이 상기 구획단계, 상기 설정단계 및 상기 생성단계를 통해 상기 단위블록(200) 내에서 평균 출력값을 구현하기 위해 상기 소수값에 해당하는 상기 보정루트(200)를 적용하여 각각의 상기 픽셀에서 보정된 상기 출력값을 출력할 수 있도록 한다
이에 따라, 상기 디스플레이 패널(10)의 보정 시 정밀도를 증가시킬 뿐만 아니라, eeprom(20)에 저장되는 메모리의 용량을 현저하게 저감시킬 수 있다.
구체적으로 이와 같은 보정방법을 이용함으로써 eeprom에 저장되는 메모리를 살펴보면 다음과 같다.
FPD Panel 점등 데이터는 일반적으로 0-255의 값 즉 1바이트(8비트)의 메모리를 사용한다.
앞서 이해를 쉽게 하기 위해 25.5 Gray의 점등을 표현 했지만 실제 보정 데이터 값은 소수점 숫자의 표현이 아니고 비트를 증가 시켜 저장한다.
예를 들어 2*2Block으로 보정 데이터를 구성할 경우 Block당 데이터 비트 수는 10비트이고 필요 메모리 양은 다음과 같이 계산한다.
10비트는 0-1024까지 표현할 수 있으며, 25.5 Gray는 25.5 * 세부영역의 개수(4) = 102가 된다.
이를 다시 계산해보면, 몫 = 102 / Block 개수 (4) = 25.5 = 25, 소수점 0.5로 계산되고 나머지 계산은 동일하다.
이러한 Block 메모리 계산을 표준화 해 보면. 아래와 같음을 알 수 있다.
- Block 별 데이터 크기 (bit) = 8 + Block Size (2*2 : 10비트, 4*4 : 12비트, 8*8 : 14비트)
- Lut 크기 (비트) = Block 개수 * Block 개수.
예를 들어 UHD (3840*2160 Pixel) Panel을 14비트 보정 데이터 로 8*8 Block 보정 회로를 구성할 경우 보정회로 저장을 위한 메모리 크기 계산은 다음과 같다.
해상도(3840*2160)/Blcok개수 * Block 별 데이터 크기(14비트) + Lut 크기(64*64=4096비트) = 1818496비트 = 227K(227,312)바이트.
불과 227K바이트의 적은 메모리로 고해상도의 패널을 보정 할수 있다.
이와 같이 본 출원발명에 따른 디스플레이 패널 보정방법을 통해 적은 용량으로 디스플레이 패널을 보정할 수 있다.
한편, 본 발명에 따른 디스플레이 패널 보정방법에 있어서, 별도의 점등단계 및 보정단계를 더 포함할 수 있다.
상기 점등단계는 상기 점등단계는 상기 디스플레이 패널(10)에서 상기 픽셀(110)을 점등시키는 단계이다.
구체적으로 상기 점등단계는 상기 픽셀(110)에 점등신호를 인가하여 상기 픽셀(110)이 순차적으로 점등되도록 한다.
그리고 상기 점등단계에서 상기 픽셀(110)에 전달되는 상기 점등신호에 대한 입력값을 설정할 수 있으며, 이와 같은 상기 점등단계에서 상기 별도의 카메라 또는 측정수단(미도시) 등을 이용하여 상기 디스플레이 패널(10)의 불량픽셀(110) 여부를 측정할 수 있다.
그리고 상기 보정단계는 상기 점등단계에서 상기 단위볼록(100)의 상기 픽셀(110)에 입력된 평균 입력값과 출력 된 평균 출력값의 차이인 오차값과 해당 영역의 상기 소수값을 비교하여 동일하지 않은 경우 상기 생성단계를 반복 수행하여 상기 보정출력값을 보정한다.
구체적으로 상기 입력값과 상기 보정출력값이 일치하지 않는 경우 상기 생성단계를 다시 실시하게 되며, 이에 따라, 상기 보정단계를 통해 상기 디스플레이 패널의 보정출력값을 정밀하게 수정할 수도 있다.
한편, 이와 같은 과정을 수행하는 본 발명에 따른 디스플레이 패널 보정모듈에 대해 살펴보면, 크게 보정루트 저장부(미도시) 및 보정부(미도시)를 포함한다.
상술한 상기 디스플레이 패널의 픽셀을 기 설정된 단위로 구획하여 복수 개의 단위블록을 설정하는 구획하고, 상기 단위블록에 포함된 상기 픽셀의 배치에 대응하여 동일한 형태로 배치된 복수 개의 세부영역을 가지며 상기 세부영역 각각에 보정값을 가지는 보정루트를 설정하여 저장한다.
이는 상술한 eeprom이 보정루트 저장부의 역할을 수행할 수 있으며, 상기 디스플레이 패널의 픽셀을 구획한 단위블록 내의 픽셀 개수만큼 상기 보정루트가 생성된다.
*그리고 상기 보정부는 상기 디스플레이 패널의 점등 시 각각의 상기 단위블록에서 출력된 상기 픽셀의 평균 출력값 중 정수부분을 제외한 나머지 부분의 소수값을 도출하고, 상기 소수값에 대응하는 상기 보정루트를 상기 단위블록 내의 상기 픽셀에 적용하여 출력값을 보정한다.
즉, 상기 보정부는 상기 단위블록의 평균 출력값에서 소수값이 발생한 경우 소수값에 해당하는 상기 보정루트를 적용해 상기 단위블록 내의 픽셀을 보정한다.
이때, 상기 보정루트는 상술한 바와 같아 복수 개 각각에 배치된 상기 세부영역의 보정값에 대한 평균이 서로 다르도록 구성된다.
그리고 각각의 상기 픽셀은 상기 단위블록의 평균 출력값 중 정수부분에 해당하는 값에 추가적으로 상기 보정루트의 보정값을 추가하여 출력됨으로써 상기 단위블록의 평균 출력값을 출력할 수 있다.
이와 같이 구성된 본 발명의 디스플레이 패널 보정모듈을 통해 디스플레이 패널의 픽셀을 보정하여 정확한 출력값이 출력되도록 보정한다.
이어서, 도 5를 참조하여 본 발명에 따른 디스플레이 패널(10) 보정방법의 전체적인 플로우를 살펴보면 다음과 같다.
먼저, 상기 픽셀(110)을 기 설정된 단위로 구획하여 복수 개의 단위블록(100)을 설정하는 구획단계를 거치고(S01), 상기 단위블록(100)에 대응하여 보정값을 가지는 보정루트(200)를 설정하는 설정단계를 진행한다(S02).
여기서, 상기 설정단계에서 설정되는 상기 보정루트(200)는 상기 단위블록(100)에 포함된 픽셀(110)의 개수에 대응하는 개수를 가지며, 각각의 보정값 평균이 서로 다르도록 구성된다.
이후, 상기 단위블록(100)에서 출력된 상기 픽셀(110)의 평균 출력값에서 비교하여 소수값을 도출하는 비교단계를 거친다.(S03)
그리고, 도출된 상기 소수값에 대응해 상기 생성단계를 진행하여 상기 소수값의 크기에 대응하는 상기 보정루트(200)를 선택한다.
여기서, 상기 소수값에 대응하는 상기 보정루트(200)는 각각의 상기 보정루트에 있는 보정값의 평균이 상기 소수값과 동일한 것을 선택한다.(S04)
이어서, 상기 단위블록 내의 상기 픽셀에 상기 보정루트의 상기 세부영역 보정값들을 각각 적용한다(S05).
이때, 상기 단위블록 내의 상기 픽셀에서 출력되는 보정출력값은 상기 단위블록의 평균 출력값의 정수부분인 상기 대표값과 상기 보정값을 합한 값이 출력된다.
이와 같은 방법을 통해 상기 단위블록 내의 상기 픽셀에서 보정출력값을 출력할 수 있다.
이와 같이 본 발명에 따른 디스플레이 패널(10) 보정방법은 상술한 바와 같이 상기 단위블록(100)에서 상기 픽셀(110)이 점등하여 출력되는 평균 출력값 중 정수부분을 제외한 상기 소수값을 도출하고, 이에 대응하는 상기 보정루트의 상기 보정값을 해당 상기 단위블록에 적용함으로써, 상기 단위블록의 상기 픽셀 각각에서 상기 보정출력값을 출력할 수 있다.
즉, 상기 단위블록(100)의 상기 픽셀 각각에서 출력되는 출력값은 해당 단위블록의 평균 출력값에서 소수값에 해당하는 번호의 보정루트를 적용하며, 상기 보정루트 각각에 구비된 보정값이 상기 픽셀에 적용되므로, 상기 픽셀에서 출력되는 값은 평균 출력값의 정수부분에 해당하는 대표값과 상기 보정루트(200)의 보정값을 더한 보정출력값이 된다
이에 따라 상기 디스플레이 패널(10)에서 분해능을 유지시킬 수 있으며, eeprom(20)에 저장되는 정보 역시 단순히 복수 개의 보정루트(200)에 대한 보정값 및 보정되는 상기 단위블록(100)의 위치만 저장됨으로써 메모리를 저감시킬 수 있는 이점이 있다.
이상과 같이 본 발명에 대한 바람직한 실시예를 살펴보았으며, 앞서 설명한 실시예 외에도 본 발명의 취지나 범주에서 벗어남이 없이 다른 형태로 구체화될 수 있다. 그러므로, 상술한 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
100: 단위블록
110: 픽셀
200: 보정루트
210: 제1보정루트
220: 제2보정루트
230: 제3보정루트
240: 제4보정루트
250: 세부영역
10: 디스플레이 패널
20: eeprom

Claims (13)

  1. 복수 개의 픽셀을 가지는 디스플레이 패널에 적용되어 상기 픽셀의 출력값을 보정하는 디스플레이 패널의 보정방법에 관한 것으로서,
    상기 디스플레이 패널의 픽셀을 기 설정된 단위로 구획하여 복수 개의 단위블록을 설정하는 구획단계;
    상기 단위블록에 포함된 상기 픽셀의 배치에 대응하여 동일한 형태로 배치된 복수 개의 세부영역을 가지며, 상기 세부영역 각각에 보정값을 가지는 보정루트를 설정하는 설정단계; 및
    각각의 상기 단위블록에서 출력되는 상기 픽셀의 평균 출력값 중 정수부분을 제외한 나머지 부분의 소수값을 도출하고, 상기 정수부분을 대표값으로 생성하며, 상기 소수값에 대응하는 상기 보정루트를 상기 단위블록 내의 상기 픽셀에 적용하여 보정을 위한 보정출력값을 생성하여 보정하는 생성단계;
    를 포함하는 디스플레이 패널 보정방법.
  2. 제1항에 있어서,
    상기 보정출력값은,
    상기 픽셀이 위치한 상기 단위블록의 상기 평균 출력값에 대한 정수부분과, 상기 단위블록에 적용된 상기 보정루트의 상기 보정값을 합하여 각각의 상기 픽셀에서 출력되는 것을 특징으로 하는 디스플레이 패널 보정방법.
  3. 제2항에 있어서,
    상기 설정단계는,
    상기 단위블록 내에 배치된 픽셀의 개수에 대응하는 개수의 상기 보정루트를 형성하며,
    복수 개의 상기 보정루트는 각각에 배치된 상기 세부영역의 보정값에 대한 평균이 서로 다르도록 구성되는 것을 특징으로 하는 디스플레이 패널 보정방법.
  4. 제3항에 있어서,
    상기 보정값은,
    0또는 1의 값을 가지는 것을 특징으로 하는 디스플레이 패널 보정방법.
  5. 제3항에 있어서,
    상기 생성단계는,
    복수 개의 상기 보정루트 중에서 상기 보정값의 평균이 상기 소수값과 동일한 것을 선택하여 보정하는 것을 특징으로 하는 디스플레이 패널 보정방법.
  6. 제5항에 있어서,
    상기 생성단계는,
    상기 단위블록 각각에 포함된 상기 픽셀에 해당위치에서 대응하는 상기 세부영역 각각의 보정값을 적용하는 것을 특징으로 하는 디스플레이 패널 보정방법.
  7. 제1항에 있어서,
    상기 구획단계는,
    복수 개의 상기 단위블록이 모두 동일한 형태로 형성되는 것을 특징으로 하는 디스플레이 패널 보정방법.
  8. 제1항에 있어서,
    상기 디스플레이 패널의 픽셀에 점등신호를 인가하여 점등하는 점등단계; 및
    상기 점등단계에서 상기 단위블록의 상기 픽셀에 입력된 평균 입력값과 출력 된 평균 출력값의 차이인 오차값과 해당 영역의 상기 소수값을 비교하여 동일하지 않은 경우 상기 생성단계를 반복 수행하여 상기 보정출력값을 보정하는 보정단계;
    를 포함하는 디스플레이 패널 보정방법.
  9. 복수 개의 픽셀을 가지는 디스플레이 패널에 적용되어 상기 픽셀의 출력값을 보정하는 디스플레이 패널의 보정모듈에 관한 것으로서,
    상기 디스플레이 패널의 픽셀을 기 설정된 단위로 구획하여 복수 개의 단위블록을 설정하고, 상기 단위블록에 포함된 상기 픽셀의 배치에 대응하여 동일한 형태로 배치된 복수 개의 세부영역을 가지며 상기 세부영역 각각에 보정값을 가지는 보정루트를 설정하여 저장하는 보정루트 저장부; 및
    상기 디스플레이 패널의 점등 시 각각의 상기 단위블록에서 출력된 상기 픽셀의 평균 출력값 중 정수부분을 대표값으로 생성하고 정수부분을 제외한 나머지 부분의 소수값을 도출하며, 상기 소수값에 대응하는 상기 보정루트를 상기 단위블록 내의 상기 픽셀에 적용하여 보정출력값을 생성하는 보정부
    를 포함하는 디스플레이 패널 보정모듈.
  10. 제9항에 있어서,
    상기 보정출력값은,
    상기 픽셀이 위치한 상기 단위블록의 상기 평균 출력값에 대한 정수부분과, 상기 단위블록에 적용된 상기 보정루트의 상기 보정값을 합하여 각각의 상기 픽셀에서 출력되는 것을 특징으로 하는 디스플레이 패널 보정모듈.
  11. 제10항에 있어서,
    상기 보정루트 저장부는,
    상기 단위블록 내에 배치된 픽셀의 개수에 대응하는 개수의 상기 보정루트 저장하는 것을 특징으로 하는 디스플레이 패널 보정모듈.
  12. 제11항에 있어서,
    상기 보정루트는,
    복수 개 각각에 배치된 상기 세부영역의 보정값에 대한 평균이 서로 다르도록 구성되는 것을 특징으로 하는 디스플레이 패널 보정모듈.
  13. 제12항에 있어서,
    상기 보정부는,
    복수 개의 상기 보정루트 중에서 상기 보정값의 평균이 상기 소수값과 동일한 것을 선택하여 보정하는 것을 특징으로 하는 디스플레이 패널 보정모듈.
KR1020180122842A 2018-10-15 2018-10-15 디스플레이 패널 보정방법 및 보정모듈 KR20200042349A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180122842A KR20200042349A (ko) 2018-10-15 2018-10-15 디스플레이 패널 보정방법 및 보정모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180122842A KR20200042349A (ko) 2018-10-15 2018-10-15 디스플레이 패널 보정방법 및 보정모듈

Publications (1)

Publication Number Publication Date
KR20200042349A true KR20200042349A (ko) 2020-04-23

Family

ID=70472719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122842A KR20200042349A (ko) 2018-10-15 2018-10-15 디스플레이 패널 보정방법 및 보정모듈

Country Status (1)

Country Link
KR (1) KR20200042349A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542137A (zh) * 2020-12-15 2021-03-23 Oppo广东移动通信有限公司 亮度补偿方法及芯片、装置、设备、存储介质
US11961445B2 (en) 2020-12-02 2024-04-16 Lx Semicon Co., Ltd. Mura compensation device and data processing circuit for Mura compensation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961445B2 (en) 2020-12-02 2024-04-16 Lx Semicon Co., Ltd. Mura compensation device and data processing circuit for Mura compensation
CN112542137A (zh) * 2020-12-15 2021-03-23 Oppo广东移动通信有限公司 亮度补偿方法及芯片、装置、设备、存储介质
CN112542137B (zh) * 2020-12-15 2022-05-24 Oppo广东移动通信有限公司 亮度补偿方法及芯片、装置、设备、存储介质

Similar Documents

Publication Publication Date Title
KR101696609B1 (ko) 디스플레이 패널 보정방법 및 보정모듈
CN111383566B (zh) Mura校正系统
US10755617B2 (en) De-mura amendment method of display panel
CN111383565B (zh) Mura校正系统
KR102423350B1 (ko) 복수의 모듈을 포함하는 디스플레이장치 및 그 제어방법
US9055283B2 (en) Methods for display uniform gray tracking and gamma calibration
KR102449369B1 (ko) 표시 장치 및 표시 장치의 검사 방법
US20220005393A1 (en) Method and device for determining pixel compensation value, electronic device and storage medium
US11508281B2 (en) Mura compensation circuit and driving apparatus for display applying the same
KR20090099229A (ko) 디지털 감마 보정 시스템 및 보정방법
CN111383610B (zh) Mura校正驱动器
KR20150141821A (ko) 불균일 특성을 보정하는 디스플레이 장치 및 그 제어 방법
KR20150139014A (ko) 감마 보정 방법 및 이를 채용한 표시 장치
CN107799081A (zh) Gamma校正系统及其校正方法
KR102401951B1 (ko) 디스플레이장치 및 그 제어방법
CN111243512A (zh) 一种灰阶数据补偿方法、装置和驱动芯片
KR20200074645A (ko) 디스플레이장치 및 그 제어방법
KR20220077553A (ko) 무라 보상을 위한 무라 보상장치 및 데이터처리회로
KR20200042349A (ko) 디스플레이 패널 보정방법 및 보정모듈
KR101101594B1 (ko) 유기 발광 다이오드 구동 장치
CN113053283A (zh) 色差补偿电路及应用该色差补偿电路的用于显示器的驱动装置
KR102541917B1 (ko) 표시 패널의 휘도 보상 방법 및 장치
KR102303685B1 (ko) 표시 장치의 검사 방법 및 이에 의해 검사되는 표시 장치
JP6361375B2 (ja) 画像処理装置、画像処理方法、画像表示装置
CN106856083B (zh) 用于校正伽马集数据的设备和方法