JP7454683B2 - 半導体構造 - Google Patents
半導体構造 Download PDFInfo
- Publication number
- JP7454683B2 JP7454683B2 JP2022543500A JP2022543500A JP7454683B2 JP 7454683 B2 JP7454683 B2 JP 7454683B2 JP 2022543500 A JP2022543500 A JP 2022543500A JP 2022543500 A JP2022543500 A JP 2022543500A JP 7454683 B2 JP7454683 B2 JP 7454683B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- substrate
- metal layer
- electrically connected
- orthographic projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000003990 capacitor Substances 0.000 claims description 155
- 239000000758 substrate Substances 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 52
- 238000010276 construction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000009434 installation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
基板の上に位置するパッド構造と、
前記基板と前記パッド構造との間に位置し、前記パッド構造と対向して設けられ、並列接続され且つ間隔をおいて設けられる少なくとも2つのコンデンサユニットを備えるコンデンサ構造と、を備え、
各前記コンデンサユニットが少なくとも1つのコンデンサデバイスを備える。
Claims (13)
- 半導体構造であって、
基板の上に位置するパッド構造と、
前記基板と前記パッド構造との間に位置し、前記パッド構造と対向して設けられ、並列接続され且つ間隔をおいて設けられる少なくとも2つのコンデンサユニットを備えるコンデンサ構造と、を備え、
各前記コンデンサユニットが少なくとも1つのコンデンサデバイスを備え、
前記コンデンサデバイスは、対向して設けられる第1極板及び第2極板を備え、前記半導体構造は導電層をさらに備え、前記導電層は、互いに絶縁されている第1導電部及び第2導電部を備え、前記第1導電部は各前記コンデンサデバイスの前記第1極板に電気的に接続され、前記第2導電部は各前記コンデンサデバイスの前記第2極板に電気的に接続され、前記第1導電部及び前記第2導電部のうち、一方はさらに電源端子に電気的に接続され、他方はさらに接地端子に電気的に接続され、
前記第2導電部は一体構造であり、前記コンデンサ構造内の各コンデンサデバイスにわたって設けられ、前記第1導電部は別体構造であり、互いに電気的に接続される複数のサブ導電部を備え、前記サブ導電部は前記コンデンサ構造内の隣接する前記コンデンサデバイスにわたって設けられ、各前記サブ導電部の前記基板上での正投影と前記第2導電部の前記基板上での正投影は間隔をおいて設けられる、
半導体構造。 - 前記コンデンサ構造の前記基板上での正投影は、前記パッド構造の前記基板上での正投影の内部に位置する請求項1に記載の半導体構造。
- 前記コンデンサ構造の前記基板上での正投影の中心と前記パッド構造の前記基板上での正投影の中心が重なる請求項1又は2に記載の半導体構造。
- 各前記コンデンサユニットは、並列接続して設けられる少なくとも2つのコンデンサデバイスを備え、前記コンデンサ構造内の各前記コンデンサデバイスはM行N列のアレイ状に配置され、前記M及び前記Nはいずれも2以上の整数であり、
前記サブ導電部は第1サブ部を備え、同一の前記第1サブ部は、互いに隣接し且つ中心対称に分布する4つのコンデンサデバイスにわたって設けられる請求項1に記載の半導体構造。 - 前記パッド構造は第1金属層を備え、前記第1金属層は一端が前記電源端子又は前記接地端子に電気的に接続され、他端が第1ビアを介して各前記サブ導電部に電気的に接続される請求項1に記載の半導体構造。
- 前記パッド構造は、第2金属層、第3金属層及び第4金属層をさらに備え、前記第3金属層は第3ビアを介して前記第2金属層に接続され、前記第4金属層は第4ビアを介して前記第3金属層に接続される請求項5に記載の半導体構造。
- 前記第2金属層の前記基板上での正投影の形状は環状であり、前記第2金属層の前記基板上での正投影は前記コンデンサ構造の前記基板上での正投影を取り囲む請求項6に記載の半導体構造。
- 前記第3金属層の前記基板上での正投影と前記第2金属層の前記基板上での正投影が重なる請求項7に記載の半導体構造。
- 前記パッド構造は電源パッド又は接地パッドであり、前記第2金属層は第2ビアを介して前記第1金属層に電気的に接続される請求項6~8のいずれか1項に記載の半導体構造。
- 前記電源端子及び/又は前記接地端子は、前記パッド構造外の外部回路に位置する請求項1~8のいずれか1項に記載の半導体構造。
- 前記コンデンサデバイスはトランジスタ型のコンデンサを備え、
前記トランジスタ型のコンデンサのゲートは前記コンデンサデバイスの第1極板を構成し、前記トランジスタ型のコンデンサのソース、ドレイン及び前記基板は前記コンデンサデバイスの第2極板を構成する請求項1に記載の半導体構造。 - 前記第1導電部は前記電源端子に電気的に接続され、前記第2導電部は前記接地端子に電気的に接続され、
前記半導体構造は保護リングをさらに備え、前記保護リングの両端はそれぞれ前記基板及び前記第2導電部に接続され、前記保護リングの前記基板上での正投影が前記コンデンサ構造の前記基板上での正投影を取り囲む請求項11に記載の半導体構造。 - 前記コンデンサユニットは、少なくとも2つの前記トランジスタ型のコンデンサを備え、同一の前記コンデンサユニットでは、隣接する2つの前記トランジスタ型のコンデンサは前記ソース又は前記ドレインを共有する請求項11に記載の半導体構造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110116929.0A CN112908994B (zh) | 2021-01-28 | 2021-01-28 | 半导体结构 |
CN202110116929.0 | 2021-01-28 | ||
PCT/CN2021/103636 WO2022160594A1 (zh) | 2021-01-28 | 2021-06-30 | 半导体结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023515311A JP2023515311A (ja) | 2023-04-13 |
JP7454683B2 true JP7454683B2 (ja) | 2024-03-22 |
Family
ID=82496033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022543500A Active JP7454683B2 (ja) | 2021-01-28 | 2021-06-30 | 半導体構造 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP4064348A4 (ja) |
JP (1) | JP7454683B2 (ja) |
KR (1) | KR20220127892A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120161217A1 (en) | 2010-12-27 | 2012-06-28 | Jumpei Sato | Semiconductor device |
JP2021052160A (ja) | 2019-09-18 | 2021-04-01 | キオクシア株式会社 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112908994B (zh) * | 2021-01-28 | 2023-05-26 | 长鑫存储技术有限公司 | 半导体结构 |
-
2021
- 2021-06-30 KR KR1020227028003A patent/KR20220127892A/ko unknown
- 2021-06-30 JP JP2022543500A patent/JP7454683B2/ja active Active
- 2021-06-30 EP EP21893119.4A patent/EP4064348A4/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120161217A1 (en) | 2010-12-27 | 2012-06-28 | Jumpei Sato | Semiconductor device |
JP2012138513A (ja) | 2010-12-27 | 2012-07-19 | Toshiba Corp | 半導体装置 |
JP2021052160A (ja) | 2019-09-18 | 2021-04-01 | キオクシア株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20220238428A1 (en) | 2022-07-28 |
KR20220127892A (ko) | 2022-09-20 |
EP4064348A4 (en) | 2023-06-21 |
EP4064348A1 (en) | 2022-09-28 |
JP2023515311A (ja) | 2023-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6949781B2 (en) | Metal-over-metal devices and the method for manufacturing same | |
JP4805600B2 (ja) | 半導体装置 | |
CN109075164B (zh) | 3维电容器结构 | |
WO2022160594A1 (zh) | 半导体结构 | |
KR100876881B1 (ko) | 반도체 소자의 패드부 | |
US7732930B2 (en) | Semiconductor device, relay chip, and method for producing relay chip | |
KR102617422B1 (ko) | 반도체 장치 | |
JP5214169B2 (ja) | 半導体装置 | |
JP2000124331A (ja) | 半導体記憶装置 | |
JP2010118639A (ja) | 半導体集積回路チップ、積層型チップキャパシタ及び半導体集積回路チップパッケージ | |
KR20050071600A (ko) | 전자 소자, 집적회로, 전자 소자 제조 방법 및 집적회로제조 방법 | |
US20170098622A1 (en) | Semiconductor device, semiconductor package including the same, and method of fabricating the same | |
JP4025044B2 (ja) | 半導体集積回路装置 | |
JP7454683B2 (ja) | 半導体構造 | |
CN103620771A (zh) | 半导体装置 | |
TW201417275A (zh) | 差動金屬氧化半導體電容器半導體裝置 | |
US20210028165A1 (en) | Capacitor Structure | |
KR20090028519A (ko) | 고성능 션트 커패시터를 구비하는 rf 전력 트랜지스터 디바이스 및 그 방법 | |
JPH1140745A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
US12040352B2 (en) | Semiconductor structure | |
CN100394613C (zh) | 半导体装置 | |
US7948032B2 (en) | Power MOS transistor device and layout | |
CN111900251B (zh) | Mom电容器及半导体元件 | |
JP2001298039A (ja) | 半導体装置 | |
JP2004079559A (ja) | 半導体チップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220715 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20230810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7454683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |