JP2023515311A - 半導体構造 - Google Patents

Abstract

基板の上に位置するパッド構造と、基板とパッド構造との間に位置し、パッド構造と対向して設けられ、並列接続され且つ間隔をおいて設けられる少なくとも２つのコンデンサユニットを備えるコンデンサ構造とを備え、各コンデンサユニットが少なくとも１つのコンデンサデバイスを備える半導体構造を提供する。【選択図】図１

Description

本願は、半導体の技術分野に関し、特に半導体構造に関する。

本願は、２０２１年１月２８日に中国特許庁に提出された、出願番号２０２１１０１１６９２９．０、発明の名称「半導体構造」の中国特許出願の優先権を主張し、その全内容が援用により本願に組み込まれる。

コンデンサはエネルギー貯蔵性能を有し、電源端子と接地端子との間に並列接続されることで、回路の動作過程で電源端子に発生する電圧変動をスムーズにし、電源端子の動作性能をより安定させることができる。従って、回路設計では、電源端子の安定性を高めるために、大量のコンデンサ構造を追加する必要がある。電源端子だけでなく、信号端子で高周波ノイズを除去する必要がある場合、信号端子にコンデンサを追加することで実現できる。

従来の半導体チップでは、通常、チップ内の電源端子又は信号端子を安定させるために、チップ内の空きスペースにコンデンサ構造を追加する。しかしながら、この場合、実質的にチップ面積が増加し、それにより製品コストが高くなる。

複数の実施例に基づいて、半導体チップを提供する。

半導体構造であって、
基板の上に位置するパッド構造と、
前記基板と前記パッド構造との間に位置し、前記パッド構造と対向して設けられ、並列接続され且つ間隔をおいて設けられる少なくとも２つのコンデンサユニットを備えるコンデンサ構造と、を備え、
各前記コンデンサユニットが少なくとも１つのコンデンサデバイスを備える。

上記半導体構造は、パッド構造が位置する領域の利用率を効果的に向上させることができる。チップ内の空きスペースにコンデンサ構造を追加するという従来の設置形態に比べて、本願はコンデンサ構造の設置によりチップ面積が大きくなることを効果的に防止することができる。また、本願は、大寸法のパッド構造における各コンデンサユニットの寸法が相対的に小さい。プロセス作製過程では、小寸法のコンデンサユニットの各関連膜層はより容易に均一に成膜することができる。従って、本願は各関連膜層の成膜品質を向上させることができ、それによりコンデンサ構造の信頼性がさらに高くなり、それにより関連電源の電源電圧がより安定する。

本願の実施例又は従来技術の技術的解決手段をより明確に説明するために、以下、実施例又は従来技術の説明に必要な図面を簡単に説明し、以下に説明される図面は単に本願のいくつかの実施例であり、当業者であれば、創造的な工夫をせずに、これらの図面に基づいて他の図面を得ることができることは明らかである。

一実施例に係る半導体構造の断面模式図である。 一実施例に係る半導体構造の平面模式図である。 一実施例に係る半導体構造の部分構造模式図である。 一実施例に係る導電層とコンデンサデバイスとの電気的接続の模式図である。 図３における導電層の模式図である。 図３における第１金属層と第１導電部及び第３導電部の模式図である。 トランジスタ型のコンデンサの模式図である。 図３におけるコンデンサ構造の模式図である。

本願を理解しやすくするために、以下、関連図面を参照しながら本願をより詳細に説明する。図面には本願の好適実施例が示されている。しかし、本願は様々な形態で実現でき、本明細書で説明された実施例に限定されない。その反面、これらの実施例を提供する目的は本願の内容をより十分にかつ詳細に開示することである。

特に定義されていない限り、本明細書に使用されるすべての技術及び科学用語は当業者が通常理解する意味と同じである。ここでは、本願の明細書に使用される用語は単に特定の実施例を説明するためのものであり、本願を限定するものではない。

なお、素子又は層が他の素子又は層「・・・上に位置する」、「・・・に隣接する」、「に接続される」又は「に結合される」と記載される場合、他の素子又は層の上に直接位置するか、それに直接隣接するか、他の素子又は層に直接接続又は結合されるようにしてもよく、中間素子又は層が存在するようにしてもよい。一方、素子が他の素子又は層「・・・上に直接位置する」、「・・・に直接隣接する」、「に直接接続される」又は「に直接結合される」と記載される場合、中間素子又は層が存在しない。なお、第１、第２、第３などの用語を使用して様々な素子、部材、領域、層、ドーピングタイプ及び／又は部分を説明できるが、これらの素子、部材、領域、層、ドーピングタイプ及び／又は部分はこれらの用語に限定されない。これらの用語は単に１つの素子、部材、領域、層、ドーピングタイプ又は部分を他の素子、部材、領域、層、ドーピングタイプ又は部分と区別するためのものである。従って、本発明の教示を逸脱せずに、以下に説明される第１素子、部材、領域、層、ドーピングタイプ又は部分は第２素子、部材、領域、層又は部分として示されてもよく、例えば、第１導電部を第２導電部としてもよく、同様に、第２導電部を第１ドーピングタイプとしてもよい。

例えば「・・・下に位置する」、「・・・の下方に位置する」、「下方の」、「・・・の下に位置する」、「・・・の上に位置する」、「上方の」などの空間関係用語は、ここでは図示される１つの素子又は特徴と他の素子又は特徴との関係を説明することに使用できる。なお、図示される方向に加えて、空間関係用語は使用及び操作中のデバイスの異なる方向をさらに含む。例えば、図中のデバイスが反転した場合、「他の素子の下方に位置する」又は「その下に位置する」又は「その下にある」と記載される素子又は特徴の方向は他の素子又は特徴の「上」にあることである。従って、例示的な用語「・・・の下方に位置する」及び「・・・の下に位置する」は上及び下の２つの方向を含んでもよい。また、デバイスは別の方向（例えば、９０度回転又は他の方向）をさらに含んでもよく、ここで使用される空間説明用語は対応して解釈される。

ここで使用される場合、文脈から他の態様が明確に示されていない限り、単数形の「一」、「１つ」及び「前記／該」は複数形を含んでもよい。さらになお、「構成」及び／又は「備える」のような用語が本明細書で使用される場合、前記特徴、整数、ステップ、操作、素子及び／又は部材の存在を決定することができ、１つ又はより多くの他の特徴、整数、ステップ、操作、素子、部材及び／又はグループの存在又は追加を排除しない。また、ここで使用される場合、用語「及び／又は」はリストされる関連アイテムの任意及びすべての組合せを含む。

図１及び図２に示すように、一実施例では、基板１００、パッド構造２００及びコンデンサ構造３００を備える半導体構造を提供する。具体的には、半導体構造は半導体チップ上の上部構造であってもよい。

基板１００はシリコン基板であってもよいが、これに限定されない。

パッド構造２００は基板１００の上方に位置し、電源パッド又は信号パッド又は接地パッドなどであってもよい。即ち、パッド構造２００の種類については特に制限しない。

具体的には、パッド構造２００が電源パッドである場合、リード線をボンディングすることでパッケージ基板と電気的に接続してもよく、それにより対応する電源電圧（例えば、ＶＤＤＱ、ＶＰＰ、ＶＤＤなど）を得る。パッド構造２００が信号パッドである場合、リード線をボンディングすることでパッケージ基板と電気的に接続してもよく、それにより対応する制御信号（例えば、チップセレクト信号ＣＳ、リセット信号ＲＥＳＥＴなど）を得る。パッド構造２００が接地パッドである場合、リード線をボンディングすることでパッケージ基板と電気的に接続してもよく、それにより並列接続して接地する。

コンデンサ構造３００は、チップ回路の電源端子と接地端子との間に並列接続され、回路の動作過程で電源に発生する電圧変動をスムーズにし、電源における高周波ノイズを除去し、電源の動作性能をより安定させることに用いられる。

具体的には、コンデンサ構造３００は、基板１００とパッド構造２００との間に位置し、パッド構造２００と対向して設けられる。従って、コンデンサ構造３００はパッド構造２００の下方に位置する。

従って、本実施例では、パッド構造２００が位置する領域の利用率を効果的に向上させることができる。チップ内の空きスペースにコンデンサ構造を追加するという従来の設置形態に比べて、本実施例はコンデンサ構造の設置によりチップ面積が大きくなることを効果的に防止することができる。

また、図３に示すように、本実施例では、コンデンサ構造３００は、並列接続され且つ間隔をおいて設けられる少なくとも２つのコンデンサユニット３１０を備える。各コンデンサユニットは１つのコンデンサデバイス３１１を備えてもよく、より多くのコンデンサデバイス３１１を備えてもよい。

従って、大寸法のパッド構造２００における各コンデンサユニット３１０の寸法が相対的に小さい。プロセス作製過程では、小寸法のコンデンサユニットの各関連膜層はより容易に均一に成膜することができる。従って、本願は、各関連膜層の成膜品質を向上させることができ、それによりコンデンサ構造の信頼性がさらに高くなり、それにより関連電源の電源電圧がより安定する。

ここで、「関連電源」とは、コンデンサ構造３００が接続される電源端子であると解釈される。

一実施例では、コンデンサ構造３００の基板１００上での正投影は、パッド構造２００の基板１００上での正投影の内部に位置する。

このとき、コンデンサ構造３００は完全にパッド構造２００の下方に位置するため、パッド構造２００が位置する領域の利用率をより効果的に向上させることができ、チップ面積がコンデンサ構造３００の設置の影響を完全に受けず、それによりチップの小型化の実現に有利である。

当然ながら、本願はこれに限定されず、コンデンサ構造３００の基板１００上での正投影は、部分的にパッド構造２００の基板１００上での正投影の外部に位置してもよい。又は、コンデンサ構造３００の基板１００上での正投影は、パッド構造２００の基板１００上での正投影と重ならなくてもよい。

一実施例では、コンデンサ構造３００の基板１００上での正投影の中心は、パッド構造２００の基板１００上での正投影の中心と重なる。

このとき、コンデンサ構造３００はパッド構造２００に正対し、それによりコンデンサ構造３００の各箇所の性能を均一にすることに有利である。

ただし、本願のコンデンサ構造３００の基板１００上での正投影の中心は、パッド構造２００の基板１００上での正投影の中心と重ならなくてもよく、本願はこれを限定しない。

一実施例では、図４に示すように、コンデンサユニット３１０のコンデンサデバイス３１１は第１極板３１１１と第２極板３１１２を備える。第１極板３１１２と第２極板３１１２は対向して設けられることで、電荷蓄積を行う。

また、図１に併せて示すように、半導体構造は導電層４００をさらに備える。導電層４００は第１導電部４１０と第２導電部４２０を備える。第１導電部４１０と第２導電部４２０は互いに絶縁されている。

第１導電部４１０は、各コンデンサデバイス３１１の第１極板３１１１に電気的に接続され、即ち、各コンデンサユニット３１０内の各コンデンサデバイス３１１の第１極板３１１１は、すべて第１導電部４１０に電気的に接続される。従って、第１導電部４１０の設置によって、各コンデンサユニット３１０内の各コンデンサデバイス３１１の第１極板３１１１をすべて同一の回路ノードに電気的に接続することができる。

同様に、第２導電部４２０は、各コンデンサデバイス３１１の第２極板３１１２に電気的に接続され、即ち、各コンデンサユニット３１０内の各コンデンサデバイス３１１の第２極板３１１２は、すべて第２導電部４２０に電気的に接続される。従って、第２導電部４２０の設置によって、各コンデンサユニット３１０内の各コンデンサデバイス３１１の第２極板３１１２をすべて同一の回路ノードに電気的に接続することができる。

従って、導電層４００の設置によって、各コンデンサユニット３１０内の各コンデンサデバイス３１１を容易かつ効果的に並列接続してコンデンサ構造３１０を形成することができる。

また、第１導電部４１０及び第２導電部４２０のうち、一方はさらに電源端子に電気的に接続され、他方はさらに接地端子に電気的に接続される。即ち、第１導電部４１０はさらにチップ回路の電源端子に電気的に接続され、第２導電部４２０はさらにチップ回路の接地端子に電気的に接続される。又は、第２導電部４２０はさらにチップ回路の電源端子に電気的に接続され、第１導電部４１０はさらにチップ回路の接地端子に電気的に接続される。

このとき、各コンデンサデバイス３１１を並列接続して形成されたコンデンサ構造３１０をチップ回路に容易かつ効果的に導入することができる。

具体的には、コンデンサデバイス３１１はトランジスタ型のコンデンサであってもよく、図４及び図７に示すように、トランジスタ型のコンデンサのゲートはコンデンサデバイスの第１極板３１１１を構成し、トランジスタ型のコンデンサのソース、ドレイン及び基板１００の対応する部分はコンデンサデバイス３１１の第２極板３１１２を構成する。

このとき、各コンデンサデバイス３１１の第１極板３１１１（即ち、トランジスタ型のコンデンサのゲート）は、第１コンデンサビア４１０ａを介して第１導電部４１０に電気的に接続されるように設けられてもよい。各コンデンサデバイス３１１の第２極板３１１２（即ち、トランジスタ型のコンデンサのソース、ドレイン及び基板１００の対応する部分）は第２コンデンサビア４２０ａを介して第２導電部４２０に電気的に接続されてもよい。

また、このとき、第１導電部４１０がさらにチップ回路の電源端子に電気的に接続され、第２導電部４２０がチップ回路の接地端子に電気的に接続されるように設けられてもよい。

コンデンサデバイス３１１がトランジスタ型のコンデンサであり得る場合、トランジスタ型のコンデンサのゲートがコンデンサデバイスの第２極板３１１２を構成し、トランジスタ型のコンデンサのソース、ドレイン及び基板１００の対応する部分がコンデンサデバイス３１１の第１極板３１１１を構成するようにしてもよいが、本願はこれを限定しない。

又は、コンデンサデバイス３１１は他のタイプのコンデンサ（例えば、対向して設けられる２つの金属板によって形成される平行板コンデンサ）であってもよく、本願はこれを限定しない。

一実施例では、図５及び図３に示すように、導電層４００の第２導電部４２０は一体構造であり、コンデンサ構造３００内の各コンデンサデバイス３１１にわたって設けられることで、コンデンサ構造３００内の各コンデンサデバイス３１１の第２極板３１１２をすべて相互接続ビアを介して第２導電部４２０に電気的に接続することができる。

第１導電部４１０は別体構造であり、電気的に接続される複数のサブ導電部４１１を備える。サブ導電部４１１は、コンデンサ構造３００内の隣接するコンデンサデバイス３１１にわたって設けられることで、隣接するコンデンサデバイス３１１の第１極板３１１１を、相互接続ビアを介して同一のサブ導電部４１１に電気的に接続することができる。それとともに、第１導電部４１０の各サブ導電部４１１は互いに電気的に接続される。従って、このとき、コンデンサ構造３００内の各コンデンサデバイス３１１の第１極板３１１１をすべて電気的に接続することができる。

また、本実施例では、第１導電部４１０の各サブ導電部４１１の基板１００上での正投影と第２導電部４２０の基板１００上での正投影は間隔をおいて設けられる。即ち、第１導電部４１０の正投影と第２導電部４２０の基板１００上での正投影は間隔をおいて設けられる。

このとき、本実施例では、第１導電部４１０と第２導電部４２０は成膜プロセス過程で容易に同時に形成され得ることで、さらにプロセス過程を効果的に簡素化し、生産効率を向上させることができる。

具体的には、プロセス過程では、まず、１層の導電材料層を形成し、次に導電材料層をパターニングすることで、第２導電部４２０と複数のサブ導電部４１１を形成するようにしてもよい。

当然ながら、本実施例では、第１導電部４１０と第２導電部４２０は異なる成膜プロセス過程で段階的に形成され得る。このとき、第１導電部４１０の各サブ導電部４１１の基板１００上での正投影と第２導電部４２０の基板１００上での正投影は間隔をおいて設けられる。

ただし、本実施例では、第１導電部４１０の正投影と第２導電部４２０の基板１００上での正投影は間隔をおいて設けられる。しかし、本願はこれに限定されない。

例えば、いくつかの実施例では、第１導電部４１０と第２導電部４２０は段階的に形成され得る。このとき、第１導電部４１０と第２導電部４２０はいずれも一体構造の形態として設けられてもよい。このとき、第１導電部４１０の基板１００上での正投影と第２導電部４２０の基板１００上での正投影が重なるか、又は部分的に重なるようにしてもよい。

また例えば、いくつかの実施例では、第１導電部４１０と第２導電部４２０は段階的に形成され得る。このとき、別体構造の第１導電部４１０の基板１００上での正投影と一体構造の第２導電部４２０の基板１００上での正投影は互いに接続されてもよい。

また、本実施例では、導電層４００の別体構造の第１導電部４１０が電源端子に電気的に接続されるが、一体構造の第２導電部４２０が接地端子に電気的に接続される。このとき、さらに、半導体チップ上に本実施例の半導体構造が複数設けられる場合、複数の半導体構造の導電層２００の第２導電部４２０は一体的に接続された一体構造であってもよい。

当然ながら、半導体チップ上に本実施例の半導体構造が複数設けられる場合、複数の半導体構造の導電層２００の第２導電部４２０は別体として設けられてもよいが、各半導体構造内の第２導電部４２０は一体構造である。

また、本実施例では、別体構造の第１導電部４１０が接地端子に電気的に接続されるが、一体構造の第２導電部４２０が電源端子に電気的に接続されるように設けられてもよい。このとき、各半導体チップ上に本実施例の半導体構造が複数設けられる場合、複数の半導体構造の導電層２００は互いに独立して設けられてもよい。

一実施例では、引き続き図３に示すように、上記実施例をもとに、各コンデンサユニット３１０は、並列接続して設けられる少なくとも２つのコンデンサデバイス３１１を備える。コンデンサ構造３００内の各コンデンサデバイス３１１はＭ行Ｎ列のアレイ状に配置される。Ｍ及びＮはいずれも２以上の整数である。

アレイ状に配置されたコンデンサデバイス３１１によって、第１導電部４１０の各サブ導電部４１１及び第２導電部４２０のレイアウト設計を容易にすることができる。

本実施例では、図３及び図５に併せて示すように、サブ導電部４１１は第１サブ部４１１１を備える。同一の第１サブ部４１１１は、互いに隣接し且つ中心対称に分布する４つのコンデンサデバイス３１１にわたって設けられる。このとき、同一の第１サブ部４１１１は同時に４つのコンデンサデバイス３１１に電気的に接続し、４つのコンデンサデバイス３１１に電源端子信号を提供し、さらにその多機能性を実現することができる。例として、第１サブ部４１１１は「工」字型を呈してもよい。

このとき、さらに、各コンデンサデバイス３１１の４つの隅部がすべてサブ導電部４１１に電気的に接続されるように設けられ得ることで、各コンデンサデバイス３１１は電気信号を安定的かつ確実に得ることができる。

サブ導電部４１１は、第１サブ部４１１１に加えて、隣接する２つのコンデンサデバイス３１１のみにわたって設けられる第２サブ部４１１２をさらに備えてもよいと理解されたい。第２サブ部４１１２はコンデンサ構造３００のエッジに位置する隣接する２つのコンデンサデバイス３１１にわたって設けられてもよいが、第１サブ部４１１１は第１サブ部４１１２によって形成された環状領域の内部に位置してもよい。

また、導電層４００は第３導電部４３０をさらに備えてもよく、第３導電部４３０は隅部に位置するコンデンサ構造３１１の上方に設けられ得ることで、隅部に位置するコンデンサ構造３１１に電気的に接続される。

一実施例では、図３及び図６に示すように、パッド構造２００は第１金属層２１０を備える。第１金属層２１０の一端は電源端子に電気的に接続される。そして、第１金属層２１０の他端は第１ビア２１０ａを介して各サブ導電部４１１に電気的に接続される。

第１金属層２１０の設置によって、各サブ導電部４１１を簡単かつ効果的に電気的に接続することができるとともに、電源端子との電気的接続を実現することができる。このとき、別体構造の第１導電部４１０は電源端子に電気的に接続されるが、一体構造の第２導電部４２０は接地端子に電気的に接続される。

一実施例では、同様に図３及び図６に示すように、パッド構造２００は第１金属層２１０を備える。第１金属層２１０の一端は接地端子に電気的に接続される。そして、第１金属層２１０の他端は、第１ビア２１０ａを介して各サブ導電部４１１に電気的に接続される。

第１金属層２１０の設置によって、各サブ導電部４１１を簡単かつ効果的に電気的に接続することができるとともに、接地端子との電気的接続を実現することができる。このとき、別体構造の第１導電部４１０は接地端子に電気的に接続されるが、一体構造の第２導電部４２０は電源端子に電気的に接続される。

一実施例では、図１に示すように、パッド構造２００は、第２金属層２２０、第３金属層２３０及び第４金属層２４０をさらに備える。第３金属層２３０は第３ビア２３０ａを介して第２金属層２２０に接続され、第４金属層２４０は第４ビア２４０ａを介して第３金属層２３０に接続される。

複数の金属層の設置によって、パッド構造２００の機械的強度を効果的に向上させることができ、それによりパッド構造２００は、ワイヤボンディングプロセスによってパッケージ基板に電気的に接続される際に損傷しない。

さらに、第２金属層２２０の基板１００上での正投影の形状が環状であり、第２金属層２２０の基板１００上での正投影がコンデンサ構造３００の基板１００上での正投影を取り囲むように設けられてもよい。

このとき、環状の第２金属層２２０は、一方では、パッド構造２００の機械的強度を確保することができ、他方では、ワイヤボンディングプロセス過程で圧力を受けることで、それによって取り囲まれるコンデンサ構造３００がワイヤボンディング過程で損傷することを効果的に防止することもできる。

さらに、第３金属層２３０の基板１００上での正投影と第２金属層２２０の基板１００上での正投影が重なるように設けられ得ることで、第２金属層２３０の作用をさらに強化する。

一実施例では、パッド構造２００は電源パッドである。このとき、以上説明したように、パッド構造２００（具体的には、第４金属層２４０）は、リード線をボンディングすることでパッケージ基板に電気的に接続されてもよく、それにより対応する電源電圧（例えば、ＶＤＤＱ、ＶＰＰ、ＶＤＤなど）を得る。

従って、このとき、パッド構造２００は、チップ回路に電源電圧を入力するために用いられ、それによりチップ回路の１つの電源端子として機能できる。パッド構造２００の第４金属層２４０は、パッケージ基板の対応する電源信号を受信し、順に第３金属層２３０と第２金属層２２０を介して電源信号をチップ回路に入力する。

また、本実施例では、第２金属層２２０は、さらに第２ビアを介して第１金属層２１０に電気的に接続されることで、さらに各サブ導電部４１１に電気的に接続される。各サブ導電部４１１は、さらにコンデンサ構造３００の各コンデンサデバイス３１１に電気的に接続される。

従って、このとき、コンデンサ構造３００の一端はその上のパッド構造２００に電気的に接続されることで、パッド構造２００によって入力される電源電圧を安定させる。

一実施例では、パッド構造２００は接地パッドである。このとき、以上説明したように、パッド構造２００（具体的には、第４金属層２４０）は、リード線をボンディングすることでパッケージ基板に電気的に接続されることで接地されてもよい。

従って、このとき、パッド構造２００は、チップ回路の１つの接地端子として機能できる。パッド構造２００の第２金属層２２０、第３金属層２３０及び第４金属層２４０は、順に電気的に接続され、第４金属層２４０を介してパッケージ基板に電気的に接続されることで接地される。

また、本実施例では、第２金属層２２０は、さらに第２ビアを介して第１金属層２１０に電気的に接続されることで、さらに各サブ導電部４１１に電気的に接続される。各サブ導電部４１１は、さらにコンデンサ構造３００の各コンデンサデバイス３１１に電気的に接続される。

従って、このとき、コンデンサ構造３００の一端が効果的に接地され得ることで、電源端子によって入力される電源電圧を安定させる。

当然ながら、他の実施例では、パッド構造２００は電源パッド及び／又は接地パッドではなくてもよい。このとき、電源端子及び／又は接地端子は、パッド構造２００外の外部回路に位置してもよい。

又は、パッド構造２００が電源パッドである場合、電源端子はパッド構造２００外の外部回路に位置してもよい。パッド構造２００が接地パッドである場合、接地端子はパッド構造２００外の外部回路に位置してもよいが、本願はこれを限定しない。

ここで、パッド構造２００外の外部回路とは、チップ回路中のパッド構造２００と電気的接続関係を持たない回路であると理解されたい。

一実施例では、コンデンサデバイス３１１はトランジスタ型のコンデンサを備える。図７に示すように、トランジスタ型のコンデンサのゲート１０は、コンデンサデバイスの第１極板３１１１を構成し、トランジスタ型のコンデンサのソース、ドレイン及び基板１００の対応する部分はコンデンサデバイスの第２極板３１１２を構成する。別体構造の第１導電部４１０は電源端子に電気的に接続されるが、一体構造の第２導電部４２０は接地端子に電気的に接続される。

図１、図２及び図３に示すように、半導体構造は保護リング５００をさらに備える。保護リング５００は、一端が基板１００に接続される一方、他端が第２導電部４２０に接続されることにより、第２導電部を介して接地することができる。

そして、保護リング５００の基板１００上での正投影は、コンデンサ構造３００の基板１００上での正投影を取り囲む。図３は半導体構造の部分構造模式図であり、従って図３の右側部分のみに保護リング５００が示されていることが分かる。

従って、本実施例では、保護リング５０は、トランジスタ型のコンデンサのラッチアップ効果を効果的に防止することができる。

また、保護リング５００の設置によって、各トランジスタ型のコンデンサの第２極板３１１２としての基板部分を、保護リング５００を介して統一的に第２導電部４２０に電気的に接続することができる。

一実施例では、図３及び図８に示すように、コンデンサユニット３１０は少なくとも２つのトランジスタ型のコンデンサを備え、同一のコンデンサユニット３１０では、隣接する２つのトランジスタ型のコンデンサはソース２０又はドレイン３０を共有する。このとき、面積が一定である場合には、コンデンサの容量値を相対的に大きくすることができる。

当然ながら、隣接する２つのトランジスタ型のコンデンサはソース又はドレインを共有しなくてもよく、本願はこれを限定しない。

本明細書の説明では、「いくつかの実施例」、「他の実施例」、「一実施例」などの用語を参照する説明は、該実施例又は例を参照して説明される具体的な特徴、構造、材料又は様態が本発明の少なくとも１つの実施例又は例に含まれることを意味する。本明細書では、上記用語の例示的な説明は、必ずしも同じ実施例又は例を指すものではない。

上記実施例の各技術的特徴を任意に組み合わせることができ、説明を簡潔にするために、上記実施例の各技術的特徴の可能な組合せのすべては説明していないが、これらの技術的特徴の組合せは、矛盾しない限り、本明細書に記載される範囲に属するとみなされる。

上記実施例は、単に本願のいくつかの実施形態を示し、その説明は詳細であったが、出願の特許範囲を限定するものではないと理解すべきである。なお、当業者であれば、本願の趣旨を逸脱せずに種々の変形や改良を行うことができ、これらはすべて本願の特許に属する。従って、本願は添付の特許請求の範囲に準じるべきである。

Claims (15)

1. 半導体構造であって、
   基板の上に位置するパッド構造と、
   前記基板と前記パッド構造との間に位置し、前記パッド構造と対向して設けられ、並列接続され且つ間隔をおいて設けられる少なくとも２つのコンデンサユニットを備えるコンデンサ構造と、を備え、
   各前記コンデンサユニットが少なくとも１つのコンデンサデバイスを備える半導体構造。
2. 前記コンデンサ構造の前記基板上での正投影は、前記パッド構造の前記基板上での正投影の内部に位置する請求項１に記載の半導体構造。
3. 前記コンデンサ構造の前記基板上での正投影の中心と前記パッド構造の前記基板上での正投影の中心が重なる請求項１又は２に記載の半導体構造。
4. 前記コンデンサデバイスは、対向して設けられる第１極板及び第２極板を備え、前記半導体構造は導電層をさらに備え、前記導電層は、互いに絶縁されている第１導電部及び第２導電部を備え、前記第１導電部は各前記コンデンサデバイスの前記第１極板に電気的に接続され、前記第２導電部は各前記コンデンサデバイスの前記第２極板に電気的に接続され、前記第１導電部及び前記第２導電部のうち、一方はさらに電源端子に電気的に接続され、他方はさらに接地端子に電気的に接続される請求項１に記載の半導体構造。
5. 前記第２導電部は一体構造であり、前記コンデンサ構造内の各コンデンサデバイスにわたって設けられ、前記第１導電部は別体構造であり、互いに電気的に接続される複数のサブ導電部を備え、前記サブ導電部は前記コンデンサ構造内の隣接する前記コンデンサデバイスにわたって設けられ、各前記サブ導電部の前記基板上での正投影と前記第２導電部の前記基板上での正投影は間隔をおいて設けられる請求項４に記載の半導体構造。
6. 各前記コンデンサユニットは、並列接続して設けられる少なくとも２つのコンデンサデバイスを備え、前記コンデンサ構造内の各前記コンデンサデバイスはＭ行Ｎ列のアレイ状に配置され、前記Ｍ及び前記Ｎはいずれも２以上の整数であり、
   前記サブ導電部は第１サブ部を備え、同一の前記第１サブ部は、互いに隣接し且つ中心対称に分布する４つのコンデンサデバイスにわたって設けられる請求項５に記載の半導体構造。
7. 前記パッド構造は第１金属層を備え、前記第１金属層は一端が前記電源端子又は前記接地端子に電気的に接続され、他端が第１ビアを介して各前記サブ導電部に電気的に接続される請求項５に記載の半導体構造。
8. 前記パッド構造は、第２金属層、第３金属層及び第４金属層をさらに備え、前記第３金属層は第３ビアを介して前記第２金属層に接続され、前記第４金属層は第４ビアを介して前記第３金属層に接続される請求項７に記載の半導体構造。
9. 前記第２金属層の前記基板上での正投影の形状は環状であり、前記第２金属層の前記基板上での正投影は前記コンデンサ構造の前記基板上での正投影を取り囲む請求項８に記載の半導体構造。
10. 前記第３金属層の前記基板上での正投影と前記第２金属層の前記基板上での正投影が重なる請求項９に記載の半導体構造。
11. 前記パッド構造は電源パッド又は接地パッドであり、前記第２金属層は第２ビアを介して前記第１金属層に電気的に接続される請求項８～１０のいずれか１項に記載の半導体構造。
12. 前記電源端子及び／又は前記接地端子は、前記パッド構造外の外部回路に位置する請求項４～１０のいずれか１項に記載の半導体構造。
13. 前記コンデンサデバイスはトランジスタ型のコンデンサを備え、
    前記トランジスタ型のコンデンサのゲートは前記コンデンサデバイスの第１極板を構成し、前記トランジスタ型のコンデンサのソース、ドレイン及び前記基板は前記コンデンサデバイスの第２極板を構成する請求項５に記載の半導体構造。
14. 前記第１導電部は前記電源端子に電気的に接続され、前記第２導電部は前記接地端子に電気的に接続され、
    前記半導体構造は保護リングをさらに備え、前記保護リングの両端はそれぞれ前記基板及び前記第２導電部に接続され、前記保護リングの前記基板上での正投影が前記コンデンサ構造の前記基板上での正投影を取り囲む請求項１３に記載の半導体構造。
15. 前記コンデンサユニットは、少なくとも２つの前記トランジスタ型のコンデンサを備え、同一の前記コンデンサユニットでは、隣接する２つの前記トランジスタ型のコンデンサは前記ソース又は前記ドレインを共有する請求項１３に記載の半導体構造。

Images