JP2003124329A

JP2003124329A - 容量素子

Info

Publication number: JP2003124329A
Application number: JP2001315270A
Authority: JP
Inventors: Masaki Tsujimoto; 正樹辻本; Akira Yazawa; 晃矢沢
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-10-12
Filing date: 2001-10-12
Publication date: 2003-04-25
Anticipated expiration: 2021-10-12
Also published as: JP3987703B2

Abstract

(57)【要約】【課題】下部電極と基板間の寄生容量を増加させずに、
直列抵抗を小さくし、高いＱ値を保つことのできる容量
素子を提供すること。【解決手段】本発明にかかる容量素子は、上部電極１
と、この上部電極１との間に絶縁膜層６を介して配置さ
れた下部電極２を有し、この絶縁膜層６において容量を
形成する容量素子に関するものである。この容量素子で
は、上部電極１と絶縁膜層６を貫通する貫通穴５を設け
ている。そして、貫通穴５を通過する下部電極用コンタ
クト４によって、下部電極２と第２層配線８とを電気的
に接続している。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、容量素子に関する
ものであり、より詳しくは、絶縁膜層を上下２つの電極
で挟持することにより形成された容量素子に関するもの
である。

【０００２】

【従来の技術】

【発明の背景】近年、高周波数領域で動作するアナログ
回路を一つの半導体集積回路内に構成しようとする傾向
が強まっている。そして、その半導体集積回路内に構成
される容量素子には、高周波数領域においても高いクォ
リティ・ファクタ（Ｑ値）を保つことが要求される。こ
の容量素子には、例えば、ＭＩＭ（メタル−インシュレ
ータ−メタル）容量素子、ＰＩＰ（ポリシリコン−イン
シュレータ−ポリシリコン）容量素子、ＭＩＳ(メタル
−インシュレータ−半導体）容量素子がある。

【０００３】図１０に従来のＭＩＭ容量素子を上から見
た図を示す。従来のＭＩＭ容量素子は、図に示されるよ
うに、上部電極６１及び下部電極６２を備えている。上
部電極６１には、その上面に、複数の上部電極用コンタ
クト６３が設けられている。この上部電極用コンタクト
６３によって、上部電極６１と図示しない配線層との電
気的な接続が行なわれる。下部電極６２は、上部電極６
１よりも一回り大きく形成されており、その周辺部が上
部電極６１より外側に延在している。そして、下部電極
６２は、当該周辺部に複数の下部電極用コンタクトスル
ーホール６４が設けられている。

【０００４】図１１に従来のＭＩＭ容量素子の断面図を
示す。図に示されるように、当該ＭＩＭ容量素子は、第
１層配線７１、第２層配線７２、上部電極用コンタクト
７３、スルーホール７４、下部電極用コンタクト７５、
上部電極７６、絶縁膜層７７及び下部電極７８を備えて
いる。

【０００５】かかる従来のＭＩＭ容量素子では、下部電
極７８の上層に絶縁膜層７７が積層され、その上層に上
部電極７６が設けられている。上部電極７６は、上部電
極用コンタクト７３によって第１層配線７１と電気的に
接続している。下部電極７８の周辺部では、下部電極用
コンタクト７５によって第１層配線７１と電気的に接続
している。そして、この第１層配線７１は、スーホール
７４を介して第２層配線７２と電気的に接続している。
尚、図示していないが、下部電極７８は、通常、絶縁膜
を介してシリコン基板上に設けられている。

【０００６】図１２にＭＩＭ容量素子の簡易等価回路図
を示す。図において、Ｒｃ８３は、上部電極８１と下部
電極８２部分の抵抗及びコンタクト部分において生ずる
直列抵抗の総和である。Ｃｃ８４は、上部電極８１と下
部電極８２間に生ずるＭＩＭ容量素子の本来の容量であ
る。Ｃｏｘ８５は、下部電極８２とシリコン基板との間
に生ずる寄生容量である。Ｒsub８６は、下部電極８２
とシリコン基板との間に生ずる寄生抵抗である。

【０００７】ここで、このＭＩＭ容量素子のＱ値は、Ｑ
＝１／（ω・Ｃc・Ｒc）から計算される。そのため、高
いＱ値を保つためには、直列抵抗Ｒcを出来るだけ小さ
くする必要がある。

【０００８】しかしながら、図１０及び図１１に示す従
来のＭＩＭ容量素子では、配置可能な下部電極のコンタ
クトの数が制限されるため、直列抵抗Ｒcを小さくする
ことは難しい。容量素子が大きくなると相対的に周辺部
の下部電極とのコンタクト領域が狭くなる。また、数を
増やすために下部電極を多くすると、寄生容量が増える
という問題が出てくる。

【０００９】この問題を解決しようとする従来技術
が、”High-Q poly-to-poly capacitorfor RF integrat
ed circuits "（Electronics Letters 4th January 200
1 Vol.37 P.25〜26）に開示されている。この文献に記
載された構成を図１３に示す。ここでは、上下の電極を
ポリシリコンで形成したＰＩＰ容量素子について、寄生
抵抗Ｒｃを減らすために、上部電極９１を複数の長方形
に分割している。この場合、下部電極９２の抵抗とコン
タクト抵抗は減らすことができるが、電極を長方形に分
割してしまうため、同じ容量を確保するためには、分割
した領域の分だけ素子が大きくなるので、その周囲長が
長くなってしまい、下部電極９２とシリコン基板９３間
の寄生容量が増えてしまうという欠点がある。

【００１０】

【発明が解決しようとする課題】以上、説明したよう
に、従来の容量素子では、下部電極と基板間の寄生容量
を増加させずに、直列抵抗を小さくし、高いＱ値を保つ
ことは難しいという問題点があった。

【００１１】本発明は、このような問題点を解決するた
めになされたものであり、下部電極と基板間の寄生容量
を増加させずに、直列抵抗を小さくし、高いＱ値を保つ
ことのできる容量素子を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明にかかる容量素子
は、第１の電極（例えば、発明の実施の形態における上
部電極１）と、当該第１電極との間に容量絶縁膜となる
絶縁膜層（例えば、発明の実施の形態における絶縁膜層
６）を介して配置された第２の電極（例えば、発明の実
施の形態における下部電極２）を有し、当該絶縁膜層に
おいて容量を形成する容量素子であって、前記第１の電
極側であって当該第１の電極と離れた位置に設けられた
第２の配線（例えば、発明の実施の形態における第２層
配線８）と、前記第１の電極と前記絶縁膜層を貫通する
穴部（例えば、発明の実施の形態における貫通穴５）を
通過し、前記第２の電極と前記第２の配線を電気的に接
続する第２の電極用接続手段（例えば、発明の実施の形
態における下部電極用コンタクト４）を備えたものであ
る。このような構成により、より多くの第２の電極用接
続手段を配置することができ、接続手段毎に寄生する抵
抗成分を多数の並列接続により低減できる。かかる抵抗
成分の低減に伴って、よりＱ値の高い容量素子を構成す
ることができる。

【００１３】本発明にかかる他の容量素子は、第１の電
極と、当該第１電極との間に絶縁膜層を介して配置され
た第２の電極を有し、当該絶縁膜層において容量を形成
する容量素子であって、前記第１の電極と第１の配線
（例えば、発明の実施の形態における第１層配線７）を
接続する複数の第１の電極用接続手段（例えば、発明の
実施の形態における上部電極用コンタクト３）と、前記
第１の電極側であって当該第１の電極と離れた位置に設
けられた第２の配線と、前記第１の電極と前記絶縁膜層
を貫通する穴部を通過し、前記第２の電極と前記第２の
配線を電気的に接続する複数の第２の電極用接続手段と
を備え、複数の前記第１の電極用接続手段と、複数の前
記第２の電極用接続手段を互いに離間して配置するもの
である。このような構成により、よりＱ値の高い容量素
子を構成することができることに加えて、第１の電極及
び第２の電極の双方の配線層の接続を確保することがで
きる。

【００１４】また、前記第１の電極用接続手段と前記第
２の電極用接続手段とを交互に配置することが好まし
い。このような構成により、隣接する接続手段間の距離
が均一化され、電極部の抵抗を小さくすることができ
る。

【００１５】好ましくは、隣接する４つの前記第１の電
極用接続手段を頂点とする四角形のほぼ中心位置に前記
第２の電極用接続手段が位置するよう配置する。このよ
うな構成により、隣接する接続手段間の距離が均一化さ
れ、かつ高密度に電気的接続手段を形成できるので電極
部の抵抗を小さくすることができる。

【００１６】若しくは、第１の電極用接続手段と第２の
電極用接続手段が第１の方向に互いに等間隔で１つずつ
交互に配置されるとともに、当該第１の方向と直交する
第２の方向に対しても互いに等間隔で１つずつ交互に配
置されるようにしてもよい。このような構成により、隣
接する接続手段間の距離が均一化され、かつ高密度に電
気的接続手段を形成できるので電極部の抵抗を小さくす
ることができる。

【００１７】また、第１の電極用接続手段と前記第２の
電極用接続手段がほぼ等間隔で交互に配置された列を複
数有し、隣接する第２の電極用接続手段がほぼ正三角形
を構成するように、隣接する当該列をずらして配置する
ようにしてもよい。このような構成により、隣接する接
続手段間の距離が均一化され、かつ高密度に電気的接続
手段を形成できるので電極部の抵抗を小さくすることが
できる。

【００１８】前記第１の電極と前記第２の電極をほぼ同
じ大きさとすることが望ましい。容量素子として働く部
分以外の電極領域を低減したこのような構成により、高
周波で問題となる第２の電極と基板間の寄生容量成分を
小さくすることができる。

【００１９】

【発明の実施の形態】発明の実施の形態１．本発明の実
施の形態１にかかるＭＩＭ容量素子は、特に下部電極と
配線層の接続の仕方に特徴を有する。以下、図を用いて
詳細に説明する。

【００２０】図１に、本発明の実施の形態１にかかるＭ
ＩＭ容量素子を上から見た図を示す。このＭＩＭ容量素
子において、上部電極１及び下部電極２は、絶縁膜層
（誘電体層）の上下において、ほぼ同じ大きさで形成さ
れている。上部電極１及び下部電極２は、例えば、アル
ミニウム、ＷＳｉ等の金属より形成される。尚、ＰＩＰ
容量素子では、ポリシリコンが用いられる。

【００２１】上部電極１には、貫通穴５が設けられてい
る。この貫通穴５は、上部電極１のみならず、上部電極
１と下部電極２の間の絶縁膜層も貫通している。この貫
通穴５には、下部電極用スルーホールコンタクト４が設
けられている。上部電極１には、上部電極用コンタクト
３も設けられている。これらコンタクト３、４は、例え
ば、アルミニウム、タングステンにより形成される。こ
の容量素子は、通常、シリコン基板上に絶縁膜を介して
その上に形成される。絶縁膜は、基板の影響をなくすた
めに設けた方がよい。

【００２２】これらの上部電極用コンタクト３と下部電
極用スルーホールコンタクト４（貫通穴５）は、図１に
示されるように、上部電極１にかかる平面全体に亘って
一様かつ均一に設けられている。そして、上部電極用コ
ンタクト３と下部電極用スルーホールコンタクト４は、
交互に配置されている。図１に示す例では、上部電極用
コンタクト３は、各々、図中のｘ方向に一定間隔Ｌ離れ
て配置されるとともに、ｙ方向にも一定間隔Ｌ離れて配
置されている。また、下部電極用スルーホールコンタク
ト４も、各々、図中のｘ方向に一定間隔Ｌ離れて配置さ
れるとともに、ｙ方向にも一定間隔Ｌ離れて配置されて
いる。そして、下部電極用スルーホールコンタクト４の
ｘ方向の列は、隣接する上部電極用コンタクト３のｘ方
向の列と一定間隔（１／２）・Ｌ離れて配置されてい
る。また、下部電極用スルーホールコンタクト４のｙ方
向の列は、隣接する上部電極用コンタクト３のｙ方向の
列と一定間隔（１／２）・Ｌ離れて配置されている。即
ち、隣接する４つの下部電極２のコンタクト４は、正方
形の各頂点となるように配置され、上部電極１のコンタ
クト３が下部電極２のコンタクト４で形成される正方形
（四角形）の中心に配置された構成となっている。

【００２３】図２は、図１のＡ−Ａ’における断面を示
す図である。図に示されるように、当該ＭＩＭ容量素子
は、上部電極１、下部電極２、コンタクト４、絶縁膜層
６、第１層配線７、第２層配線８、スルーホール９を備
えている。これらの構成要素の周りには、層間絶縁膜層
が形成されている。

【００２４】上部電極１は、絶縁膜層６を介して下部電
極２上に設けられている。この絶縁膜層６は、例えば、
ＳｉＯ_２により構成される。

【００２５】下部電極２は、例えば、図示しないシリコ
ン基板上に絶縁膜を介して形成されている。下部電極２
には、複数のコンタクト４が一定間隔Ｌ毎に設けられて
いる。コンタクト４の上部には、第１層配線７が形成さ
れている。この第１層配線７は、例えば、アルミニウム
により形成される。

【００２６】第１層配線７の上部にはスルーホール９が
設けられている。当該スルーホール９は、レイアウト上
では上層配線との接続のための孔であり、この孔に例え
ば、アルミニウムにより形成された上層配線を落とし込
むことにより導通を確保している。但し、微細化のため
には、タングステンを埋設するようにすることが望まし
い。このスルーホール９と電気的に接触するように、第
２層配線８が上面より延在している。この第２層配線８
は、例えば、アルミニウムにより形成される。

【００２７】このようにして、下部電極２は、コンタク
ト４、第１層配線７、スルーホール９を介して第２層配
線８に引き出されており、相互に電気的に接続されてい
る。

【００２８】図３は、図１のＢ−Ｂ’における断面図を
示している。この部分において、上部電極１は、一定間
隔で配置された複数のコンタクト３を介して第１層配線
７に引き出されている。

【００２９】図４は、本発明の実施の形態１にかかるＭ
ＩＭ容量素子を斜め方向から見た３次元図である。この
ＭＩＭ容量素子の下部電極２は、下部電極用スルーホー
ルコンタクト４と電気的に接続している。そして、当該
下部電極用スルーホールコンタクト４は、絶縁膜層６及
び上部電極１を貫通する穴５を通って図示しない第２層
配線８に電気的に接続される。このようにして、下部電
極２と第２層配線８が電気的に接続される。そして、下
部電極２と第２層配線８を接続するコンタクト４は、下
部電極２の全体に亘って複数箇所において設けられてい
る。より好ましい実施の形態においては、当該接続箇所
は、一様にかつ均一に設けられている。

【００３０】上部電極１の上面には、当該上部電極１と
電気的に接続された複数のコンタクト３が設けられてい
る。このコンタクト３は、図示しない第１層配線７と電
気的に接続される。このようにして、上部電極１と第１
層配線７とが電気的に接続される。そして、上部電極１
と第１層配線７を接続するコンタクト３は、上部電極１
の全体に亘って複数箇所において設けられている。より
好ましい実施の形態においては、当該接続箇所は、一様
にかつ均一に設けられている。

【００３１】続いて、本発明の実施の形態１にかかるＭ
ＩＭ容量素子の製造方法の例について図５を用いて説明
する。この図５において、ステップ（ｄ）乃至（ｇ）の
左側の列は図１のＡ−Ａ’におけるＭＩＭ容量素子の構
成を示し、右側の列は図１のＢ−Ｂ’におけるＭＩＭ容
量素子の構成を示す。

【００３２】まず、図５（ａ）に示されるように、シリ
コン基板１０上にＳｉＯ_２等よりなる絶縁膜１１を形成
する。そして、図５（ｂ）に示されるように、絶縁膜１
１上に第１層目のＡｌ層を形成し、このＡｌ層をパター
ニングすることにより下部電極２を形成する。

【００３３】その後、図５（ｃ）に示されるように、下
部電極２の上面に、後に絶縁膜層６となる窒化シリコン
膜を堆積し、連続して上部電極１をＴｉＮ膜又はＷＳｉ
膜によって形成する。尚、これらの絶縁膜層６及び上部
電極１を形成する際には、後に下部電極２からのコンタ
クトを引き出すための貫通穴５をパターニングによりあ
けておく。

【００３４】つぎに、図５（ｄ）に示されるように、下
部電極２、絶縁膜層６、上部電極１を被覆するようにＢ
ＰＳＧ（Boro-Phospho Silicated Glass）等からなる層
間絶縁膜１２をＣＶＤ（Chemical Vapor Deposition）
法などによってに形成する。そして、層間絶縁層１２の
領域Ｐにコンタクト４のためのコンタクトホールを、層
間絶縁層１２の領域Ｑにコンタクト３のためのコンタク
トホールをそれぞれＲＩＥ（Reactive Ion Etching）等
の方法によって形成する。このとき、コンタクト４のた
めのコンタクトホールでは、下部電極２の上表面が露出
する。また、コンタクト３のためのコンタクトホールで
は、上部電極１の上表面が露出する。

【００３５】さらに、図５（ｅ）に示されるように、こ
れらのコンタクトホール中にタングステンなどの金属を
選択成長させることによって、コンタクト４及びコンタ
クト３を形成する。層間絶縁層１２表面をＣＭＰ（Chem
ical Mechanical Polishing）等の方法により平坦化し
た後、第１層配線７をＡｌ等で形成し、コンタクト４及
び３のそれぞれと接続させる。

【００３６】そして、図５（ｆ）に示されるように、第
１層配線７を所望の形状にパターニングし、その上に層
間絶縁膜１３を形成する。ここで、層間絶縁膜１２と層
間絶縁膜１３とは、形成されるタイミング及び場所は異
なるが、両者は同じものであるためその境界は区別がつ
かない。

【００３７】次に、図５（ｇ）に示されるように、開口
部Ｒを形成し、スルーホールコンタクト９を形成する。
その後、第２の配線層８を形成する。このとき、開口部
Ｒは、当該第２の配線層８で埋まる。さらに、この第２
の配線層８をパターニングすることにより、図２及び図
３により示した構造が完成する。

【００３８】以上、説明したように、発明の実施の形態
１にかかるＭＩＭ容量素子では、絶縁膜層６及び上部電
極１を貫通する穴５を設け、その穴５にコンタクト４を
通して下部電極２と第２層配線とを電気的に接続するこ
ととしたので、より多くのコンタクト４を配置すること
ができ、コンタクト毎に寄生する抵抗成分を多数の並列
接続により低減できる。かかる抵抗成分の低減に伴っ
て、よりＱ値の高いＭＩＭ容量素子を構成することがで
きる。さらに、上部電極用コンタクト３及び下部電極用
コンタクト４を交互に設けることによって、より効果的
に抵抗成分を低減できる。さらに、下部電極２からの配
線層へのコンタクトを貫通穴以外から引き出す方法に比
べ、下部電極２を上部電極１よりも大きくする必要がな
いため、下部電極２の占める面積をより小さくすること
ができ、高周波で問題となる下部電極２とシリコン基板
間の寄生容量成分を小さくする効果もある。

【００３９】発明の実施の形態２．図１に示す発明の実
施の形態１にかかるＭＩＭ容量素子では、下部電極２の
コンタクト４は、正方形の各頂点となるように配置さ
れ、上部電極１のコンタクト３が下部電極２のコンタク
ト４で形成される正方形の中心に配置された構成となっ
ていた。

【００４０】これに対して、図６に示す発明の実施の形
態２にかかるＭＩＭ容量素子では、下部電極２のコンタ
クト４を正三角形（三角形）の各頂点となるように配置
し、上部電極１のコンタクト３は下部電極２のコンタク
ト４の左右に一定間隔離れて配置したものである。

【００４１】図６に示すＭＩＭ容量素子では、コンタク
ト３とコンタクト４とが交互に等間隔（１／２）・Ｌで
並ぶことによりｘ方向の列を構成している。そして、隣
接するｘ方向の列が相互に（１／２）・Ｌずれて配置さ
れている。従って、ｙ方向の列に着目すると、コンタク
ト３とコンタクト４とが交互に配置されることになる。
即ち、コンタクト３とコンタクト４は、ｘ方向に互いに
等間隔で１つずつ交互に配置されるとともに、ｙ方向に
対しても互いに等間隔で１つずつ交互に配置されてい
る。

【００４２】図６に示す発明の実施の形態２にかかるコ
ンタクト３及びコンタクト４の配置によれば、図１に示
す発明の実施の形態１にかかるコンタクト３及びコンタ
クト４の配置に比べて、隣り合うコンタクト間の最短距
離、即ち、隣り合うコンタクト３の最短距離及び隣り合
うコンタクト４の最短距離はそれぞれ同じでありなが
ら、同一面積内により多くのコンタクトを配置可能であ
る。従って、容量値が大きく面積の広いＭＩＭ容量素子
を構成する場合に、コンタクト抵抗をより削減し、高い
Ｑ値を実現できるという効果が得られる。

【００４３】その他の発明の実施の形態．上部電極１の
コンタクト３と、下部電極２のコンタクト４の配置につ
いては、図１及び図６に示す例に限定されない。例え
ば、図７、図８及び図９に示す配置であってもよい。

【００４４】図７では、ｘ方向では、コンタクト３とコ
ンタクト４とが２つおきに交互に配置されている。そし
て、ｙ方向では、コンタクト３とコンタクト４とが１つ
おきに交互に配置されている。

【００４５】図８では、コンタクト３とコンタクト４と
がｘ方向及びｙ方向双方とも２つおきに配置されてい
る。

【００４６】図９では、コンタクト３の方がコンタクト
４よりも多く配置している。尚、コンタクト４をコンタ
クト３よりも多く配置するようにしてもよい。

【００４７】また、必ずしも当該上部電極１のコンタク
ト３と下部電極２のコンタクト４とが、全面に亘って均
一に配置されている必要はない。即ち、コンタクト３同
士、コンタクト４同士の距離が一定でなくともよい。

【００４８】但し、このような例では、コンタクト位置
に不均一性が生じるため、電極部の抵抗が大きくなる可
能性があるが、数多くのコンタクトを設けることができ
るため、少なくともＱ値の向上は図ることができる。

【００４９】上述の例では、ＭＩＭ容量素子の場合を例
示し、説明したが、これに限らず、本発明にかかる容量
素子は、ＰＩＰ容量素子、ＭＩＳ容量素子であってもよ
い。

【００５０】

【発明の効果】本発明により、下部電極とシリコン基板
間の寄生容量を増加させずに、直列抵抗を小さくし、高
いＱ値を保つことのできる容量素子を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明にかかるＭＩＭ容量素子を上方から見た
図である。

【図２】本発明にかかるＭＩＭ容量素子の断面図であ
る。

【図３】本発明にかかるＭＩＭ容量素子の断面図であ
る。

【図４】本発明にかかるＭＩＭ容量素子を斜めから見た
３次元図である。

【図５】本発明にかかるＭＩＭ容量素子の製造方法を説
明するための図である。

【図６】本発明の別の例にかかるＭＩＭ容量素子を上方
から見た図である。

【図７】本発明の別の例にかかるＭＩＭ容量素子を上方
から見た図である。

【図８】本発明の別の例にかかるＭＩＭ容量素子を上方
から見た図である。

【図９】本発明の別の例にかかるＭＩＭ容量素子を上方
から見た図である。

【図１０】従来のＭＩＭ容量素子を上方から見た図であ
る。

【図１１】従来のＭＩＭ容量素子の断面図である。

【図１２】一般的なＭＩＭ容量素子における簡易等価回
路図である。

【図１３】従来のＰＩＰ容量素子の断面図及び３次元図
である。

【符号の説明】

１上部電極２下部電極３上部電極用コンタク
ト４下部電極用スルーホールコンタクト５貫通穴６絶縁膜層７第１層配線８第２層配線９スルーホール

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F033 HH04 HH08 HH19 HH28 HH33 JJ01 JJ08 JJ19 KK01 KK08 KK28 KK33 PP07 QQ09 QQ13 QQ37 QQ48 RR04 RR06 RR15 SS11 XX01 XX03 XX09 XX24 5F038 AC05 AC15 CA02 EZ20

Claims

【特許請求の範囲】

【請求項１】第１の電極と、当該第１電極との間に絶縁
膜層を介して配置された第２の電極を有し、当該絶縁膜
層において容量を形成する容量素子であって、前記第１の電極側であって当該第１の電極と離れた位置
に設けられた配線と、前記第１の電極と前記絶縁膜層を貫通する穴部を通過
し、前記第２の電極と前記配線を電気的に接続する第２
の電極用接続手段を備えた容量素子。
【請求項２】第１の電極と、当該第１電極との間に絶縁
膜層を介して配置された第２の電極を有し、当該絶縁膜
層において容量を形成する容量素子であって、前記第１の電極と第１の配線を接続する複数の第１の電
極用接続手段と、前記第１の電極側であって当該第１の電極と離れた位置
に設けられた第２の配線と、前記第１の電極と前記絶縁膜層を貫通する穴部を通過
し、前記第２の電極と前記第２の配線を電気的に接続す
る複数の第２の電極用接続手段とを備え、複数の前記第１の電極用接続手段と、複数の前記第２の
電極用接続手段を互いに離間して配置した容量素子。
【請求項３】前記第１の電極用接続手段と前記第２の電
極用接続手段とを交互に配置したことを特徴とする請求
項２記載の容量素子。
【請求項４】隣接する４つの前記第２の電極用接続手段
を頂点とする正方形のほぼ中心位置に前記第１の電極用
接続手段が位置するよう配置したことを特徴とする請求
項３記載の容量素子。
【請求項５】前記第１の電極用接続手段と前記第２の電
極用接続手段は、第１の方向に互いに等間隔で１つずつ交互に配置される
とともに、当該第１の方向と直交する第２の方向に対しても互いに
等間隔で１つずつ交互に配置されたことを特徴とする請
求項３記載の容量素子。
【請求項６】前記第１の電極用接続手段と前記第２の電
極用接続手段がほぼ等間隔で交互に配置された列を複数
有し、隣接する第２の電極用接続手段がほぼ正三角形を構成す
るように、隣接する当該列をずらして配置したことを特
徴とする請求項３の容量素子。
【請求項７】前記第１の電極と前記第２の電極をほぼ同
じ大きさとしたことを特徴とする請求項１、２、３、
４、５又は６記載の容量素子。