JP7451513B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP7451513B2
JP7451513B2 JP2021522023A JP2021522023A JP7451513B2 JP 7451513 B2 JP7451513 B2 JP 7451513B2 JP 2021522023 A JP2021522023 A JP 2021522023A JP 2021522023 A JP2021522023 A JP 2021522023A JP 7451513 B2 JP7451513 B2 JP 7451513B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor layer
type semiconductor
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021522023A
Other languages
English (en)
Other versions
JP2022505619A (ja
JPWO2020091495A5 (ja
Inventor
ヒョン チェ，ジョン
ソブ シン，チャン
ジュン イ，ソム
ジュン イ，ホ
ギュ ジャン，ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022505619A publication Critical patent/JP2022505619A/ja
Publication of JPWO2020091495A5 publication Critical patent/JPWO2020091495A5/ja
Application granted granted Critical
Publication of JP7451513B2 publication Critical patent/JP7451513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本開示の例示的な実施形態は、発光装置、より具体的には、複数の発光部が積層された発光装置に関する。
無機光源としての発光ダイオードは、表示装置、車両用ランプ、および一般照明などの様々な分野で多様に使用されている。発光ダイオードは、既存の光源よりも寿命が長く、消費電力が少なく、応答速度が速いため、急速に既存の光源に取って代わりつつある。
一般的に、表示装置は、青色、緑色、および赤色の混合色を一般的に利用することによって、様々な色を表示する。表示装置の各画素には、青色、緑色、赤色のサブ画素が含まれ、特定の画素の色はこれらのサブ画素の色によって決定され、画像は画素の組み合わせによって表示される。
発光ダイオードは、主に表示装置のバックライト源として使用されている。しかしながら、近年、発光ダイオードを利用して画像を直接表示する次世代ディスプレイとしてマイクロＬＥＤディスプレイが開発されている。
様々な実施形態は、光効率および光取り出しが改善された発光装置に向けられている。
本開示によって達成される目的は、前述の目的に限定されず、本開示が属する技術分野の当業者は、以下の説明から他の目的を明確に理解することができる。
本開示の例示的な実施形態は、第１領域を有する第１発光部と、第２領域を有する第２発光部と、第３領域を有する第３発光部と、を含み、第１発光部は、第２発光部と同一平面上に配置され、第３発光部は、第１および第２発光部の上に配置され、第３領域が第１および第２領域の各々よりも大きい、発光装置を提供する。
実施形態によれば、第１発光部は、第１の第１導電型半導体層と、第１の第１導電型半導体層上に配置される第１活性層および第１の第２導電型半導体層を含む第１半導体構造体と、を含んでいてもよい。第２発光部は、第１の第１導電型半導体層と、第１半導体構造体から離間されて第１の第１導電型半導体層の上に配置され、第２活性層および第２の第２導電型半導体層と、を含む第２半導体構造体と、を含んでいてもよい。第３発光部は、第１および第２発光部から離間されて配置され、第３の第１導電型半導体層、第３活性層、および第３の第２導電型半導体層を含んでいてもよい。
実施形態によれば、発光装置は、第１の第２導電型半導体層と電気的に接続される第１パッドと、第２の第２導電型半導体層と電気的に接続される第２パッドと、第３の第２導電型半導体層と電気的に接続される第３のパッドと、第１の第１導電型半導体層および第３の第１導電型半導体層に共通して電気的に接続される共通パッドと、をさらに含んでいてもよい。
実施形態によれば、発光装置は、第１の第２導電型半導体層と第１パッドとを電気的に接続する第１貫通電極と、第２の第２導電型半導体層と第２パッドとを電気的に接続する第２貫通電極と、第３の第２導電型半導体層と第３パッドとを電気的に接続する第３貫通電極と、第１および第２半導体構造体の間に露出される第１の第１導電型半導体層と共通パッドとを電気的に接続する第４貫通電極と、第３の第１導電型半導体層と共通パッドとを電気的に接続する第５貫通電極と、をさらに含んでいてもよい。
実施形態によれば、発光装置は、第１の第２導電型半導体層と第１パッドとを電気的に接続する第１貫通電極と、第２の第２導電型半導体層と第２パッドとを電気的に接続する第２貫通電極と、第３の第２導電型半導体層と第３パッドとを電気的に接続する第３貫通電極と、第１および第３の第１導電型半導体層と共通パッドとを電気的に接続する第４貫通電極と、をさらに含んでいてもよい。第４貫通電極は、第３の第１導電型半導体層を貫通し、第１および第２半導体構造体の間に露出される第１の第１導電型半導体層と電気的に接続されていてもよい。
実施形態によれば、発光装置は、第１および第２発光部と第３発光部との間、ならびに第１および第２半導体構造の間を充填し、第１および第２発光部と第３発光部とを接着する接着部をさらに含んでいてもよい。
実施形態によれば、接着部は、透明であり、かつ、絶縁性を有する材料を含んでいてもよい。
実施形態によれば、発光装置は、第１乃至第４貫通パターンの外側の側壁を囲む誘電体層をさらに含み、第４貫通パターンは、第３発光部および接着部を貫通し、第４貫通パターンの一方の面は、第１および第２半導体構造体の間に露出される第１の導電型半導体層と接触し、第４貫通パターンの他方の面は、共通パッドと接触し、共通パッドは、第３の第１導電型半導体層と電気的に接触してもよい。
実施形態によれば、第３発光部は、第３の第１導電型半導体層を露出する開孔を含み、開孔は、第１半導体構造と第２半導体構造との間に露出される第１の第１導電型半導体層に対応する位置で、第１半導体構造体と第２半導体構造体との間に露出される第１の第１導電型半導体層の幅よりも小さい幅を有していてもよい。
実施形態によれば、開孔が、第３の第１導電型半導体層と第１の第１導電型半導体層との間に配置され、接着部は、開孔を充填してもよい。第４貫通パターンは、第３の第１導電型半導体層および接着部を貫通し、第４貫通パターンの一方の面は、共通パッドと接触し、一方の面とは反対側を向いている他方の面は、第１の第１導電型半導体層と接触し、第４貫通パターンの側壁は、第３の第１導電型半導体層と接触していてもよい。
実施形態によれば、発光装置は、開孔を充填する誘電体層をさらに含み、開孔は、共通パッドと第３の第１導電型半導体層との間に配置され、第４貫通パターンは、誘電体層および第３の第１導電型半導体層を貫通し、第４貫通パターンの上部側壁は、誘電体層と接触し、第４貫通パターンの中央部側壁は第３の第１導電型半導体層と接触し、第４貫通パターンの下部側壁は接合部と接触し、第４貫通パターンの一方の面は、共通パッドと接触し、一方の面とは反対側を向いている他方の面は、第１および第２半導体構造体の間に露出される第１の第１導電型半導体層と接触していてもよい。
実施形態によれば、接着部は、透明であり、かつ、電気伝導性を有する材料を含んでいてもよい。
実施形態によれば、第３発光部は、第３の第１導電型半導体層を露出する開孔を含み、開孔は、第１半導体構造と第２半導体構造との間に露出される第１の第１導電型半導体層に対応する位置で、第１半導体構造と第２半導体構造との間に露出される第１の第１導電型半導体層の幅よりも小さい幅を有していてもよい。
実施形態によれば、開孔は、第１および第２半導体構造体の間に露出される第１の第１導電型半導体層に面し、接着部は、開孔の中に延在し、第３の第１導電型半導体層と接触し、第１および第２半導体構造体の間に延在し、第１の第１導電型半導体層と接触していてもよい。
実施形態によれば、第４貫通パターンは、第３の第１導電型半導体層および接着部の少なくとも一部と接触していてもよい。
実施形態によれば、第４貫通パターンは、第３の第１導電型半導体層を貫通し、第４貫通パターンの側壁は、第３の第１導電型半導体層と接触していてもよい。
実施形態によれば、発光装置は、開孔を充填する誘電体層をさらに含み、開孔は、共通パッドと第３の第１導電型半導体層との間に配置され、第４貫通パターンは、誘電体層を貫通し、第３の第１導電型半導体層および接着部の少なくとも一部を貫通し、第４貫通パターンの一部は、第３の第１導電型半導体層と接触していてもよい。
実施形態によれば、発光装置は、第１発光部および第２発光部が互いに離間するように配置される基板と、基板と第１発光部および第２発光部とを接合し、導電性材料を含む接合層と、をさらに含んでもよい。
実施形態によれば、第１発光部は、第１の第１導電型半導体層、第１活性層、および第１の第２導電型半導体層を含んでいてもよく、第２発光部は、第２の第１導電型半導体層、第２活性層、および第２の第２導電型半導体層を含んでいてもよく、第３発光部は、第３の第１導電型半導体層、第３活性層、および第３の第２導電型半導体層を含んでいてもよい。
実施形態によれば、接合層は、第１の第１導電型半導体層と第２の第１導電型半導体層とを電気的に接続してもよい。
実施形態によれば、発光装置は、第１の第２導電型半導体層と電気的に接続される第１パッドと、第２の第２導電型半導体層と電気的に接続される第２パッドと、第３の第２導電型半導体層と電気的に接続される第３のパッドと、接合層と電気的に接続される共通パッドと、をさらに含んでいてもよい。
実施形態によれば、接合層は、第１の第１導電型半導体層と基板との間に配置される第１接合層と、第２の第１導電型半導体層と基板との間に配置される第２接合層と、を含み、第１接合層および第２接合層の各々は、基板と電気的に接続されていてもよい。
実施形態によれば、発光装置は、第１の第２導電型半導体層と電気的に接続される第１パッドと、第２の第２導電型半導体層と電気的に接続される第２パッドと、第３の第２導電型半導体層と電気的に接続される第３のパッドと、基板と電気的に接続された共通のパッドと、をさらに含んでもよい。
他の実施形態の詳細は、詳細な説明および図面に含まれる。
本開示の実施形態に係る発光装置では、赤色の光を発する発光部が、青色の光または緑色の光を発する発光部よりも大きなサイズを有するように形成されているため、赤色の光を発する発光部の発光効率を高めることができる。
本開示の実施形態に係る発光装置の説明を補助するための上面図の一例を示す図である。 本開示の実施形態に係る発光装置の説明を補助するために、図１Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の実施形態に係る発光装置の説明を補助するために、図１Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の実施形態に係る発光装置の説明を補助するために、図１Ａの線Ａ－Ａ’に沿って切断された断面図である。 図１Ａに示す発光装置の第１発光部および第２発光部の配置構造の説明を補助するための上面図の例を表す図である。 図１Ａに示す発光装置の第１発光部および第２発光部の配置構造の説明を補助するための上面図の例を表す図である。 図１Ａに示す発光装置の第１発光部および第２発光部の配置構造の説明を補助するための上面図の例を表す図である。 本開示の別の実施形態に係る発光装置の説明を補助するための上面図の例を表す図である。 図３Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の別の実施形態に係る発光装置の説明を補助するための断面図の一例を表す図である。 本開示の他の実施形態に係る発光装置の説明を補助するための断面図の例を表す図である。 本開示の他の実施形態に係る発光装置の説明を補助するための断面図の例を表す図である。 本開示の他の実施形態に係る発光装置の説明を補助するための断面図の例を表す図である。 本開示の別の実施形態に係る発光装置の説明を補助するための断面図の一例を表す図である。 本開示の他の実施形態に係る発光装置の説明を補助するための断面図の例を表す図である。 本開示の他の実施形態に係る発光装置の説明を補助するための断面図の例を表す図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図９Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１０Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１１Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１２Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１３Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１４Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１５Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１６Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１７Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１８Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図１９Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図２０Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図２１Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図２２Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図２３Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図２４Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図２５Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図である。 図２６Ａの線Ａ－Ａ’に沿って切断された断面図である。 本開示の別の実施形態に係る発光装置の製造方法の説明を補助するための断面図の例を表す図である。 本開示の別の実施形態に係る発光装置の製造方法の説明を補助するための断面図の例を表す図である。 本開示の一実施形態に係る発光装置の実装基板への実装方法の説明を補助するための断面図の例を表す図である。 本開示の一実施形態に係る発光装置の実装基板への実装方法の説明を補助するための断面図の例を表す図である。
本開示の構成および効果を十分に理解するために、本開示の実施形態を、添付の図面を参照しながら説明する。但し、本開示は、本明細書に記載された実施形態に限定されるものではなく、様々な形態で実施されてもよく、様々な変更が加えられてもよい。
本開示の実施形態で使用される技術用語は、特に定義されていない限り、当業者に従来から知られている意味として解釈することができる。
以下、本発明に係る発光装置について、様々な実施形態の例を通じて添付の図面を参照しながら説明する。
図１Ａは、本開示の実施形態に係る発光装置の説明を補助するための上面図の一例を表す図であり、図１Ｂ、図１Ｃおよび図１Ｄは、本開示の実施形態に係る発光装置の説明を補助するための図１Ａの線Ａ－Ａ’に沿って切断された断面図である。
図１Ａ～図１Ｄを参照すると、発光装置は、基板１００、基板１００上に配置される第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を含んでいてもよい。
実施形態によれば、第１発光部ＬＥ１および第２発光部ＬＥ２は、同一平面上に配置されるように、基板１００の第１面１０２上に配置されてもよく、第３発光部ＬＥ３は、第１発光部ＬＥ１および第２発光部ＬＥ２の上に配置されてもよい。また、第３発光部ＬＥ３の大きさは、第１発光部ＬＥ１および第２発光部ＬＥ２の各々の大きさよりも大きくてもよい。発光部ＬＥ１、ＬＥ２、ＬＥ３の各々の大きさとは、光が照射される面積を意味する。例えば、第１発光部ＬＥ１は第１幅ＷＴ１を有し、第２発光部ＬＥ２は第２幅ＷＴ２を有し、第３発光部ＬＥ３は第３幅ＷＴ３を有していてもよい。第３幅ＷＴ３は、第１幅ＷＴ１および第２幅ＷＴ２よりも大きくてもよく、第１幅ＷＴ１および第２幅ＷＴ２は、互いに同じであってもよく、異なっていてもよい。
基板１００の第１面１０２とは反対側を向いている第２面１０４が光取り出し面である場合、第３発光部ＬＥ３の波長は最も長くてもよい。例えば、第１発光部ＬＥ１が青色の光を発し、第２発光部ＬＥ２が緑色の光を発し、第３発光部ＬＥ３が赤色の光を発するようにしてもよい。これとは異なり、第１発光部ＬＥ１が緑色の光を発し、第２発光部ＬＥ２が青色の光を発し、第３発光部ＬＥ３が赤色の光を発するようにしてもよい。
例えば、第１発光部ＬＥ１が青色の光を発し、第２発光部ＬＥ２が緑色の光を発し、第３発光部ＬＥ３が赤色の光を発する場合、青色の光を発する第１発光部ＬＥ１または緑色の光を発する第２発光部ＬＥ２よりも、赤色の光を発する第３発光部ＬＥ３の方が、同一領域での発光効率が低いことが一般的である。そこで、本実施形態のように、第３発光部ＬＥ３を、第１発光部ＬＥ１および第２発光部ＬＥ２の各々よりも大きな面積に形成することで、同じ電流を流したときに同じ発光量（発光効率）を得ることができる。したがって、発光装置のカラーバランスを向上させることができる。
図２Ａ、図２Ｂ、および図２Ｃは、図１Ａに示す発光装置の第１発光部および第２発光部の配置構造の説明を補助するための上面図の例を表す図である。
図２Ａに示す例によれば、上面から見たときに、第１発光部ＬＥ１は、基板１００の一方の側に配置され、第１方向ＤＲ１に延びる長辺を有する矩形構造を有していてもよく、第２発光部ＬＥ２は、基板１００の他方の側に、第１方向ＤＲ１に直交する第２方向ＤＲ２に第１発光部ＬＥ１から離間されるように配置され、第１方向ＤＲ１に延びる長辺を有する矩形構造を有していてもよい。例えば、第１発光部ＬＥ１は、第１幅ＷＴ１を有し、第２発光部ＬＥ２は、第２幅ＷＴ２を有していてもよい。第１幅ＷＴ１と第２幅ＷＴ２とは、互いに同じであってもよいし、異なっていてもよい。第３発光部ＬＥ３は、第１方向ＤＲ１および第２方向ＤＲ２に垂直な第３方向ＤＲ３において、第１発光部ＬＥ１および第２発光部ＬＥ２から離間されるように配置されていてもよく、基板１００と実質的に同じ構造を有していてもよい。また、第３発光部ＬＥ３は、第１幅ＷＴ１および第２幅ＷＴ２の各々よりも大きい第３幅ＷＴ３を有していてもよい。
図２Ｂに示す他の例によれば、第１発光部ＬＥ１が青色光を発し、第２発光部ＬＥ２が緑色光を発する場合、上面から見たときに、第１発光部ＬＥ１の大きさが第２発光部ＬＥ２の大きさよりも大きくてもよい。これは、緑色光の視認性が青色光の視認性よりも少なくとも約６倍優れているため、青色光を発する第１発光部ＬＥ１が緑色光を発する第２発光部ＬＥ２よりも大きく形成されることで、発光装置のカラーバランスを向上させることができるためと考えられる。例えば、第１発光部ＬＥ１が第１幅ＷＴ１を有し、第２発光部ＬＥ２が第２幅ＷＴ２を有し、第３発光部ＬＥ３が第３幅ＷＴ３を有する場合、第１幅ＷＴ１が第２幅ＷＴ２よりも大きく、第３幅ＷＴ３が第１幅ＷＴ１よりも大きくなっていてもよい。
本実施形態では、青色光を発する第１発光部ＬＥ１を、緑色光を発する第２発光部ＬＥ２よりも大きくすることで、青色光の視認性が向上すると説明したが、本開示はこれに限定されない。青色光を発する第１発光部ＬＥ１は、一般的に緑色光を発光する第２発光部ＬＥ２よりも外部量子効率が高いため、青色光の発光強度を低下させることが要求される場合がある。また、適切な混色率を得るためには、緑色光の光度を青色光の光度よりも高くする必要がある。したがって、第１発光部ＬＥ１および第２発光部ＬＥ２が適切な光度の光を発するように、第１発光部ＬＥ１および第２発光部ＬＥ２の発光面積を調整することが必要であり、場合によっては、第１発光部ＬＥ１の面積が第２発光部ＬＥ２の面積よりも小さくてもよい。
図２Ｃに示すさらに別の例によれば、上面から見たときに、第１発光部ＬＥ１は、基板１００の一方の部分に配置され、三角形の構造を有していてもよく、第２発光部ＬＥ２は、第１発光部ＬＥ１から離間されて基板１００の他方の部分に配置され、三角形の構造を有していてもよい。また、第１発光部ＬＥ１の最大の辺と、第２発光部ＬＥ２の最大の辺とは、互いに向き合っていてもよい。また、第１発光部ＬＥ１と第２発光部ＬＥ２とは、同じ大きさであってもよいし、異なる大きさであってもよく、第３発光部ＬＥ３は、第１発光部ＬＥ１および第２発光部ＬＥ２よりも大きくてもよい。
再び図１Ａおよび図１Ｂを参照すると、第１発光部ＬＥ１は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第１活性層１１０、第１のｐ型半導体層１１２、および第１透明電極層１１４が垂直に積層された第１半導体構造体ＳＣ１と、を含んでいてもよい。また、第２発光部ＬＥ２は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第２活性層２１０、第２のｐ型半導体層２１２、および第２透明電極層２１４が垂直に積層された第２半導体構造体ＳＣ２と、を含んでいてもよい。なお、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２は、共通のｎ型半導体層ＣＯＭ＿Ｎ上に、互いに離間されるように配置されていてもよい。すなわち、共通のｎ型半導体層ＣＯＭ＿Ｎは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間で露出されていてもよい。
第３発光部ＬＥ３は、垂直方向に積層された第３のｐ型半導体層３１２、第３活性層３１０、および第３のｎ型半導体層３０５を含んでいてもよい。実施形態によれば、第３発光部ＬＥ３は、第３のｐ型半導体層３１２および第３活性層３１０がエッチングされて、第３のｎ型半導体層３０５の少なくとも一部が露出されるように開孔ＨＬを有していてもよい。また、第３発光部ＬＥ３は、開孔ＨＬによって露出された第３のｎ型半導体層３０５と電気的に接触する第１オーミックパターンＯＬ１と、第３のｐ型半導体層３１２と電気的に接触する第２オーミックパターンＯＬ２と、をさらに含んでいてもよい。
実施形態によれば、共通のｎ型半導体層は、第３発光部ＬＥ３よりも小さい幅を有していてもよい。一方、共通のｎ型半導体層ＣＯＭ＿Ｎと第３発光部ＬＥ３は、実質的に同じ幅を有していてもよい。
共通のｎ型半導体層ＣＯＭ＿Ｎおよび第３のｎ型半導体層３０５の各々は、Ｓｉドープ窒化ガリウム系半導体層であってもよい。また、第１のｐ型半導体層１１２、第２のｐ型半導体層２１２、および第３のｐ型半導体層３１２の各々は、Ｍｇドープの窒化ガリウム系半導体層であってもよい。第１活性層１１０、第２活性層２１０、および第３活性層３１０の各々は、多重量子井戸（ＭＱＷ）を含んでいてもよく、所望のピーク波長の光を放出するように、その組成比が決定されてもよい。また、第１透明電極層１１４および第２透明電極層２１４の各々は、ＺｎＯ、ＩＴＯ（酸化インジウムスズ）、ＺＩＴＯ（亜鉛ドープ酸化インジウムスズ）、ＺＩＯ（酸化亜鉛インジウム）、ＧＩＯ（ガリウムドープ酸化インジウム）、ＺＴＯ（酸化亜鉛スズ）、ＦＴＯ（フッ素ドープ酸化スズ）、ＧＺＯ（ガリウムドープ酸化亜鉛）、ＡＺＯ（アルミニウムドープ酸化亜鉛）などの透明導電性酸化物（ＴＣＯ）を含んでいてもよい。
第１オーミックパターンＯＬ１および第２オーミックパターンＯＬ２の各々は、第１透明電極層１１４および第２透明電極層２１４の各々よりも高い電気伝導性を有する材料を含んでいてもよい。第１オーミックパターンＯＬ１および第２オーミックパターンＯＬ２の各々は、Ａｕ、Ｇｅ、およびＢｅからなる群から選択された少なくとも１つ、または透明導電性酸化物（ＴＣＯ）を含んでもよい。例えば、第１オーミックパターンＯＬ１は、Ａｕ／Ｂｅ合金を含み、第２オーミックパターンＯＬ２は、Ａｕ／Ｇｅ合金を含んでいてもよい。
発光装置は、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３のうち、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を互いに接着する接着部ＡＤをさらに含んでいてもよい。例えば、接着部ＡＤは、共通のｎ型半導体層ＣＯＭ＿Ｎ上に配置される第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間を充填し、ならびに第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２と第３発光部ＬＥ３との間を充填するように配置されていてもよい。
一実施形態によれば、接着部ＡＤは、透明絶縁性材料を含んでいてもよい。接着部ＡＤは、ガラス、ポリマー、レジスト、またはポリイミドを含んでもよい。例えば、接着部ＡＤは、ＳＯＧ（スピンオングラス）、ＢＣＢ（ベンゾシクロブタジエン）、ＨＳＱ（水素シルセスキオキサン）、またはＳＵ－８フォトレジストを含んでいてもよい。
一実施形態によれば、共通のｎ型半導体層ＣＯＭ＿Ｎが第３発光部ＬＥ３よりも小さい場合、接着部ＡＤは、共通のｎ型半導体層ＣＯＭ＿Ｎの外側の側壁を囲むように配置されてもよい。
図示しないが、第１発光部ＬＥ１および第２発光部ＬＥ２と第３発光部ＬＥ３との間に、カラーフィルタを追加で設けてもよい。カラーフィルタは、第３発光部ＬＥ３から発せられた光を選択的に通過し、第１発光部ＬＥ１および第２発光部ＬＥ２から発せられた光を遮断してもよい。
発光装置は、第１発光部ＬＥ１の第１透明電極層１１４と電気的に接続される第１パッドＰＤ１と、第２発光部ＬＥ２の第２透明電極層２１４と電気的に接続される第２パッドＰＤ２と、第３発光部ＬＥ３の第２オーミックパターンＯＬ２と電気的に接続される第３パッドＰＤ３と、第１オーミックパターンＯＬ１および共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接続される共通パッドＣＰＤと、をさらに含んでいてもよい。
第３発光部ＬＥ３の第３のｎ型半導体層３０５上には、パッシベーション層ＰＶＴが追加で設けられていてもよい。パッシベーション層ＰＶＴは、ＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＡｌＯｘ、ＨｆＯｘなどを含んでいてもよい。また、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤの各々は、パッシベーション層ＰＶＴ上に配置されていてもよい。
発光装置は、パッシベーション層ＰＶＴ、第３発光部ＬＥ３、および接着部ＡＤを貫通し、第１パッドＰＤ１と第１透明電極層１１４とを電気的に接続する第１貫通電極ＶＥ１と、パッシベーション層ＰＶＴ、第３発光部ＬＥ３、および接着部ＡＤを貫通し、第２パッドＰＤ２と第２透明電極層２１４とを電気的に接続する第２貫通電極ＶＥ２と、パッシベーション層ＰＶＴおよび第３発光部ＬＥ３を貫通し、第３パッドＰＤ３と第２オーミックパターンＯＬ２とを電気的に接続する第３貫通電極ＶＥ３と、をさらに含んでいてもよい。
発光装置は、パッシベーション層ＰＶＴおよび第３のｎ型半導体層３０５を貫通し、共通パッドＣＰＤと第３のｎ型半導体層３０５とを電気的に接続する第４貫通電極ＶＥ４と、パッシベーション層ＰＶＴ、第３発光部ＬＥ３、および接着部ＡＤを貫通し、共通パッドＣＰＤと共通のｎ型半導体層ＣＯＭ＿Ｎとを電気的に接続する第５貫通電極ＶＥ５と、をさらに含んでいてもよい。実施形態によれば、第５貫通電極ＶＥ５は、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接続されてもよい。例えば、第５貫通電極ＶＥ５は、発光装置の中央に配置されていてもよい。
第１貫通電極ＶＥ１、第２貫通電極ＶＥ２、第３貫通電極ＶＥ３、第４貫通電極ＶＥ４、および第５貫通電極ＶＥ５の各々は、電極層ＥＬと、電極層ＥＬの外側の側壁を囲むシード層ＳＬと、シード層ＳＬを囲むバリア層ＢＬと、を含んでいてもよい。電極層ＥＬおよびシード層ＳＤは、Ｃｕなどの金属を含んでいてもよく、バリア層ＢＬは、Ｔｉ、Ｗ、Ｎｉ、およびＴａからなる群から選択される少なくとも１つを含んでいてもよい。例えば、バリア層ＢＬは、Ｔｉ／Ｗ、Ｔｉ／Ｎｉ、Ｔａ、ＴａＮなどを含んでいてもよい。
図１Ｂおよび図１Ｄに示す実施形態によれば、第１貫通電極ＶＥ１は、第１パッドＰＤ１と一体化されており、パッシベーション層ＰＶＴ上に延在する部分が第１パッドＰＤ１として機能する。第２貫通電極ＶＥ２は、第２パッドＰＤ２と一体化されており、パッシベーション層ＰＶＴ上に延在する部分が第２パッドＰＤ２として機能する。第３貫通電極ＶＥ３は、第３パッドＰＤ３と一体化されており、パッシベーション層ＰＶＴ上に延在する部分が第３パッドＰＤ３として機能する。第４貫通電極ＶＥ４および第５貫通電極ＶＥ５は、共通パッドＣＰＤと一体化されており、パッシベーション層ＰＶＴ上に延在する部分が共通パッドＣＰＤとして機能する。
図１Ｃに示す別の実施形態によれば、第１パッドＰＤ１は、第１貫通電極ＶＥ１上に配置されてもよく、第２パッドＰＤ２は、第２貫通電極ＶＥ２上に配置されてもよく、第３パッドＰＤ３は、第３貫通電極ＶＥ３上に配置されてもよく、共通パッドＣＰＤは、第４貫通電極ＶＥ４および第５貫通電極ＶＥ５上に配置されてもよい。また、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤの各々は、Ａｕ、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ｈｆ、Ｃｒ、ＴｉおよびＣｕからなる群から選択される少なくとも１つを含んでいてもよい。さらに、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤの各々は、上記の材料の合金を含んでいてもよい。
上面から見たとき、図１Ａに示すように基板１００が四角形の構造を有する場合、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤは、基板１００の角部に配置されてもよい。実施形態によれば、第５貫通電極ＶＥ５が発光装置の中央に配置されている場合、共通パッドＣＰＤは、基板１００の周辺から中央に向かって延在する構造を有していてもよい。共通パッドＣＰＤが基板１００の周辺から中央まで延在しているので、共通パッドＣＰＤが周辺にのみ配置されている場合の周辺への電流の集中が緩和され、広い範囲に電流を分散させることができる。
再度、図１Ａおよび図１Ｂを参照すると、発光装置は、第１透明電極層１１４と第１貫通電極ＶＥ１との間に配置される第１金属パターンＭ１と、第２透明電極層２１４と第２貫通電極ＶＥ２との間に配置される第２金属パターンＭ２と、第２オーミックパターンＯＬ２と第３貫通電極ＶＥ３との間に配置される第３金属パターンＭ３と、第１オーミックパターンＯＬ１と第４貫通電極ＶＥ４との間に配置される第４金属パターンＭ４と、共通のｎ型半導体層ＣＯＭ＿Ｎと第５貫通電極ＶＥ５との間に配置される第５金属パターンＭ５と、をさらに含んでいてもよい。第１金属パターンＭ１、第２金属パターンＭ２、第３金属パターンＭ３、第４金属パターンＭ４、および第５金属パターンＭ５の各々は、Ｔｉ、Ｃｒ、ＡｕおよびＡｌからなる群から選択された少なくとも１つを含んでいてもよい。例えば、第１金属パターンＭ１、第２金属パターンＭ２、第３金属パターンＭ３、第４金属パターンＭ４、および第５金属パターンＭ５の各々は、Ｃｒ／Ａｕ、Ｔｉ／Ａｌ、またはＣｒ／Ａｌを含んでいてもよい。
第１金属パターンＭ１は、第１透明電極層１１４と第１貫通電極ＶＥ１との間、第１透明電極層１１４と第１貫通電極ＶＥ１との間オーミック特性を改善することができる。第２金属パターンＭ２は、第２透明電極層２１４と第２貫通電極ＶＥ２との間、第２透明電極層２１４と第２貫通電極ＶＥ２との間オーミック特性を改善することができる。第３金属パターンＭ３は、第２オーミックパターンＯＬ２と第３貫通電極ＶＥ３との間、第２オーミックパターンＯＬ２と第３貫通電極ＶＥ３との間オーミック特性を改善することができる。第４金属パターンＭ４は、第１オーミックパターンＯＬ１と第４貫通電極ＶＥ４との間、第１オーミックパターンＯＬ１と第４貫通電極ＶＥ４との間オーミック特性を改善することができる。第５金属パターンＭ５は、共通のｎ型半導体層ＣＯＭ＿Ｎと第５貫通電極ＶＥ５との間、共通のｎ型半導体層ＣＯＭ＿Ｎと第５貫通電極ＶＥ５との間オーミック特性を改善することができる。
発光装置は、第１貫通電極ＶＥ１、第２貫通電極ＶＥ２、第３貫通電極ＶＥ３、第４貫通電極ＶＥ４、および第５貫通電極ＶＥ５の各々の外側の側壁を囲む誘電体層ＤＬをさらに含んでいてもよい。誘電体層ＤＬは、ＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘおよびＳｉＯｘからなる群から選択された少なくとも１つを含んでいてもよい。
図１Ｄを参照すれば、発光装置は、第１パッドＰＤ１上に配置される第１はんだ構造体ＳＳ１と、第２パッドＰＤ２上に配置される第２はんだ構造体ＳＳ２と、第３パッドＰＤ３上に配置される第３はんだ構造体ＳＳ３と、共通パッドＣＰＤ上に配置される第４はんだ構造体ＳＳ４と、をさらに含んでいてもよい。例えば、第１はんだ構造体ＳＳ１、第２はんだ構造体ＳＳ２、第３はんだ構造体ＳＳ３、および第４はんだ構造体ＳＳ４の各々は、ＩｎまたはＳｎを含むはんだボールＳＤと、Ｎｉ、Ｃｏ、Ｔｉ、Ｆｅのいずれかを含むバリア層ＢＲＬとが積層された構造を有していてもよい。
本実施形態では、共通パッドＣＰＤが、共通のｎ型半導体層ＣＯＭ＿Ｎと第３のｎ型半導体層３０５とを電気的に接続することを例に挙げて説明したが、共通パッドＣＰＤは、第１透明電極層１１４、第２透明電極層２１４、および第２オーミックパターンＯＬ２を電気的に接続してもよいことに留意されたい。
図３Ａは、本開示の他の実施形態に係る発光装置の説明を補助するための上面図の一例を表す図であり、図３Ｂは、図３Ａの線Ａ－Ａ’に沿って取った断面図である。
図３Ａおよび図３Ｂを参照すれば、発光装置は、基板１００と、基板１００の第１面１０２上の同一平面上に配置される第１発光部ＬＥ１および第２発光部ＬＥ２と、第１発光部ＬＥ１および第２発光部ＬＥ２の上に配置される第３発光部ＬＥ３と、を含んでいてもよい。
実施形態によれば、基板１００の第１面１０２とは反対側を向いている第２面１０４が光取り出し面である場合、第３発光部ＬＥ３は赤色光を発してもよく、第１発光部ＬＥ１は青色光または緑色光を発してもよく、第２発光部ＬＥ２は緑色光または青色光を発してもよい。
第１発光部ＬＥ１は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第１活性層１１０、第１のｐ型半導体層１１２および第１透明電極層１１４が垂直に積層された第１半導体構造体ＳＣ１と、を含んでいてもよい。また、第２発光部ＬＥ２は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第２活性層２１０、第２のｐ型半導体層２１２、および第２透明電極層２１４が垂直に積層された第２半導体構造体ＳＣ２と、を含んでいてもよい。なお、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２は、共通のｎ型半導体層ＣＯＭ＿Ｎ上に、互いに離間されて配置されていてもよい。すなわち、共通のｎ型半導体層ＣＯＭ＿Ｎは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間で露出されていてもよい。また、第３発光部ＬＥ３は、垂直方向に積層された第３透明電極層３１４、第３のｐ型半導体層３１２、第３活性層３１０、および第３のｎ型半導体層３０５を含んでいてもよい。
一実施形態によれば、第１透明電極層１１４、第２透明電極層２１４、および第３透明電極層３１４のそれぞれは、ＺｎＯ、ＩＴＯ、ＺＩＴＯ、ＺＩＯ、ＧＩＯ、ＺＴＯ、ＦＴＯ、ＧＺＯ、ＡＺＯなどの透明導電性酸化物（ＴＣＯ）を含んでもよい。
発光装置は、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の間で、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を互いに接着する接着部ＡＤをさらに含んでいてもよい。例えば、接着部ＡＤは、共通のｎ型半導体層ＣＯＭ＿Ｎ上に配置される第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間を充填し、第１および第２半導体構造体ＳＣ１，ＳＣ２と第３発光部ＬＥ３との間を充填するように配置されていてもよい。例えば、接着部ＡＤは、ＳＯＧ、ＢＣＢ、ＨＳＱ、ＳＵ－８フォトレジストなど、透明で、かつ、接着性を有する材料を含んでいてもよい。
発光装置は、第１発光部ＬＥ１の第１透明電極層１１４と電気的に接続される第１パッドＰＤ１と、第２発光部ＬＥ２の第２透明電極層２１４と電気的に接続される第２パッドＰＤ２と、第３発光部ＬＥ３の第３透明電極層３１４と電気的に接続される第３パッドＰＤ３と、第３のｎ型半導体層３０５および共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接続される共通パッドＣＰＤと、をさらに含んでいてもよい。
第３発光部ＬＥ３の第３のｎ型半導体層３０５上には、パッシベーション層ＰＶＴが追加で設けられていてもよい。第１パッドＰＤ１、第２パッドＰＤ２、および第３パッドＰＤ３の各々は、パッシベーション層ＰＶＴ上に配置されてもよく、共通パッドＣＰＤは、パッシベーション層ＰＶＴを貫通し、第３のｎ型半導体層３０５および共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接触してもよい。
発光装置は、パッシベーション層ＰＶＴ、第３発光部ＬＥ３、および接着部ＡＤを貫通し、第１パッドＰＤ１と第１透明電極層１１４とを電気的に接続する第１貫通電極ＶＥ１と、パッシベーション層ＰＶＴ、第３発光部ＬＥ３、および接着部ＡＤを貫通し、第２パッドＰＤ２と第２透明電極層２１４とを電気的に接続する第２貫通電極ＶＥ２と、パッシベーション層ＰＶＴおよび第３発光部ＬＥ３を貫通し、第３パッドＰＤ３と第３透明電極層３１４とを電気的に接続する第３貫通電極ＶＥ３と、をさらに含んでいてもよい。実施形態によれば、第１貫通電極ＶＥ１および第２貫通電極ＶＥ２は、同じ高さを有してもよい。
発光装置は、第３発光部ＬＥ３および接着部ＡＤを貫通し、第３のｎ型半導体層３０５と電気的に接触する共通パッドＣＰＤと共通のｎ型半導体層ＣＯＭ＿Ｎとを電気的に接続する第４貫通電極ＶＥ４をさらに含んでいてもよい。一実施形態によれば、第４貫通電極ＶＥ４は、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に配置されてもよい。例えば、第４貫通電極ＶＥ４は、基板１００の中央に配置されてもよい。
第１貫通電極ＶＥ１、第２貫通電極ＶＥ２、第３貫通電極ＶＥ３、および第４貫通電極ＶＥ４の各々は、電極層ＥＬと、電極層ＥＬの外側の側壁を囲むシード層ＳＬと、シード層ＳＬを囲むバリア層ＢＬと、を含んでいてもよい。電極層ＥＬおよびシード層ＳＬは、Ｃｕなどの金属を含んでいてもよく、バリア層ＢＬは、Ｔｉ、Ｗ、Ｎｉ、およびＴａからなる群から選択される少なくとも１つを含んでいてもよい。例えば、バリア層ＢＬは、Ｔｉ／Ｗ、Ｔｉ／Ｎｉ、Ｔａ／ＴａＮなどを含んでいてもよい。
上面から見た場合、基板１００が四角形の構造を有する場合、第１パッドＰＤ１、第２パッドＰＤ２、および第３パッドＰＤ３は、基板１００の角部に配置され、共通パッドＣＰＤは、基板１００の中央に配置されてもよい。
発光装置は、第１透明電極層１１４と第１貫通電極ＶＥ１との間に配置される第１金属パターンＭ１と、第２透明電極層２１４と第２貫通電極ＶＥ２との間に配置される第２金属パターンＭ２と、第３透明電極層３１４と第３貫通電極ＶＥ３との間に配置される第３金属パターンＭ３と、共通のｎ型半導体層ＣＯＭ＿Ｎと第４貫通電極ＶＥ４との間に配置される第４金属パターンＭ４と、をさらに含んでもよい。第１金属パターンＭ１、第２金属パターンＭ２、第３金属パターンＭ３および第４金属パターンＭ４の各々は、Ｔｉ、Ｃｒ、ＡｕおよびＡｌからなる群から選択された少なくとも１つを含んでもよい。例えば、第１金属パターンＭ１、第２金属パターンＭ２、第３金属パターンＭ３、および第４金属パターンＭ４の各々は、Ｃｒ／Ａｕ、Ｔｉ／Ａｌ、またはＣｒ／Ａｌを含んでいてもよい。
発光装置は、第１貫通電極ＶＥ１、第２貫通電極ＶＥ２、第３貫通電極ＶＥ３、および第４貫通電極ＶＥ４の各々の外側の側壁を囲む誘電体層ＤＬをさらに含んでもよい。
図３Ａおよび図３Ｂを参照して詳細に説明していない発光装置の構成要素および特性は、図１Ａおよび図１Ｂを参照した上述の発光装置の構成要素および特性と同じであるため、ここではその詳細な説明を省略する。
図４は、本開示の別の実施形態に係る発光装置の説明を補助するための断面図の一例を表す図である。図４の発光装置の上面図については、図３Ａを参照することができる。
図３Ａおよび図４を参照すれば、発光装置は、基板１００と、基板１００の第１面１０２上の同一平面上に配置される第１発光部ＬＥ１および第２発光部ＬＥ２と、第１発光部ＬＥ１および第２発光部ＬＥ２の上に配置される第３発光部ＬＥ３と、を含んでいてもよい。なお、基板１００の第１面１０２とは反対側を向いている第２面１０４は、光取り出し面であってもよい。
第１発光部ＬＥ１は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第１活性層１１０、第１のｐ型半導体層１１２および第１透明電極層１１４が垂直に積層された第１半導体構造体ＳＣ１と、を含んでいてもよい。また、第２発光部ＬＥ２は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第２活性層２１０、第２のｐ型半導体層２１２、および第２透明電極層２１４が垂直に積層された第２半導体構造体ＳＣ２と、を含んでいてもよい。なお、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２は、共通のｎ型半導体層ＣＯＭ＿Ｎ上に、互いに離間されて配置されていてもよい。すなわち、共通のｎ型半導体層ＣＯＭ＿Ｎは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間で露出されていてもよい。
第３発光部ＬＥ３は、垂直方向に積層された第３透明電極層３１４、第３のｐ型半導体層３１２、第３活性層３１０、および第３のｎ型半導体層３０５を含んでいてもよい。実施形態によれば、第３発光部ＬＥ３は、第３透明電極層３１４、第３のｐ型半導体層３１２および第３活性層３１０の一部をエッチングすることにより、第３のｎ型半導体層３０５の一部を露出する開孔ＨＬを含んでいてもよい。また、第３発光部ＬＥ３の開孔ＨＬは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎの少なくとも一部に対応する位置であってもよい。また、開孔ＨＬの幅Ｗ１は、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎの幅Ｗ２よりも小さくてもよい。
発光装置は、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の間で、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を互いに接着する接着部ＡＤをさらに含んでいてもよい。例えば、接着部ＡＤは、共通のｎ型半導体層ＣＯＭ＿Ｎ上に配置される第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間を充填し、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２と第３発光部ＬＥ３との間を充填するように配置されていてもよい。実施形態によれば、接着部ＡＤは、第３発光部ＬＥ３の開孔ＨＬの内部を充填しながら配置されてもよい。
発光装置は、第１透明電極層１１４と電気的に接続される第１貫通電極ＶＥ１および第１パッドＰＤ１と、第２透明電極層２１４と電気的に接続される第２貫通電極ＶＥ２および第２パッドＰＤ２と、第３透明電極層３１４と電気的に接続される第３貫通電極ＶＥ３および第３パッドＰＤ３と、第３のｎ型半導体層３０５および共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接続される第４貫通電極ＶＥ４および共通パッドＣＰＤと、をさらに含んでいてもよい。発光装置は、第３のｎ型半導体層３０５上のパッシベーション層ＰＶＴと、第１貫通電極ＶＥ１、第２貫通電極ＶＥ２、および第３貫通電極ＶＥ３の各々の外側の側壁を囲む誘電体層ＤＬと、をさらに含んでもよい。実施形態によれば、誘電体層ＤＬは、第４貫通電極ＶＥ４の外側の側壁に配置されなくてもよい。
一実施形態によれば、共通パッドＣＰＤは、パッシベーション層ＰＶＴを貫通し、第３のｎ型半導体層３０５と電気的に接続してもよい。また、共通パッドＣＰＤと電気的に接続された第４貫通電極ＶＥ４は、第３のｎ型半導体層３０５を貫通し、第３発光部ＬＥ３の開孔ＨＬに配置されてもよい。なお、第４貫通電極ＶＥ４の外側の側壁には誘電体層ＤＬが配置されていないが、第３発光部ＬＥ３の開孔ＨＬには透明絶縁性材料を含む接着部ＡＤが配置されているので、第４貫通電極ＶＥ４は、第３発光部ＬＥ３の第３活性層３１０、第３のｐ型半導体層３１２、および第３透明電極層３１４と絶縁されていてもよい。また、接着部ＡＤが、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間を充填するので、共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接触する第４貫通電極ＶＥ４は、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２から絶縁されていてもよい。
図４を参照して詳細に説明していない発光装置の構成要素および特性は、図１Ａ、図１Ｂ、図３Ａ、および図３Ｂを参照した上述の発光装置の構成要素および特性と同様であるため、ここではその詳細な説明を省略する。
図５Ａおよび図５Ｂは、本開示の他の実施形態に係る発光装置の説明を補助するための断面図の例を表す図である。図５Ａおよび図５Ｂの発光装置の上面図については、図３Ａを参照することができる。
図３Ａ、図５Ａ、および図５Ｂを参照すれば、発光装置は、基板１００と、基板１００の第１面１０２上の同一平面上に配置される第１発光部ＬＥ１および第２発光部ＬＥ２と、第１発光部ＬＥ１および第２発光部ＬＥ２の上に配置される第３発光部ＬＥ３と、を含んでいてもよい。なお、第１面１０２とは反対側を向いている基板１００の第２面１０４は、光取り出し面であってもよい。
第１発光部ＬＥ１は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第１活性層１１０、第１のｐ型半導体層１１２および第１透明電極層１１４が垂直に積層された第１半導体構造体ＳＣ１と、を含んでいてもよい。また、第２発光部ＬＥ２は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第２活性層２１０、第２のｐ型半導体層２１２、および第２透明電極層２１４が垂直に積層された第２半導体構造体ＳＣ２と、を含んでいてもよい。なお、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２は、共通のｎ型半導体層ＣＯＭ＿Ｎ上に、互いに離間されて配置されていてもよい。すなわち、共通のｎ型半導体層ＣＯＭ＿Ｎは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間で露出されていてもよい。
第３発光部ＬＥ３は、垂直方向に積層された第３透明電極層３１４、第３のｐ型半導体層３１２、第３活性層３１０、および第３のｎ型半導体層３０５を含んでいてもよい。実施形態によれば、第３発光部ＬＥ３は、第３透明電極層３１４、第３のｐ型半導体層３１２および第３活性層３１０の一部をエッチングすることにより、第３のｎ型半導体層３０５の一部を露出する開孔ＨＬを含んでいてもよい。また、第３発光部ＬＥ３の開孔ＨＬは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎの少なくとも一部に対応する位置であってもよい。また、開孔ＨＬの幅Ｗ１は、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎの幅Ｗ２よりも小さくてもよい。
発光装置は、第１透明電極層１１４上の第１半導体構造体ＳＣ１を覆う第１パッシベーション層ＰＶＴ１と、第２透明電極層２１４上の第２半導体構造体ＳＣ２を覆う第２パッシベーション層ＰＶＴ２と、第３透明電極層３１４上の第３発光部ＬＥ３の一方の面を覆う第３パッシベーション層ＰＶＴ３と、第３のｎ型半導体層３０５上の一方の面とは反対側を向いている第３発光部ＬＥ３の他方の面を覆う第４パッシベーション層ＰＶＴ４と、をさらに含んでいてもよい。例えば、第１パッシベーション層ＰＶＴ１、第２パッシベーション層ＰＶＴ２、第３パッシベーション層ＰＶＴ３、および第４パッシベーション層ＰＶＴ４の各々は、ＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＡｌＯｘ、またはＨｆＯｘからなる群から選択される少なくとも１つを含む絶縁性材料を含んでいてもよい。
実施形態によれば、第１パッシベーション層ＰＶＴ１および第２パッシベーション層ＰＶＴ２が、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に配置される共通のｎ型半導体層ＣＯＭ＿Ｎ上に配置されていないので、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に配置される共通のｎ型半導体層ＣＯＭ＿Ｎが露出されていてもよい。また、第３パッシベーション層ＰＶＴ３が、開孔ＨＬの底部に配置されていないので、開孔ＨＬの底部に第３のｎ型半導体層３０５が露出されていてもよい。
発光装置は、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の間で、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を互いに接着する接着部ＡＤをさらに含んでいてもよい。例えば、接着部ＡＤは、共通のｎ型半導体層ＣＯＭ＿Ｎ上に配置される第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間を充填し、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２と第３発光部ＬＥ３との間を充填するように配置されていてもよい。実施形態によれば、接着部ＡＤは、第３発光部ＬＥ３の開孔ＨＬの内部を充填しながら配置されてもよい。
一実施形態によれば、接着部ＡＤは、透明であり、かつ、導電性および接着性を有する材料を含んでいてもよい。例えば、接着部ＡＤは、透明導電性酸化物（ＴＣＯ）、等方性導電性接着剤（ＩＣＡ）、異方性導電性接着剤（ＡＣＡ）などの材料を含んでいてもよい。
発光装置は、第１透明電極層１１４と電気的に接続される第１貫通電極ＶＥ１および第１パッドＰＤ１と、第２透明電極層２１４と電気的に接続される第２貫通電極ＶＥ２および第２パッドＰＤ２と、第３透明電極層３１４と電気的に接続される第３貫通電極ＶＥ３および第３パッドＰＤ３と、第３のｎ型半導体層３０５と電気的に接続される第４貫通電極ＶＥ４および共通パッドＣＰＤと、をさらに含んでいてもよい。発光装置は、第３のｎ型半導体層３０５上のパッシベーション層ＰＶＴと、第１貫通電極ＶＥ１、第２貫通電極ＶＥ２、および第３貫通電極ＶＥ３の各々の外側の側壁を囲む誘電体層ＤＬと、をさらに含んでいてもよい。実施形態によれば、誘電体層ＤＬは、第４貫通電極ＶＥ４の外側の側壁に配置されていなくてもよい。
図５Ａに示す実施形態によれば、第４貫通電極ＶＥ４は、パッシベーション層ＰＶＴを貫通し、第３のｎ型半導体層３０５の一方の面と電気的に接触していてもよい。上述したように、接着部ＡＤは、電気伝導性を有する材料を含むので、第４貫通電極ＶＥ４は、第３のｎ型半導体層３０５の一方の面と電気的に接続してもよく、第３発光部ＬＥ３の開孔ＨＬによって露出する第３のｎ型半導体層３０５は、接着部ＡＤと電気的に接触していてもよい。また、接着部ＡＤは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接触していてもよい。したがって、共通パッドＣＰＤは、第４貫通電極ＶＥ４を介して、第３のｎ型半導体層３０５、接着部ＡＤ、および共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接続されていてもよい。
図５Ｂに示す別の実施形態によれば、第４貫通電極ＶＥ４は、第３発光部ＬＥ３のパッシベーション層ＰＶＴおよび第３のｎ型半導体層３０５を貫通し、第３のｎ型半導体層３０５と電気的に接触していてもよい。この場合、第４貫通電極ＶＥ４の外側の側壁が第３のｎ型半導体層３０５と電気的に接触されるので、第４貫通電極ＶＥ４と第３のｎ型半導体層３０５とが接触される面積が大きくなることができる。また、第４貫通電極ＶＥ４は、第３発光部ＬＥ３の開孔ＨＬに充填された接着部ＡＤと電気的に接触していてもよい。接着部ＡＤは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接触していてもよい。したがって、共通パッドＣＰＤは、第４貫通電極ＶＥ４を介して、第３のｎ型半導体層３０５、接着部ＡＤ、および共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接続されていてもよい。
図５Ｂでは、第４貫通電極ＶＥ４が、第３発光部ＬＥ３のパッシベーション層ＰＶＴおよび第３のｎ型半導体層３０５を貫通することが図示されているが、第４貫通電極ＶＥ４が、第３発光部ＬＥ３のパッシベーション層ＰＶＴおよび第３のｎ型半導体層３０５を貫通し、接着部ＡＤの少なくとも一部を貫通してもよいことに留意されたい。あるいは、第４貫通電極ＶＥ４は、パッシベーション層ＰＶＴおよび第３発光部ＬＥ３の第３のｎ型半導体層３０５を貫通してもよく、接着部ＡＤを貫通し、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎと接触してもよい。
図５Ａおよび図５Ｂを参照して詳細に説明していない発光装置の構成要素および特性は、図１Ａ、図１Ｂ、図３Ａ、図３Ｂ、図４Ａ、および図４Ｂを参照した上述の発光装置の構成要素および特性と同様であるため、ここではその詳細な説明を省略する。
図６は、本開示の別の実施形態に係る発光装置の説明を補助するための断面図の一例を表す図である。なお、図６の発光装置の上面図については、図３Ａを参照することができる。
図３Ａおよび図６を参照すれば、発光装置は、基板１００と、基板１００の第１面１０２上の同一平面上に配置される第１発光部ＬＥ１および第２発光部ＬＥ２と、第１発光部ＬＥ１および第２発光部ＬＥ２の上に配置される第３発光部ＬＥ３と、を含んでいてもよい。なお、第１面１０２とは反対側を向いている基板１００の第２面１０４は、光取り出し面であってもよい。
第１発光部ＬＥ１は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第１活性層１１０、第１のｐ型半導体層１１２および第１透明電極層１１４が垂直に積層された第１半導体構造体ＳＣ１と、を含んでいてもよい。また、第２発光部ＬＥ２は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第２活性層２１０、第２のｐ型半導体層２１２、および第２透明電極層２１４が垂直に積層された第２半導体構造体ＳＣ２と、を含んでいてもよい。なお、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２は、共通のｎ型半導体層ＣＯＭ＿Ｎ上に、互いに離間されて配置されていてもよい。すなわち、共通のｎ型半導体層ＣＯＭ＿Ｎは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間で露出されていてもよい。
第３発光部ＬＥ３は、垂直方向に積層された第３のｎ型半導体層３０５、第３活性層３１０、第３のｐ型半導体層３１２、および第３透明電極層３１４を含んでいてもよい。実施形態によれば、第３発光部ＬＥ３は、第３透明電極層３１４、第３のｐ型半導体層３１２および第３活性層３１０の一部をエッチングすることにより、第３のｎ型半導体層３０５の一部を露出する開孔ＨＬを含んでいてもよい。また、第３発光部ＬＥ３の開孔ＨＬは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎの少なくとも一部に対応する位置であってもよい。また、開孔ＨＬの幅Ｗ１は、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎの幅Ｗ２よりも小さくてもよい。
発光装置は、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の間で、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を互いに接着する接着部ＡＤをさらに含んでいてもよい。例えば、接着部ＡＤは、共通のｎ型半導体層ＣＯＭ＿Ｎ上に配置される第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２の間を充填し、第１および第２半導体構造体ＳＣ１，ＳＣ２と第３発光部ＬＥ３との間を充填するように配置されていてもよい。例えば、接着部ＡＤは、ＳＯＧ、ＢＣＢ、ＨＳＱ、またはＳＵ－８フォトレジストなどの材料を含んでいてもよく、これらは透明であり、かつ、接着性を有している 。
発光装置は、第１透明電極層１１４と電気的に接続される第１貫通電極ＶＥ１および第１パッドＰＤ１と、第２透明電極層２１４と電気的に接続される第２貫通電極ＶＥ２および第２パッドＰＤ２と、第３透明電極層３１４と電気的に接続される第３貫通電極ＶＥ３および第３パッドＰＤ３と、第３のｎ型半導体層３０５および共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接続される第４貫通電極ＶＥ４および共通パッドＣＰＤと、をさらに含んでいてもよい。
発光装置は、第３透明電極層３１４上に配置されるパッシベーション層ＰＶＴと、第１貫通電極ＶＥ１および第２貫通電極ＶＥ２の各々の外側の側壁を囲む誘電体層ＤＬと、をさらに含んでいてもよい。実施形態によれば、パッシベーション層ＰＶＴは、第３発光部ＬＥ３の開孔ＨＬを充填してもよく、第３透明電極層３１４の上面まで延在してもよい。誘電体層ＤＬは、第３貫通電極ＶＥ３および第４貫通電極ＶＥ４の各々の外側の側壁に配置されなくてもよい。
一実施形態によれば、第３貫通電極ＶＥ３は、パッシベーション層ＰＶＴを貫通し、第３透明電極層３１４と電気的に接触してもよい。第３貫通電極ＶＥ３は、パッシベーション層ＰＶＴによって外部から絶縁されているので、第３貫通電極ＶＥ３の外側の側壁を追加で囲む誘電体層ＤＬは不要となる場合がある。
実施形態によれば、第４貫通電極ＶＥ４は、第３発光部ＬＥ３、第３のｎ型半導体層３０５、および接着部ＡＤの開孔ＨＬを充填するパッシベーション層ＰＶＴを貫通してもよい。第４貫通電極ＶＥ４は、パッシベーション層ＰＶＴが充填された開孔ＨＬを貫通するため、第４貫通電極ＶＥ４の外側の側壁を囲む誘電体層ＤＬが不要となる場合がある。さらに、誘電体層ＤＬが、第４貫通電極ＶＥ４の外側の側壁を囲んでいないので、第４貫通電極ＶＥ４が第３のｎ型半導体層３０５を貫通する間に、第４貫通電極ＶＥ４の外側の側壁が第３のｎ型半導体層３０５と電気的に接触し、第４貫通電極ＶＥ４と第３のｎ型半導体層３０５とが接触する面積が大きくなることができる。また、第４貫通電極ＶＥ４は、絶縁性材料を含む接着部ＡＤを貫通し、共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接触していてもよい。このことにより、第４貫通電極ＶＥ４は、第３のｎ型半導体層３０５および共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接触していてもよい。
図６を参照して詳細に説明していない発光装置の構成要素および特性は、図１Ａ、図１Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、および図５Ｂを参照した上述の発光装置の構成要素および特性と同様であるため、ここではその詳細な説明を省略する。
図７は、本開示の別の実施形態に係る発光装置の説明を補助するための断面図の一例を表す図である。図７の発光装置の上面図については、図３Ａを参照することができる。
図３Ａおよび図７を参照すれば、発光装置は、基板１００と、基板１００の第１面１０２上の同一平面上に配置される第１発光部ＬＥ１および第２発光部ＬＥ２と、第１発光部ＬＥ１および第２発光部ＬＥ２の上に配置される第３発光部ＬＥ３と、を含んでいてもよい。なお、第１面１０２とは反対側を向いている基板１００の第２面１０４は、光取り出し面であってもよい。
第１発光部ＬＥ１は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第１活性層１１０、第１のｐ型半導体層１１２、および第１透明電極層１１４が垂直に積層された第１半導体構造体ＳＣ１と、を含んでいてもよい。また、第２発光部ＬＥ２は、共通のｎ型半導体層ＣＯＭ＿Ｎと、第２活性層２１０、第２のｐ型半導体層２１２、および第２透明電極層２１４が垂直に積層された第２半導体構造体ＳＣ２と、を含んでいてもよい。なお、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２は、共通のｎ型半導体層ＣＯＭ＿Ｎ上に、互いに離間されて配置されていてもよい。すなわち、共通のｎ型半導体層ＣＯＭ＿Ｎは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出されていてもよい。
第３発光部ＬＥ３は、垂直方向に積層された第３のｎ型半導体層３０５、第３活性層３１０、第３のｐ型半導体層３１２、および第３透明電極層３１４を含んでいてもよい。実施形態によれば、第３発光部ＬＥ３は、第３透明電極層３１４、第３のｐ型半導体層３１２、および第３活性層３１０の一部をエッチングすることにより、第３のｎ型半導体層３０５の一部を露出する開孔ＨＬを含んでいてもよい。また、第３発光部ＬＥ３の開孔ＨＬは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎの少なくとも一部に対応する位置であってもよい。また、開孔ＨＬの幅Ｗ１は、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎの幅Ｗ２よりも小さくてもよい。
発光装置は、第１透明電極層１１４上の第１半導体構造体ＳＣ１を覆う第１パッシベーション層ＰＶＴ１と、第２透明電極層２１４上の第２半導体構造体ＳＣ２を覆う第２パッシベーション層ＰＶＴ２と、第３透明電極層３１４上の第３発光部ＬＥ３の一方の面を覆い、第３発光部ＬＥ３の開孔ＨＬを充填する第３パッシベーション層ＰＶＴ３と、をさらに含んでいてもよい。例えば、第１パッシベーション層ＰＶＴ１、第２パッシベーション層ＰＶＴ２、および第３パッシベーション層ＰＶＴ３の各々は、ＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＡｌＯｘおよびＳｉＯｘからなる群から選択された少なくとも１つを含む絶縁性材料であってもよい。実施形態によれば、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に配置される共通のｎ型半導体層ＣＯＭ＿Ｎ上に、第１パッシベーション層ＰＶＴ１および第２パッシベーション層ＰＶＴ２が配置されていないので、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に配置される共通のｎ型半導体層ＣＯＭ＿Ｎが露出されていてもよい。
発光装置は、第１半導体構造体ＳＣ１の上面および側面を覆う第１パッシベーション層ＰＶＴ１と、第２半導体構造体ＳＣ２の上面および側面を覆う第２パッシベーション層ＰＶＴ２と、第３発光部ＬＥ３の開孔ＨＬの内側の側壁および第３透明電極層３１４の上面を覆う第３パッシベーション層ＰＶＴ３と、をさらに含んでもよい。なお、第１パッシベーション層ＰＶＴ１、第２パッシベーション層ＰＶＴ２、および第３パッシベーション層ＰＶＴ３は、ＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＡｌＯｘおよびＳｉＯｘからなる群から選択される少なくとも１つを含む絶縁性材料であってもよい。なお、第１パッシベーション層ＰＶＴ１、第２パッシベーション層ＰＶＴ２、および第３パッシベーション層ＰＶＴ３によって、共通のｎ型半導体層ＣＯＭ＿Ｎおよび第３のｎ型半導体層３０５の少なくとも一部が露出されていてもよい。
発光装置は、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の間で、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を互いに接着する接着部ＡＤをさらに含んでいてもよい。例えば、接着部ＡＤは、共通のｎ型半導体層ＣＯＭ＿Ｎ上に配置される第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間を充填し、第１半導体構造体ＳＣ１および第２半導体構造体ＳＣ２と第３発光部ＬＥ３との間を充填するように配置されていてもよい。実施形態によれば、接着部ＡＤは、第３発光部ＬＥ３の開孔ＨＬの内部を充填しながら配置されてもよい。
一実施形態によれば、接着部ＡＤは、透明であり、かつ、導電性および接着性を有する材料を含んでいてもよい。例えば、接着部ＡＤは、ＴＣＯ、ＩＣＡ、ＡＣＡなどの材料を含んでいてもよい。
発光装置は、第１貫通電極ＶＥ１および第２貫通電極ＶＥ２の各々の外側の側壁を囲む誘電体層ＤＬをさらに含んでいてもよい。実施形態によれば、誘電体層ＤＬは、第３貫通電極ＶＥ３および第４貫通電極ＶＥ４の各々の外側の側壁に配置されなくてもよい。
一実施形態によれば、第３貫通電極ＶＥ３は、第３パッシベーション層ＰＶＴ３を貫通して、第３透明電極層３１４と電気的に接触していてもよい。第３貫通電極ＶＥ３は、第３パッシベーション層ＰＶＴ３によって外部から絶縁されているので、第３貫通電極ＶＥ３の外側の側壁を追加で囲む誘電体層ＤＬは不要となる場合がある。
実施形態によれば、第４貫通電極ＶＥ４は、第３発光部ＬＥ３、第３のｎ型半導体層３０５、および接着部ＡＤの開孔ＨＬを充填する第３パッシベーション層ＰＶＴ３を貫通してもよい。第４貫通電極ＶＥ４は、第３パッシベーション層ＰＶＴ３が充填された開孔ＨＬを貫通するため、第４貫通電極ＶＥ４の外側の側壁を囲む誘電体層ＤＬが不要となる場合がある。さらに、誘電体層ＤＬが、第４貫通電極ＶＥ４の外側の側壁を囲んでいないので、第４貫通電極ＶＥ４が第３のｎ型半導体層３０５を貫通する間に、第４貫通電極ＶＥ４の外側の側壁が第３のｎ型半導体層３０５と電気的に接触し、第４貫通電極ＶＥ４と第３のｎ型半導体層３０５とが接触する面積が大きくなることができる。また、第４貫通電極ＶＥ４は、導電性を有する材料を含む接着部ＡＤと電気的に接触していてもよい。接着部ＡＤは、第１半導体構造体ＳＣ１と第２半導体構造体ＳＣ２との間に露出される共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接触してもよい。したがって、共通パッドＣＰＤは、第４貫通電極ＶＥ４を介して、第３のｎ型半導体層３０５、接着部ＡＤ、および共通のｎ型半導体層ＣＯＭ＿Ｎと電気的に接続されていてもよい。
図７を参照して詳細に説明していない発光装置の構成要素および特性は、図１Ａ、図１Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、および図６を参照した上述の発光装置の構成要素および特性と同様であるため、ここではその詳細な説明を省略する。
図８Ａおよび図８Ｂは、本開示の他の実施形態に係る発光装置の説明を補助するための断面図の例を表す図である。図８Ａおよび８Ｂの発光装置の上面図については、図３Ａを参照することができる。
図３Ａ、図８Ａおよび図８Ｂを参照すると、発光装置は、基板１００と、基板１００の第１面１０２上の同一平面上に配置される第１発光部ＬＥ１および第２発光部ＬＥ２と、第１発光部ＬＥ１および第２発光部ＬＥ２の上に配置される第３発光部ＬＥ３と、を含んでもよい。なお、第１面１０２とは反対側を向いている基板１００の第２面１０４は、光取り出し面であってもよい。
第１発光部ＬＥ１は、垂直方向に積層された第１のｎ型半導体層１０５、第１活性層１１０、第１のｐ型半導体層１１２、および第１透明電極層１１４を含んでいてもよい。第２発光部ＬＥ２は、垂直方向に積層された第２のｎ型半導体層２０５、第２活性層２１０、第２のｐ型半導体層２１２、および第２透明電極層２１４を含んでいてもよい。第３発光部ＬＥ３は、垂直方向に積層された第３透明電極層３１４、第３のｐ型半導体層３１２、第３活性層３１０、および第３のｎ型半導体層３０５を含んでいてもよい。
図８Ａに示す実施形態によれば、基板１００として、Ｓｉ、ＳｉＣなどの導電性基板を適用することができる。また、第１発光部ＬＥ１および第２発光部が互いに離間し、第１発光部ＬＥ１および第２発光部ＬＥ２によって基板１００の一部が露出されていてもよい。第１発光部ＬＥ１は、第１接合層ＢＤＬ１によって、基板１００の第１面１０２に接合されていてもよい。また、第２発光部ＬＥ２は、第１発光部ＬＥ１から離間して、第２接合層ＢＤＬ２によって、基板１００の第１面１０２に接合されていてもよい。例えば、第１接合層ＢＤＬ１および第２接合層ＢＤＬ２の各々は、例えば、Ａｕ、ＡｕＳｎ、ＣｕＳｎなどのはんだや金属接合材、ＴＣＯ、ＩＣＡ、またはＡＣＡなどの導電性材料を含んでいてもよい。また、第１発光部ＬＥ１の第１のｎ型半導体層１０５は、第１接合層ＢＤＬ１によって、基板１００と電気的に接続され、第２発光部ＬＥ２の第２のｎ型半導体層２０５は、第２接合層ＢＤＬ２によって、基板１００と電気的に接続されていてもよい。したがって、基板１００、第１のｎ型半導体層１０５、および第２のｎ型半導体層２０５は、互いに電気的に接続されていてもよい。
図８Ｂに示す別の実施形態によれば、基板１００は、非導電性基板であってもよい。第１発光部ＬＥ１および第２発光部ＬＥ２は、互いに離間されて配置されていてもよく、第１発光部ＬＥ１および第２発光部ＬＥ２と基板１００の第１面１０２との間には、接合層ＢＤＬが配置されていていてもよい。接合層ＢＤＬによって、第１発光部ＬＥ１および第２発光部ＬＥ２は、互いに離間されて基板１００の第１面１０２に接合されていてもよい。例えば、接合層ＢＤＬは、金属パターンと、例えば、Ａｕ、ＡｕＳｎ、ＣｕＳｎなどのはんだまたは金属接合材、ＴＣＯ、ＩＣＡ、またはＡＣＡなどの導電材料と、を含んでいてもよい。接合層ＢＤＬは、第１発光部ＬＥ１の第１のｎ型半導体層１０５と電気的に接続されていてもよく、第２発光部ＬＥ２の第２のｎ型半導体層２０５と電気的に接続されていてもよい。また、接合層ＢＤＬは、第１発光部ＬＥ１と第２発光部ＬＥ２との間に延在していてもよい。したがって、接合層ＢＤＬ、第１のｎ型半導体層１０５、および第２のｎ型半導体層２０５は、互いに電気的に接続されていてもよい。
図８Ａおよび図８Ｂを参照すれば、第３発光部ＬＥ３は、第３透明電極層３１４、第３のｐ型半導体層３１２、および第３活性層３１０の一部をエッチングすることにより、第３のｎ型半導体層３０５の一部を露出する開孔ＨＬを含んでいてもよい。なお、図８Ａにおいて、第３発光部ＬＥ３の開孔ＨＬは、第１発光部ＬＥ１と第２発光部ＬＥ２との間に露出される基板１００の少なくとも一部に対応する位置であってもよい。また、開孔ＨＬの幅Ｗ１は、第１発光部ＬＥ１と第２発光部ＬＥ２との間で露出される基板１００の幅Ｗ２よりも小さくてもよい。また、図８Ｂにおいて、第３発光部ＬＥ３の開孔ＨＬは、第１発光部ＬＥ１と第２発光部ＬＥ２との間に露出される接合層ＢＤＬの少なくとも一部に対応する位置であってもよい。また、開孔ＨＬの幅Ｗ１は、第１発光部ＬＥ１と第２発光部ＬＥ２との間に露出される接合層ＢＤＬの幅Ｗ２よりも小さくてもよい。
発光装置は、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の間で、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を互いに接着する接着部ＡＤをさらに含んでいてもよい。例えば、接着部ＡＤは、基板１００上に配置される第１発光部ＬＥ１と第２発光部ＬＥ２との間を充填し、第１発光部ＬＥ１および第２発光部ＬＥ２と第３発光部ＬＥ３との間を充填するように配置されていてもよい。例えば、接着部ＡＤは、ＳＯＧ、ＢＣＢ、ＨＳＱ、ＳＵ－８フォトレジストなど、透明で、かつ、接着性を有する材料を含んでいてもよい。実施形態によれば、発光装置は、第３発光部ＬＥ３の開孔ＨＬを充填しながら配置されてもよい。
発光装置は、第１透明電極層１１４と電気的に接続される第１貫通電極ＶＥ１および第１パッドＰＤ１と、第２透明電極層２１４と電気的に接続される第２貫通電極ＶＥ２および第２パッドＰＤ２と、第３透明電極層３１４と電気的に接続される第３貫通電極ＶＥ３および第３パッドＰＤ３と、をさらに含んでもよい。図８Ａの一例によれば、発光装置は、第３のｎ型半導体層３０５と基板１００とを電気的に接続し、それによって第１のｎ型半導体層１０５、第２のｎ型半導体層２０５、および第３のｎ型半導体層３０５と電気的に接続される第４貫通電極ＶＥ４および共通パッドＣＰＤをさらに含んでいてもよい。図８Ｂの他の例によれば、発光装置は、第３のｎ型半導体層３０５と接合層ＢＤＬとを電気的に接続し、それによって第１のｎ型半導体層１０５、第２のｎ型半導体層２０５、および第３のｎ型半導体層３０５と電気的に接続される第４貫通電極ＶＥ４および共通パッドＣＰＤをさらに含んでもよい。
発光装置は、第３のｎ型半導体層３０５上に配置されるパッシベーション層ＰＶＴと、第１貫通電極ＶＥ１、第２貫通電極ＶＥ２、および第３貫通電極ＶＥ３の各々の外側の側壁を囲む誘電体層ＤＬと、をさらに含んでいてもよい。
一実施形態によれば、共通パッドＣＰＤは、パッシベーション層ＰＶＴを貫通して、第３のｎ型半導体層３０５と電気的に接触してもよい。また、共通パッドＣＰＤと電気的に接続される第４貫通電極ＶＥ４は、第３のｎ型半導体層３０５を貫通し、第３発光部ＬＥ３の開孔ＨＬに配置されてもよい。なお、第４貫通電極ＶＥ４の外側の側壁には誘電体層ＤＬが配置されていないが、第３発光部ＬＥ３の開孔ＨＬには絶縁性材料を含む接着部ＡＤが配置されているので、第４貫通電極ＶＥ４は、第３発光部ＬＥ３の第３活性層３１０、第３のｐ型半導体層３１２、および第３透明電極層３１４と絶縁されることができる。また、第１発光部ＬＥ１と第２発光部ＬＥ２との間に接着部ＡＤが充填されているので、基板１００または接合層ＢＤＬと電気的に接触する第４貫通電極ＶＥ４は、第１発光部ＬＥ１の側面および第２発光部ＬＥ２の側面から絶縁されることができる。
図８Ａおよび図８Ｂを参照して詳細に説明していない発光装置の構成要素および特性は、図１Ａ、図１Ｂ、図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６、図７Ａ、および図７Ｂを参照した上述の発光装置の構成要素および特性と同様であるため、ここではその詳細な説明を省略する。
以下、本開示の一実施形態に係る発光装置の製造方法について説明する。なお、本実施形態では、図１Ａおよび図１Ｄを参照した上述の発光装置の製造方法を一例として説明する。
図９Ａ～図２６Ａは、本開示の一実施形態に係る発光装置の製造方法の説明を補助するための上面図の例を表す図であり、図９Ｂ～図２６Ｂは、図９Ａ～図２６Ａの線Ａ－Ａ’に沿って切断された断面図である。
図９Ａおよび図９Ｂを参照すれば、共通のｎ型半導体層ＣＯＭ＿Ｎは、第１基板１００上に成長されてもよい。
第１基板１００は、第１発光部ＬＥ１が配置される第１領域ＡＲ１と、第２発光部ＬＥ２が配置される第２領域ＡＲ２と、を含んでいてもよい。
共通のｎ型半導体層ＣＯＭ＿Ｎは、ＭＯＣＶＤ（有機金属化学気相成長）、ＭＢＥ（分子線エピタキシー）、ＨＶＰＥ（ハイドライド気相エピタキシー）、およびＭＯＣ（有機金属塩化物）などの成長方法を用いて形成されてもよい。
図１０Ａおよび図１０Ｂを参照すれば、第１基板１００の第１領域ＡＲ１を露出するように、共通のｎ型半導体層ＣＯＭ＿Ｎ上に第１マスクパターンＭＳ１を形成し、第１領域ＡＲ１上に第１活性層１１０および第１のｐ型半導体層１１２を順次に成長させてもよい。例えば、第１マスクパターンＭＳ１は、ＳｉＯｘまたはＳｉＮｘを含んでいてもよい。
第１活性層１１０および第１のｐ型半導体層１１２は、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、およびＭＯＣなどの成長方法を用いて形成されてもよい。
第１活性層１１０および第１のｐ型半導体層１１２の形成後、第１マスクパターンＭＳ１を除去してもよい。
図１１Ａおよび図１１Ｂを参照すれば、第１基板１００の第２領域ＡＲ２を露出するように、共通のｎ型半導体層ＣＯＭ＿Ｎ上に第２マスクパターンＭＳ２を形成し、第２領域ＡＲ２上に第２活性層２１０および第２のｐ型半導体層２１２を順次成長させてもよい。例えば、第２マスクパターンＭＳ２は、ＳｉＯｘまたはＳｉＮｘを含んでいてもよい。
第２活性層２１０および第２のｐ型半導体層２１２は、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、およびＭＯＣなどの成長方法を用いて形成されてもよい。
第２活性層２１０および第２のｐ型半導体層２１２を形成した後、第２マスクパターンＭＳ２を除去してもよい。
図１２Ａおよび図１２Ｂを参照すれば、第１のｐ型半導体層１１２および第２のｐ型半導体層２１２上には、それぞれ第１透明電極層１１４および第２透明電極層２１４が形成されてもよい。
例えば、第１のｐ型半導体層１１２および第２のｐ型半導体層２１２が形成された第１基板１００上に、当該技術分野で一般的に知られている蒸着プロセス、例えば、化学的気相成長（ＣＶＤ）プロセスまたは物理的気相成長（ＰＶＤ）プロセスを用いて、透明電極材料層を形成してもよい。また、透明電極材料層上に第３マスクパターン（図示せず）を形成し、第３マスクパターンをエッチングマスクとして用いて透明電極材料層をエッチングすることにより、第１透明電極層１１４および第２透明電極層２１４をそれぞれ形成してもよい。また、第１透明電極層１１４および第２透明電極層２１４を形成した後、第３マスクパターンを除去してもよい。
このことにより、共通のｎ型半導体層ＣＯＭ＿Ｎ上に、第１活性層１１０、第１のｐ型半導体層１１２、および第１透明電極層１１４を含む第１半導体構造体ＳＣ１と、第２活性層２１０、第２のｐ型半導体層２１２、および第２透明電極層２１４を含む第２半導体構造体ＳＣ２と、がそれぞれ形成されてもよい。
その結果、共通のｎ型半導体層ＣＯＭ＿Ｎおよび第１半導体構造体ＳＣ１を含む第１発光部ＬＥ１と、共通のｎ型半導体層ＣＯＭ＿Ｎおよび第２半導体構造体ＳＣ２を含む第２発光部ＬＥ２と、が第１基板１００上にそれぞれ形成されてもよい。
図１３Ａおよび図１３Ｂを参照すると、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥ、およびＭＯＣなどの成長方法を用いて、第２基板３００上に、第３のｎ型半導体層３０５、第３活性層３１０、および第３のｐ型半導体層３１２を形成してもよい。
図１４Ａおよび図１４Ｂを参照すれば、第３のｐ型半導体層３１２および第３活性層３１０をエッチングすることにより、第３のｎ型半導体層３０５を露出する開孔ＨＬを形成してもよい。例えば、エッチング処理の際に、第３のｎ型半導体層３０５の一部をエッチングしてもよい。
図１５Ａおよび図１５Ｂを参照すれば、開孔ＨＬに第１オーミックパターンＯＬ１が形成されてもよい。
例えば、開孔ＨＬが形成された第３のｐ型半導体層３１２、第３活性層３１０、および第３のｎ型半導体層３０５上に、第１オーミック層（図示せず）をコンフォーマルに形成してもよい。例えば、第１オーミック層は、Ａｕ／Ｂｅ合金を含んでいてもよい。第１オーミック層が開孔ＨＬの第３のｎ型半導体層３０５と電気的に接触するように第１オーミック層をエッチングすることにより、第１オーミックパターンＯＬ１を形成してもよい。また、第１オーミックパターンＯＬ１を形成した後、４００℃以上のアニールを行ってもよい。
実施形態によれば、第１オーミックパターンＯＬ１は、開孔ＨＬの内側の側壁を形成する第３活性層３１０および第３のｐ型半導体層３１２から離間されて形成されてもよい。
図１６Ａおよび図１６Ｂを参照すれば、第３オーミックパターンＯＬ３は、第３のｐ型半導体層３１２上に形成されてもよい。
例えば、第２オーミック層（図示せず）は、第３のｐ型半導体層３１２上にコンフォーマルに形成されてもよい。例えば、第２オーミック層は、Ａｕ／Ｇｅ合金を含んでいてもよい。第２オーミック層をエッチングすることにより、第３のｐ型半導体層３１２上に第２オーミックパターンＯＬ２を形成してもよい。また、第２オーミックパターンＯＬ２を形成した後、４００℃以上のアニールを行ってもよい。
このことにより、第３のｎ型半導体層３０５、第３活性層３１０、第３のｐ型半導体層３１２、第１オーミックパターンＯＬ１、および第２オーミックパターンＯＬ２を含む第３発光部ＬＥ３が形成されてもよい。
図１７Ａおよび図１７Ｂを参照すれば、第２基板３００を裏返すことにより、第１オーミックパターンＯＬ１および第２オーミックパターンＯＬ２は、第１基板１００の第１透明電極層１１４および第２透明電極層２１４と向き合うように配置されてもよい。
第１基板１００に接着部ＡＤを塗布して第２基板３００を配置した後、熱処理を行うことにより、第１基板１００上の第１発光部ＬＥ１および第２発光部ＬＥ２と、第２基板３００上の第３発光部ＬＥ３と、が互いに接着されてもよい。接着部ＡＤは、ＳＯＧ、ＢＣＢ、ＨＳＱ、ＳＵ－８フォトレジストなど、透明で、かつ、接着性を有する材料を含んでいてもよい。
続いて、第２基板３００は、レーザリフトオフ（ＬＬＯ）プロセスを介して除去されてもよい。
図１８Ａおよび図１８Ｂを参照すれば、第３のｎ型半導体層３０５上にパッシベーション層ＰＶＴが形成されてもよい。パッシベーション層ＰＶＴは、ＳｉＯｘまたはＳｉＮｘなどの絶縁性材料を含んでいてもよい。
図１９Ａおよび図１９Ｂを参照すれば、パッシベーション層ＰＶＴ上に第４のマスクパターン（図示せず）を形成した後、第４マスクパターンをエッチングマスクとして使用することにより、第１透明電極層１１４を露出する第１ビアホールＶＡ１、第２透明電極層２１４を露出する第２ビアホールＶＡ２、第２オーミックパターンＯＬ２を露出する第３ビアホールＶＡ３、第１オーミックパターンＯＬ１を露出する第４ビアホールＶＡ４、および共通のｎ型半導体層ＣＯＭ＿Ｎを露出する第５ビアホールＶＡ５を形成してもよい。
例えば、基板１００が四角形の場合、第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、および第４ビアホールＶＡ４は、基板１００の角部に形成され、第５ビアホールＶＡ５は、基板１００の中央に形成されていてもよい。
第４マスクパターンＭＳ４は、フォトレジストを含んでいてもよい。第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、第４ビアホールＶＡ４、および第５ビアホールＶＡ５を形成した後、第４マスクパターンを除去してもよい。
図２０Ａおよび図２０Ｂを参照すれば、第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、第４ビアホールＶＡ４、および第５ビアホールＶＡ５が形成された第１発光部ＬＥ１、第２発光部ＬＥ２、ならびに第３発光部ＬＥ３の上に、原子層堆積（ＡＬＤ）プロセスまたはプラズマエンハンストＣＶＤ（ＰＥＣＶＤ）プロセスを用いて、誘電体層ＤＬをコンフォーマルに形成してもよい。誘電体層ＤＬは、パッシベーション層ＰＶＴに対して、エッチング液に対するエッチング選択性を有する材料を含んでいてもよい。例えば、パッシベーション層ＰＶＴがＳｉＯｘを含む場合、誘電体層ＤＬは、ＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、およびＨｆＯｘからなる群から選択される少なくとも１つを含んでいてもよい。
続いて、マスクを用いずに誘電体層ＤＬを異方性エッチングすることにより、パッシベーション層ＰＶＴ上に形成された誘電体層ＤＬと、第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、第４ビアホールＶＡ４および第５ビアホールＶＡ５の底部がエッチングされてもよく、第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、第４ビアホールＶＡ４、および第５ビアホールＶＡ５の各々の内側の側壁に誘電体層ＤＬが残っていてもよい。
図２１Ａおよび図２１Ｂを参照すれば、誘電体層ＤＬが形成された第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、第４ビアホールＶＡ４、および第５ビアホールＶＡ５の底面ならびにパッシベーション層ＰＶＴ上に、スパッタリングプロセスなどの異方性蒸着プロセスを用いて、金属パターンが形成されてもよい。金属パターンの各々は、Ｃｒ／Ａｌ、Ｃｒ／Ａｕ、またはＴｉ／Ａｌ合金を含んでいてもよい。
金属パターンは、第１ビアホールＶＡ１の底面に形成される第１金属パターンＭ１と、第２ビアホールＶＡ２の底面に形成される第２金属パターンＭ２と、第３ビアホールＶＡ３の底面に形成される第３金属パターンＭ３と、第４ビアホールＶＡ４の底面に形成される第４金属パターンＭ４と、第５ビアホールＶＡ５の底面に形成される第５金属パターンＭ５と、パッシベーション層ＰＶＴ上に形成される第６金属パターンＭ６と、を含んでいてもよい。
図２２Ａおよび図２２Ｂを参照すれば、第１金属パターンＭ１、第２金属パターンＭ２、第３金属パターンＭ３、第４金属パターンＭ４、第５金属パターンＭ５、および第６金属パターンＭ６が形成された第１発光部ＬＥ１、第２発光部ＬＥ２、ならび第３発光部ＬＥ３上に、バッファ層ＢＬおよびシード層ＳＬが順次コンフォーマルに形成されてもよい。バッファ層ＢＬは、Ｔａ合金、ＴｉＷ合金、またはＴｉＮｉ合金を含んでいてもよい。また、シード層ＳＬは、Ｃｕを含んでいてもよい。一実施形態によれば、バッファ層ＢＬおよびシード層ＳＬは、第１金属パターンＭ１、第２金属パターンＭ２、第３金属パターンＭ３、第４金属パターンＭ４、および第５金属パターンＭ５がそれぞれ形成された第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、第４ビアホールＶＡ４、および第５ビアホールＶＡ５を埋没させないようにしながらコンフォーマルに形成されてもよい。
図２３Ａおよび図２３Ｂを参照すれば、シード層ＳＬ上に第５マスクパターンＭＳ５が形成されてもよい。第５マスクパターンＭＳ５は、フォトレジストを含んでいてもよい。第５マスクパターンＭＳ５は、シード層ＳＬと一体に形成された第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、第４ビアホールＶＡ４、および第５ビアホールＶＡ５を露出する開口部を含んでもよい。
開口部は、第１ビアホールＶＡ１を露出する第１開口部ＯＰ１と、第２ビアホールＶＡ２を露出する第２開口部ＯＰ２と、第３ビアホールＶＡ３を露出する第３開口部ＯＰ３と、第４ビアホールＶＡ４および第５ビアホールＶＡ５をともに露出する第４開口部ＯＰ４と、を含んでいてもよい。
例えば、第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、および第４ビアホールＶＡ４が基板１００の角部に形成され、第５ビアホールＶＡ５が基板１００の中央部に形成されている場合、第１開口部ＯＰ１、第２開口部ＯＰ２および第３開口部ＯＰ３は、それぞれ基板１００の角に形成され、第４開口部ＯＰ４は、基板１００の１つの角から中央に向かって延在する構造を有していてもよい。
図２４Ａおよび図２４Ｂを参照すれば、シード層ＳＬを用いためっき処理により、第１ビアホールＶＡ１、第２ビアホールＶＡ２、第３ビアホールＶＡ３、第４ビアホールＶＡ４、および第５ビアホールＶＡ５を埋設し、第１開口部ＯＰ１、第２開口部ＯＰ２、第３開口部ＯＰ３、および第４開口部ＯＰ４を埋設する電極層がそれぞれ形成されてもよい。
電極層は、第１ビアホールＶＡ１および第１開口部ＯＰ１を埋設する第１電極層ＥＬ１と、第２ビアホールＶＡ２および第２開口部ＯＰ２を埋設する第２電極層ＥＬ２と、第３ビアホールＶＡ３および第３開口部ＯＰ３を埋設する第３電極層ＥＬ３と、第４ビアホールＶＡ４、第５ビアホールＶＡ５、および第４開口部ＯＰ４を埋設する第４電極層ＥＬ４と、を含んでもよい。
選択的に、電極層ＥＬ１、ＥＬ２、ＥＬ３、およびＥＬ４は、メッキ処理によって形成されるため、第５マスクパターンＭＳ５よりも高い位置に形成されることができる。したがって、電極層ＥＬ１、ＥＬ２、ＥＬ３、およびＥＬ４の上面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）プロセスなどの研磨プロセスを用いて加工することにより、電極層ＥＬ１、ＥＬ２、ＥＬ３、およびＥＬ４の各々は、第５マスクパターンＭＳ５の面と同じレベルの上面を有するようにしてもよい。
図２５Ａおよび図２５Ｂを参照すれば、電極層ＥＬ１、ＥＬ２、ＥＬ３、およびＥＬ４の上には、それぞれ、はんだ構造が形成されてもよい。
はんだ構造は、第５マスクパターンＭＳ５によって画定される領域、すなわち、電極層ＥＬ１、ＥＬ２、ＥＬ３、およびＥＬ４の上にそれぞれ形成されてもよい。はんだ構造は、第１電極層ＥＬ１上に形成される第１はんだ構造体ＳＳ１と、第２電極層ＥＬ２上に形成される第２はんだ構造体ＳＳ２と、第３電極層ＥＬ３上に形成される第３はんだ構造体ＳＳ３と、第４電極層ＥＬ４上に形成される第４はんだ構造体ＳＳ４と、を含んでいてもよい。
一実施形態によれば、はんだ構造体ＳＳ１、ＳＳ２、ＳＳ３、およびＳＳ４において、Ｉｎを含むはんだボールＳＤが、めっきプロセスを介して、それぞれ形成されてもよい。また、はんだボールＳＤを形成する前に、Ｎｉ、Ｔｉ、Ｃｒなどを含むバリア層ＢＲＬを形成してもよい。
選択的に、はんだ構造体ＳＳ１、ＳＳ２、ＳＳ３、およびＳＳ４を形成する工程を省略してもよい。
図２６Ａおよび図２６Ｂを参照すれば、第５マスクパターンＭＳ５を除去した後、シード層ＳＬおよび第６金属パターンＭ６をエッチングすることにより、第１貫通電極ＶＥ１、第１パッドＰＤ１、第２貫通電極ＶＥ２、第２パッドＰＤ２、第３貫通電極ＶＥ３、第３パッドＰＤ３、第４貫通電極ＶＥ４、第５貫通電極ＶＥ５、および共通パッドＣＰＤを形成してもよい。
第１貫通電極ＶＥ１は、第１ビアホールＶＡ１を埋設し、バリア層ＢＬ、シード層ＳＬ、および第１電極層ＥＬ１を含んでいてもよく、第１パッドＰＤ１は、第１貫通電極ＶＥ１から延在し、第１開口部ＯＰ１を埋設し、バリア層ＢＬ、シード層ＳＬ、および第１電極層ＥＬを含んでいてもよい。第２貫通電極ＶＥ２は、第２ビアホールＶＡ２を埋設し、バリア層ＢＬ、シード層ＳＬ、および第２電極層ＥＬ２を含んでいてもよく、第２パッドＰＤ２は、第２貫通電極ＶＥ２から延在し、第２開口部ＯＰ２を埋設し、バリア層ＢＬ、シード層ＳＬ、および第２電極層ＥＬ２を含んでいてもよく、第２パッドＰＤ２は、第２貫通電極ＶＥ２から延在し、第２開口部ＯＰ２を埋設し、バリア層ＢＬ、シード層ＳＬ、および第２電極層ＥＬ２を含んでいてもよい。第３貫通電極ＶＥ３は、第３ビアホールＶＡ３を埋設し、バリア層ＢＬ、シード層ＳＬ、および第３電極層ＥＬ３を含んでいてもよく、第３パッドＰＤ３は、第３貫通電極ＶＥ３から延在し、第３開口部ＯＰ３を埋設し、バリア層ＢＬ、シード層ＳＬ、および第３電極層ＥＬ３を含んでもよい。第４貫通電極ＶＥ４は、第４ビアホールＶＡ４を埋設し、バリア層ＢＬ、シード層ＳＬ、および第４電極層ＥＬ４を含んでいてもよく、第５貫通電極ＶＥ５は、第５ビアホールＶＡ５を埋設し、バリア層ＢＬ、シード層ＳＬ、および第４電極層ＥＬ４を含んでいてもよく、共通パッドＣＰＤは、第４貫通電極ＶＥ４および第５貫通電極ＶＥ５から延在し、第４開口部ＯＰ４を埋設し、バリア層ＢＬ、シード層ＳＬ、および第４電極層ＥＬ４を含んでいてもよい。
図９Ａ～図２６Ａおよび図９Ｂ～図２６Ｂを参照した上述の工程において、はんだ構造体ＳＳ１、ＳＳ２、ＳＳ３、およびＳＳ４が形成されていない場合には、図１Ｂに示す発光装置を完成することができる。これとは異なり、図９Ａ～図２６Ａおよび図９Ｂ～図２６Ｂを参照した上述の工程において、はんだ構造体ＳＳ１、ＳＳ２、ＳＳ３、およびＳＳ４が形成された場合には、図１Ｄに示す発光装置を完成することができる。
一方、これに代えて、第１貫通電極ＶＥ１、第２貫通電極ＶＥ２、第３貫通電極ＶＥ３、第４貫通電極ＶＥ４、第５貫通電極ＶＥ５、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤを形成する工程が、後述する工程として行われてもよい。
図２７および図２８は、本開示の他の実施形態に係る発光装置の製造方法の説明を補助するための断面図の例を表す図である。
図９Ａ～図２４Ａおよび図９Ｂ～図２４Ｂを参照して説明したように、第１発光部ＬＥ１、第２発光部ＬＥ２、接着部ＡＤ、第３発光部ＬＥ３、パッシベーション層ＰＶＴ、バリア層ＢＬ、シード層ＳＬ、第１ビアホールＶＡ１を埋設する第１電極層ＥＬ１、第２ビアホールＶＡ２を埋設する第２電極層ＥＬ２、第３ビアホールＶＡ３を埋設する第３電極層ＥＬ３、第４ビアホールＶＡ４を埋設する第４電極層ＥＬ４、および第５ビアホールＶＡ５を埋設する第５電極層ＥＬ５が形成されていてもよい。
図２７を参照すれば、第１電極層ＥＬ１、第２電極層ＥＬ２、第３電極層ＥＬ３、第４電極層ＥＬ４、第５電極層ＥＬ５、第５マスクパターンＭＳ５、シード層ＳＬ、およびバリア層ＢＬをエッチングまたは研磨することにより、第１貫通電極ＶＥ１、第２貫通電極ＶＥ２、第３貫通電極ＶＥ３、第４貫通電極ＶＥ４、および第５電極層ＥＬ５をそれぞれ形成してもよい。
この場合、パッシベーション層ＰＶＴは、第１電極層ＥＬ１、第２電極層ＥＬ２、第３電極層ＥＬ３、第４電極層ＥＬ４、第５マスクパターンＭＳ５、シード層ＳＬ、およびバリア層ＢＬを、エッチングまたは研磨する工程において、エッチング（または研磨）ストッパとして機能してもよい。
図２８を参照すると、パッシベーション層ＰＶＴ上には、第１貫通電極ＶＥ１と電気的に接続される第１パッドＰＤ１、第２貫通電極ＶＥ２と電気的に接続される第２パッドＰＤ２、第３貫通電極ＶＥ３と電気的に接続される第３パッドＰＤ３、ならびに第４貫通電極ＶＥ４および第５貫通電極ＶＥ５と電気的に接続される共通パッドＣＰＤがそれぞれ形成されてもよい。
図２７および図２８の工程を用いる場合には、図１Ｃに示す発光装置を完成することができる。
図２９および図３０は、本開示の一実施形態に係る発光装置の実装基板１００への実装方法の説明を補助するための断面図の例を表す図である。
図２９を参照すれば、図９Ａ～図２６Ａおよび図９Ｂ～図２６Ｂを介して形成される複数の発光装置ＬＥＤを、対象となる実装基板ＭＢに実装することができる。
実装基板ＭＢには、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤとそれぞれ電気的に接合される接合パッドＢＰＤが形成されていてもよい。接合パッドＢＰＤは、発光装置ＬＥＤが実装される位置に対応して形成されていてもよい。
例えば、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤの上に、それぞれ、はんだ構造体ＳＳ１、ＳＳ２、ＳＳ３、およびＳＳ４が形成されていてもよい。別の例としては、実装基板１００の接合パッドＢＰＤ上にはんだ構造体がそれぞれ形成されていてもよい。
複数の発光装置ＬＥＤが形成された第１基板１００を裏返して、接合パッドＢＰＤが形成された実装基板ＭＢと向き合うように発光装置ＬＥＤが配置されていてもよい。
裏返した第１基板１００上に、第１基板１００から分離される発光装置ＬＥＤを露出するマスクパターンＭＳＫが形成されてもよい。
図３０を参照すれば、マスクパターンＭＳＫを用いて、第１基板１００に対して選択的なレーザリフトオフ（ＬＬＯ）処理を行うことにより、実装基板ＭＢのターゲット実装位置に対向するように配置された発光装置ＬＥＤが第１基板１００から分離されてもよい。分離された発光装置ＬＥＤの分離距離は、実装基板ＭＢに応じて変更してもよく、また、発光装置ＬＥＤの脱落を防止するために、発光装置ＬＥＤを実装基板ＭＢに接着した後に選択的なＬＬＯを行ってもよく、これにより、発光装置ＬＥＤを所望の位置に安定して実装することが可能となる。また、実施形態では、選択的ＬＬＯ処理において、レーザ入射位置を画定するマスクパターンＭＳＫを省略してもよい。
分離された発光装置ＬＥＤの各々の第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤは、それぞれ、はんだ構造体ＳＳ１、ＳＳ２、ＳＳ３、およびＳＳ４によって、接合パッドＢＰＤと接合されてもよい。このことにより、発光装置ＬＥＤが実装基板ＭＢに実装されることができる。
全ての発光装置ＬＥＤがターゲット位置に実装されていれば、第１基板１００を除去するための工程を別途行うことなく、発光装置ＬＥＤから第１基板１００を分離してもよい。
以上、様々な実施形態を説明してきたが、説明した実施形態は例示に過ぎないことが当業者には理解される。したがって、本明細書に記載された開示は、記載された実施形態に基づいて限定されるべきではない。

Claims (21)

  1. 第１領域を有する、第１の第１導電型半導体層と、前記第１の第１導電型半導体層の上に配置された第１の第２導電型半導体層と、を含む第１発光部と、
    第２領域を有する、前記第１の第１導電型半導体層と、前記第１の第２導電型半導体層から離間されて前記第１の第１導電型半導体層の上に配置された第２の第２導電型半導体層と、を含む第２発光部と、
    第３領域を有する、第３の第１導電型半導体層と、第３の第２導電型半導体層と、を含む第３発光部と、
    前記第１の第１導電型半導体層および前記第３の第１導電型半導体層に共通して電気的に接続される共通パッドと、を含み、
    前記第３発光部は、前記第１発光部および前記第２発光部の上において前記第１発光部および前記第２発光部から離間されて配置され、
    前記第３領域は、前記第１領域および前記第２領域の各々よりも大きい、発光装置。
  2. 前記第１発光部は、前記第１の第１導電型半導体層の上に位置する第１活性層および前記第１の第２導電型半導体層を含む第１半導体構造体を含み、
    前記第２発光部は、前記第１の第１導電型半導体層の上に位置する第２活性層および前記第２の第２導電型半導体層を含む第２半導体構造体を含み、
    前記第３発光部は、第３活性層をさらに含む、請求項１に記載の発光装置。
  3. 前記第１の第２導電型半導体層と電気的に接続される第１パッドと、
    前記第２の第２導電型半導体層と電気的に接続される第２パッドと、
    前記第３の第２導電型半導体層と電気的に接続される第３パッドと、をさらに含む、請求項２に記載の発光装置。
  4. 前記第１の第２導電型半導体層と前記第１パッドとを電気的に接続する第１貫通電極と、
    前記第２の第２導電型半導体層と前記第２パッドとを電気的に接続する第２貫通電極と、
    前記第３の第２導電型半導体層と前記第３パッドとを電気的に接続する第３貫通電極と、
    前記第１半導体構造体と前記第２半導体構造体との間に露出される前記第１の第１導電型半導体層と前記共通パッドとを電気的に接続する第４貫通電極と、
    前記第３の第１導電型半導体層と前記共通パッドとを電気的に接続する第５貫通電極と、をさらに含む、請求項３に記載の発光装置。
  5. 前記第１の第２導電型半導体層と前記第１パッドとを電気的に接続する第１貫通電極と、
    前記第２の第２導電型半導体層と前記第２パッドとを電気的に接続する第２貫通電極と、
    前記第３の第２導電型半導体層と前記第３パッドとを電気的に接続する第３貫通電極と、
    前記第１の第１導電型半導体層および前記第３の第１導電型半導体層と前記共通パッドとを電気的に接続する第４貫通電極と、をさらに含み、
    前記第４貫通電極は、前記第３の第１導電型半導体層を貫通し、前記第１半導体構造体と前記第２半導体構造体との間に露出される前記第１の第１導電型半導体層と電気的に接続されている、請求項３に記載の発光装置。
  6. 前記第１発光部および前記第２発光部と前記第３発光部との間、ならびに前記第１半導体構造体と前記第２半導体構造体との間を充填し、前記第１発光部および前記第２発光部と前記第３発光部とを接着する接着部をさらに含む、請求項５に記載の発光装置。
  7. 前記第１乃至前記第４貫通電極の外側の側壁を囲む誘電体層をさらに含み、
    前記第４貫通電極は、前記第３発光部および前記接着部を貫通し、前記第４貫通電極の一方の面は、前記第１半導体構造体と前記第２半導体構造体との間に露出される前記第１の第１導電型半導体層と接触し、前記第４貫通電極の他方の面は、前記共通パッドと接触し、
    前記共通パッドは、前記第３の第１導電型半導体層と電気的に接触する、請求項６に記載の発光装置。
  8. 前記第３発光部は、前記第３の第１導電型半導体層を露出する開孔を含み、
    前記開孔は、前記第１半導体構造体と前記第２半導体構造体との間に露出される前記第１の第１導電型半導体層に対応する位置で、前記第１半導体構造体と前記第２半導体構造体との間に露出される前記第１の第１導電型半導体層の幅よりも小さい幅を有する、請求項６に記載の発光装置。
  9. 前記開孔は、前記第３の第１導電型半導体層と前記第１の第１導電型半導体層との間に配置され、前記接着部は、前記開孔を充填し、
    前記第４貫通電極は、前記第３の第１導電型半導体層および前記接着部を貫通し、前記第４貫通電極の一方の面は、前記共通パッドと接触し、前記一方の面とは反対側を向いている他方の面は、前記第１の第１導電型半導体層と接触し、前記第４貫通電極の側壁は、前記第３の第１導電型半導体層と接触する、請求項８に記載の発光装置。
  10. 前記開孔を充填する誘電体層をさらに含み、
    前記開孔は、前記共通パッドと前記第３の第１導電型半導体層との間に配置され、
    前記第４貫通電極は、前記誘電体層および前記第３の第１導電型半導体層を貫通し、前記第４貫通電極の上部側壁は、前記誘電体層と接触し、前記第４貫通電極の中央部側壁は、前記第３の第１導電型半導体層と接触し、前記第４貫通電極の下部側壁は、前記接着部と接触し、前記第４貫通電極の一方の面は、前記共通パッドと接触し、前記一方の面とは反対側を向いている他方の面は、前記第１半導体構造体と前記第２半導体構造体との間に露出される前記第１の第１導電型半導体層と接触する、請求項８に記載の発光装置。
  11. 前記開孔は、前記第１半導体構造体と前記第２半導体構造体との間に露出される前記第１の第１導電型半導体層に面し、
    前記接着部は、前記開孔の中に延在し、前記第３の第１導電型半導体層と接触し、前記第１半導体構造体と前記第２半導体構造体との間に延在し、前記第１の第１導電型半導体層と接触する、請求項８に記載の発光装置。
  12. 前記第４貫通電極は、前記第３の第１導電型半導体層および前記接着部の少なくとも一部と接触する、請求項１１に記載の発光装置。
  13. 前記第４貫通電極は、前記第３の第１導電型半導体層を貫通し、前記第４貫通電極の側壁は、前記第３の第１導電型半導体層と接触する、請求項１２に記載の発光装置。
  14. 前記開孔を充填する誘電体層をさらに含み、
    前記開孔は、前記共通パッドと前記第３の第１導電型半導体層との間に配置され、
    前記第４貫通電極は、前記誘電体層を貫通し、前記第３の第１導電型半導体層および前記接着部の少なくとも一部を貫通し、前記第４貫通電極の一部は、前記第３の第１導電型半導体層と接触する、請求項８に記載の発光装置。
  15. 第１領域を有する第１発光部と、
    第２領域を有する第２発光部と、
    第３領域を有する第３発光部と、
    前記第１発光部および前記第２発光部が互いに離間されて配置される基板と、
    前記基板と前記第１発光部および前記第２発光部とを接合し、導電性材料を含む接合層と、を含み、
    前記第３発光部は、前記第１発光部および前記第２発光部の上において前記第１発光部および前記第２発光部から離間されて配置され、
    前記第３領域は、前記第１領域および前記第２領域の各々よりも大きい、発光装置。
  16. 前記第１発光部は、第１の第１導電型半導体層、第１活性層、および第１の第２導電型半導体層を含み、
    前記第２発光部は、第２の第１導電型半導体層、第２活性層、および第２の第２導電型半導体層を含み、
    前記第３発光部は、第３の第１導電型半導体層、第３活性層、および第３の第２導電型半導体層を含む、請求項１５に記載の発光装置。
  17. 前記接合層は、前記第１の第１導電型半導体層と前記第２の第１導電型半導体層とを電気的に接続する、請求項１６に記載の発光装置。
  18. 前記第１の第２導電型半導体層と電気的に接続される第１パッドと、
    前記第２の第２導電型半導体層と電気的に接続される第２パッドと、
    前記第３の第２導電型半導体層と電気的に接続される第３パッドと、
    前記接合層と電気的に接続される共通パッドと、をさらに含む、請求項１７に記載の発光装置。
  19. 前記接合層は、
    前記第１の第１導電型半導体層と前記基板との間に配置される第１接合層と、
    前記第２の第１導電型半導体層と前記基板との間に配置される第２接合層と、を含み、
    前記第１接合層および前記第２接合層の各々は、前記基板と電気的に接続される、請求項１６に記載の発光装置。
  20. 前記第１の第２導電型半導体層と電気的に接続される第１パッドと、
    前記第２の第２導電型半導体層と電気的に接続される第２パッドと、
    前記第３の第２導電型半導体層と電気的に接続される第３パッドと、
    前記基板と電気的に接続される共通電極と、をさらに含む、請求項１９に記載の発光装置。
  21. 前記第１発光部は、前記第２発光部と同一平面上に配置される、請求項１に記載の発光装置。
JP2021522023A 2018-11-02 2019-11-01 発光装置 Active JP7451513B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862754721P 2018-11-02 2018-11-02
US62/754,721 2018-11-02
US16/666,626 2019-10-29
US16/666,626 US11621253B2 (en) 2018-11-02 2019-10-29 Light emitting device
PCT/KR2019/014688 WO2020091495A1 (ko) 2018-11-02 2019-11-01 발광 소자

Publications (3)

Publication Number Publication Date
JP2022505619A JP2022505619A (ja) 2022-01-14
JPWO2020091495A5 JPWO2020091495A5 (ja) 2022-11-10
JP7451513B2 true JP7451513B2 (ja) 2024-03-18

Family

ID=70457890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021522023A Active JP7451513B2 (ja) 2018-11-02 2019-11-01 発光装置

Country Status (7)

Country Link
US (1) US11621253B2 (ja)
EP (1) EP3876281A4 (ja)
JP (1) JP7451513B2 (ja)
KR (1) KR20210072006A (ja)
CN (2) CN210866228U (ja)
BR (1) BR112021008493A2 (ja)
WO (1) WO2020091495A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621253B2 (en) * 2018-11-02 2023-04-04 Seoul Viosys Co., Ltd. Light emitting device
EP3671812B1 (en) * 2018-12-19 2022-02-09 IMEC vzw A method for bonding and interconnecting semiconductor chips
WO2024049061A1 (ko) * 2022-08-31 2024-03-07 서울바이오시스주식회사 픽셀 소자 및 그것을 포함하는 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3115042U (ja) 2005-07-22 2005-11-04 東貝光電科技股▲ふん▼有限公司 発光ダイオード構造
JP2009152297A (ja) 2007-12-19 2009-07-09 Rohm Co Ltd 半導体発光装置
JP2011176045A (ja) 2010-02-23 2011-09-08 Fujifilm Corp 積層型半導体発光素子
JP2017513225A (ja) 2014-04-01 2017-05-25 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 半導体画素、このような画素のマトリクス、このような画素を製造するための半導体構造、およびそれらの製作方法
US20170288093A1 (en) 2016-04-04 2017-10-05 Samsung Electronics Co., Ltd. Led light source module and display device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910023B2 (ja) 1993-12-24 1999-06-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6548956B2 (en) * 1994-12-13 2003-04-15 The Trustees Of Princeton University Transparent contacts for organic devices
JP3486900B2 (ja) * 2000-02-15 2004-01-13 ソニー株式会社 発光装置およびそれを用いた光装置
JP2002118331A (ja) * 2000-10-06 2002-04-19 Toshiba Corp 集積型半導体発光装置及びその製造方法
TW522534B (en) * 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
ATE433132T1 (de) * 2004-02-09 2009-06-15 Toyota Ind Corp Transflektive anzeige mit einer farbigen oled- rückbeleuchtung
JP4544892B2 (ja) * 2004-03-30 2010-09-15 三洋電機株式会社 半導体レーザ装置およびその製造方法
JP4660224B2 (ja) * 2004-03-30 2011-03-30 三洋電機株式会社 半導体レーザ装置
CN101438408B (zh) * 2004-11-19 2011-04-20 皇家飞利浦电子股份有限公司 复合led模块
US20070018189A1 (en) * 2005-07-22 2007-01-25 Unity Opto Technology Co., Ltd. Light emitting diode
KR101209040B1 (ko) 2005-11-18 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR100727472B1 (ko) 2006-10-17 2007-06-13 (주)에피플러스 발광 다이오드 및 그 형성 방법
JP4930322B2 (ja) * 2006-11-10 2012-05-16 ソニー株式会社 半導体発光素子、光ピックアップ装置および情報記録再生装置
KR20090010623A (ko) 2007-07-24 2009-01-30 삼성전기주식회사 발광다이오드 소자
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
JP2015012044A (ja) * 2013-06-26 2015-01-19 株式会社東芝 半導体発光素子
KR102212666B1 (ko) 2014-06-27 2021-02-05 엘지이노텍 주식회사 발광소자
CN105244364A (zh) 2014-07-10 2016-01-13 上海和辉光电有限公司 一种有机发光器件及像素阵列
US20160163940A1 (en) * 2014-12-05 2016-06-09 Industrial Technology Research Institute Package structure for light emitting device
US9825088B2 (en) * 2015-07-24 2017-11-21 Epistar Corporation Light-emitting device and manufacturing method thereof
US10998478B2 (en) * 2015-08-18 2021-05-04 Lg Innotek Co., Ltd. Light-emitting element, light-emitting element package comprising light-emitting element, and light-emitting device comprising light-emitting element package
KR102406606B1 (ko) * 2015-10-08 2022-06-09 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법
DE102016104280A1 (de) 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US11621253B2 (en) * 2018-11-02 2023-04-04 Seoul Viosys Co., Ltd. Light emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3115042U (ja) 2005-07-22 2005-11-04 東貝光電科技股▲ふん▼有限公司 発光ダイオード構造
JP2009152297A (ja) 2007-12-19 2009-07-09 Rohm Co Ltd 半導体発光装置
JP2011176045A (ja) 2010-02-23 2011-09-08 Fujifilm Corp 積層型半導体発光素子
JP2017513225A (ja) 2014-04-01 2017-05-25 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 半導体画素、このような画素のマトリクス、このような画素を製造するための半導体構造、およびそれらの製作方法
US20170288093A1 (en) 2016-04-04 2017-10-05 Samsung Electronics Co., Ltd. Led light source module and display device

Also Published As

Publication number Publication date
JP2022505619A (ja) 2022-01-14
EP3876281A1 (en) 2021-09-08
EP3876281A4 (en) 2022-07-20
BR112021008493A2 (pt) 2021-08-03
US20200144232A1 (en) 2020-05-07
WO2020091495A1 (ko) 2020-05-07
US11621253B2 (en) 2023-04-04
CN112970120A (zh) 2021-06-15
CN210866228U (zh) 2020-06-26
KR20210072006A (ko) 2021-06-16

Similar Documents

Publication Publication Date Title
TWI677977B (zh) Led單元、影像顯示元件及其製造方法
TWI716595B (zh) 包括複數個氮化鎵二極體的光電元件的製造方法
JP7451513B2 (ja) 発光装置
CN210403762U (zh) 发光元件
JP6931390B2 (ja) 表示装置、及びこのような装置を製造するための方法
KR101488379B1 (ko) 발광 다이오드
US20100283070A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US11664363B2 (en) Light emitting device and method of manufacturing the same
JP7460615B2 (ja) 発光装置
EP3882990A1 (en) Light emitting element
BR112021014915A2 (pt) Dispositivo emissor de luz para exibição e aparelho de exibição compreendendo o mesmo
CN112970119A (zh) 发光元件
US11735694B2 (en) Semiconductor light emitting device and semiconductor light emitting package
JP7371089B2 (ja) 発光装置
KR20230023861A (ko) 표시 장치와 그의 제조 방법
KR20240024401A (ko) 표시 장치 및 그 제조 방법
KR20230023858A (ko) 표시 장치
JP2021528846A (ja) 光電子デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240306

R150 Certificate of patent or registration of utility model

Ref document number: 7451513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150