JP7371089B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP7371089B2
JP7371089B2 JP2021510345A JP2021510345A JP7371089B2 JP 7371089 B2 JP7371089 B2 JP 7371089B2 JP 2021510345 A JP2021510345 A JP 2021510345A JP 2021510345 A JP2021510345 A JP 2021510345A JP 7371089 B2 JP7371089 B2 JP 7371089B2
Authority
JP
Japan
Prior art keywords
light emitting
type semiconductor
semiconductor layer
layer
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021510345A
Other languages
English (en)
Other versions
JPWO2020055091A5 (ja
JP2022500842A (ja
Inventor
ギュ ジャン，ソン
ジュン イ，ホ
ヒョン チェ，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022500842A publication Critical patent/JP2022500842A/ja
Publication of JPWO2020055091A5 publication Critical patent/JPWO2020055091A5/ja
Application granted granted Critical
Publication of JP7371089B2 publication Critical patent/JP7371089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

一般に、発光装置に関し、より具体的には、複数の光発光層が積層された発光装置に関する。
発光ダイオードは、無機光源として、表示装置、車両用ランプ、総合照明など様々な分野で多用されている。発光ダイオードは、寿命が長く、消費電力が少なく、既設光源に比べて応答速度が速いため、既設光源に急速に置き換わりつつある。
特に、表示装置は、一般的に青色、緑色、赤色の混合色を利用して様々な色を表示する。表示装置の各画素は青色、緑色、および赤色のサブ画素を含み、特定の画素の色はこれらのサブ画素の色を通して決定され、画像は画素の組合せによって実現される。
発光ダイオードは、主に表示装置のバックライト光源として使用されてきた。しかし、近年、発光ダイオードを用いて画像を直接的に実現する次世代ディスプレイとしてマイクロＬＥＤディスプレイが開発されている。
本願発明が解決しようとする課題は、光効率と光取り出しが改善された発光装置を提供することにある。
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないもう一つの課題は、下の記載から当業者に明確に理解することができるだろう。
解決しようとする課題を解決するために、本発明の一実施形態による発光装置は、第１－１型半導体層、第１活性層、第１－２型半導体層及び第１オーミック層を含む第１発光部と、前記第１発光部の上に配置され、第２－１型半導体層、第２活性層と、第２－２型半導体層及び第２オーミック層を含む第２発光部と、前記第２発光部の上に配置され、第３－１型半導体層、第３活性層、第３－２型半導体層、第３－２型半導体層と一面が電気的に接する第１金属パターン及び第３－１型半導体層と一面が電気的に接する第２金属パターンを含む第３発光部と、前記第１オーミック層と電気的に接続される第１パッドと、前記第２オーミック層と電気的に接続される第２パッドと、前記第１金属パターンと電気的に接続される第３パッドと、前記第１－１型及び前記第２－１型半導体層と前記第２金属パターンとに電気的に共通に接続されている共通パッドと、前記第２金属パターンと前記共通パッドとの間で前記第２金属パターン及び前記共通パッドを電気的に接続する第１ビア構造体と、を含み、前記第２金属パターンの一面は、前記第１ビア構造体と接する第１部分と、前記第３－１型半導体層と接する第２部分とを有する。
前記第２金属パターンの第２部分の面積は、前記第１部分の面積の１～５倍であってもよい。
前記第２金属パターンの第２部分は、前記第１部分を取り囲んでいてもよい。
前記第１および第２金属パターンのそれぞれの導電率は、前記第１および第２オーミック層のそれぞれの導電率よりも大きくてもよい。
前記第１金属パターンは、前記第３－２型半導体層に接して第１厚さを有してもよく、前記第２金属パターンは、前記第３－１型半導体層および第３活性層を貫通して第１厚さよりも大きい第２厚さを有していてもよい。
前記第１金属パターンの一面に対向する他の面は、前記第２金属パターンの一面に対向する他の面と同じか高いレベルであってもよい。
前記第２金属パターンは、前記第１金属パターンの一面に対向する他の面を有してもよく、前記一面の幅は、前記他の面の幅よりも大きくてもよく、前記他の面の幅は、前記第１ビア構造体の幅よりも大きくてもよい。
前記第１ビア構造体に隣接する前記第２金属パターンの外側側壁の一部は、外側に突出してもよい。
前記発光装置は、前記第１金属パターンと前記第３パッドとの間で前記第１金属パターン及び前記第３パッドを電気的に接続する第２ビア構造体をさらに含んでもよく、前記第１金属パターンの一面は、前記第２ビア構造体に接する第１部分と、前記第３－２型半導体層に接する第２部分とを有していてもよい。
前記第１金属パターンの第２部分の面積は、前記第１部分の面積の１～５倍であってもよい。
前記第１金属パターンの第２部分は、前記第１部分を取り囲んでいてもよい。
前記第１金属パターンは、前記第２ビア構造体よりも大きな幅を有していてもよい。
前記発光装置は、さらに、前記第１オーミック層と前記第１パッドとの間を電気的に接続する第２ビア構造体、前記第２オーミック層と前記第２パッドとの間を電気的に接続する第３ビア構造体、前記第１金属パターンと前記第３パッドとの間を電気的に接続する第４ビア構造体、および前記第１～第４ビア構造体のそれぞれと前記第１～第３発光部とを電気的に絶縁する第１パッシベーション膜を含み、前記第１パッシベーション膜は、前記第１～第４ビア構造体のそれぞれの外側外壁を包み込む第１部分と、前記第３－１型半導体層、前記第１～第３パッド及び前記共通パッドの間に配置される第２部分を有し、前記第１パッシベーション膜の前記第２部分が前記第１部分よりも大きいか、または同じ厚さであってもよい。
前記発光装置は、さらに、前記共通パッドと前記第１－１型半導体層との間を電気的に接続する第５ビア構造体及び前記共通パッドと前記第２－１型半導体層との間を電気的に接続する第６ビア構造体を含んでもよい。前記第１パッシベーション膜の前記第１部分は、前記第５及び第６ビア構造体のそれぞれの外側外壁を取り囲んでもよい。
前記第１～第６ビア構造のそれぞれは、めっき層およびめっき層の外側外壁を取り囲むシード層を含んでもよい。
前記第２金属パターンは、前記第１ビア構造体と接する一面と当該一面に対向する他の面とを有してもよい。前記発光装置は、前記第２金属パターンの他の面及び前記第２－１型半導体層に電気的に接する第１パターンと、前記第１パターンと前記第１－１型半導体層との間を電気的に接続する第２パターンとを含む第５ビア構造体をさらに含んでもよい。
前記第１～第５ビア構造体の各々は、めっき層およびめっき層の外側外壁を取り囲むシード層を含んでもよい。
前記発光装置は、前記第１～第３発光部のそれぞれの外側外壁を取り囲むパッシベーション膜、及び前記パッシベーション膜の外側外壁を取り囲む外側シード膜をさらに含んでもよい。
前記発光装置は、前記第１～第３発光部のうち少なくとも一つの外側外壁を取り囲む第１外側シード膜、前記第１～第３発光部のうち少なくとも一つと前記第１外側シード膜との間に配置される第１パッシベーション膜、前記第１～第３発光部のうち他の一つの外側外壁を取り囲む第２外側シード膜、及び前記第１～第３発光部のうち他の一つの部分と前記第２外側シード膜との間に配置される第２パッシベーション膜をさらに含んでもよい。
前記第１－１型、第２－１型、及び第３－１型半導体層のそれぞれの一面に対向する他の面は、複数の突起を有していてもよい。
前記第１－１型、第２－１型、及び第３－１型半導体層のそれぞれは、ｎ型半導体を含んでもよく、前記第１－２型、第２－２型、及び第３－２型半導体層のそれぞれは、ｐ型半導体を含んでもよい。
前記第１－１型、第２－１型、及び第３－１型半導体層のそれぞれは、ｐ型半導体を含んでもよく、前記第１－２型、第２－２型、及び第３－２型半導体層のそれぞれは、ｎ型半導体を含んでもよい。
その他の実施例の具体的な事項は、発明の詳細な説明及び図面に含まれている。
本発明の実施例に係る発光装置によると、赤色を発現する発光部では、ｎ型半導体層とｐ型半導体層に金属パターンが形成されてオーミック特性を向上させることができる。
第１－１型半導体層、第２－１型半導体層、及び第３－１型半導体層が共通パッドに共通に電気的に接続されることにより、第１－２型半導体層、第２－２型半導体層、及び第３－２型半導体層を共通に接続することよりも、安定的に電流を供給することができる。
また、発光装置の外側側壁にシード層が形成されているため、発光装置から発生した光を反射させることができ、発光装置の光効率を向上させることができる。
例示的な一実施形態による発光装置の上面図である。 図１ＡのラインＡ－Ａ’及びＢ－Ｂ’に沿って切断した断面図である。 図１ＢのＡの拡大図である。 図１ＢのＢの拡大図である。 図１Ｂに示された発光装置の第１導電パターンの上面図である。 図１Ｂに示された発光装置の第２導電パターンの上面図である。 例示的な一実施形態による発光装置の上面図である。 図１ＧのラインＡ－Ａ’及びＢ－Ｂ’に沿って切断した断面図である。 例示的な一実施形態による、発光装置の正規化された外部量子効率を示すグラフである。 別の一実施形態による発光装置の上面図である。 図２ＡのラインＣ－Ｃ’に沿って取られた断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。 別の一実施形態による発光装置を製造するための方法を示す断面図である。
本開示の構成および効果を十分に理解するために、本開示の実施形態について、添付図面を参照しながら説明する。しかしながら、本開示は、本明細書に記載された実施形態に限定されず、様々な形態で実施されてもよく、様々な変更が追加されてもよい。
別段の定義がない限り、本明細書で使用されるすべての用語は、本開示がその一部である当業者によって一般に理解されるものと同じ意味を有する。
以下、図面を参照して、様々な実施形態による発光装置を説明する。
図１Ａは一実施形態による発光装置の上面図であり、図１Ｂは図１ＡのラインＡ－Ａ’
及びＢ－Ｂ’に沿って切断した断面図であり、図１Ｃは図１ＢのＡの拡大図であり、図１
Ｄは図１ＢのＢの拡大図であり、図１Ｅは図１Ｂに示す発光装置の第１導電パターンの上面図であり、図１Ｆは、図１Ｂに示す発光装置の第２導電パターンの上面図である。図１Ｇは一実施形態による発光装置の上面図であり、図１Ｈは、図１ＧのラインＡ－Ａ’およ
びＢ－Ｂ’に沿って切断した断面図である。図１Ｉは、一実施形態に係る発光装置の第１
～第３発光部それぞれの単位面積あたりの電流密度に対する正規化外部量子効率を示す図である。
図１Ａ～図１Ｈを参照すると、発光装置は、第１発光部ＬＥ１、第２発光部ＬＥ２、及び第３発光部ＬＥ３を含んでもよい。
上面から見て、第１発光部ＬＥ１、第２発光部ＬＥ２及び第３発光部ＬＥ３は、同一平面上面に位置する外側側壁を有する略四角形の構造体を有していてもよい。上面から見た場合、発光装置は、第１コーナーＣＮ１、第２コーナーＣＮ２、第３コーナーＣＮ３、及び第４コーナーＣＮ４を含むことができる。
第２発光部ＬＥ２が一方向に偏って第１発光部ＬＥ１上に配置され、第３発光部ＬＥ３が一方向に偏って第２発光部ＬＥ２上に配置される場合、第１発光部ＬＥ１から放出された光の一部は第２発光部ＬＥ２及び第３発光部ＬＥ３を通過することができるが、一部は第２発光部ＬＥ２及び第３発光部ＬＥ３を通過しないことがあるため、混色が発生することがある。図示した実施形態によれば、第１発光部ＬＥ１、第２発光部ＬＥ２、及び第３発光部ＬＥ３が同一平面状の外側側壁を有する略四角形の構造体を有するので、第１発光部ＬＥ１、第２発光部ＬＥ２、及び第３発光部ＬＥ３が１つ以上の方向にロープ状に積み重ねられた場合に発生し得る色の混ざりを防止することができる。
第１発光部ＬＥ１の一面が第２発光部ＬＥ２に対向する場合、第１発光部ＬＥ１の他方の面は、発光装置の光取り出し面であってもよい。第１発光部ＬＥ１の他方の面が光取り出し面である場合、第１発光部ＬＥ１から出射される光の波長は最も短くてもよく、第２発光部ＬＥ２から出射される光の波長は、第１発光部ＬＥ１の波長よりも長くてもよく、第３発光部ＬＥ３の波長よりも短くてもよく、第３発光部ＬＥ３から出射される光の波長は最も長くてもよい。例えば、第１発光部ＬＥ１は青色光を、第２発光部ＬＥ２は緑色光を、第３発光部ＬＥ３は赤色光をそれぞれ発光してもよい。
第１発光部ＬＥ１は、垂直に積層された第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８を含んでもよい。第２発光部ＬＥ２は、垂直に積層された第２ｎ型半導体層２０２、第２活性層２０４、第２ｐ型半導体層２０６、及び第２オーミック層２０８を含むことができる。第３発光部ＬＥ３は、垂直に積層された第３ｐ型半導体層３０６、第３活性層３０４、及び第３ｎ型半導体層３０２と、第３ｐ型半導体層３０６と電気的に接続された第１導電パターンＣＰ１と、第３ｎ型半導体層３０２と電気的に接続された第２導電パターンＣＰ２とを含んでもよい。
第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、及び第３ｎ型半導体層３０２の各々は例えば、Ｓｉドープ窒化ガリウム系半導体層であってもよい。第１ｐ型半導体層１０６、第２ｐ型半導体層２０６、及び第３ｐ型半導体層３０６の各々は例えば、Ｍｇドープ窒化ガリウム系半導体層であってもよい。第１活性層１０４、第２活性層２０４、及び第３活性層３０４は多重量子井戸（ＭＱＷ）を含み、その構成比率は、所望のピーク波長の光を発するように決定される。第１オーミック層１０８及び第２オーミック層２０８は、ＺｎＯ、ＳｎＯ2、ＩｎＯ2、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）などの透明導電性酸化物（ＴＣＯ）を用いて形成することができる。第１導電パターンＣＰ１及び第２導電パターンＣＰ２のそれぞれは、第１オーミック層１０８及び第２オーミック層２０８よりも高い電気伝導特性を有する材料を含んでもよい。一実施形態によれば、第１導電パターンＣＰ１は、ＴＣＯの代わりに第３ｐ型半導体層３０６と電気的に接続されてもよく、Ａｕ／Ｇｅ合金を含んでもよい。第２導電パターンＣＰ２は、ＴＣＯの代わりに第３ｎ型半導体層３０２と電気的に接続されてもよく、Ａｕ／ｂｅ合金を含んでもよい。第３発光部ＬＥ３は、ＴＣＯに代えてオーミック層として第１導電パターンＣＰ１及び第２導電パターンＣＰ２を含むため、オーミック特性が向上する。
図１Ｂ及び図１Ｄを参照すると、第１導電パターンＣＰ１は発光装置の一つのコーナー（例えば、第３コーナーＣＮ３）に配置された第３ｐ型半導体層３０６に電気的に接触させることができる。第１導電パターンＣＰ１は、第２発光部ＬＥ２と第３ｐ型半導体層３０６との間に配置されていてもよく、第１導電パターンＣＰ１の一方面が第３ｐ型半導体層３０６の一方面に接触している。例えば、第１導電パターンＣＰ１は０．３μｍ～０．４μｍの第１厚さＴＨ１を有することができるが、これに限定されない。
第２導電パターンＣＰ２は発光装置の他の一つのコーナー（例えば、第４コーナーＣＮ４）に配置された第３ｎ型半導体層３０２に電気的に接触させることができる。第２導電パターンＣＰ２は、第３発光部ＬＥ３内に延在してもよく、第３ｐ型半導体層３０６及び第３活性層３０４を通過するピラー構造体を有してもよい。第２導電パターンＣＰ２の外側側壁を囲む第１パッシベーション層ＰＶ１によって、第２導電パターンＣＰ２を第３ｐ型半導体層３０６及び第３活性層３０４から絶縁することができる。第１パッシベーション層ＰＶ１は、ＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＡｌＯｘ、およびＳｉＯｘからなる群から選択された少なくとも１つを含んでもよい。第１パッシベーション層ＰＶ１は、第３ｐ型半導体層３０６上に延長されてもよい。また、第１パッシベーション層ＰＶ１は、第１導電パターンＣＰ１を取り囲みながら配置されてもよい。
第２導電パターンＣＰ２の一面は第３ｎ型半導体層３０２の一面と接し、第２導電パターンＣＰ２の対向面は、第３ｐ型半導体層３０６の第２発光部ＬＥ２と隣り合う面よりも低いか、または同じ高さに位置してもよい。例えば、第２導電パターンＣＰ２は第１導電パターンＣＰ１より大きい第２厚さＴＨ２を有することができ、例えば、３μｍ～４μｍの厚さを有することができる。第１導電パターンＣＰ１の厚さＴＨ１よりも厚さＴＨ２を大きくして第３発光部ＬＥ３に延びる第２導電パターンＣＰ２を形成することにより、第１導電パターンＣＰ１の底面と第２導電パターンＣＰ２の他の面との段差を小さくしてもよい。
図１Ｂ及び図１Ｃに示される一実施形態によれば、第２導電パターンＣＰ２において、第６ビア構造体ＶＡ６に隣接する上部ＵＰの第１幅ＷＴ１は、第３ｐ型半導体層３０６及び第３活性層３０４を通過する下部ＬＰの第２幅ＷＴ２よりも大きくてもよい。第２導電パターンＣＰ２の下部ＬＰは一定である第２幅ＷＴ２を有していてもよいし、第２導電パターンＣＰ２の上部ＵＰは、上方向に沿って徐々に増加する幅を有していてもよい。第１幅ＷＴ１は、第２導電パターンＣＰ２の最長の幅であってもよい。また、第２導電パターンＣＰ２の上部ＵＰの外側側壁は第６ビア構造体ＶＡ６に隣接しており、鋭利な縁部ＳＰを有するように突出していてもよい。
一実施形態によれば、第２発光部ＬＥ２の第２ｎ型半導体層２０２は、第２活性層２０４と接触する一面を含むことができる。複数の微細な突出部（図６参照）が、第２ｎ型半導体層２０２の他方の対向面に形成されていてもよい。微細な突起は、均一であっても、不均一であってもよい。いくつかの実施形態では、第１発光部ＬＥ１の第１ｎ型半導体層１０２及び第３発光部ＬＥ３の第３ｎ型半導体層３０２のそれぞれの一面に、複数の微細な突起を形成してもよい。
図１Ａ～図１Ｈを参照すると、第１発光部ＬＥ１、第２発光部ＬＥ２、及び第３発光部ＬＥ３の外側側壁は、互いに同一平面上にあってもよい。以下の説明において、発光装置の外側側壁は、第１発光部ＬＥ１、第２発光部ＬＥ２、及び第３発光部ＬＥ３それぞれの外側側壁を意味する。
発光装置は、第１発光部ＬＥ１と第２発光部ＬＥ２との間に配置された第１接着部ＡＤ１及び第１カラーフィルタＣＦ１と、第２発光部ＬＥ２と第３発光部ＬＥ３との間に配置された第２接着部ＡＤ２及び第２カラーフィルタＣＦ２とをさらに含むことができる。
第１接着部ＡＤ１及び第２接着部ＡＤ２はそれぞれ、ＳＯＧ（ｓｉｌｉｃｏｎ ｏｎ ｇｌａｓｓ）、ＳｉＯ2、フォトレジスト、ＢＣＢ（ｂｅｎｚｏ ｃｙｃｌｏ ｂｕｔｉｎｅ）、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅｓ）などのように、密着性を有し、透過率の高い物質を含むことができる。第１カラーフィルタＣＦ１及び第２カラーフィルタＣＦ２は、ＴｉＯ2とＳｉＯ2とが交互に積層された構造体を有するＤＢＲ（ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ）を含むことができる。例えば、第１カラーフィルタＣＦ１と第２カラーフィルタＣＦ２とは、構成比率および交互の重なり順およびＴｉＯ2およびＳｉＯ2の個数に関して異なっていてもよい。例示的な一実施形態によれば、第１カラーフィルタＣＦ１は、第２発光部ＬＥ２から発生する光と第３発光部ＬＥ３から発生する光とを選択的に通過させ、第１発光部ＬＥ１から発生する光を反射させてもよい。第２カラーフィルタＣＦ２は第３発光部ＬＥ３から発生する光を選択的に通過させることができ、第１発光部ＬＥ１から発生する光および第２発光部ＬＥ２から発生する光を反射させることができる。
例示的な一実施形態によれば、第２導電パターンＣＰ２が第３ｐ型半導体層３０６及び第３活性層３０４を通過するように配置され、第１導電パターンＣＰ１が第３ｐ型半導体層３０６に配置されているように、第２導電パターンＣＰ２が第１導電パターンＣＰ１よりも大きな厚さを有するように形成されていてもよく、第１導電パターンＣＰ１と第２導電パターンＣＰ２との段差を小さくしてもよい。第１導電パターンＣＰ１及び第２導電パターンＣＰ２の他方の面に配置された第２接着部ＡＤ２が第２カラーフィルタＣＦ２と接合されている場合、第２接着部ＡＤ２は、第１導電パターンＣＰ１と第２導電パターンＣＰ２との段差が小さくなることに起因して、凹みや突出部がなく略均一に形成されていてもよい。第２接着部ＡＤ２がへこんだり突出したりすると、へこんだり突出した部分にエアギャップが形成され、第２接着部ＡＤ２が熱圧着処理により接着される際に、第２接着部ＡＤ２と第２カラーフィルタＣＦ２とが膨張して剥離することがある。本実施形態によれば、第２接着部ＡＤ２に接触させる第１導電パターンＣＰ１と第２導電パターンＣＰ２との段差を小さくすることにより、第１導電パターンＣＰ１と第２導電パターンＣＰ２との厚さの差を設定することにより、第２接着部ＡＤ２に凹みや突起部が形成されるのを防止し、エアギャップの存在による層間剥離を防止することができる。
第３発光部ＬＥ３上には、第１パッドＰＤ１が第１コーナーＣＮ１に配置され、第１オーミック層１０８と電気的に接続されてもよく、第２パッドＰＤ２が第２コーナーＣＮ２に配置され、第２オーミック層２０８と電気的に接続されてもよく、第３パッドＰＤ３が第３コーナーＣＮ３に配置され、第１導電パターンＣＰ１と電気的に接続されてもよく、共通のパッドＣＰＤが第４コーナーＣＮ４に配置され、第１から第３ｎ型半導体層１０２、２０２、３０２と電気的に接続されてもよい。
例えば、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤのそれぞれは、Ａｕ、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ｈｆ、Ｃｒ、Ｔｉ、およびＣｕのうちの少なくとも１つ、またはそれらの合金を含んでもよい。
一実施形態によれば、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、及び共通パッドＣＰＤの各々は、平面的に見て実質的に同一の幅ＷＴ及び形状を有することができる。例えば、発光装置が１０×１０μｍである場合、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、及び共通パッドＣＰＤの幅は３μｍ～４μｍであり、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、及び共通パッドＣＰＤ間の幅は２μｍ～４μｍである。
発光装置は、さらに、第１コーナーＣＮ１に配置され、第１オーミック層１０８と第１パッドＰＤ１とを電気的に接続する第１ビア構造体ＶＡ１と、第２コーナーＣＮ２に配置され、第２オーミック層２０８と第２パッドＰＤ２とを電気的に接続する第２ビア構造体ＶＡ２と、第３コーナーＣＮ３に配置され、第１導電パターンＣＰ１と第３パッドＰＤ３とを電気的に接続する第３ビア構造体ＶＡ３とを含んでもよい。さらに、発光装置は、第４コーナーＣＮ４に配置され、第１ｎ型半導体層１０２と共通パッドＣＰＤとを電気的に接続する第４ビア構造体ＶＡ４と、第４コーナーＣＮ４に配置され、第２ｎ型半導体層２０２と共通パッドＣＰＤとを電気的に接続する第５ビア構造体ＶＡ５と、第４コーナーＣＮ４に配置され、第２導電パターンＣＰ２と共通パッドＣＰＤとを電気的に接続する第６ビア構造体ＶＡ６とを更に有していてもよい。
第１ビア構造体ＶＡ１は、第３発光部ＬＥ３、第２接着部ＡＤ２、第２カラーフィルタＣＦ２、第２発光部ＬＥ２、第１接着部ＡＤ１、及び第１カラーフィルタＣＦ１を通過することができる。第２ビア構造体ＶＡ２は、第３発光部ＬＥ３、第２接着部ＡＤ２及び第２カラーフィルタＣＦ２を通過することができる。第３ビア構造体ＶＡ３は、第３発光部ＬＥ３を通過することができる。第４ビア構造体ＶＡ４は、第３発光部ＬＥ３、第２接着部ＡＤ２、第２カラーフィルタＣＦ２、第２発光部ＬＥ２、第１接着部ＡＤ１、第１カラーフィルタＣＦ１、第１オーミック層１０８、第１ｐ型半導体層１０６、及び第１活性層１０４を通過してもよい。第５ビア構造体ＶＡ５は、第３発光部ＬＥ３、第２接着部ＡＤ２、第２カラーフィルタＣＦ２、第２オーミック層２０８、第２ｐ型半導体層２０６、及び第２活性層２０４を通過することができる。第６ビア構造体ＶＡ６は、第３ｎ型半導体層３０２を通過してもよい。図１Ａおよび図１Ｂを参照すると、第１ビア構造体ＶＡ１、第２ビア構造体ＶＡ２、第３ビア構造体ＶＡ３、第４ビア構造体ＶＡ４、第５ビア構造体ＶＡ５、および第６ビア構造体ＶＡ６のそれぞれは、同じ第３幅ＷＴ３を有することができる。第３幅ＷＴ３は、１μｍ以下であってもよい。
図１Ｇおよび図１Ｈを参照すると、別の一実施形態によれば、第１ビア構造体ＶＡ１、第２ビア構造体ＶＡ２、第３ビア構造体ＶＡ３、第４ビア構造体ＶＡ４、第５ビア構造体ＶＡ５、および第６ビア構造体ＶＡ６は、異なった幅を有することができる。例えば、第１ビア構造体ＶＡ１、第２ビア構造体ＶＡ２、第３ビア構造体ＶＡ３、第４ビア構造体ＶＡ４、及び第５ビア構造体ＶＡ５の各々は同じ第３幅ＷＴ３を有することができ、第６ビア構造体ＶＡ６は、第３幅ＷＴ３よりも大きい第４幅ＷＴ４を有することができる。第１発光部ＬＥ１が青色光を発光し、第２発光部ＬＥ２が緑色光を発光し、第３発光部ＬＥ３が赤色光を発光する場合、第１発光部ＬＥ１、第２発光部ＬＥ２、及び第３発光部ＬＥ３における１面積あたりの電流密度に応じた最大外部量子効率（ＥＱＥ）が互いに異なっていてもよい。図１Ｉにおいて、ｘ軸は発光装置の単位面積あたりの電流密度を表し、ｙ軸は正規化されたＥＱＥを表す。図１Ｉを参照すると、最大値外部量子効率１００％を達成するためには第１発光部ＬＥ１及び第２発光部ＬＥ２において、単位面積あたり約２Ａ／ｃｍ2の電流が必要であるが、第３発光部ＬＥ３においては単位面積あたり約２０Ａ／ｃｍ2の電流が必要である。また、実施形態に係る発光装置においては、第１発光部ＬＥ１、第２発光部ＬＥ２、第３発光部ＬＥ３は垂直に積層されており、同一の電流を流すことにより、最大の外部量子効率が達成されることが好ましい。このように、第３発光部ＬＥ３の面積を減少させることによって、第３発光部ＬＥ３に印加される電流量を、第１発光部ＬＥ１及び第２発光部ＬＥ２の各々に印加される電流量の大きさ程度に減少させることができる。第３発光部ＬＥ３の第６ビア構造体ＶＡ６を第１～第５ビア構造体ＶＡ１、ＶＡ２、ＶＡ３、ＶＡ４、ＶＡ５の各々の大きさよりも大きく形成することによって、赤色光を放出する第３発光部ＬＥ３の面積を減少させることができ、その結果、第１発光部ＬＥ１、第２発光部ＬＥ２、及び第３発光部ＬＥ３の各々に実質的に同量の電流を印加することができる。このようにして、最大の外部量子効率が達成され得る。
いくつかの実施形態では同じ理由で、第３発光部ＬＥ３の第３ｐ型半導体層３０６と電気的に接続された第３ビア構造体ＶＡ３は第１ビア構造体ＶＡ１、第２ビア構造体ＶＡ２、第４ビア構造体ＶＡ４、第５ビア構造体ＶＡ５、および第６ビア構造体ＶＡ６のそれぞれの第３幅ＷＴ３よりも大きい第４幅ＷＴ４を有していてもよい。
図１Ｂ及び図１Ｅを参照すると、第３ビア構造体ＶＡ３の一面を第１導電パターンＣＰ１の一面に当接させることができる。第１導電パターンＣＰ１は、第３幅ＷＴ３より大きい幅を有することができる。第１導電パターンＣＰ１の一面は、第３ビア構造体ＶＡ３及び第３ｐ型半導体層３０６の一面と同時に接するようにしてもよい。第１導電パターンＣＰ１は、第３ビア構造体ＶＡ３に接触する第１部分ＰＴ１と、第３ｐ型半導体層３０６に接触する第２部分ＰＴ２とを含んでもよい。第２部分ＰＴ２は、第１部分ＰＴ１を取り囲む構造体を有することができる。第２部分ＰＴ２の面積は、第１部分ＰＴ１の面積の１～５倍とすることができる。
図１Ｂ及び図１Ｆを参照すると、第６ビア構造体ＶＡ６の一面を第２導電パターンＣＰ２の一面に当接させることができる。第２導電パターンＣＰ２は、第３幅ＷＴ３より大きい幅を有することができる。図１Ｃを参照すると、第２導電パターンＣＰ２は第１幅ＷＴ１及び第２幅ＷＴ２を有し、第６ビア構造体ＶＡ６の第３幅ＷＴ３は、第１幅ＷＴ１及び第２幅ＷＴ２より小さい。第２幅ＷＴ２は、第１幅ＷＴ１より小さく、第３幅ＷＴ３より大きくてもよい。第２導電パターンＣＰ２の一面は、第６ビア構造体ＶＡ６及び第３ｎ型半導体層３０２と同時に接するようにしてもよい。第２導電パターンＣＰ２は、第６ビア構造体ＶＡ６に接触する第１部分ＰＴ１と、第３ｎ型半導体層３０２に接触する第２部分ＰＴ２とを含んでもよい。第２部分ＰＴ２は、第１部分ＰＴ１を取り囲む構造体を有することができる。第２部分ＰＴ２の面積は、第１部分ＰＴ１の面積の１～５倍とすることができる。
図１Ａ～図１Ｈを参照すると、第１ビア構造体ＶＡ１、第２ビア構造体ＶＡ２、第３ビア構造体ＶＡ３、第４ビア構造体ＶＡ４、第５ビア構造体ＶＡ５、および第６ビア構造体ＶＡ６のそれぞれはシード層（ｓｅｅｄ ｌａｙｅｒ）ＳＤおよびめっき層（ｐｌａｔｉｎｇ ｌａｙｅｒ）ＭＬを含んでもよく、シード層ＳＤは、めっき層ＭＬを取り囲んでもよい。例えば、シード層ＳＤ及びめっき層ＭＬは、それぞれ銅を含むことができ、シード層ＳＤ中の銅の密度は、めっき層ＭＬ中の銅の密度よりも高いことができる。
発光装置は、さらに、それぞれの第１ビア構造体ＶＡ１、第２ビア構造体ＶＡ２、第３ビア構造体ＶＡ３、第４ビア構造体ＶＡ４、第５ビア構造体ＶＡ５、および第６ビア構造体ＶＡ６の外側側壁を囲み、第３ｎ型半導体層３０２の一面に延在する第２パッシベーション層ＰＶ２を含んでもよい。第２パッシベーション層ＰＶ２が第３ｎ型半導体層３０２の一面まで延在するとき、第２パッシベーション層ＰＶ２は、第３ｎ型半導体層３０２を第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤから絶縁してもよい。第２パッシベーション層ＰＶ２は、絶縁特性を有する透明材料を含んでもよい。例えば、第２パッシベーション層ＰＶ２は、ＳｉＮｘ、ＴｉＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＡｌＯｘ、およびＳｉＯｘのうちの少なくとも１つを含み得る。
一実施形態によれば、第２パッシベーション層ＰＶ２において、第３ｎ型半導体層３０２の一面に延在する部分の厚さは、それぞれの第１ビア構造体ＶＡ１、第２ビア構造体ＶＡ２、第３ビア構造体ＶＡ３、第４ビア構造体ＶＡ４、第５ビア構造体ＶＡ５、および第６ビア構造体ＶＡ６の外側側壁を囲む部分の厚さ以上であってもよい。
製造中に発光装置を基板から分離する際に、基板が曲がることがある。このように、本実施形態による第２パッシベーション層ＰＶ２は、第３ｎ型半導体層３０２の一面に配置され、第１ビア構造体ＶＡ１、第２ビア構造体ＶＡ２、第３ビア構造体ＶＡ３、第４ビア構造体ＶＡ４、第５ビア構造体ＶＡ５、及び第６ビア構造体ＶＡ６のそれぞれの外側側壁を囲む部分の厚さ以上の厚さを有する部分を含むため、第３ｎ型半導体層３０２の一面に配置される第２パッシベーション層ＰＶ２は、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、及び共通パッドＣＰＤが発光装置から剥離することを防止することができる。
発光装置は、発光装置の外側側壁を取り囲むように配置される外部シード層ＳＳＤをさらに含んでもよい。一実施形態によれば、第２パッシベーション層ＰＶ２は、外部シード層ＳＳＤと発光装置との間に延在するように配置されてもよい。外部シード層ＳＳＤの両端面は、第４ビア構造体ＶＡ４の両端面と実質的に同一平面上にあってもよい。一実施形態によれば、第１発光部ＬＥ１、第２発光部ＬＥ２、及び第３発光部ＬＥ３から発生する光のうち、発光装置の側面方向に向かった光を外部シード層ＳＳＤで反射させることにより、発光装置の光効率を向上させることができる。
一実施形態によれば、発光装置は、外部シード層ＳＳＤの外部側壁を囲むマスキングパターンＭＰ５をさらに含むことができる。この発光装置は、マスキングパターンＭＰ５によって外部から電気的に絶縁されていてもよい。マスキングパターンＭＰ５は、フォトレジスト、ポリイミド、エポキシ樹脂などの絶縁性を有する不透明な物質を含むことができる。
一実施形態によれば、発光装置が完成した後に除去されるべき基板（図示せず）と、第１発光部ＬＥ１の第１ｐ型半導体層１０６との間に湾曲現象が生じ、基板上に配置された複数の発光装置を分離する素子分離処理中に、発光装置にクラックが発生することがある。この場合、クラックの発生は、発光装置の外側側壁を囲むマスキングパターンＭＰ５によって防止されてもよい。
図１Ａ～図１Ｈに関連して示される発光装置は、第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、および第３ｎ型半導体層３０２が共通パッドＣＰＤに電気的に接続されているとして説明したが、本発明の概念はこれに限定されない。例えば、いくつかの実施形態において、第１ｐ型半導体層１０６、第２ｐ型半導体層２０６、および第３ｐ型半導体層３０６は、共通パッドＣＰＤに電気的に接続されてもよい。
図２Ａは、別の一実施形態による発光装置の上面図である。図２Ｂは、図２ＡのラインＣ－Ｃ’に沿って切断した断面図である。
図２Ａ及び図２Ｂを参照すると、発光装置は、第１発光部ＬＥ１、第２発光部ＬＥ２、及び第３発光部ＬＥ３を含んでもよい。
第１発光部ＬＥ１は、垂直に積層された第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８を含んでもよい。第２発光部ＬＥ２は、垂直に積層された第２オーミック層２０８、第２ｐ型半導体層２０６、第２活性層２０４、及び第２ｎ型半導体層２０２を含んでもよい。第３発光部ＬＥ３は、垂直に積層された第３ｐ型半導体層３０６、第３活性層３０４、及び第３ｎ型半導体層３０２を含むことができる。第３発光部ＬＥ３は、第３ｐ型半導体層３０６と電気的に接続した第１導電パターンＣＰ１と、第３ｎ型半導体層３０２と電気的に接続した第２導電パターンＣＰ２とを更に有していてもよい。
発光装置は、第１発光部ＬＥ１と第２発光部ＬＥ２との間に配置された第１カラーフィルタＣＦ１及び第１接着部ＡＤ１と、第２発光部ＬＥ２と第３発光部ＬＥ３との間に配置された第２カラーフィルタＣＦ２、第２接着部ＡＤ２及び第３接着部ＡＤ３とをさらに含むことができる。第１カラーフィルタＣＦ１は、第１オーミック層１０８と第１接着部ＡＤ１との間に配置されてもよい。あるいは、第１カラーフィルタＣＦ１が第１オーミック層１０８と第１接着部ＡＤ１との間に配置されてもよい。第２カラーフィルタＣＦ２は、第３ｐ型半導体層３０６と第３接着部ＡＤ３との間に配置されていてもよい。第１接着部ＡＤ１は、第１カラーフィルタＣＦ１と第２オーミック層２０８との間に配置してもよく、第１発光部ＬＥ１と第２発光部ＬＥ２とを互いに接合してもよい。一実施形態によれば、第１接着部ＡＤ１は、第１カラーフィルタＣＦ１、第１オーミック層１０８、第１ｐ型半導体層１０６、および第１活性層１０４を通過する孔の内部側壁まで延びるように配置されてもよい。第２接着部ＡＤ２は、第２ｎ型半導体層２０２と第３接着部ＡＤ３との間に配置される。第３接着部ＡＤ３は、第２接着部ＡＤ２と第２カラーフィルタＣＦ２との間に配置される。第３接着部ＡＤ３は、第２カラーフィルタＣＦ２、第３ｐ型半導体層３０６、及び第３活性層３０４を通過する孔の内側側壁まで延びるように配置されてもよい。
一実施形態によれば、第１導電パターンＣＰ１を第３ｐ型半導体層３０６に電気的に接触させることができる。また、第１導電パターンＣＰ１は、第２発光部ＬＥ２と第３ｐ型半導体層３０６との間に配置されていてもよく、第１導電パターンＣＰ１の一面が第３ｐ型半導体層３０６に接触している。例えば、第１導電パターンＣＰ１は、第２カラーフィルタＣＦ２及び第３接着部ＡＤ３を通るピラー構造体を有していてもよい。
第２導電パターンＣＰ２は、第３ｎ型半導体層３０２に電気的に接触させることができる。第２導電パターンＣＰ２は第３発光部ＬＥ３内に延在し、第３ｐ型半導体層３０６及び第３活性層３０４を通過するピラー構造体を有していてもよい。第２導電パターンＣＰ２は、第１導電パターンＣＰ１よりも大きい厚さを有していてもよい。例えば、第２導電パターンＣＰ２は、第３接着部ＡＤ３、第２カラーフィルタＣＦ２、第３ｐ型半導体層３０６、及び第３活性層３０４を通るピラー構造体を有していてもよい。
第２導電パターンＣＰ２の一面は第１導電パターンＣＰ１の一面よりも高いレベルに位置しているのに対し、第２導電パターンＣＰ２の他方の面は第１導電パターンＣＰ１の他方の面と同じ平面に配置されていてもよい。第１導電パターンＣＰ１の他方の面と第２導電パターンＣＰ２の他方の面とは、第３発光部ＬＥ３が第２発光部ＬＥ２に接合されたときに第２発光部ＬＥ２に接触する面である。第１導電パターンＣＰ１の他方の面と第２導電パターンＣＰ２の他方の面とを互いに同一平面上にあるようにすることにより、接合特性を向上させることができる。
発光装置は、平面視で略四角形の構造体を有し、第１コーナーＣＮ１、第２コーナーＣＮ２、第３コーナーＣＮ３、及び第４コーナーＣＮ４を含むことができる。第３発光部ＬＥ３上には、第１パッドＰＤ１が第１コーナーＣＮ１に配置され、第１オーミック層１０８と電気的に接続されてもよく、第２パッドＰＤ２が第２コーナーＣＮ２に配置され、第２オーミック層２０８と電気的に接続されてもよく、第３パッドＰＤ３が第３コーナーＣＮ３に配置され、第１導電パターンＣＰ１と電気的に接続されてもよく、共通パッドＣＰＤが第４コーナーＣＮ４に配置され、第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、および第３ｎ型半導体層３０２と電気的に接続されてもよい。
一実施形態によれば、発光装置はさらに、第１パッドＰＤ１および第１オーミック層１０８を電気的に接続する第１ビア構造体ＶＡ１と、第２パッドＰＤ２および第２オーミック層２０８を電気的に接続する第２ビア構造体ＶＡ２と、第３パッドＰＤ３および第１導電パターンＣＰ１を電気的に接続する第３ビア構造体ＶＡ３と、共通パッドＣＰＤを第１ｎ型半導体層１０２、第２ｎ型半導体層２０２および第３ｎ型半導体層３０２と電気的に接続する第４ビア構造体ＶＡ４とを含んでもよい。
第１ビア構造体ＶＡ１は第１オーミック層１０８と電気的に接触し、第１カラーフィルタＣＦ１、第１接着部ＡＤ１、及び第２発光部ＬＥ２を通過する第１パターンＰＴ１＿１と、第１パターンＰＴ１＿１と電気的に接触し、第２発光部ＬＥ２と第３発光部ＬＥ３との間に配置された第２パターンＰＴ２＿１と、第２パターンＰＴ２＿１と第１パッドＰＤ１との間に第３発光部ＬＥ３を通過し、第２パターンＰＴ２＿１と第１パッドＰＤ１とを電気的に接続する第３パターンＰＴ３＿１とを含むことができる。例えば、第１パターンＰＴ１＿１は、第１めっき層ＭＬ１と、第１めっき層ＭＬ１の外側側壁を取り囲む第１シード層ＳＤ１とを含むことができる。この場合、第１パターンＰＴ１＿１は、銅などの金属を含むことができる。第１パターン（ＰＴ１＿１）の外側側壁は、第２発光部（ＬＥ２）と電気的に絶縁される第１パッシベーション層（ＰＶ１）によって取り囲まれてもよい。前記第１パッシベーション層ＰＶ１は前記第１パターンＰＴ１＿１の外側側壁を取り囲み、前記第２ｎ型半導体層２０２の一面まで延長される構造体を有することができる。第１パッシベーション層ＰＶ１は、ＳｉＯ2またはＳｉＮのような絶縁性を有する透明物質を含むことができる。第２パターンＰＴ２＿１の外側側壁は、第２接着部ＡＤ２によって取り囲まれてもよい。第２パターンＰＴ２＿１の一面は第１パターンＰＴ１＿１と接触し、他方の対向面は、第３パターンＰＴ３＿１と接触してもよい。第２パターンＰＴ２＿１は、Ａｕなどの金属を含むことができる。第２パターンＰＴ２＿１の厚さと第２接着部ＡＤ２の厚さは実質的に同一である。第３パターンＰＴ３＿１は、第２めっき層ＭＬ２と、第２めっき層ＭＬ２の外側側壁を取り囲む第２シード層ＳＤ２とを含むことができる。この場合、第３パターンＰＴ３＿１は、銅などの金属を含むことができる。第３パターンＰＴ３＿１は、第２パッシベーション層ＰＶ２によって取り囲まれ、第３発光部ＬＥ３と電気的に絶縁される。第２パッシベーション層ＰＶ２は、ＳｉＯ2またはＳｉＮのような絶縁性を有する透明物質を含むことができる。
第２ビア構造体ＶＡ２は第２ｎ型半導体層２０２、第２活性層２０４及び第２ｐ型半導体層２０６を貫通し、第２オーミック層２０８と電気的に接触する第１パターンＰＴ１＿２と、第２発光部ＬＥ２と第３発光部ＬＥ３との間に配置され、第１パターンＰＴ１＿２と電気的に接触する第２パターンＰＴ２＿２と、第３接着部ＡＤ３、第２カラーフィルタＣＦ２及び第３発光部ＬＥ３を貫通し、第２パターンＰＴ２＿２と第２パッドＰＤ２とを電気的に接続する第３パターンＰＴ３＿２とを含むことができる。例えば、第１パターンＰＴ１＿２は、第１めっき層ＭＬ１と、第１めっき層ＭＬ１の外側側壁を取り囲む第１シード層ＳＤ１とを含むことができる。この場合、第１パターンＰＴ１＿２は、銅などの金属を含むことができる。第１パターンＰＴ１＿２の外側側壁は、第２発光部ＬＥ２と電気的に絶縁されるように第１パッシベーション層ＰＶ１によって取り囲まれてもよい。第１パッシベーション層ＰＶ１は第１ビア構造体ＶＡ１の第１パターンＰＴ１＿１の外側側壁と、第２ビア構造体ＶＡ２の第１パターンＰＴ１＿２の外側側壁とを取り囲み、第２ｎ型半導体層２０２の一面まで延在する構造体を有することができる。第２パターンＰＴ２＿２の外側側壁は、第２接着部ＡＤ２によって取り囲まれてもよい。第２パターンＰＴ２＿２の一面は第１パターンＰＴ１＿２と接触し、他方の対向面は、第３パターンＰＴ３＿２と接触してもよい。第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１と第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２とは、同じ高さに配置されてもよい。第２パターンＰＴ２＿２の厚さと第２接着部ＡＤ２の厚さは実質的に同一である。第２パターンＰＴ２＿２は、Ａｕなどの金属を含むことができる。第３パターンＰＴ３＿２は、第２めっき層ＭＬ２と、第２めっき層ＭＬ２の外側側壁を取り囲む第２シード層ＳＤ２とを含むことができる。この場合、第３パターンＰＴ３＿２は、銅などの金属を含むことができる。第２ビア構造体ＶＡ２の第３パターンＰＴ３＿２と第１ビア構造体ＶＡ１の第３パターンＰＴ３＿１とは、実質的に同じ構造体を有することができる。第３パターンＰＴ３＿２は、第３発光部ＬＥ３と電気的に絶縁されるように第２パッシベーション層ＰＶ２によって取り囲まれることができる。第２パッシベーション層ＰＶ２は、第１ビア構造体ＶＡ１の第３パターンＰＴ３＿１の外側側壁及び第２ビア構造体ＶＡ２の第３パターンＰＴ３＿２の外側側壁を取り囲み、第３ｎ型半導体層３０２の一面まで延長される構造体を有することができる。
第３ビア構造体ＶＡ３は、第３ｎ型半導体層３０２、第３活性層３０４、及び第３ｐ型半導体層３０６を通過してもよく、第１導電パターンＣＰ１と第３パッドＰＤ３とを電気的に接続してもよい。第３ビア構造体ＶＡ３は第２めっき層ＭＬ２および第２シード層ＳＤ２を含んでもよく、これらのシード層は第２めっき層ＭＬ２の外側側壁を取り囲んでいる。ここで、第３ビア構造体ＶＡ３は、銅などの金属を含むことができる。
第３ビア構造体（ＶＡ３）の一面は、第１導電パターン（ＣＰ１）の一面に接することができる。第１導電パターンＣＰ１は、第３ビア構造体ＶＡ３の幅より大きい幅を有することができる。第１導電パターンＣＰ１の一面は、第３ビア構造体ＶＡ３及び第３ｐ型半導体層３０６の一面と同時に接するようにしてもよい。第１導電パターンＣＰ１は、第３ビア構造体ＶＡ３に接触させる第１部分ＰＴ１と、第３ｐ型半導体層３０６に接触させる第２部分ＰＴ２とを有していてもよい。第２部分ＰＴ２は、第１部分ＰＴ１を取り囲む構造体を有していてもよい。第２部分ＰＴ２の面積は、第１部分ＰＴ１の面積の１～５倍とすることができる。
第４ビア構造体ＶＡ４は、第１ｎ型半導体層１０２と電気的に接触し、第１活性層１０４、第１ｐ型半導体層１０６、第１オーミック層１０８、第１カラーフィルタＣＦ１及び第２発光部ＬＥ２を貫通する第１パターンＰＴ１＿４と、第１パターンＰＴ１＿４及び第２ｎ型半導体層２０２と電気的に接触し、第２導電パターンＣＰ２と電気的に接触し、第２接着部ＡＤ２に配置された第２パターンＰＴ２＿４と、第２導電パターンＣＰ２と共通パッドＣＰＤとを電気的に接続する第３パターンＰＴ３＿４とを含むことができる。第１パターンＰＴ１＿４は、第１めっき層ＭＬ１と、第１めっき層ＭＬ１の外側側壁を取り囲む第１シード層ＳＤ１とを含むことができる。第１パッシベーション層ＰＶ１は、第１パターンＰＴ１＿４の外側側壁を取り囲むことができる。第１接着部ＡＤ１は、第１パッシベーション層ＰＶ１によって取り囲まれた第１パターンＰＴ１＿４の外側側壁の一部を囲み、第１カラーフィルタＣＦ１の一面まで延長される構造体を有することができる。第２パターンＰＴ２＿４の外側側壁は、第２接着部ＡＤ２によって取り囲まれた構造体を有することができる。第３パターンＰＴ３＿４は第２めっき層ＭＬ２と、第２めっき層ＭＬ２の外側側壁を取り囲む第２シード層ＳＤ２とを含み、その外側側壁が第２パッシベーション層ＰＶ２によって取り囲まれた構造体を有することができる。第２保護層ＰＶ２は、第３ｎ型半導体層３０２まで延在し、第１ビア構造体ＶＡ１の第３パターンＰＴ３＿１、第２ビア構造体ＶＡ２の第３パターンＰＴ３＿２、第３ビア構造体ＶＡ３、および第４ビア構造体ＶＡ４の第３パターンＰＴ３＿４のそれぞれの外側側壁を取り囲む構造体を有することができる。
第４ビア構造体（ＶＡ４）の一面は、第２導電パターン（ＣＰ２）の一面に接することができる。第２導電パターンＣＰ２は、第４ビア構造体ＶＡ４の幅よりも大きい幅を有していてもよい。第２導電パターンＣＰ２の一面は、第４ビア構造体ＶＡ４に接する第１部分ＰＴ１と、第３ｎ型半導体層３０２に接する第２部分ＰＴ２とを有していてもよい。第２部分ＰＴ２は、第１部分ＰＴ１を取り囲む構造体を有することができる。第２部分ＰＴ２の面積は、第１部分ＰＴ１の面積の１～５倍とすることができる。
第１発光部ＬＥ１及び第２発光部ＬＥ２のそれぞれの外側側壁は、互いに同一平面上にあってもよい。第１外部シード層ＳＳＤ１は、第１発光部ＬＥ１及び第２発光部ＬＥ２の外側側壁に沿って設けられてもよい。第１パッシベーション層ＰＶ１は、第１外部シード層ＳＳＤ１と、第１発光部ＬＥ１および第２発光部ＬＥ２の外側側壁との間に延在してもよい。第１パッシベーション層ＰＶ１によって、第１発光部ＬＥ１および第２発光部ＬＥ２を第１外部シード層ＳＳＤ１から絶縁することができる。また、第１外部シード層ＳＳＤ１の外側側壁にマスキングパターンＭＰ３をさらに提供することができる。
第２接着部ＡＤ２の外側側壁は、第１発光部ＬＥ１、第２発光部ＬＥ２及び第３発光部ＬＥ３のそれぞれの外側側壁から突出していてもよい。第３発光部ＬＥ３の外側側壁に配置され、第２接着部ＡＤ２の露出された周辺部の上面に延長される第２外部シード層ＳＳＤ２をさらに提供することができる。第２パッシベーション層ＰＶ２は、第２外部シード層ＳＳＤ２と第３発光部ＬＥ３の外側側壁との間に延在してもよい。第２パッシベーション層ＰＶ２によって、第３発光部ＬＥ３は、第２外部シード層ＳＳＤ２から絶縁されてもよい。また、第２外部シード層ＳＳＤ２の外側側壁にマスキングパターンＭＰ４をさらに提供することができる。
図２Ａ及び図２Ｂに関連して示される発光装置は、第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、及び第３ｎ型半導体層３０２を共通パッドＣＰＤに電気的に接続したものとして説明されるが、発明の概念はこれに限定されない。いくつかの実施形態において、第１ｐ型半導体層１０６、第２ｐ型半導体層２０６、および第３ｐ型半導体層３０６は、共通パッドＣＰＤに電気的に接続されてもよい。
以下、図１の発光装置の製造方法について説明する。
図３～図２８は、本発明の一実施形態による発光装置の製造方法を示す断面図である。
図３を参照すると、第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、及び第１オーミック層１０８を含む第１発光部ＬＥ１が、第１基板１００上に形成されてもよい。第１発光部ＬＥ１上に第１カラーフィルタＣＦ１を形成してもよい。いくつかの実施形態では、第１カラーフィルタＣＦ１が選択的に省略されてもよい。
上面から見ると、第１基板１００は、実質的に四角形の構造体を有し、第１コーナーＣＮ１、第２コーナーＣＮ２、第３コーナーＣＮ３、および第４コーナーＣＮ４を含むことができる。第１発光部ＬＥ１及び第１カラーフィルタＣＦ１の各々は、第１基板１００に対応する略四角形の構造体を有していてもよく、第１発光部ＬＥ１及び第１カラーフィルタＣＦ１の第１基板１００の外側側壁と第１発光部ＬＥ１及び第１カラーフィルタＣＦ１の外側側壁とは互いに同一平面上にあってもよい。
図４を参照すると、第２ｎ型半導体層２０２、第２活性層２０４、第２ｐ型半導体層２０６、及び第２オーミック層２０８を含む第２発光部ＬＥ２が、第２基板２００上に形成されてもよい。
一実施形態によれば、第２ｎ型半導体層２０２を第２基板２００上に成長させる前に、ドーパントがドープされていない窒化ガリウム層を成長させることができる。
第２基板２００は平面視で略四角形の構造体を有し、第２発光部ＬＥ２は、第２基板２００に対応する略四角形の構造体を有する。このように、第２基板２００の外側側壁および第２発光部ＬＥ２の外側側壁は、互いに同一平面上にあってもよい。第２基板２００は、第１基板１００に対応する構造体及び大きさを有することができる。
図５を参照すると、第２発光部ＬＥ２を裏返すことによって、取り外し可能な接着剤ＲＡを使用することによって、支持基板ＳＳを第２オーミック層２０８に接着することができる。第２基板２００は、レーザーリフトオフ法等を用いることによって、第２発光部ＬＥ２から除去されてもよい。第２基板２００が除去される領域において、第２ｎ型半導体層２０２が露出されてもよく、又はドーパントがドープされていない窒化ゲルマニウム層が露出されてもよい。
図６を参照すると、エッチング処理を用いて露出した窒化ガリウム層をエッチングして化学処理を行うことにより、複数の突出部を形成してもよい。複数の突出部は不純物がドープされていない窒化ガリウム層上に形成されてもよいし、第２ｎ型半導体層２０２上に形成されてもよい。
第２ｎ型半導体層２０２又はドーパントをドープしていない窒化ガリウム層上に複数の突出部が形成されるので、第１活性層１０４又は第２活性層２０４から発生した光が複数の突出部で散乱され、これにより光の取り出し効率が向上する。
いくつかの実施形態では、図６に示すプロセスを省略することができる。加えて、いくつかの実施の形態において、複数の突出部を第１ｎ型半導体層１０２上に形成することもできる。
以下、図６に示す処理を省略して説明する。
図７を参照すると、第１基板１００の第１カラーフィルタＣＦ１上に第１接着部ＡＤ１を蒸着する。そして、第１支持基板ＳＳに接合された第２発光部ＬＥ２を再度裏返した後、第２発光部ＬＥ２の第２ｎ型半導体層２０２を第１接着部ＡＤ１に当接させ、熱を加えることにより第１発光部ＬＥ１と第２発光部ＬＥ２とを接合してもよい。そして、第２発光部ＬＥ２から支持基板ＳＳを除去し、除去可能な接着剤層ＲＡを除去することによって、第２オーミック層２０８を露出させることができる。
このようにして、第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、第１オーミック層１０８、第１カラーフィルタＣＦ１、第１接着部ＡＤ１、第２ｎ型半導体層２０２、第２活性層２０４、第２ｐ型半導体層、２０６および第２オーミック層２０８を、第１基板１００上に順次積層してもよい。
図８を参照すると、露出された第２オーミック層２０８上に第２カラーフィルタＣＦ２を形成することができる。いくつかの実施形態では、第２カラーフィルタＣＦ２が選択的に省略されてもよい。
図９を参照すると、第３ｎ型半導体層３０２、第３活性層３０４、及び第３ｐ型半導体層３０６を含む第３発光部ＬＥ３が、第３基板３００上に形成されてもよい。第３基板３００は平面視で略四角形の構造体を有し、第３発光部ＬＥ３は、第３基板３００に対応する略四角形の構造体を有する。このように、第３基板３００の外側側壁および第３発光部ＬＥ３の外側側壁は、互いに同一平面上にあってもよい。一方、第３基板３００は、第１基板１００及び第２基板２００に対応する構造体及び大きさを有することができる。
図１０を参照すると、第３ｐ型半導体層３０６及び第３活性層３０４をエッチングすることによって、第３ｎ型半導体層３０２を露出させる第１孔Ｈ１が形成されてもよい。第１孔Ｈ１は、第４コーナーＣＮ４に形成されていてもよい。例えば、第１孔Ｈ１は、３μｍ～３．５μｍの深さを有することができる。
一実施形態によれば、第１孔Ｈ１は、一定の幅を有する上側部分と、徐々に増加する幅を有する下側部分とを有することができる。第１孔Ｈ１の下部は図１Ｃに示すように、鋭い縁部を有していてもよい。
図１１を参照すると、第１孔Ｈ１が埋設されないように、第１パッシベーション層ＰＶ１が、第１孔Ｈ１が形成される第３ｎ型半導体層３０２上にコンフォーマルに形成されてもよい。第１パッシベーション層ＰＶ１は、ＳｉＮ、ＴｉＮ、ＴｉＯ2、Ｔａ2Ｏ5、ＺｒＯｘ、ＨｆＯｘ、およびＳｉＯ2からなる群から選択された少なくとも１つを含んでもよい。例えば、第１パッシベーション層ＰＶ１は、ＳｉＮを含むことができる。
第３コーナーＣＮ３に位置する第１パッシベーション層ＰＶ１を部分的にエッチングすることによって、第３ｐ型半導体層３０６を露出する第２孔Ｈ２が形成されてもよい。第２孔Ｈ２の深さは、第１孔Ｈ１より小さくてもよく、０．３μｍであってもよい。
第２孔Ｈ２が形成される間に、第１孔Ｈ１の底面に形成された第１パッシベーション層ＰＶ１を一緒にエッチングして、第３ｎ型半導体層３０２が露出されてもよい。
いくつかの実施形態では、第１パッシベーション層ＰＶ１は省略されてもよい。第１パッシベーション層ＰＶ１を省略する場合、続いて形成される第２導電パターンＣＰ２は、第１孔Ｈ１の内部側壁から離間して形成されてもよい。
図１２を参照すると、第１孔Ｈ１に第２導電パターンＣＰ２が形成されてもよく、第２孔Ｈ２に第１導電パターンＣＰ１が形成されてもよい。
第１導電パターンＣＰ１はＡｕ／Ｂｅ合金を含んでもよく、第２導電パターンＣＰ２はＡｕ／Ｇｅ合金を含んでもよい。第１導電パターンＣＰ１の厚さは、第２孔Ｈ２の深さ以上でありうる。第２導電パターンＣＰ２の厚さは、第１孔Ｈ１の深さ以上でありうる。例えば、第２導電パターンＣＰ２は、３μｍ～４μｍの厚さを有することができる。
図１３を参照して、第１導電パターンＣＰ１、第２導電パターンＣＰ２、及び第３発光部ＬＥ３を形成した第３基板３００を裏返し、第１導電パターンＣＰ１及び第２導電パターンＣＰ２が第２カラーフィルタＣＦ２に対向するように配置してもよい。第２発光部ＬＥ２と第３発光部ＬＥ３とは、第２接着部ＡＤ２を用いて接着されてもよい。
このようにして、第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、第１オーミック層１０８、第１カラーフィルタＣＦ１、第１接着部ＡＤ１、第２ｎ型半導体層２０２、第２活性層２０４、第２ｐ型半導体層２０６、第２オーミック層２０８、第２カラーフィルタＣＦ２、第２接着部ＡＤ２、第３ｐ型半導体層３０６、第３活性層３０４、及び第３ｎ型半導体層３０２を、第１基板１００上に順次積層してもよい。また、第１導電パターンＣＰ１及び第２導電パターンＣＰ２は、第２接着部ＡＤ２と第３発光部ＬＥ３との間に配置されていてもよい。
第３発光部ＬＥ３を接合した後、第３基板３００をレーザーリフトオフ処理等により除去してもよい。
図１１に戻って説明すると、第１パッシベーション層ＰＶ１が形成されておらず、第２導電パターンＣＰ２が第１孔Ｈ１の内側側壁から離間して形成されている場合には、第２接着部ＡＤ２が第１孔Ｈ１と第２導電パターンＣＰ２との間の空間を埋めるように形成されてもよい。
図１４を参照すると、第３発光部ＬＥ３、第２接着部ＡＤ２、及び第２カラーフィルタＣＦ２をエッチングすることにより、第２コーナーＣＮ２、第１コーナーＣＮ１、及び第４コーナーＣＮ４に配置され、第２オーミック層２０８を露出させる第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、及び第６孔Ｈ６が形成されてもよい。第３孔Ｈ３は第２コーナーＣＮ２に配置されてもよく、第４孔Ｈ４は第１コーナーＣＮ１に配置されてもよく、第５孔Ｈ５及び第６孔Ｈ６は第４コーナーＣＮ４に配置されてもよい。
第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、及び第６孔Ｈ６は、ほぼ同じ幅を有していてもよい。
第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５及び第６孔Ｈ６を形成しつつ、それぞれの第３発光部ＬＥ３、第２接着部ＡＤ２及び第２カラーフィルタＣＦ２の周辺部をエッチングして第２オーミック層２０８の一部を露出させてもよい。上面から見ると、露光された第２オーミック層２０８は、第２カラーフィルタＣＦ２の外側側壁を取り囲む構造体を有していてもよい。
一実施形態によれば、第３発光部ＬＥ３、第２接着部ＡＤ２、及び第２カラーフィルタＣＦ２それぞれの周辺部がエッチングされるにつれて、第１基板１００と第１発光部ＬＥ１の第１ｐ型半導体層１０６との間に誘起されるストレスを緩和することができる。
図１５を参照すると、第３孔Ｈ３に第１マスキングパターンＭＰ１が形成されてもよい。第１マスキングパターンＭＰ１は後続エッチング処理で使用されるエッチング液に対してエッチング選択比を有する材料を含み、実質的にエッチングされないようにすることができる。例えば、第１マスキングパターンＭＰ１はフォトレジストを含むことができる。
図１６を参照すると、第４孔Ｈ４、第５孔Ｈ５及び第６孔Ｈ６の底面に配置されている第２オーミック層２０８、第２ｐ型半導体層２０６及び第２活性層２０４をエッチングすることによって、第２ｎ型半導体層２０２を部分的に露出させることができる。エッチング処理を介して、第４孔Ｈ４、第５孔Ｈ５、および第６孔Ｈ６のそれぞれは、下方に延びる構造体を有することができる。
第４孔Ｈ４、第５孔Ｈ５、及び第６孔Ｈ６を下方に延在させながら、それぞれの第２オーミック層２０８、第２ｐ型半導体層２０６、及び第２活性層２０４の周辺部分をエッチングして、第２ｎ型半導体層２０２の部分を露出させてもよい。上面から見ると、露出した第２ｎ型半導体層２０２は、第２活性層２０４の外側側壁を取り囲む構造体を有していてもよい。
一実施形態によれば、それぞれの第２オーミック層２０８、第２ｐ型半導体層２０６、及び第２活性層２０４の周辺部分がエッチングされるにつれて、第１基板１００と第１発光部ＬＥ１の第１ｐ型半導体層１０６との間に誘起されるストレスを緩和することができる。
そして、第５孔Ｈ５に第２マスキングパターンＭＰ２を形成してもよい。第２マスキングパターンＭＰ２はフォトレジストのように、後続のエッチング処理で使用されるエッチング液に対してエッチング選択性を有する物質であって、実質的にエッチングされない物質を含むことができる。
図１７を参照すると、第２ｎ型半導体層２０２と、第４孔Ｈ４及び第６孔Ｈ６の底面に配置された第１接着部ＡＤ１及び第１カラーフィルタＣＦ１とをエッチングすることにより、第１オーミック層１０８を部分的に露出させてもよい。エッチング処理を介して、第４孔Ｈ４及び第６孔Ｈ６の各々は、下方に延びる構造体を有することができる。
第４孔Ｈ４及び第６孔Ｈ６を下方に延在させながら、それぞれの第２ｎ型半導体層２０２、第１接着部ＡＤ１、及び第１カラーフィルタＣＦ１の周辺部分をエッチングして、第１オーミック層１０８の部分を露出させてもよい。上面から見ると、露光された第１オーミック層１０８は、第１カラーフィルタＣＦ１の外側側壁を取り囲む構造体を有していてもよい。
一実施形態によれば、それぞれの第２ｎ型半導体層２０２、第１接着部ＡＤ１、及び第１カラーフィルタＣＦ１の周辺部分がエッチングされるにつれて、第１発光部分ＬＥ１の第１基板１００と第１ｐ型半導体層１０６との間に誘起されるストレスを緩和することができる。
次に、第４孔Ｈ４に第３マスクパターンＭＰ３を形成する。第３マスキングパターンＭＰ３はフォトレジストのように、後続のエッチング処理で使用されるエッチング液に対してエッチング選択性を有する物質であって、実質的にエッチングされない物質を含むことができる。
図１８を参照すると、第１オーミック層１０８、第１ｐ型半導体層１０６、及び第６孔Ｈ６の底面に配置された第１活性層１０４をエッチングすることによって、第１ｎ型半導体層１０２を部分的に露出させることができる。エッチング処理を介して、第６孔Ｈ６は、下方に延びる構造体を有することができる。
第６孔Ｈ６を下方に延在させながら、第１オーミック層１０８、第１ｐ型半導体層１０６、及び第１活性層１０４の周辺部分をエッチングして、第１ｎ型半導体層１０２の部分を露出させてもよい。上面から見ると、露出した第１ｎ型半導体層１０２は、第１活性層１０４の外側側壁を取り囲む構造体を有していてもよい。
一実施形態によれば、それぞれの第１オーミック層１０８、第１ｐ型半導体層１０６、及び第１活性層１０４の周辺部分がエッチングされるにつれて、第１基板１００と第１発光部ＬＥ１の第１ｐ型半導体層１０６との間に誘起されるストレスを緩和することができる。
そして、第６孔Ｈ６に第４マスキングパターンＭＰ４を形成してもよい。第４マスキングパターンＭＰ４はフォトレジストのように、後続のエッチング処理で使用されるエッチング液に対してエッチング選択性を有する物質であって、実質的にエッチングされない物質を含むことができる。
図１９を参照すると、第１導電パターンＣＰ１及び第２導電パターンＣＰ２が露出するように、第７孔Ｈ７及び第８孔Ｈ８を第３コーナーＣＮ３及び第４コーナーＣＮ４にそれぞれ形成することができる。第７孔Ｈ７では、第３ｎ型半導体層３０２、第３活性層３０４、及び第３ｐ型半導体層３０６がエッチングされるように、第１導電パターンＣＰ１を露出させてもよい。第８孔Ｈ８では、第３ｎ型半導体層３０２がエッチングされるにつれて、第２導電パターンＣＰ２が露出してもよい。
第７孔Ｈ７及び第８孔Ｈ８を形成するためのエッチング処理の間又は後に、第１基板１００上において第１ｎ型半導体層１０２をエッチングする処理を行い、複数の発光装置を個別化してもよい。図１９の過程で発光装置を個別に分離することによって、第１基板１００と第１発光部ＬＥ１、特に第１ｐ型半導体層１０６との間の湾曲現象によるストレスを軽減することができる。
第７孔Ｈ７及び第８孔Ｈ８を形成した後、発光装置を個別に分離して、第１マスキングパターンＭＰ１、第２マスキングパターンＭＰ２、第３マスキングパターンＭＰ３、及び第４マスキングパターンＭＰ４を除去してもよい。
図２０を参照すると、第２パッシベーション層ＰＶ２は第３ｎ型半導体層３０２上に、第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、および第８孔Ｈ８が充填されないように、コンフォーマルに形成されてもよい。第２パッシベーション層ＰＶ２は発光装置の外側側壁を覆うことができ、その外側部分は、エッチングされる。
一実施形態によれば、第２パッシベーション層ＰＶ２において、第３ｎ型半導体層３０２上に形成される第２パッシベーション層ＰＶ２の厚さＴＨ１は、それぞれの第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、および第８孔Ｈ８の底面および側壁上に形成される第２パッシベーション層ＰＶ２の厚さＴＨ２よりも大きくてもよい。例えば、第３ｎ型半導体層３０２上に形成される第２パッシベーション層ＰＶ２の厚さＴＨ１は、それぞれの第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、および第８孔Ｈ８の底面および側壁上に形成される第２パッシベーション層ＰＶ２の厚さＴＨ２よりも２～４倍大きくてもよい。
第２パッシベーション層ＰＶ２は、透光性に優れ、ＳｉＯ2のような絶縁性を有する材料を含むことができる。
図２１を参照すると、第２パッシベーション層ＰＶ２を第３ｎ型半導体層３０２の表面に垂直な方向にエッチングすることによって、それぞれの第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、および第８孔Ｈ８の底面に形成された第２パッシベーション層ＰＶ２を選択的に除去することができる。
第３ｎ型半導体層３０２上に形成される第２パッシベーション層ＰＶ２の厚さＴＨ１は、それぞれの第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、および第８孔Ｈ８の底面および側壁上に形成される第２パッシベーション層ＰＶ２の厚さＴＨ２よりも大きいため、それぞれの第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７および第８孔Ｈ８の底面上に形成される第２パッシベーション層ＰＶ２がエッチングされても、第３ｎ型半導体層３０２上に形成される第２パッシベーション層ＰＶ２が残存してもよい。さらに、第２パッシベーション層ＰＶ２を垂直にエッチングすることによって、それぞれの第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７および第８孔Ｈ８の側壁に形成された第２パッシベーション層ＰＶ２は、エッチングされずに残存していてもよい。
一実施形態によれば、エッチング処理後、第３ｎ型半導体層３０２上に残留する第２パッシベーション層ＰＶ２の厚さは、それぞれの第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、および第８孔Ｈ８内に残留する第２パッシベーション層ＰＶ２の厚さ以上であってもよい。
後続処理で完成した発光装置を第１基板１００から分離する時、第１基板１００は曲げられても（または曲がっても）よい。しかしながら、第３ｎ型半導体層３０２上に残存する第２パッシベーション層ＰＶ２の厚さはそれぞれの第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、及び第８孔Ｈ８に残存する第２パッシベーション層ＰＶ２の厚さ以上であるため、本実施形態による第３ｎ型半導体層３０２の表面上に配置された第２パッシベーション層ＰＶ２は第１パッドＰＤ１（図２６参照）、第２パッドＰＤ２（図２６参照）、第３パッドＰＤ３（図２６参照）、及び共通パッドＣＰＤ（図２６参照）が発光装置から剥離することを防止することができる。
一実施形態によれば、第２オーミック層２０８は第３孔Ｈ３の底面で露出されてもよく、第１オーミック層１０８は第４孔Ｈ４の底面で露出されてもよく、第２ｎ型半導体層２０２は第５孔Ｈ５の底面で露出されてもよく、第１ｎ型半導体層１０２は第６孔Ｈ６の底面で露出されてもよく、第１導電パターンＣＰ１は第７孔Ｈ７の底面で露出されてもよく、第２導電パターンＣＰ２は第８孔Ｈ８の底面で露出されてもよい。
図２２を参照すると、第３ｎ型半導体層３０２上に、第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、及び第８孔Ｈ８で形成されたシード層ＳＤが第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、及び第８パッシベーション層ＰＶ２で形成された第３孔Ｈ８を満たさないように、コンフォーマルに形成されてもよい。シード層ＳＤは、銅などの金属を含むことができる。シード層ＳＤは例えば、２０ｎｍ～３０ｎｍ程度の厚さに形成することができる。
シード層ＳＤは、第２パッシベーション層ＰＶ２で形成された発光装置の外側側壁を取り囲みながら形成されてもよい。以下、発光装置の外側側壁に形成されたシード層ＳＤを外部シード層ＳＳＤと称することがある。
図２３を参照すると、第５マスキングパターンＭＰ５が、外部シード層ＳＳＤと共に形成された発光装置の外側側壁上に形成されてもよい。第５マスキングパターンＭＰ５はフォトレジストを含んでもよく、フォトレジストは透光性が低く、絶縁性を有する。
図２４を参照すると、シード層ＳＤを使用することによって、めっき層ＭＬを形成して、それぞれの第３孔Ｈ３、第４孔Ｈ４、第５孔Ｈ５、第６孔Ｈ６、第７孔Ｈ７、および第８孔Ｈ８を充填してもよい。めっき層ＭＬは、電解めっき等を用いて形成することができる。めっき層ＭＬは、銅などの金属を含んでもよい。
めっき層ＭＬが形成されている間に、発光装置の外側側壁に形成された第５マスキングパターンＭＰ５が存在するために、めっき層ＭＬは発光装置の外側側壁に形成されない。このように、発光装置が、隣接する発光装置または外部と電気的に接続されることを防止することができる。
一実施形態によれば、第１基板１００上の発光装置が互いに個別に分離されるにつれて、第１基板１００と発光装置との間の応力は緩和されてきたが、第１基板１００上の発光装置の間には依然として応力が残っている場合があり、これは発光装置にクラックを生じさせる可能性がある。この場合、本発明の一実施形態による第５製造パターンＭＰ５は、残留応力を緩和することができる。
図２５を参照すると、めっき層ＭＬおよびシード層ＳＤは第３ｎ型半導体層３０２上に形成された第２パッシベーション層ＰＶ２の上面が露出するように、エッチングされてもよい。第２パッシベーション層ＰＶ２は、めっき層ＭＬおよびシード層ＳＤをエッチングするプロセスの間、エッチング停止層として機能してもよい。めっき層ＭＬおよび種層ＳＤのエッチング処理としては、これに限らず、化学機械研磨（ＣＭＰ）法を用いることができる。
このように、第４孔Ｈ４を満たす第１ビア構造体ＶＡ１と、第７孔Ｈ７を満たす第３ビア構造体ＶＡ３と、第３孔Ｈ３を満たす第２ビア構造体ＶＡ２と、第５孔Ｈ５を満たす第５ビア構造体ＶＡ５と、第８孔ＥＨ８を満たす第６ビア構造体ＶＡ６と、第６孔Ｈ６を満たす第４ビア構造体ＶＡ４とがそれぞれ形成されてもよい。
第１ビア構造体ＶＡ１は第１コーナーＣＮ１に形成されてもよく、第２ビア構造体ＶＡ２は第２コーナーＣＮ２に形成されてもよく、第３ビア構造体ＶＡ３は第３コーナーＣＮ３に形成されてもよい。第４ビア構造体ＶＡ４、第５ビア構造体ＶＡ５、および第６ビア構造体ＶＡ６は、第４コーナーＣＮ４に形成されてもよい。
図２６を参照すると、第２パッシベーション層ＰＶ２上に、第１ビア構造体ＶＡ１と電気的に接触する第１パッドＰＤ１と、第２ビア構造体ＶＡ２と電気的に接触する第２パッドＰＤ２と、第３ビア構造体ＶＡ３と電気的に接触する第３パッドＰＤ３と、第４ビア構造体ＶＡ４、第５ビア構造体ＶＡ５及び第６ビア構造体ＶＡ６と電気的に共通に接触する共通パッドＣＰＤを形成してもよい。
第１パッドＰＤ１、第２パッドＰＤ２、及び第３パッドＰＤ３の各々に正の電圧が印加されてもよく、共通パッドＣＰＤに負の電圧が印加されてもよい。
図２７を参照すると、図３～図２６を通して形成された複数の発光装置ＬＥＤが、ターゲット実装基板ＭＢに搭載されてもよい。
第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、及び共通パッドＣＰＤとそれぞれ電気的に接合されるボンディングパッドＢＰＤは、実装基板ＭＢ上に形成されていてもよい。ボンディングパッドＢＰＤ上には、それぞれ接着ボールＢＬが形成されている。接着ボールＢＬは、Ｉｎ、Ｓｎ、ＡｕＳｎ、ＩｎＡｕなどを含むことができる。
また、ボンディングパッドＢＰＤ及び接着ボールＢＬは、発光装置ＬＥＤが搭載される位置に対応して形成されていてもよい。
複数の発光装置ＬＥＤで形成された第１基板１００を反転し、したがって、発光装置ＬＥＤを、ボンディングパッドＢＰＤで形成された実装基板ＭＢに対向させるように配置してもよい。
第１基板１００から分離されるべきＬＥＤ発光装置を露光するマスクパターンＭＳＫを、反転した第１基板１００上に形成することができる。
図２８を参照すると、マスクパターンＭＳＫを用いて第１基板１００に対して選択的レーザーリフトオフ（ＬＬＯ）処理を行うことによって、実装基板ＭＢの対象実装位置に対向して配置されるＬＥＤ発光装置を第１基板１００から分離することができる。分離された発光装置ＬＥＤ間の分離距離は、実装基板ＭＢによって変更される場合がある。
分離された各発光装置ＬＥＤの第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、及び共通パッドＣＰＤは、ボンディングパッドＢＰＤ上に形成された接着ボールＢＬとそれぞれボンディングされることができる。このようにして、発光装置ＬＥＤを実装基板ＭＢに実装することができる。
発光装置ＬＥＤの各々が目標位置に取り付けられるとき、第１基板１００は第１基板１００を取り外す別個の工程を伴わずに、発光装置ＬＥＤから分離されてもよい。
以下、図２Ａ及び図２Ｂの発光装置の製造方法について説明する。
図２９～図４６は、本発明の他の実施形態による発光装置の製造方法を示す断面図である。
図２９を参照すると、第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８が第１発光部ＬＥ１を形成するために、第１基板１００上に形成されてもよい。そして、第１発光部ＬＥ１上に第１カラーフィルタＣＦ１を形成してもよい。いくつかの実施形態では、第１カラーフィルタＣＦ１が選択的に省略されてもよい。
第１基板１００は平面視で略四角形の構造体を有し、第１コーナーＣＮ１、第２コーナーＣＮ２、第３コーナーＣＮ３、及び第４コーナーＣＮ４を含むことができる。
第１カラーフィルタＣＦ１、第１オーミック層１０８、第１ｐ型半導体層１０６、及び第１活性層１０４をエッチングすることにより、第１ｎ型半導体層１０２を露出する第１孔Ｈ１を第４コーナーＣＮ４に形成してもよい。
エッチング処理中、複数の第１発光部ＬＥ１は、第１基板１００上で互いに分離されていてもよい。より詳細には第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、第１オーミック層１０８、および第１カラーフィルタＣＦ１の周辺部分がエッチングされるにつれて、隣り合う第１発光部ＬＥ１は互いに分離されてもよい。
第１発光部ＬＥ１を分離することにより、第１基板１００と第１発光部ＬＥ１との間の湾曲現象によるストレスを緩和することができる。
図３０を参照すると、第１孔Ｈ１を充填するために第１接着部ＡＤ１を第１カラーフィルタＣＦ１上に形成してもよい。第１接着部ＡＤ１は素子分離処理によって露出された第１基板１００の上面を覆い、素子分離された第１発光装置の外側側壁を覆うことができる。
図３１を参照すると、第２ｎ型半導体層２０２、第２活性層２０４、第２ｐ型半導体層２０６、及び第２オーミック層２０８が第２発光部ＬＥ２を形成するために、第２基板２００上に形成されてもよい。
図３２を参照すると、第２発光部ＬＥ２は、第２オーミック層２０８が第１接着部ＡＤ１に面するように裏返してもよい。熱処理を行うことにより、第１接着部ＡＤ１を用いて第１発光部ＬＥ１と第２発光部ＬＥ２とを接合することができる。そして、第２基板２００は、レーザーリフトオフ処理等を用いて、第２発光部ＬＥ２から取り外すことができる。
このようにして、第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、第１オーミック層１０８、第１カラーフィルタＣＦ１、第１接着部ＡＤ１、第２オーミック層２０８、第２ｐ型半導体層２０６、第２活性層２０４、及び第２ｎ型半導体層２０２は、第１基板１００上に順次積層されてもよい。
図３３を参照すると、第２ｎ型半導体層２０２、第２活性層２０４、および第２ｐ型半導体層２０６をエッチングすることによって、第２コーナーＣＮ２で第２オーミック層２０８を露出する第２孔Ｈ２、第１コーナーＣＮ１で第２オーミック層２０８を露出する第３孔Ｈ３、および第４コーナーＣＮ４で第２オーミック層２０８を露出する第４孔Ｈ４が形成されてもよい。例えば、第２孔Ｈ２及び第３孔Ｈ３は同一の幅を有し、第４孔Ｈ４は第２孔Ｈ２又は第３孔Ｈ３より大きい幅を有することができる。
第２孔Ｈ２、第３孔Ｈ３、及び第４孔Ｈ４が形成される間に、それぞれの第２ｎ型半導体層２０２、第２活性層２０４、及び第２ｐ型半導体層２０６の周縁部をエッチングして、第２オーミック層２０８の周辺部分を露出させることができる。上面から見ると、露出した第２オーミック層２０８は、第２ｐ型半導体層２０６を取り囲む構造体を有していてもよい。それぞれの第２ｎ型半導体層２０２、第２活性層２０４、および第２ｐ型半導体層２０６の周辺部分がエッチングされるにつれて、第１基板１００に加えられるストレスが緩和される。
そして、第１マスキングパターンＭＰ１を第２孔Ｈ２に形成してもよい。第１マスキングパターンＭＰ１は後続エッチング処理で使用されるエッチング液に対してエッチング選択比を有する材料を含み、実質的にエッチングされないようにすることができる。例えば、第１マスキングパターンＭＰ１はフォトレジストを含むことができる。
図３４を参照すると、第３孔Ｈ３及び第４孔Ｈ４の底面に位置する、第２オーミック層２０８、第１接着部ＡＤ１、及び第１カラーフィルタＣＦ１をエッチングすることによって、第１オーミック層１０８を露出させることができる。
第２マスキングパターンＭＰ２によって第３孔Ｈ３の内部を満たした後、第４孔Ｈ４の底面に位置する、第１オーミック層１０８、第１ｐ型半導体層１０６及び第１活性層１０４をエッチングすることによって、第１ｎ型半導体層１０２を露出させてもよい。第１接着部ＡＤ１は、第４孔Ｈ４の下部の内側側壁に残存することができる。
エッチング処理を介して、第３孔Ｈ３および第４孔Ｈ４は、下方に延びる構造体を有することができる。第３孔Ｈ３及び第４孔Ｈ４を下方に延在させながら、第２オーミック層２０８、第１接着部ＡＤ１、第１カラーフィルタＣＦ１、第１オーミック層１０８、第１ｐ型半導体層１０６、第１活性層１０４及び第１ｎ型半導体層１０２がエッチングされ、積層された第１発光部ＬＥ１と第２発光部ＬＥ２とが分離されてもよい。
なお、第１発光部ＬＥ１と第２発光部ＬＥ２とが分離されるにつれて、第１基板１００に加わるストレスを緩和してもよい。
図３５を参照すると、第１マスキングパターンＭＰ１及び第２マスキングパターンＭＰ２を除去した後、第２孔Ｈ２、第３孔Ｈ３、及び第４孔Ｈ４が形成されている第２ｎ型半導体層２０２上に第１パッシベーション層ＰＶ１を、第２孔Ｈ２、第３孔Ｈ３、及び第４孔Ｈ４を満たさないようにコンフォーマルに形成してもよい。第１パッシベーション層ＰＶ１は、エッチングされた、それぞれの第１発光部ＬＥ１および第２発光部ＬＥ２の外側側壁を覆うことができる。第１パッシベーション層ＰＶ１は例えば、ＳｉＯ2を含んでもよい。
一実施形態によれば、第１パッシベーション層ＰＶ１において、第２ｎ型半導体層２０２の上面に形成される第１パッシベーション層ＰＶ１の厚さは、それぞれの第２孔Ｈ２、第３孔Ｈ３および第４孔Ｈ４の側壁および底面に形成される第１パッシベーション層ＰＶ１の厚さよりも大きくてもよい。例えば、第２ｎ型半導体層２０２の上面に形成される第１パッシベーション層ＰＶ１の厚さは、それぞれの第２孔Ｈ２、第３孔Ｈ３および第４孔Ｈ４の側壁および底面に形成される第１パッシベーション層ＰＶ１の厚さよりも２～４倍大きくてもよい。
そして、それぞれ第２孔Ｈ２、第３孔Ｈ３、および第４孔Ｈ４の底面に形成された第１パッシベーション層ＰＶ１を除去してもよい。第１パッシベーション層ＰＶ１は、第２ｎ型半導体層２０２の表面に垂直な方向にエッチングされてもよい。
第２ｎ型半導体層２０２の上面に形成される第１パッシベーション層ＰＶ１の厚さはそれぞれの第２孔Ｈ２、第３孔Ｈ３、および第４孔Ｈ４の側壁および底面に形成される第１パッシベーション層ＰＶ１の厚さよりも大きいため、第１パッシベーション層ＰＶ１が第２ｎ型半導体層２０２の表面に垂直な方向にエッチングされる場合、第２ｎ型半導体層２０２に形成される第１パッシベーション層ＰＶ１はそれぞれの第２孔Ｈ２、第３孔Ｈ３、および第４孔Ｈ４の底面に形成される第１パッシベーション層ＰＶ１が除去される間、残されてもよい。さらに、第１パッシベーション層ＰＶ１は鉛直方向内でエッチングされるため、それぞれの第２孔Ｈ２、第３孔Ｈ３、および第４孔Ｈ４の側壁上に形成された第１パッシベーション層ＰＶ１はエッチングされずに残存してもよい。
また、第１パッシベーション層ＰＶ１は、それぞれの第１発光部ＬＥ１および第２発光部ＬＥ２の外側側壁上に残存してもよい。
一実施形態によれば、第２ｎ型半導体層２０２の上面に形成された第１パッシベーション層ＰＶ１の厚さは、それぞれの第２孔Ｈ２、第３孔Ｈ３、および第４孔Ｈ４の側壁に残留する第１パッシベーション層ＰＶ１の厚さ以上であってもよい。
図３６を参照すると、第１シード層ＳＤ１はそれぞれの第２孔Ｈ２、第３孔Ｈ３、および第４孔Ｈ４を充填しないように、第１パッシベーション層ＰＶ１とともに形成された第２ｎ型半導体層２０２上にコンフォーマルに形成されてもよい。第１発光部ＬＥ１及び第２発光部ＬＥ２の外側側壁を覆う第１外部シード層ＳＳＤ１を一緒に形成してもよい。
次に、第１外部シード層ＳＳＤ１を覆う第３マスキングパターンＭＰ３をさらに形成することができる。第３マスキングパターンＭＰ３はフォトレジストを含んでもよく、フォトレジストは透光性が低く、絶縁性を有する。
このようにして、発光装置の外側側壁を取り囲む第３マスキングパターンＭＰ３によって第１基板１００を除去する後工程の間に発光装置が割れることを防止することができる。
図３７を参照すると、第１シード層ＳＤ１上に第１めっき層ＭＬ１を形成し、第１シード層ＳＤ１で形成された第２孔Ｈ２、第３孔Ｈ３、及び第４孔Ｈ４を充填する。第１めっき層ＭＬ１は、第３マスキングパターンＭＰ３の存在によって、第１外部シード層ＳＳＤ１上に形成されなくてもよい。
次いで、第１パッシベーション層ＰＶ１の上面が露出するように、第１めっき層ＭＬ１および第１シード層ＳＤ１をエッチングしてもよい。第１パッシベーション層ＰＶ１は、第１めっき層ＭＬ１および第１シード層ＳＤ１をエッチングするプロセスの間、エッチング停止層として機能してもよい。第１めっき層ＭＬ１及び第１シード層ＳＤ１をエッチングする工程としてはこれに限定されないが、化学機械研磨法を用いてもよい。
このようにして、第２孔Ｈ２を充填する第２ビア構造体ＶＡ２（図４６参照）の第１パターンＰＴ１＿２、第３孔Ｈ３を充填する第１ビア構造体ＶＡ１（図４６参照）の第１パターンＰＴ１＿１、および第４孔Ｈ４を充填する第４ビア構造体ＶＡ４（図４６参照）の第１パターンＰＴ１＿４をそれぞれ形成することができる。
第１ビア構造体ＶＡ１の第１パターンＰＴ１＿１、第２ビア構造体ＶＡ２の第１パターンＰＴ１＿２、および第４ビア構造体ＶＡ４の第１パターンＰＴ１＿４の各々は、第１シード層ＳＤ１が第１めっき層ＭＬ１を取り囲む構造体を有してもよく、銅を含んでもよい。
例えば、第１シード層ＳＤ１の銅結晶は、第１めっき層ＭＬ１の銅結晶よりも密度が高くてもよい。
図３８を参照すると、第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１、第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２、および第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４が、それぞれ、第１ビア構造体ＶＡ１の第１パターンＰＴ１＿１、第２ビア構造体ＶＡ２の第１パターンＰＴ１＿２、および第４ビア構造体ＶＡ４の第１パターンＰＴ１＿４上に形成され得る。第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１、第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２、および第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４のそれぞれは、金を含むことができる。
第１ビア構造体ＶＡ１において、第２パターンＰＴ２＿１は第１パターンＰＴ１＿１よりも広い幅を有し、第１パターンＰＴ１＿１の一面は第１オーミック層１０８と電気的に接触し、一面と対向する他方の面は、第２パターンＰＴ２＿１の一面と電気的に接触する。第１パッシベーション層ＰＶ１は第１パターンＰＴ１＿１の外側側壁を取り囲み、第２パターンＰＴ２＿１と第２ｎ型半導体層２０２とを互いに絶縁することができる。第１パッシベーション層ＰＶ１が形成された第１パターンＰＴ１＿１の少なくとも一部は、第１接着部ＡＤ１によって取り囲まれた構造体を有することができる。例えば、第１接着部ＡＤ１は、第１パッシベーション層ＰＶ１が形成された第１パターンＰＴ１＿１の中央部を取り囲んでもよい。
第２ビア構造体ＶＡ２において、第２パターンＰＴ２＿２は第１パターンＰＴ１＿２よりも広い幅を有してもよく、第１パターンＰＴ１＿２の一面は第２オーミック層２０８と電気的に接触させられてもよく、一面と対向する他方の面は第２パターンＰＴ２＿２の一面と電気的に接触させられてもよい。第１パッシベーション層ＰＶ１は第１パターンＰＴ１＿２の外側側壁を囲み、第２パターンＰＴ２＿２と第２ｎ型半導体層２０２とを互いに絶縁することができる。
第４ビア構造体ＶＡ４において、第２パターンＰＴ２＿４は第１パターンＰＴ１＿４よりも広い幅を有してもよく、第１パターンＰＴ１＿４の一面は第１ｎ型半導体層１０２と電気的に接触させられてもよく、一面と対向する他方の面は第２パターンＰＴ２＿４の一面と電気的に接触させられてもよい。一実施形態によれば、第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４の一面は第１パターンＰＴ１＿４と接触する第１部分ＰＴ１と、第２ｎ型半導体層２０２と接触する第２部分ＰＴ２とを含むことができ、第２部分ＰＴ２は、第１部分ＰＴ１の１～５倍大きくてもよい。第１パッシベーション層ＰＶ１は、第２パターンＰＴ２＿４の外側側壁を取り囲むことができ、第２パターンＰＴ２＿４と第２ｎ型半導体層２０２との間で除去されることにより、第２パターンＰＴ２＿４と第２ｎ型半導体層２０２とを互いに電気的に接続させることができる。また、第４ビア構造体ＶＡ４の第１パターンＰＴ１＿４は第１接着部ＡＤ１内に延在する構造体を有し、第１接着部ＡＤ１は、第４ビア構造体ＶＡ４の第１パターンＰＴ１＿４の下部の外側側壁を囲む構造体を有することができる。
図３９を参照すると、第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１、第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２、及び第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４が形成された第１パッシベーション層ＰＶ１上に第２接着部ＡＤ２を形成することができる。第２接着部ＡＤ２の上面は、第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１、第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２、および第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４のそれぞれの上面と同一平面に位置してもよい。
例えば、第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１、第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２、及び第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４の各々は金属、例えば金などを含み、第２パッシベーション層ＰＶ２は、ＳｉＯ2を含むことができる。
図４０を参照すると、第３ｎ型半導体層３０２、第３活性層３０４、及び第３ｐ型半導体層３０６を含む第３発光部ＬＥ３が、第３基板３００上に形成されてもよい。第２カラーフィルタＣＦ２は、第３ｐ型半導体層３０６上に形成されてもよい。
第３コーナーＣＮ３では、第２カラーフィルタＣＦ２をエッチングすることにより、第５孔Ｈ５を形成して第３ｐ型半導体層３０６を露出させてもよい。第４コーナーＣＮ４には、第２カラーフィルタＣＦ２、第３ｐ型半導体層３０６、及び第３活性層３０４をエッチングすることにより、第３ｎ型半導体層３０２を露出させた第６孔Ｈ６が形成されてもよい。
そして、第５孔Ｈ５及び第６孔Ｈ６を充填する第３接着部ＡＤ３を第２カラーフィルタＣＦ２上に形成してもよい。第３接着部ＡＤ３は、第２カラーフィルタＣＦ２の上部を覆うことができる。
図４１を参照すると、第５孔Ｈ５および第６孔Ｈ６において第３接着部ＡＤ３をエッチングすることによって、第５孔Ｈ５を再度開いて第３ｐ型半導体層３０６を露出させてもよく、第３ｎ型半導体層３０２の一部を露出させ、かつ第６孔Ｈ６よりも小さな幅を有する第７孔Ｈ７を形成してもよい。第３接着部ＡＤ３は、第７孔Ｈ７の内側側壁に残存してもよい。
図４２を参照すると、第５孔Ｈ５を充填した第１導電パターンＣＰ１及び第７孔Ｈ７を充填した第２導電パターンＣＰ２がそれぞれ形成されてもよい。第１導電パターンＣＰ１は、第３ｐ型半導体層３０６と電気的に接触してもよく、Ａｕ／ｂｅ合金を含んでもよく、第３ｐ型半導体層３０６のオーミック層として機能してもよい。第１導電パターンＣＰ１の外側側壁は、第３接着部ＡＤ３によって取り囲まれた構造体を有することができる。第２導電パターンＣＰ２は、第３ｎ型半導体層３０２と電気的に接触してもよく、Ａｕ／Ｇｅ合金を含んでもよく、第３ｎ型半導体層３０２のオーミック層として機能してもよい。第２導電パターンＣＰ２の外側側壁は、第７孔Ｈ７に残った第３接着部ＡＤ３によって第３ｐ型半導体層３０６及び第３活性層３０４から絶縁されていてもよい。このようにして、第３ｐ型半導体層３０６及び第３ｎ型半導体層３０２のオーミック層として、金属を含む第１導電パターンＣＰ１及び第２導電パターンＣＰ２が用いられるので、第３発光部ＬＥ３のオーミック特性を向上させることができる。
第１導電パターンＣＰ１、第２導電パターンＣＰ２、及び第３接着部ＡＤ３の上面が互いに同一平面となるように、研磨処理を行ってもよい。ここで、第１導電パターンＣＰ１及び第２導電パターンＣＰ２は金属を含み、第３接着部ＡＤ３はＳｉＯ2を含むことができる。
図４３を参照すると、第２発光部ＬＥ２に配置された第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１、第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２、及び第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４に第１導電パターンＣＰ１及び第２導電パターンＣＰ２が対向するように、第３基板３００を反転させることができる。
一実施形態によれば、第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１、第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２、第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４、および第２接着部ＡＤ２は、第１導電パターンＣＰ１、第２導電パターンＣＰ２、および第３接着部ＡＤ３に対向し、熱処理工程によって接合されてもよい。特に、第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４と第２導電パターンＣＰ２とが接合され、第２接着部ＡＤ２と第３接着部ＡＤ３とが接合され、第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１と第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２とが第３接着部ＡＤ３と接合されてもよい。
第２接着部ＡＤ２と第３接着部ＡＤ３との間、すなわち、絶縁物間の接合と、第４ビア構造体ＶＡ４の第２パターンＰＴ２＿４と第２導電パターンＣＰ２との間、すなわち、金属間の接合とを同時に行うことにより、製造工程を簡略化することができる。
続いて、第３基板３００を、レーザーリフトオフ処理等を行うことにより、第３発光部ＬＥ３から取り外すことができる。第３基板３００を除去することによって、第３ｎ型半導体層３０２を露出させることができる。
図４４を参照すると、第３活性層３０４、第３ｐ型半導体層３０６、第２カラーフィルタＣＦ２、および第３接着部ＡＤ３をエッチングすることによって第２ビア構造体ＶＡ２の第２パターンＰＴ２＿２を露出させる第８孔Ｈ８が形成され、第３ｎ型半導体層３０２、第３活性層３０４、及び第３ｐ型半導体層３０６をエッチングすることによって第１導電パターンＣＰ１を露出させる第９孔Ｈ９が形成され、第３ｎ型半導体層３０２、第３活性層３０４、第３ｐ型半導体層３０６、第２カラーフィルタＣＦ２、及び第３接着部ＡＤ３をエッチングすることによって第１ビア構造体ＶＡ１の第２パターンＰＴ２＿１を露出させる第１０孔Ｈ１０が形成され、第３ｎ型半導体層３０２をエッチングすることによって第２導電パターンＣＰ２を露出させる第１１孔Ｈ１１が形成されてもよい。
第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、及び第１１孔Ｈ１１を形成する間に、第３ｎ型半導体層３０２、第３活性層３０４、第３ｐ型半導体層３０６、第２カラーフィルタ（ＣＦ２）、及び第３接着部（ＡＤ３）の周辺部をエッチングして第２接着部（ＡＤ２）の周辺部を露出させることができる。周辺部が露出された第２接着部ＡＤ２は、平面視で第３接着部ＡＤ３の外側側壁を取り囲む構造体を有することができる。
次に、第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、及び第１１孔Ｈ１１を満たさないように、第３ｎ型半導体層３０２上に第２パッシベーション層ＰＶ２をコンフォーマルに形成することができる。一実施形態によれば、第２パッシベーション層ＰＶ２において、第３ｎ型半導体層３０２の上面に形成される第２パッシベーション層ＰＶ２の厚さは、第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、および第１１孔Ｈ１１のそれぞれの側壁および底面に形成される第２パッシベーション層ＰＶ２の厚さよりも大きくてもよい。例えば、第３ｎ型半導体層３０２の上面に形成される第２パッシベーション層ＰＶ２の厚さは、第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、および第１１孔Ｈ１１のそれぞれの側壁および底面に形成される第２パッシベーション層ＰＶ２の厚さよりも２～４倍大きくてもよい。
第２パッシベーション層ＰＶ２を第３ｎ型半導体層３０２の表面に垂直な方向にエッチングすることによって、第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、および第１１孔Ｈ１１のそれぞれの底面に形成された第２パッシベーション層ＰＶ２を除去することができる。
このとき、第３ｎ型半導体層３０２の上面に形成された第２パッシベーション層ＰＶ２の厚さは、第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、および第１１孔Ｈ１１のそれぞれの側壁および底面に形成された第２パッシベーション層ＰＶ２の厚さよりも大きいため、第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、および第１１孔Ｈ１１のそれぞれの底面に形成された第２パッシベーション層ＰＶ２を除去しても、第３ｎ型半導体層３０２の上面および第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、および第１１孔Ｈ１１のそれぞれの側壁に形成された第２パッシベーション層ＰＶ２が残存してもよい。
後続処理で完成した発光装置を第１基板１００から分離する場合、第１基板１００を湾曲させてもよい。ここで、第３ｎ型半導体層３０２の上面に残存する第２パッシベーション層ＰＶ２の厚さは第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、及び第１１孔Ｈ１１のそれぞれの側壁に残存する第２パッシベーション層ＰＶ２の厚さ以上であるため、本実施形態によれば、第３ｎ型半導体層３０２の上面に形成された第２パッシベーション層ＰＶ２は、第１パッドＰＤ１（図２Ｂ参照）、第２パッドＰＤ２（図２Ｂ参照）、第３パッドＰＤ３（図２Ｂ参照）、及び共通パッドＣＰＤ（図２Ｂ参照）が発光装置から剥離することを防止することができる。
また、第２接着部ＡＤ２の周縁部を露出させる、第３接着部ＡＤ３、第２カラーフィルタＣＦ２、第３ｐ型半導体層３０６、第３活性層３０４、および第３ｎ型半導体層３０２の外側側壁に形成された第２パッシベーション層ＰＶ２は、残存してもよい。
一実施形態によれば、第３ｎ型半導体層３０２の上面に残存する第２パッシベーション層ＰＶ２の厚さは、第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、および第１１孔Ｈ１１のそれぞれの側壁に残存する第２パッシベーション層ＰＶ２の厚さ以上であってもよい。
図４５を参照すると、第２パッシベーション層ＰＶ２が形成された第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、および第１１孔Ｈ１１を埋めないように、第３ｎ型半導体層３０２上に第２シード層ＳＤ２がコンフォーマルに形成されてもよい。
また、第２接着部ＡＤ２の周縁部を露出させ、第２パッシベーション層ＰＶ２が形成された第３接着部ＡＤ３、第２カラーフィルタＣＦ２、第３ｐ型半導体層３０６、第３活性層３０４、および第３ｎ型半導体層３０２の外側側壁に、第２外部シード層ＳＳＤ２は延在してもよい。
次に、第２外部シード層ＳＳＤ２を覆う第４マスキングパターンＭＰ４を形成する。第４マスキングパターンＭＰ４はフォトレジストを含んでもよく、フォトレジストは透光性が低く、絶縁性を有する。
一実施形態によれば、発光装置の外側側壁を取り囲む第４マスキングパターンＭＰ４の存在により、後続の処理の間に発生し得る発光装置内のクラックを防止することができる。
図４６を参照すると、第２シード層ＳＤ２を用いて、第２シード層ＳＤ２上に第２めっき層ＭＬ２を形成して、第８孔Ｈ８、第９孔Ｈ９、第１０孔Ｈ１０、および第１１孔Ｈ１１をそれぞれ充填することができる。
次に、第２保護層ＰＶ２の上面を露出させるように第２シード層ＳＤ２及び第２めっき層ＭＬ２をエッチングすることによって、第８孔Ｈ８を充填する第２ビア構造体ＶＡ２の第３パターンＰＴ３＿２、第９孔Ｈ９を充填する第３ビア構造体ＶＡ３、第１０孔Ｈ１０を充填する第１ビア構造体ＶＡ１の第３パターンＰＴ３＿１、及び第１１孔Ｈ１１を充填する第４ビア構造体ＶＡ４の第３パターンＰＴ３＿４をそれぞれ形成することができる。
第１ビア構造体ＶＡ１の第３パターンＰＴ３＿１、第２ビア構造体ＶＡ２の第３パターンＰＴ３＿２、第３ビア構造体ＶＡ３、および第４ビア構造体ＶＡ４の第３パターンＰＴ３＿４のそれぞれの上面は、第２パッシベーション層ＰＶ２の上面と実質的に同一平面であってもよい。
一方、第４マスキングパターンＭＰ４が第２外部シード層ＳＳＤ２上に配置されることにより、第２めっき層ＭＬ２は、第２外部シード層ＳＳＤ２上に形成されなくてもよい。
一実施形態によれば、第２外部シード層ＳＳＤ２及び第２めっき層ＭＬ２は、銅を含むことができる。例えば、第２外部シード層ＳＳＤ２の銅結晶は、第２めっき層ＭＬ２の銅結晶よりも高い密度を有することができる。
図２Ｂに戻って、第２パッシベーション層ＰＶ２上には、第１ビア構造体ＶＡ１の第３パターンＰＴ３＿１と電気的に接触する第１パッドＰＤ１、第２ビア構造体ＶＡ２の第３パターンＰＴ３＿２と電気的に接触する第２パッドＰＤ２、第３ビア構造体ＶＡ３と電気的に接触する第３パッドＰＤ３、及び第４ビア構造体ＶＡ４の第３パターンＰＴ３＿４と電気的に接触する共通パッドＣＰＤが形成される。
以上、添付された図面を参照して、本発明の実施例を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更せず、他の具体的な形で実施することができることを理解できるだろう。したがって、上述した実施例では、すべての面で例示的なものであり、限定的ではないと理解しなければならない。

Claims (19)

  1. 第１－１型半導体層、第１活性層、第１－２型半導体層及び第１オーミック層を垂直方向に積層した第１発光部と、
    前記第１発光部の上に配置され、第２－１型半導体層、第２活性層と、第２－２型半導体層及び第２オーミック層を垂直方向に積層した第２発光部と、
    前記第２発光部の上に配置され、第３－１型半導体層、第３活性層、第３－２型半導体層、第３－２型半導体層の下方側の面と第１面が電気的に接する第１導電パターン及び第３－１型半導体層の下方側の面と第１面が電気的に接する第２導電パターンを垂直方向に積層した第３発光部と、
    前記第１オーミック層と電気的に接続される第１パッドと、
    前記第２オーミック層と電気的に接続される第２パッドと、
    前記第１導電パターンと電気的に接続される第３パッドと、
    前記第１－１型及び前記第２－１型半導体層と前記第２導電パターンとに電気的に共通に接続されている共通パッドと、
    前記第２導電パターンと前記共通パッドとの間で前記第２導電パターン及び前記共通パッドを電気的に接続する第１ビア構造体と、
    前記第１導電パターンと前記第３パッドとの間で前記第１導電パターン及び前記第３パッドを電気的に接続する第２ビア構造体と、を含み、
    前記第１導電パターンは、第１厚さを有し、前記第２導電パターンは、前記第１厚さよりも大きい第２厚さを有する、発光装置。
  2. 前記第２導電パターンの第１面は、前記第１ビア構造体と接する第１部分と、前記第３－１型半導体層と接する第２部分とを有し、
    前記第２導電パターンの第２部分の面積は、前記第１部分の面積の１～５倍である、請求項１に記載の発光装置。
  3. 前記第２導電パターンの第２部分は、前記第１部分を取り囲む、請求項２に記載の発光装置。
  4. 前記第１導電パターンは、前記第３－２型半導体層に接し、
    前記第２導電パターンは、前記第３－１型半導体層および第３活性層を貫通する、請求項１に記載の発光装置。
  5. 前記第１導電パターン及び前記第２導電パターンのそれぞれは、前記第１面に対向する第２面を有し、
    前記第１導電パターンの第２面は、前記第２導電パターンの第２面と同じか高いレベルである、請求項４に記載の発光装置。
  6. 前記第２導電パターンは、前記第１面に対向する第２面を有し、
    前記第２導電パターンの第１面の幅は、前記第２導電パターンの第２面の幅よりも大きく、
    前記第２導電パターンの第２面の幅は、前記第１ビア構造体の幅よりも大きい、請求項１に記載の発光装置。
  7. 前記第１ビア構造体に隣接する前記第２導電パターンの外側側壁の一部は、外側に突出している、請求項１に記載の発光装置。
  8. 前記第１導電パターンの第１面は、前記第２ビア構造体に接する第１部分と、前記第３－２型半導体層に接する第２部分とを有する、請求項１に記載の発光装置。
  9. 前記第１導電パターンの第２部分の面積は、前記第１部分の面積の１～５倍である、請求項８に記載の発光装置。
  10. 前記第１導電パターンの第２部分は、前記第１部分を取り囲む、請求項９に記載の発光装置。
  11. 前記第１導電パターンは、前記第２ビア構造体よりも大きな幅を有する、請求項８に記載の発光装置。
  12. 前記第１オーミック層と前記第１パッドとの間を電気的に接続する第３ビア構造体と、
    前記第２オーミック層と前記第２パッドとの間を電気的に接続する第４ビア構造体と、
    前記第１～第４ビア構造体のそれぞれと前記第１～第３発光部とを電気的に絶縁する第１パッシベーション膜と、をさらに含み、
    前記第１パッシベーション膜は、前記第１～第４ビア構造体のそれぞれの外側外壁を包み込む第１部分と、前記第３－１型半導体層と前記第１～第３パッド及び前記共通パッドとの間に配置される第２部分を有し、
    前記第１パッシベーション膜の前記第２部分が前記第１部分よりも大きいか、または同じ厚さである、請求項１に記載の発光装置。
  13. 前記共通パッドと前記第１－１型半導体層との間を電気的に接続する第５ビア構造体と、
    前記共通パッドと前記第２－１型半導体層との間を電気的に接続する第６ビア構造体と、をさらに含み、
    前記第１パッシベーション膜の前記第１部分は、前記第５及び第６ビア構造体のそれぞれの外側外壁を取り囲む、請求項１２に記載の発光装置。
  14. 前記第２導電パターンは、前記第１ビア構造体と接する第１面と当該第１面に対向する第２面とを有し、
    前記第２導電パターンの第２面及び前記第２－１型半導体層に電気的に接する第１パターンと、前記第１パターンと前記第１－１型半導体層との間を電気的に接続する第２パターンとを含む第５ビア構造体をさらに含む、請求項１２に記載の発光装置。
  15. 前記第１－１型、第２－１型、及び第３－１型半導体層のそれぞれの第１面に対向する第２面は、複数の突起を有する、請求項１に記載の発光装置。
  16. 前記第１－１型、第２－１型、及び第３－１型半導体層のそれぞれは、ｎ型半導体を含み、
    前記第１－２型、第２－２型、及び第３－２型半導体層のそれぞれは、ｐ型半導体を含む、請求項１に記載の発光装置。
  17. 前記第１－１型、第２－１型、及び第３－１型半導体層のそれぞれは、ｐ型半導体を含み、
    前記第１－２型、第２－２型、及び第３－２型半導体層のそれぞれは、ｎ型半導体を含む、請求項１に記載の発光装置。
  18. 前記第１厚さは、０．３μｍ～０．４μｍである、請求項１に記載の発光装置。
  19. 前記第２厚さは、３μｍ～４μｍである、請求項１に記載の発光装置。
JP2021510345A 2018-09-14 2019-09-10 発光装置 Active JP7371089B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862731218P 2018-09-14 2018-09-14
US62/731,218 2018-09-14
US16/561,440 2019-09-05
US16/561,440 US10886447B2 (en) 2018-09-14 2019-09-05 Light emitting device
PCT/KR2019/011708 WO2020055091A1 (ko) 2018-09-14 2019-09-10 발광 소자

Publications (3)

Publication Number Publication Date
JP2022500842A JP2022500842A (ja) 2022-01-04
JPWO2020055091A5 JPWO2020055091A5 (ja) 2022-09-20
JP7371089B2 true JP7371089B2 (ja) 2023-10-30

Family

ID=69773382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021510345A Active JP7371089B2 (ja) 2018-09-14 2019-09-10 発光装置

Country Status (7)

Country Link
US (3) US10886447B2 (ja)
EP (1) EP3852154A4 (ja)
JP (1) JP7371089B2 (ja)
KR (1) KR20210049780A (ja)
CN (2) CN112689904B (ja)
BR (1) BR112021004875A2 (ja)
WO (1) WO2020055091A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886447B2 (en) * 2018-09-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156327A (ja) 1999-11-30 2001-06-08 Matsushita Electronics Industry Corp 半導体発光装置
US20090078955A1 (en) 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
JP2011216886A (ja) 2010-04-01 2011-10-27 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
CN102593303A (zh) 2011-01-05 2012-07-18 晶元光电股份有限公司 具有栓塞的发光元件
JP2014175427A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
US20170092820A1 (en) 2015-09-30 2017-03-30 Samsung Electronics Co., Ltd. Light emitting device package
US20170288093A1 (en) 2016-04-04 2017-10-05 Samsung Electronics Co., Ltd. Led light source module and display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730153A (ja) * 1993-07-14 1995-01-31 Hitachi Cable Ltd 発光ダイオードチップ、その台座、及び発光ダイオード
WO2007074969A1 (en) 2005-12-27 2007-07-05 Samsung Electronics Co., Ltd. Group-iii nitride-based light emitting device
KR100652346B1 (ko) 2006-01-06 2006-11-30 엘지전자 주식회사 발광 다이오드 및 그 제조방법
KR101018280B1 (ko) * 2008-11-10 2011-03-04 전자부품연구원 수직구조 발광다이오드 및 그 제조방법
KR101281081B1 (ko) * 2010-10-25 2013-07-09 일진엘이디(주) 수직형 발광 다이오드 셀 어레이 및 그의 제조 방법
EP3223320B1 (en) * 2011-09-16 2021-07-21 Seoul Viosys Co., Ltd. Light emitting diode
CN104025319B (zh) 2011-12-14 2016-12-14 首尔伟傲世有限公司 半导体装置和制造半导体装置的方法
US9082936B2 (en) * 2013-01-29 2015-07-14 Nthdegree Technologies Worldwide Inc. Transparent LED lamp for bidirectional lighting
US9443833B2 (en) * 2013-01-31 2016-09-13 Nthdegree Technologies Worldwide Inc. Transparent overlapping LED die layers
KR20160025455A (ko) 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
WO2017079168A1 (en) * 2015-11-04 2017-05-11 The Regents Of The University Of California Iii-nitride tunnel junction with modified p-n interface
KR20180074263A (ko) 2016-12-23 2018-07-03 엘지이노텍 주식회사 반도체 소자 및 이를 갖는 반도체 소자 패키지
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886447B2 (en) * 2018-09-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156327A (ja) 1999-11-30 2001-06-08 Matsushita Electronics Industry Corp 半導体発光装置
US20090078955A1 (en) 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
JP2011216886A (ja) 2010-04-01 2011-10-27 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
CN102593303A (zh) 2011-01-05 2012-07-18 晶元光电股份有限公司 具有栓塞的发光元件
JP2014175427A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
US20170092820A1 (en) 2015-09-30 2017-03-30 Samsung Electronics Co., Ltd. Light emitting device package
US20170288093A1 (en) 2016-04-04 2017-10-05 Samsung Electronics Co., Ltd. Led light source module and display device

Also Published As

Publication number Publication date
CN112689904A (zh) 2021-04-20
KR20210049780A (ko) 2021-05-06
WO2020055091A1 (ko) 2020-03-19
CN210224057U (zh) 2020-03-31
US20200091390A1 (en) 2020-03-19
BR112021004875A2 (pt) 2021-07-20
US20240113272A1 (en) 2024-04-04
EP3852154A4 (en) 2022-06-15
JP2022500842A (ja) 2022-01-04
US20210091286A1 (en) 2021-03-25
EP3852154A1 (en) 2021-07-21
CN112689904B (zh) 2024-08-27
US11876156B2 (en) 2024-01-16
US10886447B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
JP7521037B2 (ja) 発光素子
US8912564B2 (en) Light-emitting device
US10566509B2 (en) Light emitting structure
TWI616004B (zh) 半導體發光元件
CN110709995A (zh) 具有发光堆叠结构的显示装置
EP3882990A1 (en) Light emitting element
TWI488338B (zh) 發光二極體
KR102617962B1 (ko) 반도체 발광소자
JP7460615B2 (ja) 発光装置
JP7536755B2 (ja) 発光装置
JP2021534573A (ja) 発光装置
KR102588170B1 (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
US20150123152A1 (en) Light-emitting element
JP2022519656A (ja) ディスプレイ用発光素子およびそれを有するディスプレイ装置
JP7568711B2 (ja) 発光ダイオードディスプレイパネル
JP7112596B2 (ja) 半導体発光デバイス
KR20210072006A (ko) 발광 소자
US20240113272A1 (en) Light emitting device
KR102465400B1 (ko) 발광 소자 및 이의 제조 방법
TWM521810U (zh) 發光裝置
KR20210057299A (ko) 반도체 발광 소자 및 반도체 발광 소자 패키지
TW201817049A (zh) 半導體發光元件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231018

R150 Certificate of patent or registration of utility model

Ref document number: 7371089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150