JP7374816B2 - 電力変換装置の制御システム - Google Patents

Description

本発明は、電力変換装置の制御システムに関し、仮想同期発電機制御を適用した電圧制御および電流制御を有するＰＣＳ（Ｐｏｗｅｒ Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｓｕｂｓｙｓｔｅｍ；電力変換装置）における過電流抑制技術に関する。

電圧制御型の仮想同期発電機制御を適用した電力変換器は、系統擾乱や過負荷時に変換器過電流で停止する恐れがあり、これを抑制し運転継続するための制御手法が求められている。

「変換器過電流を抑制可能な仮想同期発電機制御」、菊間俊明（電力中央研究所）、平成３０年 電気学会 電力・エネルギー部門大会、２０１８－０９－１２

特開平７－３３６８９８号公報

仮想同期発電機制御には大別して電圧制御型と電流制御型があり、電流制御型の場合には電流指令値を制限して任意の電流に制御する方法が存在する。一方、電圧制御型では電流値を直接制御することができない。そこで、電圧指令値と系統電圧のベクトルが離れないように電圧指令値を補正する方法が、例えば非特許文献１に提案されている。

しかし、この方法では電流を任意の値に制御することはできないため、系統インピーダンス等の条件次第では過電流となる可能性がある。

一方、系統連系電力変換器の中には、例えば特許文献１のように系統の状態に応じて電圧制御と電流制御を切り替える方式が存在する。特許文献１によれば、系統連系時（通常時）に電流制御を実施することで安定した電流を出力し、系統解列時には電圧制御に切り替えることで安定した電圧を出力できる。

本発明は、上記課題を解決するものであり、その目的は、通常動作時は電圧制御型の仮想同期発電機制御を行い、出力過電流発生時には電流制御により過電流を抑制することができる電力変換装置の制御システムを提供することにある。

上記課題を解決するための請求項１に記載の電力変換装置の制御システムは、
同期発電機を模擬した仮想同期発電機制御が行われ、直流電源の直流電力を交流電力に変換する電力変換器を有し、前記電力変換器の出力がＬＣフィルタを介して電力系統と連系される電力変換装置において、
前記電力変換器の出力電流を検出した出力電流検出値Ｉａｃと電力変換装置の内部誘起電圧Ｅｆとを入力とし、電力変換器の出力電流で生じる仮想同期インピーダンスによる電圧降下から出力電圧指令値Ｖａｃ^*を演算する仮想同期インピーダンス補償部と、
前記仮想同期発電機制御を行うための同期発電機を模擬した角周波数ωｒを演算する角周波数ωｒ演算部を有した仮想同期発電機モデルと、
前記電力変換装置の出力電圧を検出した出力電圧検出値Ｖａｃを入力とし、電力変換装置の出力電圧の復帰時に、前記仮想同期発電機モデルの角周波数の初期化を行う機能を有したＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）部と、
前記出力電流検出値Ｉａｃのフィードフォワード項を備えて電流指令値を出力するＰＩ制御型の電圧制御系と、該電圧制御系のインナーループに構成され、出力電圧指令値Ｖａｃ^*又は出力電圧検出値Ｖａｃのフィードフォワード項を備えたＰ制御型の電流制御系とを有し、前記出力電圧検出値Ｖａｃが出力電圧指令値Ｖａｃ^*と一致するように制御するための出力電圧制御指令Ｖｃｍｄを出力する出力電圧制御部とを備え、
前記出力電圧制御部は、
前記出力電流検出値Ｉａｃが閾値を超える過電流となっていない通常動作時は、前記電流制御系のフィードフォワード項として前記仮想同期インピーダンス補償部で演算された出力電圧指令値Ｖａｃ^*を選択し、前記仮想同期発電機モデルに従った電圧制御系および電流制御系として動作させ、
電力変換装置の出力電圧が低下して前記出力電流検出値Ｉａｃが閾値を超える過電流となったときは、前記仮想同期発電機モデルの出力角周波数を前記ＰＬＬ部の出力角周波数ωｐｌｌに切換え、前記電流制御系のフィードフォワード項として出力電圧検出値Ｖａｃを選択し、電流制御系として動作させることによって過電流抑制を行い、
前記電力変換装置の出力電圧の復帰時は、前記ＰＬＬ部の初期化機能により、出力電圧検出値ＶａｃとＰＬＬ部の出力との位相差が閾値未満となった時点で前記仮想同期発電機モデルの出力角周波数を前記角周波数ωｒ演算部の出力に切り換え、前記電流制御系のフィードフォワード項として前記出力電圧指令値Ｖａｃ^*を選択し、前記仮想同期発電機モデルに従った電圧制御系および電流制御系として動作させることを特徴とする。

請求項２に記載の電力変換装置の制御システムは、請求項１において、
前記出力電流検出値Ｉａｃおよび出力電圧検出値Ｖａｃに基いて、出力電流検出値Ｉａｃが閾値を超える過電流となっているか否かを判定する過電流抑制動作判定部と、
前記出力電流検出値Ｉａｃおよび前記内部誘起電圧Ｅｆに基いて前記仮想同期発電機モデルの電気出力Ｐｅを演算する電力演算部と、を備え、
前記出力電圧制御部は、前記電圧制御系の電流指令値に対してｄｑ絶対値の制限を行うｄｑ絶対値リミッタ部と、前記ｄｑ絶対値リミッタ部の超過分の制御量を前記電圧制御系の積分項から減算するアンチワインドアップ部とを有し、前記過電流抑制動作判定部の判定結果に基づいて前記電流制御系のフィードフォワード項を選択し、
前記仮想同期発電機モデルは、前記電流抑制動作判定部の判定結果に基づいて出力角周波数を切り換えるセレクタを有し、
前記仮想同期発電機モデルの角周波数ωｒ演算部は、出力指令Ｐｒｅｆと前記電力演算部で演算された電気出力Ｐｅの差分を角周波数ωｒで除して入力トルクを求め、該入力トルクより制動トルクを減じた後積分定数Ｍで除してから積分を行う回路に構成されていることを特徴とする。

（１）請求項１、２に記載の発明によれば、仮想同期発電機制御が行われ、電力系統と連系される電力変換装置において、通常動作時は電圧制御型の仮想同期発電機制御を行い、出力過電流発生時には電流制御により過電流を抑制することができる。また、過電流となる要因が解除された場合には、ＰＬＬ部によって系統電圧に同期させてから電圧制御に移行することが可能であり、電力系統側との不要な位相差による系統擾乱や出力の変動を抑制することができる。
（２）請求項２に記載の発明によれば、前記電流指令値に対して制限を行うｄｑ絶対値リミッタ部を設けたので、電流を一定の大きさに制限した状態で運転を継続することができる。また、アンチワインドアップ部を設けたので、電流制御中に電圧制御系の積分項の飽和を防止することができる。

本発明の実施形態例における電力変換装置の制御システムの全体構成図。 本発明の実施形態例におけるＰＣＳ出力電圧制御部の構成図。 本発明の実施形態例による仮想同期発電機モデルの構成図。 本発明の実施形態例における過電流抑制動作のタイムチャート。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。本実施形態例では、電圧制御型の仮想同期発電機制御において、電圧制御系のマイナーループに電流制御系を構成し、通常時は電圧制御によって仮想同期発電機制御を行い、系統擾乱や短絡などの過電流となる系統事故時には、電流制御系に切り替えて過電流を任意の電流値に抑制することで、電力変換器の運転継続を可能とした。

図１は、本実施形態例における電力変換装置（ＰＣＳ）の制御システムの全体構成を示している。図１において、１は例えば蓄電池を有した直流電源であり、２は、同期発電機を模擬した仮想同期発電機制御が行われ、直流電源１の直流電力を交流電力に変換する電力変換器である。

電力変換器２は、例えばＩＧＢＴをブリッジ接続して構成され、後述のＰＷＭ部（１９）で生成されたゲート信号Ｇａｔｅによってオン、オフ制御がなされる。

電力変換器２の交流出力側は、リアクトルおよびコンデンサからなるＬＣフィルタ３とトランス４を介して電力系統５に接続（連系）されている。

１１は、ＬＣフィルタ後のＰＣＳの出力電流を変流器１２で検出した出力電流検出値ＩａｃとＰＣＳの内部誘起電圧Ｅｆを入力とし、電力変換器２の出力電流で生じる仮想同期インピーダンスＺｓによる電圧降下Ｖｚを模擬し、その模擬した電圧降下Ｖｚに応じて、出力電圧指令値Ｖａｃ^*を算出する仮想同期インピーダンス補償（Ｚｓ補償）部である。

１３は、ＰＣＳの出力電圧（電力変換器２の出力電圧）を計器用変圧器１４により検出した出力電圧検出値Ｖａｃと前記出力電流検出値Ｉａｃに基いて、出力電流検出値Ｉａｃが閾値を超える過電流となっているか否かを判定する過電流抑制動作判定部である。

１５は、前記出力電流検出値Ｉａｃおよび内部誘起電圧Ｅｆに基いて、仮想同期発電機モデル（ＶＳＧ（Ｖｉｒｔｕａｌ Ｓｙｎｃｈｒｏｎｏｕｓ Ｇｅｎｅｒａｔｏｒ）モデル）１６の電気出力Ｐｅを演算する電力演算部である。

１７は、前記出力電圧検出値Ｖａｃを入力とし、角周波数ωｐｌｌを出力するＰＬＬ（Ｐｈｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）部であり、過電流抑制動作から通常の電圧制御に復帰するときに仮想同期発電機モデル１６の角周波数の初期化を行う機能を有している。

仮想同期発電機モデル１６は、仮想同期発電機制御を行うための同期発電機を模擬した角周波数ωｒを演算する角周波数ωｒ演算部を有し、過電流抑制動作判定部１３から出力される判定結果信号ｆｌｇ＿ＬＣＭと、設定した出力電力指令値Ｐｒｅｆと、電力演算部１５で演算された電気出力Ｐｅとを入力とし、角周波数ωｒ又はωｐｌｌを出力する。

１８は、ＰＩ制御型の電圧制御系と、該電圧制御系のインナーループに構成された電流制御系を有し、前記出力電圧検出値Ｖａｃが、仮想同期インピーダンス補償部１１で算出された出力電圧指令値Ｖａｃ^*と一致するように制御するための出力電圧制御指令Ｖｃｍｄを生成するＰＣＳ出力電圧制御部（本発明の出力電圧制御部）である。

１９は、ＰＣＳ出力電圧制御部１８で生成された出力電圧制御指令ＶｃｍｄとＰＷＭキャリアによりＰＷＭ変調したゲート信号Ｇａｔｅを生成し、電力変換器２をＰＷＭ制御するＰＷＭ部である。同期ＰＷＭの場合は、仮想同期発電機モデル１６で決定された角周波数ωｒを逓倍した周波数のＰＷＭキャリアを用いる。非同期ＰＷＭの場合は固定周波数のＰＷＭキャリアを用いる。

２０はインバータ２の出力電流を検出する変流器である。前記ＰＣＳ出力電圧制御部１８は図２のように構成されている。

図２において、２１は、仮想同期インピーダンス補償部１１で算出された出力電圧指令値Ｖａｃ^*と出力電圧検出値Ｖａｃとの偏差をとる減算器である。

減算器２１の偏差出力は、ＰＩ制御の比例項２２において比例ゲインＫｐが乗算され、積分項２３において積分ゲインＫｉが乗算される。

２４は、後述のｄｑ絶対値リミッタ部２５の超過分の制御量を電圧制御系（ＡＶＲ）の積分項から減算する減算器である。減算器２４の偏差出力はバッファ２６に一時記憶され、バッファ２６の出力は加算器２７において積分項２３の出力と加算される。

加算器２７の出力（電圧制御系の積分項）と、比例項２２の出力（電圧制御系の比例項）と、電圧制御系のフィードフォワード項としての出力電流検出値Ｉａｃは、加算器２８において加算される。

加算器２８からは電流指令値Ｉｉｎｖ＾^*が出力される。ｄｑ絶対値リミッタ部２５は、入力された電流指令値Ｉｉｎｖ＾^*に対してｄｑ絶対値の制限を行い出力電流指令値Ｉｉｎｖ^*を出力する。

２９は、ｄｑ絶対値リミッタ部２５の入力と出力（Ｉｉｎｖ＾^*とＩｉｎｖ^*）の偏差（ｄｑ絶対値リミッタ部２５の制御量に相当）をとる減算器である。

減算器２９の偏差出力にはゲイン乗算器３０のフィードバックゲインＫｆｂが乗算され、このゲイン乗算器３０の出力はｄｑ絶対値リミッタ部２５の超過分の制御量として前記減算器２４に入力される。

前記減算器２９、ゲイン乗算器３０、減算器２４によって、電圧制御系の積分項の飽和を防止するアンチワインドアップ部を構成している。

３１は、ｄｑ絶対値リミッタ部２５から出力される出力電流指令値Ｉｉｎｖ^*と、電力変換器２の出力電流を変流器２０で検出した電力変換器電流Ｉｉｎｖの偏差をとる減算器である。

減算器３１の偏差出力には比例アンプ３２のゲインが乗算され、その出力に電圧指令（Ｖ）が得られる。

３３は、図１の過電流抑制動作判定部１３から出力される判定結果信号ｆｌｇ＿ＬＣＭに基づいて、通常時の出力電圧指令値Ｖａｃ^*か電流抑制時の出力電圧検出値Ｖａｃのいずれかを選択するスイッチである。

前記スイッチ３３により選択されたＶａｃ^*又はＶａｃは、Ｐ制御型の電流制御系のフィードフォワード項として、加算器３４において、比例アンプ３２の出力である電圧指令（Ｖ）と加算される。

加算器３４の出力は出力電圧制御指令Ｖｃｍｄとして図１のＰＷＭ部１９に入力される。

また、前記仮想同期発電機モデル１６は図３のように構成されている。図３において、４１は、電力の出力指令Ｐｒｅｆと図１の電力演算部１５で演算された電気出力Ｐｅの偏差をとる減算器である。

４２は、減算器４１の偏差出力を後述のバッファ４８に一時記憶された角周波数ωｒで除算することにより、入力トルクを求める除算器である。

４３は、バッファ４８に記憶されている角周波数ωｒとダンピング係数Ｄを用いて制動トルクを演算するダンピングブロックである。

４４は、除算器４２の出力である入力トルクから、ダンピングブロック４３の出力である制動トルクを減算する減算器である。

４５は、減算器４４の出力を積分定数Ｍで除する除算器である。除算器４５の出力は加算器４６において、バッファ４８に記憶されている角周波数ωｒと加算され、ＶＳＧモデルの角周波数（ωｒ）が求められる。

前記減算器４１，４４、除算器４２，４５、ダンピングブロック４３、加算器４６、バッファ４８によって、角周波数ωｒ演算部を構成している。

４７は、図１の過電流抑制動作判定部１３から出力される判定結果信号ｆｌｇ＿ＬＣＭに基づいて、角周波数ωｒ演算部の出力角周波数（加算器４６の出力）か、図１のＰＬＬ部１７から出力される角周波数ωｐｌｌのいずれかを選択するセレクタである。

セレクタ４７の出力は、仮想同期発電機モデル１６の出力角周波数としてＰＷＭ部１９に出力されるとともに、バッファ４８に一時記憶される。

次に上記のように構成された装置の動作を図４のタイムチャートとともに説明する。図４において、「ＡＶＲ」はＰＣＳ出力電圧制御部１８が電圧制御系として動作する期間を示し、「ＡＣＲ」はＰＣＳ出力電圧制御部１８が電流制御系として動作する期間を示し、ｆｌｇ＿ＬＣＭは過電流抑制動作判定部１３から出力される判定結果信号を示し、出力電流検出値Ｉａｃが閾値を超える過電流となっていないときは「０」となり、閾値を超える過電流となったときは「１」となる信号である。

まず、過電流抑制動作判定部１３が出力過電流を検出していない場合（ｆｌｇ＿ＬＣＭが「０」の場合）、ＰＣＳ出力電圧制御部１８の電流制御系のフィードフォワード項として、出力電圧指令値Ｖａｃ^*がスイッチ３３により選択され、仮想同期発電機モデル１６の出力角周波数として、角周波数ωｒ演算部で演算された角周波数ωｒ（加算器４６の出力）がセレクタ４７により選択される。

これによってＰＣＳ出力電圧制御部１８は、電流制御系をインナーループに持つ電圧制御系（ＡＶＲ＋ＡＣＲ）として動作する。

次に時刻ｔ１において、系統事故により系統電圧（出力電圧検出値Ｖａｃ）が低下すると出力電流検出値Ｉａｃが急増する。

次に時刻ｔ２において、出力電流検出値Ｉａｃの全波整流最大値が閾値を超過したことにより、過電流抑制動作判定部１３が過電流であると判定し、判定結果信号ｆｌｇ＿ＬＣＭを「１」とする。

これによってＰＣＳ出力電圧制御部１８の電流制御系のフィードフォワード項として、出力電圧検出値Ｖａｃがスイッチ３３により選択され、電流制御系（ＡＣＲ）として動作し、過電流抑制を行う。

このとき、電流指令値Ｉｉｎｖ^*はｄｑ絶対値リミッタ部２５の動作によって、電流を一定の大きさに制限した状態で運転が継続される。またこの電流制御中に、ｄｑ絶対値リミッタ部２５の超過分の制御量を電圧制御系の積分項から減算器２４にて減算するアンチワインドアップ処理が行われるので、電圧制御系（ＡＶＲ）の積分項飽和は防止される。

また、過電流抑制中は仮想同期発電機モデル１６に従った出力電圧指令値Ｖａｃ^*での電圧制御を行わないため、仮想同期発電機モデルの慣性項の出力を、セレクタ４７によりＰＬＬ部１７の出力角周波数ωｐｌｌに切り換える。前記出力電圧検出値ＶａｃとＰＬＬ部１７の出力の位相差φは徐々に大きくなっていく。残電圧が閾値未満の場合はＰＬＬ部１７の制御ゲインを０にして動作を停止させることでＰＬＬ部の発散を防止する。

次に、時刻ｔ３において系統電圧が復帰すると、ＰＬＬ部１７は系統電圧（Ｖａｃ）の電源周波数移動平均値が閾値を超過したことを判定し、ＰＬＬ部の角周波数の初期化機能によって、系統電圧の周波数と位相に同期していく（出力電圧検出値ＶａｃとＰＬＬ部１７の出力の位相差φが小さくなっていく）。

次に、時刻ｔ４において前記位相差φが閾値未満となり（ＰＬＬ部１７の出力が系統電圧（Ｖａｃ）に同期し）、出力電流検出値Ｉａｃが閾値未満に減少すると、過電流抑制動作判定部１３の判定結果信号ｆｌｇ＿ＬＣＭは「０」となる。このため仮想同期発電機モデル１６の出力角周波数は、セレクタ４７によって、角周波数ωｒ演算部で演算された角周波数ωｒ（加算器４６の出力）が選択され、ＰＣＳ出力電圧制御部１８の電流制御系のフィードフォワード項として、スイッチ３３により出力電圧指令値Ｖａｃ^*が選択される。

これによって、電流制御系をインナーループに持つ電圧制御系（ＡＶＲ＋ＡＣＲ）の動作に戻る。

このように、ＰＬＬ部１７の機能により、系統電圧（Ｖａｃ）に同期してから電圧制御に移行することで、電力系統５側との不要な位相差拡大による系統擾乱や出力の変動を抑制することができる。

１…直流電源
２…電力変換器
３…ＬＣフィルタ
４…トランス
５…電力系統
１１…仮想同期インピーダンス補償部
１２，２０…変流器
１３…過電流抑制動作判定部
１４…計器用変圧器
１５…電力演算部
１６…仮想同期発電機モデル
１７…ＰＬＬ部
１８…ＰＣＳ出力電圧制御部
１９…ＰＷＭ部
２１，２４，２９，３１，４１，４４…減算器
２２…ＰＩ制御の比例項
２３…ＰＩ制御の積分項
２５…ｄｑ絶対値リミッタ部
２６，４８…バッファ
２７，２８，３４，４６…加算器
３０…ゲイン乗算器
３２…比例アンプ
３３…スイッチ
４２，４５…除算器
４３…ダンピングブロック
４７…セレクタ

Claims (2)

1. 同期発電機を模擬した仮想同期発電機制御が行われ、直流電源の直流電力を交流電力に変換する電力変換器を有し、前記電力変換器の出力がＬＣフィルタを介して電力系統と連系される電力変換装置において、
   前記電力変換器の出力電流を検出した出力電流検出値Ｉａｃと電力変換装置の内部誘起電圧Ｅｆとを入力とし、電力変換器の出力電流で生じる仮想同期インピーダンスによる電圧降下から出力電圧指令値Ｖａｃ^*を演算する仮想同期インピーダンス補償部と、
   前記仮想同期発電機制御を行うための同期発電機を模擬した角周波数ωｒを演算する角周波数ωｒ演算部を有した仮想同期発電機モデルと、
   前記電力変換装置の出力電圧を検出した出力電圧検出値Ｖａｃを入力とし、電力変換装置の出力電圧の復帰時に、前記仮想同期発電機モデルの角周波数の初期化を行う機能を有したＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）部と、
   前記出力電流検出値Ｉａｃのフィードフォワード項を備えて電流指令値を出力するＰＩ制御型の電圧制御系と、該電圧制御系のインナーループに構成され、出力電圧指令値Ｖａｃ^*又は出力電圧検出値Ｖａｃのフィードフォワード項を備えたＰ制御型の電流制御系とを有し、前記出力電圧検出値Ｖａｃが出力電圧指令値Ｖａｃ^*と一致するように制御するための出力電圧制御指令Ｖｃｍｄを出力する出力電圧制御部とを備え、
   前記出力電圧制御部は、
   前記出力電流検出値Ｉａｃが閾値を超える過電流となっていない通常動作時は、前記電流制御系のフィードフォワード項として前記仮想同期インピーダンス補償部で演算された出力電圧指令値Ｖａｃ^*を選択し、前記仮想同期発電機モデルに従った電圧制御系および電流制御系として動作させ、
   電力変換装置の出力電圧が低下して前記出力電流検出値Ｉａｃが閾値を超える過電流となったときは、前記仮想同期発電機モデルの出力角周波数を前記ＰＬＬ部の出力角周波数ωｐｌｌに切換え、前記電流制御系のフィードフォワード項として出力電圧検出値Ｖａｃを選択し、電流制御系として動作させることによって過電流抑制を行い、
   前記電力変換装置の出力電圧の復帰時は、前記ＰＬＬ部の初期化機能により、出力電圧検出値ＶａｃとＰＬＬ部の出力との位相差が閾値未満となった時点で前記仮想同期発電機モデルの出力角周波数を前記角周波数ωｒ演算部の出力に切り換え、前記電流制御系のフィードフォワード項として前記出力電圧指令値Ｖａｃ^*を選択し、前記仮想同期発電機モデルに従った電圧制御系および電流制御系として動作させることを特徴とする電力変換装置の制御システム。
2. 前記出力電流検出値Ｉａｃおよび出力電圧検出値Ｖａｃに基いて、出力電流検出値Ｉａｃが閾値を超える過電流となっているか否かを判定する過電流抑制動作判定部と、
   前記出力電流検出値Ｉａｃおよび前記内部誘起電圧Ｅｆに基いて前記仮想同期発電機モデルの電気出力Ｐｅを演算する電力演算部と、を備え、
   前記出力電圧制御部は、前記電圧制御系の電流指令値に対してｄｑ絶対値の制限を行うｄｑ絶対値リミッタ部と、前記ｄｑ絶対値リミッタ部の超過分の制御量を前記電圧制御系の積分項から減算するアンチワインドアップ部とを有し、前記過電流抑制動作判定部の判定結果に基づいて前記電流制御系のフィードフォワード項を選択し、
   前記仮想同期発電機モデルは、前記電流抑制動作判定部の判定結果に基づいて出力角周波数を切り換えるセレクタを有し、
   前記仮想同期発電機モデルの角周波数ωｒ演算部は、出力指令Ｐｒｅｆと前記電力演算部で演算された電気出力Ｐｅの差分を角周波数ωｒで除して入力トルクを求め、該入力トルクより制動トルクを減じた後積分定数Ｍで除してから積分を行う回路に構成されていることを特徴とする請求項１に記載の電力変換装置の制御システム。

Images