JP2022148986A - 系統連系電力変換装置および系統連系電力変換装置の制御方法 - Google Patents

Abstract

【課題】インバータ損失抑制のためにインバータを停止している状態からでも、系統安定化に寄与する系統連系電力変換装置を提供する。【解決手段】系統擾乱判定部８は、系統周波数ｆ、系統電圧検出値Ｖａｃのうち少なくとも何れか一方が正常範囲を逸脱した場合、系統擾乱が発生していると判定して系統擾乱判定信号を出力する。仮想同期発電機モデル３は、ＤＣ／ＡＣ変換器ＩＮＶ停止状態かつ系統擾乱判定信号が出力されていない場合はＰＬＬ角周波数ΔωＰＬＬに基づいた位相θｒを出力し、ＤＣ／ＡＣ変換器ＩＮＶ運転状態もしくは系統擾乱判定信号が出力されている場合はＶＳＧ角周波数Δωｒに基づいた位相θｒを出力する。ＰＷＭ制御部６は、ＤＣ／ＡＣ変換器ＩＮＶを使用しない場合はＤＣ／ＡＣ変換器ＩＮＶのゲート信号Ｇａｔｅをブロックし、系統擾乱判定信号が出力されるとゲート信号ＧａｔｅをＤＣ／ＡＣ変換器ＩＮＶに出力開始する。【選択図】図１

Description

本発明は、インバータの出力特性に疑似慣性を持たせた系統連系電力変換装置において、インバータによる電力消費を低減させつつ系統安定化に寄与するための運転方法に関する。

特許文献１に代表される同期発電機相当の特性を持たせた系統連系電力変換装置は、系統事故や需給アンバランスなどによって生じる系統電圧・系統周波数の変動を抑制するように作用する。

一般的に、蓄電池を有する系統連系電力変換装置は、ピークシフトやＤＲ（Ｄｉｓａｓｔｅｒ Ｒｅｃｏｖｅｒｙ）などの運用方法によって蓄電池を充電または放電するが、蓄電池を使用しない期間はインバータをゲートブロックする。

特許第６０８４８６３号

しかし、疑似慣性を有した系統連系電力変換装置で系統安定化に寄与させるためには、常時インバータを駆動させておく必要がある。蓄電池を使用しない期間すなわちインバータ出力電力がゼロの状態においても、インバータを構成する半導体スイッチを駆動することにより電力損失が発生してしまう。

以上示したようなことから、インバータ損失抑制のためにインバータを停止している状態からでも、系統安定化に寄与する系統連系電力変換装置を提供することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、同期発電機を模擬した仮想同期発電機制御が行われ、直流電源の直流電力を交流電力に変換するＤＣ／ＡＣ変換器を有し、前記ＤＣ／ＡＣ変換器の出力がＬＣフィルタを介して電力系統と連系される系統連系電力変換装置であって、出力電流検出値と系統電圧検出値の実効値と交流電圧指令値とに基づいて、内部誘起電圧を算出する内部誘起電圧算出部と、前記系統電圧検出値に基づいて、系統周波数とＰＬＬ角周波数を出力するＰＬＬと、前記系統周波数が周波数上側閾値よりも大きい場合、または、前記系統周波数が周波数下側閾値よりも小さい場合、または、前記系統電圧検出値が電圧上側閾値よりも大きい場合、または、前記系統電圧検出値が電圧下側閾値よりも小さい場合、系統擾乱が発生していると判定して系統擾乱判定信号を出力する系統擾乱判定部と、前記内部誘起電圧と前記出力電流検出値と前記ＤＣ／ＡＣ変換器の出力指令値である機械入力指令値とに基づいて、前記仮想同期発電機制御を行うための同期発電機を模擬したＶＳＧ角周波数を算出し、前記ＤＣ／ＡＣ変換器停止状態かつ前記系統擾乱判定信号が出力されていない場合は前記ＰＬＬ角周波数に基づいた位相を出力し、前記ＤＣ／ＡＣ変換器運転状態もしくは前記系統擾乱判定信号が出力されている場合は前記ＶＳＧ角周波数に基づいた位相を出力する仮想同期発電機モデルと、前記内部誘起電圧と前記系統電圧検出値と前記出力電流検出値とに基づいて、同期発電機の内部インピーダンスによる電圧降下を模擬し、系統電圧指令値を算出する仮想同期インピーダンス補償部と、前記系統電圧検出値を前記系統電圧指令値に制御する電圧制御を行い、ＰＷＭ制御指令値を出力するＰＣＳ出力電圧制御部と、前記ＰＷＭ制御指令値と前記位相に基づいて、前記ＤＣ／ＡＣ変換器のゲート信号を生成し、前記ＤＣ／ＡＣ変換器を使用しない場合は前記ＤＣ／ＡＣ変換器の前記ゲート信号をブロックし、前記系統擾乱判定信号が出力されると前記ゲート信号を前記ＤＣ／ＡＣ変換器に出力開始するＰＷＭ制御部と、を備えたことを特徴とする。

また、その一態様として、前記仮想同期発電機モデルは、前記機械入力指令値を機械入力トルクに換算する機械入力トルク算出部と、前記内部誘起電圧と前記出力電流検出値から電気出力トルクを算出する電気出力トルク算出部と、前記機械入力トルクから前記電気出力トルクを減算する第１減算器と、スイッチの出力の前回値に基づいて制動巻線に発生するトルクを模擬した制動トルクを出力するダンピングブロックと、前記第１減算器の出力から前記制動トルクを減算する第２減算器と、前記第２減算器の出力を慣性定数で除算する慣性ブロックと、前記慣性ブロックの出力に前記スイッチの出力の前回値を加算して前記ＶＳＧ角周波数を出力する第１加算器と、前記ＤＣ／ＡＣ変換器停止状態かつ前記系統擾乱判定信号が出力されていない場合は前記ＰＬＬ角周波数を出力し、前記ＤＣ／ＡＣ変換器運転状態もしくは前記系統擾乱判定信号が出力されている場合は前記ＶＳＧ角周波数を出力する前記スイッチと、前記スイッチの出力に基本周波数を加算して角周波数として出力する第２加算器と、前記第２加算器の出力を積分して前記位相を出力する第１積分器と、を備えたことを特徴とする。

また、その一態様として、前記系統擾乱判定部は、前記系統周波数の上昇時の変化率が上昇時の閾値よりも大きい場合、または、前記系統周波数の低下時の変化率が低下時の閾値よりも大きい場合、系統擾乱が発生していると判定して前記系統擾乱判定信号を出力することを特徴とする。

また、その一態様として、前記仮想同期発電機モデルは、前記系統周波数または前記系統電圧検出値の変動時に、前記出力電流検出値に応じて前記慣性定数を可変とすることを特徴とする。

また、その一態様として、前記仮想同期発電機モデルは、前記出力電流検出値に基づいて慣性定数変化量を出力するテーブルと、前記慣性定数変化量を積分する第２積分器と、前記第２積分器の出力を制限値で制限して慣性定数調整量として出力するリミッタと、通常慣性定数に前記慣性定数調整量を加算して前記慣性定数を算出する加算器と、を備えたことを特徴とする。

本発明によれば、インバータ損失抑制のためにインバータを停止している状態からでも、系統安定化に寄与する系統連系電力変換装置を提供することが可能となる。

実施形態１～３の系統連系電力変換装置の全体概略図。 実施形態１の仮想同期発電機モデルを示すブロック図。 実施形態１における発電機脱落時の周波数変動およびインバータ出力有効電力の一例を示す図。 電圧低下時のインバータ動作の一例を示す図。 実施形態２における発電機脱落時の周波数変動およびインバータ出力有効電力の一例を示す図。 実施形態３の仮想同期発電機モデルを示すブロック図。

以下、本願発明における系統連系電力変換装置の実施形態１～３を図１～図６に基づいて詳述する。

［実施形態１］
図１は本実施形態１における系統連系電力変換装置の全体概略図である。図１に示すように、系統連系電力変換装置の主回路構成は、蓄電池等の直流電源Ｖｄｃの直流電力をＩＧＢＴ等から成るＤＣ／ＡＣ変換器（以下、インバータと称する）ＩＮＶで交流電力に変換し、ＬＣフィルタＬＣとトランスＴｒを介して電力系統１と連系する。ＬＣフィルタＬＣは、フィルタリアクトルＬｆとフィルタコンデンサＣｆとを備える。また、ＬＣフィルタＬＣとトランスＴｒとの間の出力電流検出値Ｉａｃと系統電圧検出値Ｖａｃが検出され、後述する制御部に出力される。

系統連系電力変換装置は、ＬＣフィルタＬＣ後の系統電圧検出値Ｖａｃが、内部誘起電圧Ｅｆから出力電流Ｉａｃが流れることによって生じる仮想同期インピーダンスＺｓによる電圧降下を減算した系統電圧指令値Ｖａｃ＊と一致するように制御を行う。

本実施形態１における系統連系電力変換装置の制御部は、図１に示すように、内部誘起電圧算出部２と、仮想同期発電機モデル３と、仮想同期インピーダンス補償部４と、ＰＣＳ（Ｐｏｗｅｒ Ｃｏｎｖｅｒｓｉｏｎ Ｓｙｓｔｅｍ）出力電圧制御部５と、ＰＷＭ制御部６と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）７と、系統擾乱判定部８と、を備える。

内部誘起電圧算出部２は、交流電圧指令値Ｖｒｅｆと交流電圧検出値の実効値｜Ｖａｃ｜と出力電流検出値Ｉａｃとを入力し、内部誘起電圧Ｅｆを算出する。

ＰＬＬ７は、インバータＩＮＶの停止時に系統電圧への同期制御を行うため、系統電圧検出値Ｖａｃに基づいて、ＰＬＬ角周波数ΔωＰＬＬを仮想同期発電機モデル３に出力する。また、ＰＬＬ７は系統電圧検出値Ｖａｃに基づいて系統周波数ｆを系統擾乱判定部８に出力する。

系統擾乱判定部８は、系統電圧検出値Ｖａｃと系統周波数ｆに基づいて系統擾乱が発生しているか否かを判定し、系統擾乱が発生していると判定した場合は系統擾乱判定信号を仮想同期発電機モデル３に出力する。

仮想同期発電機モデル３は、内部誘起電圧Ｅｆと出力電流検出値ＩａｃとインバータＩＮＶの出力指令値である機械入力指令値Ｐｍとに基づいて、仮想同期発電機制御を行うための同期発電機を模擬したＶＳＧ角周波数Δωｒを算出する。インバータＩＮＶ停止状態かつ系統擾乱判定信号が出力されていない場合はＰＬＬ角周波数ΔωＰＬＬに基づいた位相θｒを出力し、インバータＩＮＶ運転状態もしくは系統擾乱判定信号が出力されている場合はＶＳＧ角周波数Δωｒに基づいた位相θｒを出力する。

仮想同期インピーダンス補償部４は、系統電圧検出値Ｖａｃと出力電流検出値Ｉａｃと内部誘起電圧Ｅｆとを入力して同期発電機の内部インピーダンスによる電圧降下を模擬し、系統電圧指令値Ｖａｃ＊を出力する。

ＰＣＳ出力電圧制御部５は、系統電圧検出値Ｖａｃと系統電圧指令値Ｖａｃ＊を入力して系統電圧検出値Ｖａｃが系統電圧指令値Ｖａｃ＊となるように制御し、ＰＷＭ制御指令値Ｖｃｍｄを出力する。

ＰＷＭ制御部６は、ＰＷＭ制御指令値Ｖｃｍｄと位相θｒとを入力し、ゲート信号Ｇａｔｅを生成する。直流電源Ｖｄｃを使用しない、かつ、系統擾乱判定信号が出力されていない場合はゲート信号Ｇａｔｅをブロックする。系統擾乱判定信号が出力されている場合はゲート信号ＧａｔｅをインバータＩＮＶのＩＧＢＴ等のスイッチング素子に出力する。

内部誘起電圧算出部２、仮想同期インピーダンス補償部４、ＰＣＳ出力電圧制御部５、ＰＬＬ７は、本願発明と直接関係ないため、ここでの詳細な説明は省略する。

図２に本実施形態１の仮想同期発電機モデル３を示す。機械入力トルク算出部９は、除算器９ａにおいて、機械入力指令値Ｐｍを角周波数ωｒの前回値で除算し、機械入力トルクＴｍを算出する。

電気出力トルク算出部１０は、乗算器１０ａにおいて、内部誘起電圧Ｅｆと出力電流検出値Ｉａｃを乗算する。除算器１０ｂにおいて、乗算器１０ａの出力を角周波数ωｒの前回値で除算し、電気出力トルクＴｅを出力する。

第１減算器１１は、機械入力トルクＴｍから電気出力トルクＴｅを減算する。第２減算器１２は、第１減算器１１の出力からダンピングブロック１９の出力である制動巻線に発生する制動トルクを減算する。

慣性ブロック１３は、第２減算器１２の出力を慣性定数Ｍで除算して発電機の慣性を模擬する。第１加算器１４は、慣性ブロック１３の出力にスイッチ１５の出力の前回値を加算し、仮想同期発電機モデルから算出したＶＳＧ角周波数Δωｒを出力する。

スイッチ１５は、インバータＩＮＶ停止状態かつ系統擾乱判定信号が出力されていない場合はＰＬＬ角周波数ΔωＰＬＬを出力し、インバータＩＮＶ運転状態もしくは系統擾乱判定信号が出力されている場合はＶＳＧ角周波数Δωｒを出力する。

第２加算器１６はスイッチ１５の出力に基本周波数ω０（５０Ｈｚまたは６０Ｈｚ）を加算して、角周波数ωｒとして出力する。第１積分器１７は、角周波数ωｒを積分して位相θｒを出力する。

バッファ１８は、スイッチ１５の出力を一時記憶し、スイッチ１５の出力の前回値として第１加算器１４、ダンピングブロック１９に出力する。ダンピングブロック１９は、バッファ１８の出力にダンピング補償項Ｄｓ／１＋ＴＤｓを乗算して、制動巻線に発生する制動トルクを模擬して第２減算器１２に出力する。ダンピング補償項Ｄｓ／１＋ＴＤｓについては本願発明と直接関係ないため、ここでの詳細な説明は省略する。

バッファ２０は、角周波数ωｒを一時記憶し、角周波数ωｒの前回値を除算器９ａ、１０ｂに出力する。

系統擾乱判定部８は、系統周波数ｆが閾値を超過したか否かで判定する周波数判定と、系統電圧検出値Ｖａｃが閾値を超過したか否かで判定する電圧判定と、を行い、どちらか一方でも閾値を超過した場合に、「系統擾乱あり」と判定して系統擾乱判定信号を出力する。

ここで、系統周波数ｆには周波数上側閾値と周波数下側閾値が設定され、系統電圧検出値Ｖａｃには電圧上側閾値と電圧下側閾値が設定される。系統周波数ｆが正常範囲内（周波数上側閾値以下で周波数下側閾値以上）、かつ、系統電圧検出値Ｖａｃが正常範囲内（電圧上側閾値以下で電圧下側閾値以上）であれば「系統擾乱が発生していない」と判定する。

系統周波数ｆが周波数上側閾値よりも大きい場合、または、系統周波数ｆが周波数下側閾値よりも小さい場合、または、系統電圧検出値Ｖａｃが電圧上側閾値よりも大きい場合、または、系統電圧検出値Ｖａｃが電圧下側閾値よりも小さい場合、「系統擾乱が発生している」と判定して系統擾乱判定信号を出力する。すなわち、系統周波数ｆまたは系統電圧検出値Ｖａｃのうち少なくとも何れか一方が正常範囲を逸脱した場合は系統擾乱判定信号を出力する。

直流電源Ｖｄｃを使用しない期間は、ＰＷＭ制御部６において、インバータＩＮＶをゲートブロックさせる。インバータＩＮＶの停止中、かつ、系統擾乱が発生していない場合は仮想同期発電機モデル３におけるスイッチ１５の出力をＰＬＬ角周波数ΔωＰＬＬにすることで、ＰＬＬ７によって系統電圧に同期制御を行い、角周波数ωｒを系統周波数に同期させておく。

電力需給バランスが崩れたことによる周波数変動や系統事故等による系統電圧変動を監視し、これら系統擾乱を検出した場合にはＰＷＭ制御部６において、インバータＩＮＶをすぐに起動する。また、仮想同期発電機モデル３におけるスイッチ１５の出力をＶＳＧ角周波数Δωｒにし、インバータＩＮＶの出力特性（疑似慣性）に応じた動作を行うことにより、系統の周波数変動を抑制できる。

図３に発電機が脱落した際の系統周波数変化およびインバータ出力有効電力の一例を示す。発電機が脱落すると系統の周波数は低下する。この際の周波数低下の傾きは系統の慣性に依存する。その後はガバナフリーやＬＦＣ（ｌｏａｄ ｆｒｅｑｕｅｎｃｙ ｃｏｎｔｒｏｌ）などによって発電機の出力が調整され、系統周波数は定格周波数（正常時の周波数）まで戻ってくる。

図３の実線がインバータを起動した場合、点線がインバータＩＮＶを起動しない場合である。本実施形態１では、インバータＩＮＶが停止状態において系統周波数の低下を検出するとすぐにインバータＩＮＶの出力を開始するため、インバータＩＮＶを起動しない時と比べて周波数の低下量を抑制することが可能となる。

図４に系統側での短絡事故等により系統電圧が低下した際のインバータＩＮＶ動作の一例を示す。インバータＩＮＶの停止状態において系統電圧低下を検出するとすぐにインバータＩＮＶは起動するが、系統側が短絡状態のためインバータＩＮＶの出力可能な電流値での事故電流を出力する。

すなわち、仮想同期インピーダンス補償部４において、通常時は予め設定された仮想同期インピーダンスＺｓと出力電流検出値Ｉａｃに基づいて降下電圧を算出し、過電流発生時はインバータＩＮＶが出力可能な電流制限値Ｉｌｉｍに制限するために必要な補正仮想同期インピーダンスＺｓ’（ｒ’およびｘ’）と出力電流検出値Ｉａｃとに基づいて、降下電圧を算出する。

過電流を抑制するために必要な補正仮想同期インピーダンスＺｓ’ （ｒ’およびｘ’）の算出方法は以下の（１）式となる。

ここで、Ｅｄ，Ｅｑは内部誘起電圧Ｅｆのｄ軸成分、ｑ軸成分、Ｖｄ，Ｖｑは系統電圧検出値Ｖａｃのｄ軸成分、ｑ軸成分を示す。

なお、補正仮想同期インピーダンスＺｓ’ （ｒ’およびｘ’）を模擬するためには、（１）式によって求めた補正仮想同期インピーダンスＺｓ’が正である必要がある。過電流を抑制するためには、瞬時の出力電流位相情報が必要であるが、系統事故や負荷変動等によって出力電流が乱れた場合などに、瞬時電流から抽出した位相情報を基に補正仮想同期インピーダンスＺｓ’を算出すると、負の値となってしまう場合がある。そこで、抽出した出力電流位相θを以下の（２）式の範囲内に制限する。

なお、内部誘起電圧Ｅｆを基準として内部位相を定義することで、Ｅｑ＝０となり、簡略化することもできる。また、電流制限値Ｉｌｉｍは固定値としても良く、出力電流検出値Ｉａｃを電流リミッタにかけた値でも良い。

図４の説明に戻る。事故点が解除されると系統電圧は復帰し、インバータ出力電流は低下する。

分散電源が普及すると系統内のインバータ電源比率が増加し運転する発電機が減少することで、系統事故時の事故電流が減少して従来の保護リレーが正常に動作しない懸念がある。本実施形態１では停止していたインバータＩＮＶも（半導体スイッチ等が動作可能な範囲で）事故電流を供給するため、従来の保護リレーが適応できる範囲が広がる。

以上示したように、本実施形態１の系統連系電力変換装置によれば、系統擾乱が発生した時に、インバータＩＮＶを停止（ゲートブロック）させた状態から、インバータＩＮＶを素早く起動し、疑似慣性に応じた出力を行うことで、インバータＩＮＶによる電力消費を低減させつつ系統の安定化に寄与する。

［実施形態２］
本実施形態２では、実施形態１の系統擾乱判定部８に、周波数の変化率が閾値を超過したか否かで判定する周波数変化率判定を追加する。

ここで、周波数変化率には、上昇時の閾値と低下時の閾値を設定する。なお、本明細書では、周波数低下時の周波数変化率と低下時の閾値はそれぞれ絶対値として記載する。そして、系統周波数ｆが正常範囲内（周波数上側閾値以下で周波数下側閾値以上）、かつ、系統電圧検出値Ｖａｃが正常範囲内（電圧上側閾値以下で電圧下側閾値以上）、かつ、周波数変化率が正常範囲内（上昇時の閾値以下で低下時の閾値以下）あれば「系統擾乱が発生していない」と判定する。

系統周波数ｆが周波数上側閾値よりも大きい場合、または、系統周波数ｆが周波数下側閾値よりも小さい場合、または、系統電圧検出値Ｖａｃが電圧上側閾値よりも大きい場合、または、系統電圧検出値Ｖａｃが電圧下側閾値よりも小さい場合、に加えて、上昇時の周波数変化率が上昇時の閾値よりも大きい場合、または、低下時の周波数変化率が低下時の閾値よりも大きい場合、「系統擾乱が発生している」と判定して系統擾乱判定信号を出力する。

図５に実施形態２における発電機脱落時の周波数変動およびインバータ出力有効電力の一例を示す。周波数変化率による判定を追加することで、図５に示すように、大容量発電機の脱落などによる周波数変動時に系統周波数ｆが周波数閾値を超過するより早くインバータを起動することが可能となる。

本実施形態２によれば、実施形態１と比べ、周波数変動時のインバータ起動が早くなり、より系統安定化に寄与することができる。

［実施形態３］
本実施形態３は、仮想同期発電機モデル３に、出力電流検出値Ｉａｃから慣性定数Ｍの変化量を算出するテーブルと、慣性定数Ｍの変化量に対する積分器とリミッタを追加し、発電機の慣性を模擬する慣性定数Ｍを可変とする。

慣性定数Ｍを大きくすることで周波数変動が緩やかになるため、周波数変動時にインバータＩＮＶが出力する有効電力が大きくなり、系統全体の周波数変動がより抑制される。

しかし、慣性定数Ｍを大きくしすぎるとインバータＩＮＶが過負荷となり、慣性定数Ｍに見合った出力を出せなくなる。

そこで、インバータＩＮＶの出力電流に応じて慣性定数Ｍを変化させることで、インバータＩＮＶの動作可能な範囲内でより大きな慣性定数Ｍで動作させる。性定数Ｍは、通常時（系統擾乱等が発生していない状態）の通常慣性定数Ｍｂａｓｅに系統擾乱時の慣性定数調整量Ｍａｄｊを加算して求める。なお、通常慣性定数ＭｂａｓｅはＰＣＳのパラメータとして予め定められた設定値である。

図６に本実施形態３の仮想同期発電機モデル３のブロック図を示す。実施形態１と同様の箇所は同じ符号を付し、その説明は省略する。テーブル２１は、出力電流検出値Ｉａｃの大きさに応じて慣性定数変化量ΔＭを決定する。慣性定数変化量ΔＭは、例えば、装置の定格電流（１００％連続運転可能な電流）の８０％以下は＋ΔＭ、装置の定格電流の１２０％以上は－ΔＭ、それ以外は０のよう決定する。このように慣性定数変化量ΔＭを決定することで、出力に余裕がある場合は慣性定数Ｍを大きくし、出力に余裕がない場合は慣性定数Ｍを小さくするように動作する。

第２積分器２２は、慣性定数変化量ΔＭを積分する。リミッタ２３は、第２積分器２２の出力を制限値に制限する。リミッタ２３の出力が慣性定数調整量Ｍａｄｊとなる。

リミッタ２３は、系統周波数ｆ、系統電圧検出値Ｖａｃの変動量が小さい場合に慣性定数Ｍを大きくし過ぎてしまうことを防止すること、および系統周波数ｆ、系統電圧検出値Ｖａｃの変動時のみ慣性定数Ｍを可変とするために設ける。

系統周波数ｆ、系統電圧検出値Ｖａｃの変動が収束すると（系統周波数ｆ、系統電圧検出値Ｖａｃの変化率が小さくなると）、制限値を徐々に０にすることで、通常時の慣性定数Ｍｂａｓｅのみで動作するようになる。

加算器２４は、通常慣性定数Ｍｂａｓｅに系統擾乱時の慣性定数調整量Ｍａｄｊを加算して慣性定数Ｍを求め、慣性ブロック１３に出力する。

以上示したように、本実施形態３によれば、実施形態１，２の作用効果に加え、系統周波数ｆ、系統電圧の変動時にインバータが動作可能な範囲で慣性定数Ｍを大きくすることで、系統周波数ｆ、系統電圧の変動が抑制できる。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

１…電力系統
２…内部誘起電圧算出部
３…仮想同期発電機モデル
４…仮想同期インピーダンス補償部
５…ＰＣＳ出力電圧制御部
６…ＰＷＭ制御部
７…ＰＬＬ
８…系統擾乱判定部
Ｖｄｃ…直流電源
ＩＮＶ…ＤＣ／ＡＣ変換器（インバータ）
ＬＣ…ＬＣフィルタ
Ｔｒ…トランス

Claims (6)

1. 同期発電機を模擬した仮想同期発電機制御が行われ、直流電源の直流電力を交流電力に変換するＤＣ／ＡＣ変換器を有し、前記ＤＣ／ＡＣ変換器の出力がＬＣフィルタを介して電力系統と連系される系統連系電力変換装置であって、
   出力電流検出値と系統電圧検出値の実効値と交流電圧指令値とに基づいて、内部誘起電圧を算出する内部誘起電圧算出部と、
   前記系統電圧検出値に基づいて、系統周波数とＰＬＬ角周波数を出力するＰＬＬと、
   前記系統周波数が周波数上側閾値よりも大きい場合、または、前記系統周波数が周波数下側閾値よりも小さい場合、または、前記系統電圧検出値が電圧上側閾値よりも大きい場合、または、前記系統電圧検出値が電圧下側閾値よりも小さい場合、系統擾乱が発生していると判定して系統擾乱判定信号を出力する系統擾乱判定部と、
   前記内部誘起電圧と前記出力電流検出値と前記ＤＣ／ＡＣ変換器の出力指令値である機械入力指令値とに基づいて、前記仮想同期発電機制御を行うための同期発電機を模擬したＶＳＧ角周波数を算出し、前記ＤＣ／ＡＣ変換器停止状態かつ前記系統擾乱判定信号が出力されていない場合は前記ＰＬＬ角周波数に基づいた位相を出力し、前記ＤＣ／ＡＣ変換器運転状態もしくは前記系統擾乱判定信号が出力されている場合は前記ＶＳＧ角周波数に基づいた位相を出力する仮想同期発電機モデルと、
   前記内部誘起電圧と前記系統電圧検出値と前記出力電流検出値とに基づいて、同期発電機の内部インピーダンスによる電圧降下を模擬し、系統電圧指令値を算出する仮想同期インピーダンス補償部と、
   前記系統電圧検出値を前記系統電圧指令値に制御する電圧制御を行い、ＰＷＭ制御指令値を出力するＰＣＳ出力電圧制御部と、
   前記ＰＷＭ制御指令値と前記位相に基づいて、前記ＤＣ／ＡＣ変換器のゲート信号を生成し、前記ＤＣ／ＡＣ変換器を使用しない場合は前記ＤＣ／ＡＣ変換器の前記ゲート信号をブロックし、前記系統擾乱判定信号が出力されると前記ゲート信号を前記ＤＣ／ＡＣ変換器に出力開始するＰＷＭ制御部と、
   を備えたことを特徴とする系統連系電力変換装置。
2. 前記仮想同期発電機モデルは、
   前記機械入力指令値を機械入力トルクに換算する機械入力トルク算出部と、
   前記内部誘起電圧と前記出力電流検出値から電気出力トルクを算出する電気出力トルク算出部と、
   前記機械入力トルクから前記電気出力トルクを減算する第１減算器と、
   スイッチの出力の前回値に基づいて制動巻線に発生するトルクを模擬した制動トルクを出力するダンピングブロックと、
   前記第１減算器の出力から前記制動トルクを減算する第２減算器と、
   前記第２減算器の出力を慣性定数で除算する慣性ブロックと、
   前記慣性ブロックの出力に前記スイッチの出力の前回値を加算して前記ＶＳＧ角周波数を出力する第１加算器と、
   前記ＤＣ／ＡＣ変換器停止状態かつ前記系統擾乱判定信号が出力されていない場合は前記ＰＬＬ角周波数を出力し、前記ＤＣ／ＡＣ変換器運転状態もしくは前記系統擾乱判定信号が出力されている場合は前記ＶＳＧ角周波数を出力する前記スイッチと、
   前記スイッチの出力に基本周波数を加算して角周波数として出力する第２加算器と、
   前記第２加算器の出力を積分して前記位相を出力する第１積分器と、
   を備えたことを特徴とする請求項１記載の系統連系電力変換装置。
3. 前記系統擾乱判定部は、前記系統周波数の上昇時の変化率が上昇時の閾値よりも大きい場合、または、前記系統周波数の低下時の変化率が低下時の閾値よりも大きい場合、系統擾乱が発生していると判定して前記系統擾乱判定信号を出力することを特徴とする請求項１または２記載の系統連系電力変換装置。
4. 前記仮想同期発電機モデルは、
   前記系統周波数または前記系統電圧検出値の変動時に、前記出力電流検出値に応じて前記慣性定数を可変とすることを特徴とする請求項２記載の系統連系電力変換装置。
5. 前記仮想同期発電機モデルは、
   前記出力電流検出値に基づいて慣性定数変化量を出力するテーブルと、
   前記慣性定数変化量を積分する第２積分器と、
   前記第２積分器の出力を制限値で制限して慣性定数調整量として出力するリミッタと、
   通常慣性定数に前記慣性定数調整量を加算して前記慣性定数を算出する加算器と、を備えたことを特徴とする請求項４記載の系統連系電力変換装置。
6. 同期発電機を模擬した仮想同期発電機制御が行われ、直流電源の直流電力を交流電力に変換するＤＣ／ＡＣ変換器を有し、前記ＤＣ／ＡＣ変換器の出力がＬＣフィルタを介して電力系統と連系される系統連系電力変換装置の制御方法であって、
   内部誘起電圧算出部が、出力電流検出値と系統電圧検出値の実効値と交流電圧指令値とに基づいて、内部誘起電圧を算出し、
   ＰＬＬが、前記系統電圧検出値に基づいて、系統周波数とＰＬＬ角周波数を出力し、
   系統擾乱判定部が、前記系統周波数が周波数上側閾値よりも大きい場合、または、前記系統周波数が周波数下側閾値よりも小さい場合、または、前記系統電圧検出値が電圧上側閾値よりも大きい場合、または、前記系統電圧検出値が電圧下側閾値よりも小さい場合、系統擾乱が発生していると判定して系統擾乱判定信号を出力し、
   仮想同期発電機モデルが、前記内部誘起電圧と前記出力電流検出値と前記ＤＣ／ＡＣ変換器の出力指令値である機械入力指令値とに基づいて、前記仮想同期発電機制御を行うための同期発電機を模擬したＶＳＧ角周波数を算出し、前記ＤＣ／ＡＣ変換器停止状態かつ前記系統擾乱判定信号が出力されていない場合は前記ＰＬＬ角周波数に基づいた位相を出力し、前記ＤＣ／ＡＣ変換器運転状態もしくは前記系統擾乱判定信号が出力されている場合は前記ＶＳＧ角周波数に基づいた位相を出力し、
   仮想同期インピーダンス補償部が、前記内部誘起電圧と前記系統電圧検出値と前記出力電流検出値とに基づいて、同期発電機の内部インピーダンスによる電圧降下を模擬し、系統電圧指令値を算出し、
   ＰＣＳ出力電圧制御部が、前記系統電圧検出値を前記系統電圧指令値に制御する電圧制御を行い、ＰＷＭ制御指令値を出力し、
   ＰＷＭ制御部が、前記ＰＷＭ制御指令値と前記位相に基づいて、前記ＤＣ／ＡＣ変換器のゲート信号を生成し、前記ＤＣ／ＡＣ変換器を使用しない場合は前記ＤＣ／ＡＣ変換器の前記ゲート信号をブロックし、前記系統擾乱判定信号が出力されると前記ゲート信号を前記ＤＣ／ＡＣ変換器に出力開始することを特徴とする系統連系電力変換装置の制御方法。

Images