JP7008892B1 - 制御装置、および電力変換装置 - Google Patents

制御装置、および電力変換装置 Download PDF

Info

Publication number
JP7008892B1
JP7008892B1 JP2021559007A JP2021559007A JP7008892B1 JP 7008892 B1 JP7008892 B1 JP 7008892B1 JP 2021559007 A JP2021559007 A JP 2021559007A JP 2021559007 A JP2021559007 A JP 2021559007A JP 7008892 B1 JP7008892 B1 JP 7008892B1
Authority
JP
Japan
Prior art keywords
voltage
level
value
overcurrent
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021559007A
Other languages
English (en)
Other versions
JPWO2022269811A1 (ja
Inventor
俊行 藤井
香帆 椋木
浩毅 石原
涼介 宇田
幸太 ▲浜▼中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7008892B1 publication Critical patent/JP7008892B1/ja
Publication of JPWO2022269811A1 publication Critical patent/JPWO2022269811A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/66Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal
    • H02M7/68Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters
    • H02M7/72Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/79Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/797Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0009Devices or circuits for detecting current in a converter
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

制御装置(10)は、同期発電機の特性を模擬することにより、電力変換器の出力電圧の位相を生成する発電機模擬部(153)と、電力系統(2)の交流電圧が目標電圧となるように電力変換器(2)の出力電圧の第1電圧指令値を生成する第1電圧指令生成部(155)と、過電流レベルを設定する設定部(157)と、過電流レベルに基づいて第1電圧指令値を制限することにより、第2電圧指令値を生成する第2指令生成部(159)とを備える。制御装置(10)は、発電機模擬部(153)により生成された位相と、第2電圧指令値とに基づいて、電力変換器(110)に対する制御信号を生成する信号生成部(103)をさらに備える。

Description

本開示は、制御装置、および電力変換装置に関する。
近年、電力系統に対して、太陽光発電設備等の再生可能エネルギーを用いた多くの分散型電源が導入されている。分散型電源は、電力変換器を介して電力系統に接続される場合が多い。そのため、電力系統に接続される分散型電源が増加すると電力系統に接続される同期機の割合が減少し、電力系統内の慣性エネルギーが減少する。そこで、電力変換器に同期機と同様な挙動をさせることによって減少した慣性エネルギーを補う仮想同期機制御が提案されている。
仮想同期機制御を備える電力変換器(以下、「仮想同期機」とも称する。)は、模擬対象となる同期発電機が電力系統に接続される場合の挙動を模擬するように制御される。模擬対象の同期発電機の挙動は動揺方程式を解くことによって実現される。例えば、特開2018-137925号公報(特許文献1)は、電流制御系と電圧制御系とによるマルチループを有しない単相擬似同期化力インバータを開示している。
特開2018-137925号公報
電圧制御型仮想同期機は、電圧を制御して電圧源として動作するため、電流が制御できない。そのため、系統で短絡事故等が発生した場合に、過電流により電力変換器が停止してしまう可能性がある。特許文献1に係るインバータのコントローラには、インバータを過電流から保護するための過電流保護部が設けられている。過電流保護部は、過電流が検出された場合に、リミッタにより制限された出力電流指令値と交流波形との偏差を定数倍した保護信号を出力するように構成される。しかしながら、リミッタの上限値ならびに下限値、および上記定数が固定されており、過電流の大きさに応じて柔軟な過電流抑制を行なうことができない。
本開示のある局面における目的は、電力変換器に対する同期発電機を模擬した制御を行ないつつ、過電流抑制を柔軟に実行することが可能な制御装置、および電力変換装置を提供することである。
ある実施の形態に従うと、蓄電要素と電力系統との間で電力変換を行なう電力変換器の制御装置が提供される。制御装置は、同期発電機の特性を模擬することにより、電力変換器の出力電圧の位相を生成する発電機模擬部と、電力系統の交流電圧が目標電圧となるように、または電力系統の無効電力が目標無効電力となるように、電力変換器の出力電圧の第1電圧指令値を生成する第1指令生成部と、電力変換器の出力電流および電力系統の交流電圧の少なくとも一方に基づいて、出力電流の過電流レベルを設定する設定部と、過電流レベルに基づいて第1電圧指令値を制限することにより、電力変換器の出力電圧の第2電圧指令値を生成する第2指令生成部とを備える。第2指令生成部は、出力電流の基本周波数成分を抽出するフィルタと、過電流レベルに対応するリミット値を用いて、基本周波数成分の振幅を制限するリミッタと、リミッタの出力値と出力電流との偏差と、過電流レベルに対応するゲインとの乗算値を算出する第1算出部と、第1電圧指令値と乗算値とを加算することにより、第2電圧指令値を算出する第2算出部とを含む。制御装置は、発電機模擬部により生成された位相と、第2電圧指令値とに基づいて、電力変換器に対する制御信号を生成する信号生成部をさらに備える。
他の実施の形態に従う電力変換装置は、蓄電要素と電力系統との間で電力変換を行なう電力変換器と、電力変換器の制御装置とを備える。制御装置は、同期発電機の特性を模擬することにより、電力変換器の出力電圧の位相を生成する発電機模擬部と、電力系統の交流電圧が目標電圧となるように、または電力系統の無効電力が目標無効電力となるように、電力変換器の出力電圧の第1電圧指令値を生成する第1電圧指令生成部と、電力変換器の出力電流および電力系統の交流電圧の少なくとも一方に基づいて、出力電流の過電流レベルを設定する設定部と、過電流レベルに基づいて第1電圧指令値を制限することにより、電力変換器の出力電圧の第2電圧指令値を生成する第2電圧指令生成部とを含む。第2電圧指令生成部は、出力電流の基本周波数成分を抽出するフィルタと、過電流レベルに対応するリミット値を用いて、基本周波数成分の振幅を制限するリミッタと、リミッタの出力値と出力電流との偏差と、過電流レベルに対応するゲインとの乗算値を算出する第1算出部と、第1電圧指令値と乗算値とを加算することにより、第2電圧指令値を算出する第2算出部とを含む。制御装置は、発電機模擬部により生成された位相と、第2電圧指令値とに基づいて、電力変換器に対する制御信号を生成する信号生成部をさらに含む。
本開示によれば、電力変換器に対する同期発電機を模擬した制御を行ないつつ、過電流抑制を柔軟に実行することが可能となる。
電力変換システムの全体構成の一例を説明するための図である。 制御装置のハードウェア構成例を示す図である。 指令生成部の機能構成の一例を示すブロック図である。 過電流抑制部の機能構成の一例を示すブロック図である。 過電流レベルに対応するリミット値およびゲインの一例を示す図である。 過電流レベルの設定方式の一例を説明するための図である。
以下、図面を参照しつつ、本実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
<全体構成>
図1は、電力変換システムの全体構成の一例を説明するための図である。電力変換システム1000は、電力系統2と、変圧器3と、交流電流検出器6a,6bと、交流電圧検出器7と、直流電流検出器8と、直流電圧検出器9と、電力変換装置120と、蓄電要素130とを含む。電力変換装置120は、制御装置100と、電力変換器110とを含む。電力変換器110は、変圧器3を介して、電力系統2の連系点4に接続される。典型的には、電力系統2は三相の交流電源である。
電力変換器110は、蓄電要素130に接続されており、蓄電要素130と電力系統2との間で電力変換を行なう電力変換器である。具体的には、電力変換器110は、蓄電要素130から出力される直流電力を交流電力に変換して、当該交流電力を変圧器3を介して電力系統2に出力する。また、電力変換器110は、電力系統2からの交流電力を直流電力に変換して、当該直流電力を蓄電要素130に出力する。これにより、電力変換器110は、蓄電要素130の電力を充放電する。電力変換器110は、例えば、2レベル変換器、3レベル変換器、あるいはモジュラーマルチレベル変換器等の自励式変換器である。蓄電要素130は、例えば、電気二重層キャパシタ、二次電池等のエネルギー蓄積要素である。
交流電流検出器6aは、電力系統2と電力変換器110との連系点4における三相の交流電流を検出する。具体的には、交流電流検出器6aは、変圧器3と連系点4との間に流れるa相の交流電流Isysa、b相の交流電流Isysb、およびc相の交流電流Isyscを検出する。交流電流Isysa,Isysb,Isysc(以下、「交流電流Isys」とも総称する。)は、制御装置100へ入力される。
交流電流検出器6bは、電力変換器110から出力される交流電流(以下、単に「出力電流」とも称する。)を検出する。具体的には、交流電流検出器6bは、変圧器3と電力変換器110との間に流れるa相の出力電流Icna、b相の出力電流Icnb、およびc相の出力電流Icncを検出する。出力電流Icna,Icnb,Icnc(以下、「出力電流Icn」とも総称する。)は、制御装置100へ入力される。
交流電圧検出器7は、電力系統2の連系点4における三相の交流電圧を検出する。具体的には、交流電圧検出器7は、連系点4のa相の交流電圧Vsysa、b相の交流電圧Vsysb、およびc相の交流電圧Vsyscを検出する。交流電圧Vsysa,Vsysb,Vsysc(以下、「交流電圧Vsys」とも総称する。)は、制御装置100へ入力される。
直流電流検出器8は、蓄電要素130から出力される直流電流Idcを検出する。直流電流Idcは、制御装置100へ入力される。なお、直流電流Idcは、電力変換器110から出力される直流電流ともいえる。
直流電圧検出器9は、蓄電要素130から出力される直流電圧Vdcを検出する。直流電圧Vdcは、制御装置100へ入力される。なお、直流電圧Vdcは、電力変換器110から出力される直流電圧ともいえる。
制御装置100は、電力変換器110の動作を制御する装置である。具体的には、制御装置100は、主な機能構成として、指令生成部101と、信号生成部103とを含む。指令生成部101および信号生成部103の各機能は、処理回路により実現される。処理回路は、専用のハードウェアであってもよいし、制御装置100の内部メモリに格納されるプログラムを実行するCPUであってもよい。処理回路が専用のハードウェアである場合、処理回路は、例えば、FPGA、ASIC、またはこれらを組み合わせたもの等で構成される。
指令生成部101は、主に、同期発電機の特性を模擬する機能と、過電流を抑制する機能とを有し、電力変換器110から出力される電圧の位相θと、当該電圧の電圧指令値(すなわち、電圧振幅指令値)Vdref,Vqrefを生成する。具体的には、指令生成部101は、同期発電機の特性を模擬することにより電力変換器110の出力電圧の位相θを生成し、過電流を抑制するような電圧指令値Vdref,Vqrefを生成する。電圧指令値Vdrefはd軸電圧指令値であり、電圧指令値Vqrefはq軸電圧指令値である。
信号生成部103は、指令生成部101により生成された位相θおよび電圧指令値Vdref,Vqref(以下、「電圧指令値Vref」とも総称する。)に基づいて、電力変換器110に対する制御信号を生成し、電力変換器110に出力する。具体的には、信号生成部103は、3相電圧生成部105と、PWM(Pulse Width Modulation)制御部107とを含む。
3相電圧生成部105は、位相θおよび電圧指令値Vdref,Vqrefに基づいて、2相/3相変換により三相の正弦波電圧Va*,Vb*,Vc*を生成する。
PWM制御部107は、三相の正弦波電圧Va*,Vb*,Vc*のそれぞれに対してパルス幅変調を行ない、PWM信号としての制御信号を生成する。PWM制御部107は、当該制御信号を電力変換器110に出力する。典型的には、制御信号は、電力変換器110に含まれる各スイッチング素子のオンおよびオフを制御するためのゲート制御信号である。
<ハードウェア構成>
図2は、制御装置100のハードウェア構成例を示す図である。図2には、コンピュータによって制御装置100を構成する例が示される。
図2を参照して、制御装置100は、1つ以上の入力変換器70と、1つ以上のサンプルホールド(S/H)回路71と、マルチプレクサ72と、A/D変換器73と、1つ以上のCPU(Central Processing Unit)74と、RAM(Random Access Memory)75と、ROM(Read Only Memory)76と、1つ以上の入出力インターフェイス77と、補助記憶装置78とを含む。また、制御装置100は、構成要素間を相互に接続するバス79を含む。
入力変換器70は、入力チャンネルごとに補助変成器を有する。各補助変成器は、図1の各検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。
S/H回路71は、入力変換器70ごとに設けられる。S/H回路71は、対応の入力変換器70から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。
マルチプレクサ72は、複数のサンプルホールド回路71に保持された信号を順次選択する。A/D変換器73は、マルチプレクサ72によって選択された信号をデジタル値に変換する。なお、複数のA/D変換器73を設けることによって、複数の入力チャンネルの検出信号に対して並列的にA/D変換を実行するようにしてもよい。
CPU74は、制御装置100の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのRAM75及び不揮発性メモリとしてのROM76は、CPU74の主記憶として用いられる。ROM76は、プログラム及び信号処理用の設定値などを収納する。補助記憶装置78は、ROM76に比べて大容量の不揮発性メモリであり、プログラム及び電気量検出値のデータなどを格納する。
入出力インターフェイス77は、CPU74及び外部装置の間で通信する際のインターフェイス回路である。
なお、図2の例とは異なり、制御装置100の少なくとも一部をFPGA(Field Programmable Gate Array)および、ASIC(Application Specific Integrated Circuit)等の回路を用いて構成することも可能である。
<指令生成部の構成>
図3は、指令生成部の機能構成の一例を示すブロック図である。図3を参照して、指令生成部101は、発電機模擬部153と、電圧指令生成部155,159と、設定部157と、位相同期部25と、ガバナ制御部16と、直流電力算出部15と、直流電圧制御部20とを含む。指令生成部101は、さらに、座標変換部12,13,14と、正相電圧算出部18と、交流電力算出部19とを含む。
(出力電圧の位相)
電力変換器110の出力電圧の位相θの生成に関する機能構成について説明する。
発電機模擬部153は、同期発電機の特性を模擬することにより、電力変換器110の出力電圧の位相θを生成する。具体的には、発電機模擬部153は、減算器48と、積分器21と、加算器49と、積分器22とを含む。
減算器48は、交流電力算出部19により算出された連系点4における有効電力Peと、有効電力目標値Pset*との差分を出力する。有効電力目標値Pset*は、有効電力目標値Psetと、ガバナ制御部16から出力される補正量ΔP1と、直流電力算出部15から出力される補正量ΔP2と、直流電圧制御部20から出力される補正量ΔP3との加算値である。具体的には、加算器47aは、有効電力目標値Psetと補正量ΔP1とを加算する。加算器47bは、加算器47aの出力値と補正量ΔP2とを加算する。加算器47cは、加算器47bの出力値と補正量ΔP3とを加算する。有効電力目標値Psetは、系統運用者によって適宜設定される。
積分器21は、減算器48の出力値を時間積分して角周波数偏差Δωを出力する。図3において、積分器21の“M”は、発電機模擬部153が模擬対象とする同期発電機(以下、「仮想同期発電機」とも称する。)の回転子の慣性モーメントである。積分器21により出力される角周波数偏差Δωは、仮想同期発電機における回転子の角周波数と基準角周波数ω0との差分に相当する。基準角周波数ω0は、電力系統2における電力の基準周波数(例えば、50Hzまたは60Hz)の角周波数である。
なお、積分器21は、減算器48の出力値から、角周波数偏差Δωと、仮想同期発電機の制動係数Dとの乗算値“D×Δω”を減算した値を時間積分してもよい。これにより、電力変換器110の制御において同期発電機が有する制動力が模擬される。
加算器49は、積分器21から出力される角周波数偏差Δωおよび基準角周波数ω0の加算演算を実行して演算角周波数を出力する。具体的には、加算器49は、角周波数偏差Δωと基準角周波数ω0との加算値に、位相同期部25から出力される角周波数補正量Δωpllを加算して角周波数ω(=Δω+ω0+Δωpll)を出力する。積分器22は、角周波数ωを時間積分して電力変換器110の出力電圧の位相θを生成する。
ガバナ制御部16は、目標角周波数ωsetと角周波数ωとの差分に基づいて、電力系統2の周波数が変動したときに同期発電機のガバナフリー運転に相当する周波数調整量を算出し、当該周波数調整量を補正量ΔP1として出力する。補正量ΔP1は有効電力目標値Psetに加算される。ガバナフリー運転は、電力系統の周波数の変動を吸収するような周波数調整量を出力することで、変動周期(例えば、数十秒から数分程度)の周波数変動を解消するための運転である。
直流電力算出部15は、直流電流検出器8により検出される直流電流Idcと、直流電圧検出器9により検出される直流電圧Vdcとに基づいて、蓄電要素130から出力される直流電力値を補正量ΔP2として出力する。補正量ΔP2は有効電力目標値Psetに加算される。
直流電圧制御部20は、直流電圧Vdcを直流電圧目標値Vdcsetに追従させるための有効電力の補正量ΔP3を生成する。例えば、直流電圧制御部20は、直流電圧目標値Vdcsetと直流電圧Vdcとの偏差を0にするためのフィードバック制御により、補正量ΔP3を算出する。補正量ΔP3は有効電力目標値Psetに加算される。
位相同期部25は、電力変換器110の起動時(例えば、電力変換器110の制御系をONしたとき)において、電力変換器110の出力電圧の位相θを交流電圧Vsysの位相θsysに同期させるための角周波数調整量ωpllを算出する。具体的には、位相同期部25は、起動時に電力変換器110をゲートブロック状態からデブロック状態に移行させるまでの間、角周波数調整量ωpllを算出する。位相同期部25は、PLL回路11と、S/H回路23とを含む。
PLL回路11は、交流電圧Vsysと位相θとに基づいて、角周波数調整量Δωpllを算出する。具体的には、PLL回路11は、位相θを用いて交流電圧Vsysa,Vsysb,Vsyscを3相/2相変換することによりd軸電圧Vdおよびq軸電圧Vqを算出する。PLL回路11は、d軸電圧Vdおよびq軸電圧Vqに基づいて、交流電圧Vsysの位相θsysと位相θとの位相差Δθpllを算出する。典型的には、Δθpll=arctan(Vd/Vq)で表される。PLL回路11は、位相差Δθpllと予め定められた伝達関数Gとに基づいて角周波数調整量Δωpllを算出する。なお、位相θの初期値は、基準角周波数ω0を時間積分した位相θ0である。
S/H回路23は、電力変換器110がゲートブロック状態のときにはPLL回路11から受信した角周波数調整量Δωpllを出力する。一方、S/H回路23は、電力変換器110がデブロック状態に移行した場合には、その直前にPLL回路11から入力した角周波数調整量Δωpllを出力する。すなわち、デブロック状態への移行後においては、角周波数調整量Δωpllは固定値となる。
例えば、電力変換装置120の上位装置は、予め定められたデブロック条件が成立すると、電力変換器110をデブロック状態に移行させる指示情報を制御装置100に送信する。制御装置100(例えば、位相同期部25)は、当該指示情報を受信した場合に、電力変換器110がデブロック状態に移行したと判断する。あるいは、位相同期部25は、系統運用者からの指示入力に基づいて、電力変換器110がデブロック状態に移行したと判断してもよい。なお、デブロック条件は、位相θが位相θsysと同期した(例えば、位相差Δθpllがゼロ)との条件を含む。
上記の位相同期部25の構成によると、電力変換器110がゲートブロック状態からデブロック状態に移行するまでの間、電力変換器110の出力電圧の位相θを交流電圧Vsysの位相θsysに同期させるための角周波数偏差Δωpllが算出される。角周波数調整量Δωpllを角周波数偏差Δωおよび基準角周波数ω0に加算することで、角周波数ωが補正されるため、位相θを位相θsysに速やかに同期させることができる。
そして、位相θが位相θsysと同期してデブロック状態に移行すると、角周波数調整量Δωpllは固定値となるため、位相θは角周波数偏差Δωの変動によって制御される。一般的に、PLL回路は制御に時間遅れを有することから、系統事故等で系統電圧が急変動した場合は、その影響を受け易い。この場合、電流を適切に抑制できなくなり、同期機の脱調と同様の現象を誘発する可能性がある。本実施の形態では、ゲートブロック状態において位相θを位相θsysに同期させるためにPLL回路の機能を利用するが、デブロック状態に移行した後はPLL回路の機能を利用しないため、上記現象の発生を防止することができる。
(出力電圧の電圧指令値)
電力変換器110の出力電圧の電圧指令値(すなわち、電圧振幅指令値)の生成に関する機能構成について説明する。
座標変換部12は、位相θを用いて交流電圧Vsysa,Vsysb,Vsyscを3相/2相変換して、d軸電圧Vdおよびq軸電圧Vqを算出する。座標変換部13は、位相θを用いて交流電流Isysa,Isysb,Isyscを3相/2相変換して、d軸電流Idおよびq軸電流Iqを算出する。座標変換部14は、位相θを用いて出力電流Icna,Icnb,Icncを3相/2相変換して、d軸電流Icndおよびq軸電流Icnqを算出する。
正相電圧算出部18は、d軸電圧Vdおよびq軸電圧Vqに基づいて、正相電圧Vposを算出する。交流電力算出部19は、d軸電圧Vd、q軸電圧Vq、d軸電流Id、およびq軸電流Iqに基づいて、連系点4における有効電力Peおよび無効電力Qeを算出する。有効電力Peは減算器48に入力され、無効電力Qeは減算器41に入力される。
減算器41は、無効電力目標値Qsetと無効電力Qeとの偏差ΔQ(=Qset-Qe)を算出する。減算器42は、系統電圧指令値Vacsetと正相電圧Vposとの偏差ΔVpos(=Vacset-Vpos)を算出する。
電圧指令生成部155は、電力系統2の交流電圧Vsysが目標電圧となるように、または電力系統2の無効電力が目標無効電力となるように、電力変換器110の出力電圧の電圧指令値Vrefcを生成する。電圧指令値Vrefcは、d軸電圧指令値Vdrefcと、q軸電圧指令値Vqrefcとを含む。電圧指令生成部155は、電圧調整部17と、S/H回路31,32と、座標変換部33,34と、加算器43とを含む。
電圧調整部17は、自動無効電力調整モードまたは自動電圧調整モードのいずれかを選択し、選択したモードに基づいて、電圧振幅調整量ΔVacrefを生成する。具体的には、電圧調整部17は、自動無効電力調整モードを選択した場合、偏差ΔQを0にするためのフィードバック制御により電圧振幅調整量ΔVacrefを生成する。電圧調整部17は、自動電圧調整モードを選択した場合、偏差ΔVposを0にするためのフィードバック制御により電圧振幅調整量ΔVacrefを生成する。電圧調整部17は、PI制御器、一次遅れ要素等で構成される。
S/H回路31は、電力変換器110がゲートブロック状態のときには座標変換部12から受信したd軸電圧Vdを出力する。一方、S/H回路31は、電力変換器110がデブロック状態に移行した場合には、その直前に座標変換部12から受信したd軸電圧Vdを出力する。すなわち、デブロック状態への移行後においては、d軸電圧Vdは固定値となる。S/H回路32は、電力変換器110がゲートブロック状態のときには座標変換部12から受信したq軸電圧Vqを出力する。一方、S/H回路32は、電力変換器110がデブロック状態に移行した場合には、その直前に座標変換部12から受信したq軸電圧Vqを出力する。すなわち、デブロック状態への移行後においては、q軸電圧Vqは固定値となる。
座標変換部33は、連系点4のd軸電圧Vdおよびq軸電圧Vqを、振幅|V|および位相φvに変換する。d軸電圧Vdおよびq軸電圧Vqは、デブロック状態直前に固定値となるため、振幅|V|および位相φvも固定される。加算器43は、振幅|V|と電圧振幅調整量ΔVacrefとを加算する。座標変換部34は、振幅|V|および位相φvを、dq軸変換して、d軸電圧指令値Vdrefcおよびq軸電圧指令値Vqrefcを生成する。
(過電流抑制)
電力変換器110の過電流の抑制に関する機能構成について説明する。
設定部157は、電力変換器110の出力電流および電力系統2の交流電圧Vsysの少なくとも一方に基づいて、当該出力電流の過電流レベルを設定する。設定部157の設定方式については後述する。
電圧指令生成部159は、設定部157により設定された過電流レベルに基づいて、電圧指令生成部155により生成された電圧指令値Vrefcを制限することにより、電力変換器110の出力電圧の電圧指令値Vrefを生成する。電圧指令生成部159は、過電流抑制部50と、加算器44,45とを含む。
図4は、過電流抑制部50の機能構成の一例を示すブロック図である。過電流抑制部50は、ローパスフィルタ81,82と、座標変換部83,85と、リミッタ84と、減算器86,88と、比例器87,89とを含む。
ローパスフィルタ81は、d軸電流Icndの基本周波数成分Icnfdを抽出する。ローパスフィルタ82は、q軸電流Icnqの基本周波数成分Icnfqを抽出する。座標変換部83は、基本周波数成分Icnfdおよび基本周波数成分Icnfqを、基本周波数成分の振幅|I|および位相φiに変換する。
リミッタ84は、設定部157により設定された過電流レベルに対応するリミット値|Imax|を用いて、基本周波数成分の振幅|I|を制限する。具体的には、リミッタ84は、振幅|I|をリミット値|Imax|に従う範囲内(下限値:-Imax、上限値:+Imax)に制限する。
座標変換部85は、リミッタ84から出力された振幅|I|と位相φiを、dq変換して、d軸電流指令値Idrefおよびq軸電流指令値Iqrefを生成する。減算器86は、d軸電流指令値Idrefとd軸電流Icndとの偏差ΔId(=Idref-Icnd)を出力する。減算器88は、q軸電流指令値Iqrefとq軸電流Icnqとの偏差ΔIq(=Iqref-Icnq)を出力する。
なお、d軸電流指令値Idrefおよびq軸電流指令値Iqrefは、リミッタ84により振幅が制限されている。そのため、Icnd>Idref、Icnq>Iqrefとなるため、偏差ΔIdおよび偏差ΔIqの符号は負である。
比例器87は、偏差ΔIdと、設定部157により設定された過電流レベルに対応するゲインKd(ただし、Kd≧0)との乗算値としてd軸電圧抑制量ΔVdを算出する。比例器89は、偏差ΔIqと、過電流レベルに対応するゲインKdとの乗算値としてq軸電圧抑制量ΔVqを算出する。なお、ΔVd≦0、ΔVq≦0である。
再び、図3を参照して、加算器44は、d軸電圧指令値Vdrefcとd軸電圧抑制量ΔVdとを加算することにより、d軸電圧指令値Vdrefを生成する。加算器45は、q軸電圧指令値Vqrefcとq軸電圧抑制量ΔVqとを加算することにより、q軸電圧指令値Vqrefを生成する。
上記のように、過電流抑制部50が生成するd軸電圧抑制量ΔVdおよびq軸電圧抑制量ΔVqにより、電力変換器110の出力電流の過電流を抑制するような電圧指令値Vrefが生成される。
図4の過電流抑制部50の構成によると、リミット値|Imax|およびゲインKdの値に応じて、過電流の抑制量を調整できることが理解される。設定部157は、過電流レベルを設定し、当該設定した過電流レベルに対応するリミット値|Imax|およびゲインKdを過電流抑制部50に出力する。
図5は、過電流レベルに対応するリミット値およびゲインの一例を示す図である。図5を参照して、過電流レベルは、電力変換器110の出力電流における過電流状態を示しており、Nの数字が大きいほど過電流の度合いが大きい。そのため、過電流レベルが大きい(すなわち、Nの数字が大きい)ほど、より大きな過電流抑制が必要となる。
具体的には、過電流レベルが小さいものから順に、レベル1a,1b(以下「レベル1」とも総称する。)、レベル2、レベル3、・・・、レベルNとなる。レベル1は、電力変換器110に過電流が発生していない(すなわち、電力変換器110の出力電流が過電流ではない)ことを示すレベルである。レベル2は、レベル1よりも大きく、電力変換器110に過電流が発生していることを示すレベルである。レベル3は、レベル2よりも大きく、電力変換器110にレベル2における過電流よりも大きな過電流が発生していることを示す。レベルNは、レベル(N-1)よりも大きく、電力変換器110にレベル(N-1)における過電流よりも大きな過電流が発生していることを示す。
レベル1aおよびレベル1bは、両方とも電力変換器110に過電流が発生していないことを示すレベルであるが、高調波成分の抑制の有無という観点から区別される。具体的には、レベル1aは高調波成分の抑制を行なわないレベルであり、レベル1bは高調波成分の抑制を行なうレベルである。典型的には、設定部157は、系統運用者の指示に基づいて、レベル1aおよびレベル1bのいずれかを選択する。
あるいは、設定部157は、電力系統2の高調波成分が検出された場合にはレベル1bを選択し、当該高調波成分が検出されない場合にはレベル1aを選択してもよい。この場合、指令生成部101は、交流電圧Vsysまたは交流電流Isysに含まれる高調波成分を検出する機能(例えば、高調波検出部)を有する。高調波検出部は、交流電圧Vsysの周波数に対する基本波成分と、予め定められた次数(例えば、3次)の高調波成分とを算出する。交流電圧Vsysの基本波成分および高調波電圧の算出方式については、高速フーリエ変換、離散フーリエ変換などが知られている。なお、高調波検出部は、交流電流Isysの高調波成分を算出してもよい。高調波検出部は、算出した高調波成分の大きさ(例えば、振幅)が基準値以上である場合、高調波が検出されたと判定し、高調波成分の大きさが基準値未満である場合、高調波が検出されないと判定する。
過電流レベルが“レベル1a”である場合、リミット値は“|Imax1a|”であり、ゲインKdは“Kd1a”である。同様に、レベル1bに対応するリミット値|Imax|およびゲインKdは、それぞれ|Imax1b|およびKd1bであり、レベル2に対応するリミット値|Imax|およびゲインKdは、それぞれ|Imax2|およびKd2であり、レベル3に対応するリミット値|Imax|およびゲインKdは、それぞれ|Imax3|およびKd3であり、レベルNに対応するリミット値|Imax|およびゲインKdは、それぞれ|ImaxN|およびKdNである。
過電流レベルが大きいほどリミット値|Imax|は小さく、過電流レベルが大きいほどゲインKdは大きい。具体的には、|Imax1a|=|Imax1b|であり、|Imax1a|>|Imax2|>|Imax3|>・・・>|ImaxN|である。また、Kd1a>Kd1b>Kd2>Kd3>・・・>KdNである。
図6は、過電流レベルの設定方式の一例を説明するための図である。図6を参照して、設定部157は、電力変換器110の出力電流Icnの大きさ(例えば、振幅)と電流閾値との比較結果、および交流電圧Vsysの大きさ(例えば、振幅)と電圧閾値との比較結果の少なくとも一方に基づいて、過電流レベルを設定する。以下の説明では、出力電流Icnの大きさを|Icn|と記載し、交流電圧Vsysの大きさを|Vsys|とも記載する。なお、|Vsys|は、交流電圧Vsysの正相電圧Vposの振幅に相当する。
設定部157は、予め定められた制御周期ごとに過電流レベルを設定する。設定部157は、過電流レベルを大きくする場合には、図6の「レベル上昇時」の電流閾値Iupおよび電圧閾値Vupの少なくとも一方を用いて過電流レベルを設定する。電流閾値Iupは、電流値I1,I2,I3,・・・,INを含む。電圧閾値Vupは、電圧値V1,V2,V3,・・・,VNを含む。一方、設定部157は、過電流レベルを小さくする場合には、図6の「レベル下降時」の電流閾値Idownおよび電圧閾値Vdownの少なくとも一方を用いて過電流レベルを設定する。電流閾値Idownは、電流値(I1-Ig),(I2-Ig),(I3-Ig),・・・,(IN-Ig)を含む。電圧閾値Vdownは、電圧値(V1+Vg),(V2+Vg),(V3+Vg),・・・,(VN+Vg)を含む。
レベル上昇時の電流閾値Iupおよび電圧閾値Vupに関して、I1<I2<・・・<INであり、V1>V2>・・・>VNである。レベル下降時の電流閾値Idownおよび電圧閾値Vdownに関して、I1-Ig<I2-Ig<・・・<IN-Igであり、V1+Vg>V2+Vg>・・・>VN+Vgである。IgおよびVgは不感帯幅を示している。
設定部157の設定方式は、出力電流Icnに基づいて過電流レベルを設定する設定方式X1と、交流電圧Vsysに基づいて過電流レベルを設定する設定方式X2と、出力電流Icnおよび交流電圧Vsysに基づいて過電流レベルを設定する設定方式X3とを含む。
設定方式X1について説明する。現在の過電流レベルはレベル1に設定されているとする。|Icn|がI1未満である場合、設定部157は過電流レベルをレベル1に設定する(すなわち、レベル1を維持する)。|Icn|がI1以上かつI2未満になった場合、設定部157は過電流レベルをレベル2に設定する(すなわち、過電流レベルをレベル1からレベル2に切り替える)。|Icn|がI2以上かつI3未満になった場合、設定部157は過電流レベルをレベル3に設定する。|Icn|がI(N-1)以上になった場合、設定部157は過電流レベルをレベルNに設定する。
一方、現在の過電流レベルがレベルN(ただし、N=4以上)に設定されているとする。|Icn|が(I1-Ig)未満になった場合、設定部157は過電流レベルをレベル1に設定する(すなわち、過電流レベルをレベルNからレベル1に切り替える)。|Icn|が(I1-Ig)以上かつ(I2-Ig)未満になった場合、設定部157は過電流レベルをレベル2に設定する。|Icn|が(I2-Ig)以上かつ(I3-Ig)未満になった場合、設定部157は過電流レベルをレベル3に設定する。|Icn|が{I(N-1)-Ig}以上である場合、設定部157は過電流レベルをレベルNに設定する(すなわち、レベルNを維持する)。他の具体例として、設定部157は、過電流レベルがレベル2またはレベル3に設定されている場合、|Icn|が(I1-Ig)未満になったときに、過電流レベルをレベル1に設定する。
このように、|Icn|が電流閾値Iupよりも不感帯幅Igだけ小さい値未満になった場合に、設定部157は過電流レベルを小さくして過電流抑制を緩和または解除する。これにより、電流閾値Iup付近で過電流レベルが不安定(例えば、ハンチング現象を引き起こす)になる事態を避けることができる。
次に、設定方式X2について説明する。現在の過電流レベルはレベル1に設定されているとする。このとき、|Vsys|がV1よりも大きい場合、設定部157は過電流レベルをレベル1に設定する。|Vsys|がV1以下かつV2よりも大きくなった場合、設定部157は過電流レベルをレベル2に設定する。|Vsys|がV2以下かつV3よりも大きくなった場合、設定部157は過電流レベルをレベル3に設定する。|Vsys|がV(N-1)以下になった場合、設定部157は過電流レベルをレベルNに設定する。
一方、現在の過電流レベルがレベルN(ただし、N=4以上)に設定されているとする。|Vsys|が(V1+Vg)よりも大きくなった場合、設定部157は過電流レベルをレベル1に設定する。|Vsys|が(V1+Vg)以下かつ(V2+Vg)よりも大きくなった場合、設定部157は過電流レベルをレベル2に設定する。|Vsys|が(V2+Vg)以下かつ(V3+Vg)よりも大きくなった場合、設定部157は過電流レベルをレベル3に設定する。|Vsys|が{V(N-1)+Vg|以下である場合、設定部157は過電流レベルをレベルNに設定する。設定方式X1と同様に、不感帯幅Vgを用いることにより、電圧閾値Vup境界付近で過電流レベルが不安定となる事態を避けることができる。
次に、設定方式X3について説明する。設定方式X3は、設定方式X1と設定方式X2とを組み合わせた設定方式である。具体的には、設定部157は、設定方式X1を用いて出力電流Icnに基づいて設定した過電流レベルL1、および、設定方式X2を用いて交流電圧Vsysに基づいて設定した過電流レベルL2のうちの大きい方のレベルを、最終的な過電流レベルとして設定する。例えば、設定部157が設定方式X1を用いて過電流レベルL1を“レベル1”に設定し、設定方式X2を用いて過電流レベルL2を“レベル2”に設定したとする。この場合、設定部157は、最終的な過電流レベルを“レベル2”に設定する。これにより、出力電流および交流電圧の両面から、適切な過電流抑制を実行することができる。
ここで、N=4の場合のリミット値|Imax|、ゲインKd、電流閾値および電圧閾値の具体例について説明する。以下の説明では、出力電流Icnの定格電流値を1[pu]とし、交流電圧Vsysの定格電圧値を1[pu]とする。
この場合、例えば、|Imax1a|=1、|Imax1b|=1、|Imax2|=0.5、|Imax2|=0.25、|Imax3|=0である。Kd1a=0、Kd1b=0.5、Kd2=0.75、Kd3=0.9、Kd4=1である。
また、電流閾値Iupに関して、I1=1.2、I2=1.3、I3=1.4である。電流閾値Idownに関して、Ig=0.05であり、I1-Ig=1.15、I2-Ig=1.25、I3-Ig=1.35である。電圧閾値Vupに関して、V1=0.7、V2=0.5、V3=0.3である。電圧閾値Vdownに関して、Vg=0.1であり、V1+Vg=0.8、V2+Vg=0.6、V3+Vg=0.4である。
過電流レベルがレベル1に設定されており設定方式X1を用いるとする。設定部157は、|Icn|が1.2pu未満である場合に過電流レベルをレベル1で維持する。設定部157は、|Icn|が1.2pu以上かつ1.3pu未満になった場合に過電流レベルをレベル2に設定し、|Icn|が1.3pu以上かつ1.4pu未満になった場合に過電流レベルをレベル3に設定し、|Icn|が1.4pu以上になった場合に過電流レベルをレベル4に設定する。
過電流レベルがレベル4に設定されており設定方式X1を用いるとする。設定部157は、|Icn|が1.15未満になった場合に過電流レベルをレベル1に設定し、|Icn|が1.15pu以上かつ1.25pu未満になった場合に過電流レベルをレベル2に設定し、|Icn|が1.25pu以上かつ1.35pu未満になった場合に過電流レベルをレベル3に設定する。設定部157は、|Icn|が1.35pu以上である場合、過電流レベルをレベル4で維持する。
設定部157は、各レベルに対応するリミット値|Imax|およびゲインKdを過電流抑制部50に出力する。過電流抑制部50は、リミット値|Imax|およびゲインKdに従って、上記の処理を実行する。
<利点>
本実施の形態によると、電力変換器110の過電流状態に応じてリミット値およびゲインが適切に設定されるため、当該過電流状態に応じた適切な過電流抑制を行なうことができる。したがって、電力変換器に対する同期発電機を模擬した制御を行ないつつ、過電流抑制を柔軟に実行することが可能となる。
その他の実施の形態.
(1)上述した実施の形態では、不感帯幅Ig,Vgを設ける構成について説明したが、当該構成に限られず、不感帯幅Ig,Vgを設けない構成であってもよい。
(2)上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
2 電力系統、3 変圧器、4 連系点、6a,6b 交流電流検出器、7 交流電圧検出器、8 直流電流検出器、9 直流電圧検出器、11 PLL回路、15 直流電力算出部、16 ガバナ制御部、17 電圧調整部、18 正相電圧算出部、19 交流電力算出部、20 直流電圧制御部、25 位相同期部、50 過電流抑制部、70 入力変換器、71 サンプルホールド回路、72 マルチプレクサ、73 A/D変換器、74 CPU、75 RAM、76 ROM、77 入出力インターフェイス、78 補助記憶装置、79 バス、81,82 ローパスフィルタ、84 リミッタ、87,89 比例器、100 制御装置、101 指令生成部、103 信号生成部、105 3相電圧生成部、107 PWM制御部、110 電力変換器、120 電力変換装置、130 蓄電要素、153 発電機模擬部、155,159 電圧指令生成部、157 設定部、1000 電力変換システム。

Claims (13)

  1. 蓄電要素と電力系統との間で電力変換を行なう電力変換器の制御装置であって、
    同期発電機の特性を模擬することにより、前記電力変換器の出力電圧の位相を生成する発電機模擬部と、
    前記電力系統の交流電圧が目標電圧となるように、または前記電力系統の無効電力が目標無効電力となるように、前記電力変換器の出力電圧の第1電圧指令値を生成する第1電圧指令生成部と、
    前記電力変換器の出力電流および前記電力系統の交流電圧の少なくとも一方に基づいて、前記出力電流の過電流レベルを設定する設定部と、
    前記過電流レベルに基づいて前記第1電圧指令値を制限することにより、前記電力変換器の出力電圧の第2電圧指令値を生成する第2電圧指令生成部とを備え、
    前記第2電圧指令生成部は、
    前記出力電流の基本周波数成分を抽出するフィルタと、
    前記過電流レベルに対応するリミット値を用いて、前記基本周波数成分の振幅を制限するリミッタと、
    前記リミッタの出力値と前記出力電流との偏差と、前記過電流レベルに対応するゲインとの乗算値を算出する第1算出部と、
    前記第1電圧指令値と前記乗算値とを加算することにより、前記第2電圧指令値を算出する第2算出部とを含み、
    前記発電機模擬部により生成された前記位相と、前記第2電圧指令値とに基づいて、前記電力変換器に対する制御信号を生成する信号生成部をさらに備える、制御装置。
  2. 前記過電流レベルは、前記電力変換器に過電流が発生していないことを示す第1レベルと、前記第1レベルよりも大きく、前記電力変換器に過電流が発生していることを示す第2レベルと、前記第2レベルよりも大きく、前記電力変換器に前記第2レベルにおける過電流よりも大きな過電流が発生していることを示す第3レベルとを含み、
    前記過電流レベルが大きいほど前記リミット値は小さく、
    前記過電流レベルが大きいほど前記ゲインは大きい、請求項1に記載の制御装置。
  3. 前記設定部は、
    前記出力電流が第1電流値未満である場合、前記過電流レベルを前記第1レベルに設定し、
    前記出力電流が前記第1電流値以上かつ第2電流値未満である場合、前記過電流レベルを前記第2レベルに設定し、
    前記出力電流が前記第2電流値以上かつ第3電流値未満である場合、前記過電流レベルを前記第3レベルに設定する、請求項2に記載の制御装置。
  4. 前記設定部は、前記過電流レベルが前記第2レベルまたは前記第3レベルに設定されている場合、前記出力電流が前記第1電流値よりも規定値だけ小さい値未満になったときに、前記過電流レベルを前記第1レベルに設定する、請求項3に記載の制御装置。
  5. 前記設定部は、
    前記交流電圧が第1電圧値よりも大きい場合、前記過電流レベルを前記第1レベルに設定し、
    前記交流電圧が前記第1電圧値以下かつ第2電圧値よりも大きい場合、前記過電流レベルを前記第2レベルに設定し、
    前記交流電圧が前記第2電圧値以下かつ第3電圧値よりも大きい場合、前記過電流レベルを前記第3レベルに設定する、請求項2に記載の制御装置。
  6. 前記設定部は、
    前記出力電流に基づいて、前記第1~第3レベルを含む第1過電流レベルを設定し、
    前記交流電圧に基づいて、前記第1~第3レベルを含む第2過電流レベルを設定し、
    前記第1過電流レベルおよび前記第2過電流レベルのうちの大きい方のレベルを前記過電流レベルとして設定する、請求項2に記載の制御装置。
  7. 前記設定部は、
    前記出力電流が第1電流値未満である場合、前記第1過電流レベルを前記第1レベルに設定し、
    前記出力電流が前記第1電流値以上かつ第2電流値未満である場合、前記第1過電流レベルを前記第2レベルに設定し、
    前記出力電流が前記第2電流値以上かつ第3電流値未満である場合、前記第1過電流レベルを前記第3レベルに設定し、
    前記交流電圧が第1電圧値よりも大きい場合、前記第2過電流レベルを前記第1レベルに設定し、
    前記交流電圧が前記第1電圧値以下かつ第2電圧値よりも大きい場合、前記第2過電流レベルを前記第2レベルに設定し、
    前記交流電圧が前記第2電圧値以下かつ第3電圧値よりも大きい場合、前記第2過電流レベルを前記第3レベルに設定する、請求項6に記載の制御装置。
  8. 前記発電機模擬部は、
    前記電力系統の交流電流および前記交流電圧に基づいて算出される有効電力と有効電力目標値との差分を時間積分して第1角周波数を出力する第1積分器と、
    前記第1角周波数および基準角周波数の加算演算を実行する加算器と、
    前記加算器から出力される演算角周波数を時間積分して前記電力変換器の出力電圧の位相を出力する第2積分器とを含む、請求項1~請求項7のいずれか1項に記載の制御装置。
  9. 目標角周波数と前記演算角周波数との差分に基づいて、前記同期発電機のガバナフリー運転に相当する周波数調整量を算出するガバナ制御部をさらに備え、
    前記周波数調整量は、前記有効電力目標値に加算される、請求項8に記載の制御装置。
  10. 前記蓄電要素から出力される直流電力値を算出する直流電力算出部をさらに備え、
    前記直流電力値は、前記有効電力目標値に加算される、請求項8または請求項9に記載の制御装置。
  11. 前記蓄電要素の直流電圧を直流電圧目標値に追従させるための有効電力補正値を算出する直流電圧制御部をさらに備え、
    前記有効電力補正値は、前記有効電力目標値に加算される、請求項8~請求項10のいずれか1項に記載の制御装置。
  12. 前記電力変換器の起動時において、前記電力変換器の出力電圧の位相を前記交流電圧の位相に同期させるための角周波数調整量を算出する位相同期部をさらに備え、
    前記加算器は、前記第1角周波数と基準角周波数との加算値に前記角周波数調整量を加算して前記演算角周波数を出力する、請求項8~請求項11のいずれか1項に記載の制御装置。
  13. 蓄電要素と電力系統との間で電力変換を行なう電力変換器と、
    前記電力変換器の制御装置とを備え、
    前記制御装置は、
    同期発電機の特性を模擬することにより、前記電力変換器の出力電圧の位相を生成する発電機模擬部と、
    前記電力系統の交流電圧が目標電圧となるように、または前記電力系統の無効電力が目標無効電力となるように、前記電力変換器の出力電圧の第1電圧指令値を生成する第1電圧指令生成部と、
    前記電力変換器の出力電流および前記電力系統の交流電圧の少なくとも一方に基づいて、前記出力電流の過電流レベルを設定する設定部と、
    前記過電流レベルに基づいて前記第1電圧指令値を制限することにより、前記電力変換器の出力電圧の第2電圧指令値を生成する第2電圧指令生成部とを含み、
    前記第2電圧指令生成部は、
    前記出力電流の基本周波数成分を抽出するフィルタと、
    前記過電流レベルに対応するリミット値を用いて、前記基本周波数成分の振幅を制限するリミッタと、
    前記リミッタの出力値と前記出力電流との偏差と、前記過電流レベルに対応するゲインとの乗算値を算出する第1算出部と、
    前記第1電圧指令値と前記乗算値とを加算することにより、前記第2電圧指令値を算出する第2算出部とを含み、
    前記制御装置は、前記発電機模擬部により生成された前記位相と、前記第2電圧指令値とに基づいて、前記電力変換器に対する制御信号を生成する信号生成部をさらに含む、電力変換装置。
JP2021559007A 2021-06-23 2021-06-23 制御装置、および電力変換装置 Active JP7008892B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/023816 WO2022269811A1 (ja) 2021-06-23 2021-06-23 制御装置、および電力変換装置

Publications (2)

Publication Number Publication Date
JP7008892B1 true JP7008892B1 (ja) 2022-01-25
JPWO2022269811A1 JPWO2022269811A1 (ja) 2022-12-29

Family

ID=80629672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021559007A Active JP7008892B1 (ja) 2021-06-23 2021-06-23 制御装置、および電力変換装置

Country Status (3)

Country Link
EP (1) EP4362306A1 (ja)
JP (1) JP7008892B1 (ja)
WO (1) WO2022269811A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7209908B1 (ja) * 2022-05-30 2023-01-20 三菱電機株式会社 電力変換装置、および制御装置
JP7224565B1 (ja) * 2022-06-10 2023-02-17 三菱電機株式会社 電力変換装置、および制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08149830A (ja) * 1994-11-24 1996-06-07 Mitsubishi Electric Corp 電流指令値の制限装置及び制限方法
JP2005065423A (ja) * 2003-08-13 2005-03-10 Toshiba Mitsubishi-Electric Industrial System Corp 自励式変換器の制御装置
JP2018137925A (ja) * 2017-02-22 2018-08-30 国立大学法人広島大学 単相擬似同期化力インバータおよびそのコントローラ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08149830A (ja) * 1994-11-24 1996-06-07 Mitsubishi Electric Corp 電流指令値の制限装置及び制限方法
JP2005065423A (ja) * 2003-08-13 2005-03-10 Toshiba Mitsubishi-Electric Industrial System Corp 自励式変換器の制御装置
JP2018137925A (ja) * 2017-02-22 2018-08-30 国立大学法人広島大学 単相擬似同期化力インバータおよびそのコントローラ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7209908B1 (ja) * 2022-05-30 2023-01-20 三菱電機株式会社 電力変換装置、および制御装置
WO2023233456A1 (ja) * 2022-05-30 2023-12-07 三菱電機株式会社 電力変換装置、および制御装置
JP7224565B1 (ja) * 2022-06-10 2023-02-17 三菱電機株式会社 電力変換装置、および制御装置
WO2023238386A1 (ja) * 2022-06-10 2023-12-14 三菱電機株式会社 電力変換装置、および制御装置

Also Published As

Publication number Publication date
EP4362306A1 (en) 2024-05-01
WO2022269811A1 (ja) 2022-12-29
JPWO2022269811A1 (ja) 2022-12-29

Similar Documents

Publication Publication Date Title
CN110112753B (zh) 一种星形连接级联statcom相间直流电压均衡控制方法
JP7008892B1 (ja) 制御装置、および電力変換装置
WO2010146024A2 (en) Controlling an inverter device for supporting an ac system
JP2012085500A (ja) 無効電力補償装置
Khan et al. Reliable and effective ride-through controller operation for smart PV systems connected to LV distribution grid under abnormal voltages
WO2020024064A1 (en) Controller for power inverter
Jeong et al. Stability analysis of a weak-grid-connected voltage-sourced rectifier considering the phase-locked loop dynamics
JP7023430B1 (ja) 電力変換装置
JP7078332B2 (ja) 電圧制御型仮想同期機制御装置及び電圧制御型仮想同期機
Liu et al. Impact of DC-link voltage control on transient stability of PLL-synchronized voltage-source converters
WO2022195872A1 (ja) 制御装置、および電力変換装置
WO2023058196A1 (ja) 電力変換装置及び制御装置
TWI505597B (zh) 智慧型微電網電力品質管理的操作系統
Zhu et al. Grid synchronization control without AC voltage sensors
JP6831565B2 (ja) 単相擬似同期化力インバータおよびそのコントローラ
Coumont et al. Influence of Different Fault Ride-Through Strategies of Converter-Interfaced Distributed Generation on Short-Term Voltage Stability
JP2000217258A (ja) 自励式交直変換器制御装置および遮断器回路制御装置
Callegari et al. Coordinated volt-var control in microgrids
KR101732028B1 (ko) 풍력 발전기 및 그의 계통연계점 불평형 전압 보상 제어 방법
Maulik et al. Synchronization Stability of 3-phase Grid Connected Inverters in Weak Grids
WO2023233454A1 (ja) 電力変換装置、および制御装置
JP2013258841A (ja) 変圧器多重電力変換装置
KR101361574B1 (ko) 계통연계 전력 공급시스템 및 그 운전 제어방법
Gao et al. Seamless Transitions Between Grid-Following and Grid-Forming Control: A Novel Switching Method
JP7126631B1 (ja) 電力変換装置及び制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211001

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20211001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220111

R150 Certificate of patent or registration of utility model

Ref document number: 7008892

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150