JP7355663B2 - 埋め込まれたトレース - Google Patents

埋め込まれたトレース Download PDF

Info

Publication number
JP7355663B2
JP7355663B2 JP2020010045A JP2020010045A JP7355663B2 JP 7355663 B2 JP7355663 B2 JP 7355663B2 JP 2020010045 A JP2020010045 A JP 2020010045A JP 2020010045 A JP2020010045 A JP 2020010045A JP 7355663 B2 JP7355663 B2 JP 7355663B2
Authority
JP
Japan
Prior art keywords
catalytic
core material
printed circuit
circuit board
traces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020010045A
Other languages
English (en)
Other versions
JP2020074453A (ja
Inventor
ケネス・エス・バール
コンスタンティン・カラヴァキス
スティーブ・カーニー
Original Assignee
シエラ・サーキッツ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/281,631 external-priority patent/US9380700B2/en
Application filed by シエラ・サーキッツ・インコーポレーテッド filed Critical シエラ・サーキッツ・インコーポレーテッド
Publication of JP2020074453A publication Critical patent/JP2020074453A/ja
Application granted granted Critical
Publication of JP7355663B2 publication Critical patent/JP7355663B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2026—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by radiant energy
    • C23C18/204—Radiation, e.g. UV, laser
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemically Coating (AREA)
  • Laser Beam Processing (AREA)
  • Laminated Bodies (AREA)

Description

関連出願の相互参照
本願は、「埋め込まれたトレース」とのタイトルで２０１４年５月１９日に出願された米国特許出願第１４／２８１，６３１号の一部継続出願である、「埋め込まれたトレース」とのタイトルで２０１４年６月５日に出願された米国特許出願第１４／２９７，５１６号に関連し、その利益及び優先権を主張し、これにより参照によって各々の全体が本願に組み込まれる。
典型的なプリント回路基板（ＰＣＢ）の製造プロセスにおいて、ＰＣＢの両側に銅を有する銅クラッドラミネートを用いることができる。フォトイメージ可能なレジストがＰＣＢの両側に適用され、露光され、現像されて回路をつくる。その後、銅の化学的エッチング液を用いて回路間の不必要な銅が除去される。その後、レジストは化学的に除去される。多層構造のために、ガラス強化された完全には硬化されていない樹脂プリプレグが仕上がったコアの両側に置かれ、ＰＣＢの両側の銅ホイルを用いて加熱下、真空下、及び圧力下でラミネートされ得る。穴あけ（ｄｒｉｌｌｉｎｇ）等の機械的手段またはレーザーを用いて孔形成が実行されてよく、外層と内層とを相互接続するブラインドビアをつくる。プリプレグは、まだ合成樹脂で含浸されていない場合には、合成樹脂で強化され得る。
トレースがラミネート表面上に０．５～２．５ｍｉｌで形成されるプリント回路基板（ＰＣＢ）の製造では、プレプレグのラミネーション中に、またはＰＣＢが二層基板の場合にはソルダーマスクの適用中に、トレース間にボイドが取り込まれる可能性がある。更に、信号の完全性（ｉｎｔｅｇｒｉｔｙ）及び導体インピーダンスはトレース間の誘電体間隔の関数である。ラミネート表面上にＰＣＢトレースが形成される場合、ＰＣＢトレース上の誘電体間隔は基板の長さ及び幅を横断して変化するだろう。これによってＰＣＢトレースのインピーダンスを精確に制御することが困難となる。また、ＰＣＢトレースがラミネート表面上に形成され、トレースの幅及び間隔が１ｍｉｌ未満である場合、細かいトレースラインのラミネート表面への適切な接着の失敗によって、製造における低い歩留まり及び信頼性の問題の両方を引き起こし得る。例えば、基材の表面上にトレースを形成する場合、フォトリソグラフィー及び化学的銅エッチングの限界によって導入された不正確さのために、トレースの形状はトレースの長さを横断して変化し得る。トレースの形状が変化することで、低い信号伝搬及びトレースインピーダンスが生じ得る。
ある実施例に係る埋め込まれたトレースを有するプリント回路基板の構造が描写された簡略図を示す図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスを要約する、簡略化されたフローチャートを示す図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。
ＰＣＢトレースがラミネート表面上に形成される際に生じる上記問題を解決するために、ＰＣＢトレースがラミネート表面上に延在しないように、ＰＣＢトレースはラミネート基材中に埋め込まれる。これは図１に描写され、ＰＣＢトレース１２が、その上が非触媒性材料２１である触媒性コア材料１０からなるラミネート基材内に埋め込まれる。例えば、非触媒性材料２１は薄い非触媒性接着剤または誘電体層である。例えば、非触媒性材料２１は、ソルダーマスクまたは何か他のタイプのＵＶ硬化性材料等の紫外線（ＵＶ）硬化性材料からなってよい。このＵＶ硬化性材料は、それを完全に硬化するためにＵＶ光に曝露され、続いて、それを通るチャネル形成されてよい。代替的に、ＵＶ硬化性材料はチャネルを形成するために露光及び現像され得り、その後、チャネルを結果として得られる表面へと切断するためにレーザーが用いられ得る。次の層１３は、例えば、二層ＰＣＢ基板用のソルダーマスクまたは二以上の層若しくは非ガラス強化触媒性接着剤を含むＰＣＢ基板用のプリプレグラミネーション層であり得る。
ＰＣＢトレース１２はチャネルに、例えば０．２５から２．５ｍｉｌの深さで形成される。このチャネルは触媒性コア材料１０の表面でアブレーションされる。ＰＣＢトレース１２を埋め込むことによって、チャネル形成プロセスによってＰＣＢトレースの形状は非常に良好に制御されるので、より良好な電気性能を提供する。また、ＰＣＢトレース１２を触媒性コア材料１０中に埋め込むことによって、トレースが非常に細かい、例えば、トレースの厚さ及びトレース間の間隔が１ｍｉｌ未満である場合に生じる接着問題が解決される。ＰＣＢトレースが埋め込まれると、それらはラミネート表面によって三側が束縛される。
図２は、埋め込まれたトレースを有するプリント回路基板を製造するプロセスを要約する、簡略化されたフローチャートを示す。ブロック３１において、プロセスはラミネート基材で開始する。例えば、このラミネート基材は触媒性コアを有する。例えば、触媒性コア材料は、主にカオリンである無機充填材からなるパラジウム触媒粒子を含むパラジウム粉末を含む。例えば、無機充填材は、塩パラジウムを、ケイ酸アルミニウム、カオリン等のクレイ等の充填材の表面で、還元剤と接触させることで生成される。代替的に、パラジウムの塩の代わりに、銀等の別の金属の塩を用いることができる。
還元剤としてヒドラジン水和物を用いてパラジウム塩をパラジウム金属に還元することができる。充填材がスラリーの形態で水とともに混合タンクへと添加され得り、その後、塩化パラジウム（ＰｄＣｌ）及び塩酸（ＨＣｌ）溶液が混合物へと添加され、その後にヒドラジン水和物が続く。そのような触媒力の作成についての更なる情報については、ＵＳＰＮ４，２８７，２５３を参照されたい。
触媒粉末がエポキシ樹脂のウェルに分散され得る。従来のガラス布のコーティング及び乾燥装置を用いてガラス布を樹脂及び触媒で含浸するのに、触媒性充填材をその中に有するエポキシ樹脂が使用され得る。被覆された半硬化樹脂／ガラス布を一緒に標準的な真空ラミネート装置下で押圧することでプリント回路基板用のラミネートをつくるのに、被覆された半硬化樹脂／ガラス布を用いることができる。
一度触媒性コア材料が形成されると、この触媒性コア材料を取り囲むのに非触媒性材料が使用され得る。例えば、この非触媒性材料は、触媒性コア材料の両側に適用される薄い非触媒性接着剤または誘電体層からなる。例えば、ローラーコーティング、カーテンコーティング、ステンシル印刷、スクリーン印刷、またはいくつかの他の標準的若しくは非標準的なコーティングプロセスによって、この被覆が適用されてよい。結果として生じる非触媒性材料の厚さは、例えば、約０．２５～１．５ｍｉｌの範囲内である。適用後に被覆は硬化され得る。
代替的に、レイアップ中かつラミネーション前に触媒性プリプレグの外側部分に非触媒性プリプレグを配置することによって、非触媒性材料が触媒性コア材料の両側に形成されてよい。この構造は、非触媒性材料によって取り囲まれた触媒性コア材料をつくることになる。この非触媒性材料は、例えば、ガラス強化プリプレグ、任意的に無機充填材で充填され得るＢステージの（完全には硬化されていない）誘電性接着剤でよい。
得られた層状ラミネート材料がプリント回路基板用のラミネート基材として使用され得る。
例えば、触媒性コア材料１０は、例えば２から６０ｍｉｌの任意の厚さである。例えば、触媒性コア材料１０は、真空ラミネーション後に得られる仕上がったラミネートが樹脂リッチな表面を有するように、樹脂リッチな外側プリプレグを有する非クラッド触媒性ベースラミネートからなる。例えば、樹脂リッチなプリプレグは、７１％の樹脂量を有するガラススタイル１０６または６５％の樹脂量を有するガラススタイル１０３５を有し得る（しかしこれに限定されない）。樹脂リッチなラミネート表面を用いることで、チャネルがつくられる際に、主に樹脂が除去され、ガラスは除去されないことを保証する。これはチャネルの形成プロセスを加速し得り、チャネルの品質を向上し得る。
非触媒性材料２１が触媒性コア材料１０の両側に形成される。非触媒性材料２１は、例えば、ガラス強化プリプレグ、Ｂステージの（完全には硬化されていない）誘電性接着剤からなる。例えば、この誘電性接着剤は無機充填材で充填される。
非触媒性材料で囲まれた触媒性コア材料からなるラミネート基材の利点は、チャネルの形成中に、非触媒性材料が第一に切断され、触媒性コア材料が続くことである。触媒性コア材料中の非常に深くに侵入する必要がないので、触媒性コア材料中のチャネルの深さはずっと簡単に制御されることができる。触媒性コア材料中のそのような浅い切断は、触媒性コア材料内のガラス束を切断する危険性を低減する。例えば、触媒性コア材料の表面に０．５ｍｉｌの充填された非触媒性誘電体からなり、チャネルが合計で０．７ｍｉｌの深さを有するラミネート基材について、そうすると、銅をメッキするために十分な活性触媒粒子を露出するのに、たった約０．２ｍｉｌの触媒性コア材料が除去される必要がある。
ブロック３２において、図４に示されるように、レーザーアブレーションが用いられて非触媒性材料２１及び触媒性コア材料１０の表面を破壊し、チャネル１１を形成する。レーザーアブレーションは、例えば紫外線（ＵＶ）エキシマレーザー、イットリウムアルミニウムガーネット（ＹＡＧ）レーザー、ＵＶＹＡＧレーザー、若しくはいくらかの他のタイプのレーザーで、または代替的に非レーザーアブレーションプロセスで達成され得る。エキシマレーザーアブレーションは良好な深さ制御及びチャネルの精密さをつくる。
チャネルを形成するためにレーザーアブレーションを用いる代替として、レジストが非触媒性材料２１の両側に適用され得る。チャネルの位置を描くためにレジストが露光され現像される。例えば、レジストの厚さはチャネルの深さよりも厚い。例えば、０．５ｍｉｌのチャネルの深さについて、レジストの厚さは１．０から１．５ｍｉｌであり得る。その後、適切な電力及び期間で、ガス（例えばＯ２、ＣＦ４、Ａｒ等）の組み合わせを伴うプラズマエッチングを用いて、チャネルの形成が実行され得る。チャネルがレジストと異なる速度でエッチングされることが期待される。例えば、チャネルの深さが達成された際に非触媒性材料２１の表面の非曝露領域を保護するレジストがいくらか残るように、レジストの厚さはチャネルの深さよりも十分厚いべきである。プラズマエッチング後に、残ったレジストはレジスト剥離剤によって除去され得る。
代替的に、プラズマエッチングを実行する際にレジストでラミネート基材の表面を保護する代わりに、他の保護材料が使用され得る。例えば、非触媒性材料２１に適用される、銅ホイルまたはアルミニウムホイル等のホイルを用いて保護が達成され得る。チャネルの形成後にホイルが剥がされ得るように、ホイルの光沢のある側が非触媒性材料２１に対向して配置され得る。例えば、ホイルを非触媒性材料２１に適用した後に、レジストがホイルの上に適用される。レジストは露光され／現像され、チャネル領域の上にホイルを暴露する。ホイルはエッチングされ、非触媒性材料２１中のチャネル領域を暴露する。その後、残っているレジストは剥離され、チャネルはプラズマエッチされる。残っているホイルが剥がされ、加工が続く。
代替的に、チャネルは高圧水切断を用いて形成され得る。高圧水切断は、鋼やステンレス鋼などの硬質材料を切断するために使用されるもの等のプログラム可能な高圧水切断マシンを用いて実行され得る。チャネルをつくるために穴あけ及びルーティング等の別の機械的プロセスが使用され得る。
ブロック３３において、ラミネート基材は洗浄されて、チャネル１１からデブリが除去される。例えば、４０～１６０メガヘルツ（ＭＨｚ）の範囲内の周波数を有する音波を用いた超音波洗浄によって洗浄が達成され得る。非触媒性層が存在しない場合、攻撃的な化学洗浄の結果、触媒性コア材料１０の表面が荒くなる、またはエッチングされ得るので、より攻撃的な化学洗浄は典型的には使用されない。触媒性コア材料１０の表面がエッチングされる場合、これは形成されたチャネル内ではない位置での金属メッキを生じ得る。しかしながら、触媒性コア材料１０の表面上に非触媒性材料２１を有する場合、非触媒性材料２１の表面を少しエッチングしても形成されたチャネル内ではない場所で金属メッキが生じないはずなので、より攻撃的な化学洗浄を使用することができる。
ブロック３４において、図５に描写されるように、トレース１２がチャネル１１中に形成される。例えば、トレース１２は銅などの金属である。例えば、銅トレースを形成するために、非触媒性材料２１及び触媒性コア材料１０が高速無電解銅バスに浸漬される。チャネル１１は全面的に、非触媒性材料２１の表面の僅かに上までメッキされる。無電解銅バスは、アブレーションプロセスによって曝露された、曝露された触媒性エリア上のみをメッキする。触媒性コア材料１０をつくるラミネーションプロセス中、表面がアブレーションされ、スクラッチされ、または粗面化された触媒性コア材料１０の表面の位置でのみ銅が触媒作用するので、チャネル１１の外側で銅はメッキされない。その結果、アブレーションが触媒性コア材料１０の表面を貫通したところに銅トレースが生じる。ラミネート基材内のトレースの簡略化された上面図が図６に示されている。
ブロック３５において、例えば細かいグリッドのサンドペーパー（例えば４２０グリットから１２００グリット）を用いて、非触媒性材料２１の表面が平坦化される。平坦化はチャネル上に延在する一切の過剰の銅を除去する。例えば、ＭＡＳＳ Ｉｎｃ．製のもの等の平坦化マシンが用いられ得る。得られた平坦化が図７に描写されている。二層ＰＣＢ基板に対して、ソルダーマスクが適用される。例えば、ＰＣＢは、選択的金メッキを実行し、続いて単体化及び検査で仕上げられ得る。
ＰＣＢ基板が２より多い層を有する場合、ブロック３６で、樹脂リッチな触媒性プリプレグ材料１３がラミネート基材の両側にラミネートされる。例えば、ｔｅｄｌａｒまたはＴｅｆｌｏｎ（登録商標）等の剥離フィルムが使用される。結果が図８に示されている。樹脂リッチな触媒性プリプレグ材料１３を用いる代わりに、例えば非ガラス強化触媒性接着剤の層として実施される触媒性接着剤材料等、非触媒性材料が用いられ得る。
ブロック３７において、例えばレーザーまたはドリル等の機械的手段を使用することで、ブラインド及び貫通ビアが形成される。結果が図９に描写されており、ブラインドビア１４、ブラインドビア１５、及び貫通ビア１６が示されている。
水中での超音波洗浄の後、ブロック３８において、トレース１７が形成される。例えば、トレース１７は銅等の金属である。例えば、トレース１７は無電解銅メッキによって形成される。この無電解銅メッキの結果、それぞれトレース領域１８、１９及び２０で描写されたように、ビア１４、１５及び１６内にトレースが形成される。この結果、図１０に示された四層基板構造となる。例えば、ＰＣＢは、ソルダーマスクの適用、選択的金メッキ、単体化（即ち、アレイからのデパネリング）、及び検査等の加工ステップを実行することで仕上げられ得る。
代替的に、ブロック３９において、所望の層数に到達するのに必要なだけブロック３６、３７及び３８を繰り返すことで追加層が追加されてよい。所望の層数に到達すると、ブロック４０において、ソルダーマスクの適用、選択的金メッキ、単体化（即ち、アレイからのＰＣＢのデパネリング）、及び検査等の加工ステップ等を実行することでＰＣＢが仕上げられ得る。
上記議論は単なる例示的な方法及び実施形態を開示及び記述している。当業者には理解されるように、開示された主題は、その精神または特徴から逸脱することなく他の具体的な形態で具現化され得る。従って、本開示は本発明の範囲の例示と意図され、本発明の限定とは意図されていない。本発明の範囲は以下の特許請求の範囲に表されている。
１０ 触媒性コア材料
１１ チャネル
１２ ＰＣＢトレース
１３ 触媒性プリプレグ材料
１４、１５、１６ ビア

Claims (7)

  1. 触媒性コア材料が曝露された所以外はラミネート基材が金属メッキを阻止するように、非触媒性材料で表面を覆われた触媒性コア材料を含み、前記触媒性コア材料は樹脂及び触媒粉末に含浸されたガラス布から形成される、ラミネート基材であって、
    前記触媒粉末は、表面をパラジウムで被覆されたケイ酸アルミニウム又はカオリンを含む、ラミネート基材；及び
    前記ラミネート基材の露出された表面に形成されたトレースチャネル内の金属トレースであって、前記トレースチャネルは前記非触媒性材料を通り前記触媒性コア材料の表面の下に延在する、金属トレース、
    を備え、
    前記金属トレースは前記トレースチャネルによって閉じられ、前記金属トレースの表面は前記ラミネート基材の前記非触媒性材料の表面と同一平面である、プリント回路基板。
  2. 前記ラミネート基材の上の触媒性材料；
    前記触媒性材料を通るビア；及び
    前記ビア内のトレースを含む、前記触媒性材料の表面上の追加的なトレース、
    を追加的に備える、請求項１に記載のプリント回路基板。
  3. 前記触媒性材料が以下の一つから構成される、請求項２に記載のプリント回路基板：
    樹脂リッチな触媒性プリプレグ材料；
    触媒性接着剤材料。
  4. 前記触媒性コア材料がパラジウム触媒粒子を含む、請求項１に記載のプリント回路基板。
  5. 前記非触媒性材料が紫外線硬化性である、請求項１に記載のプリント回路基板。
  6. 前記触媒性コア材料が、パラジウムで被覆された非有機粒子を備える触媒粒子を含む、請求項１に記載のプリント回路基板。
  7. 前記金属トレースが銅である、請求項１に記載のプリント回路基板。
JP2020010045A 2014-05-19 2020-01-24 埋め込まれたトレース Active JP7355663B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US14/281,631 2014-05-19
US14/281,631 US9380700B2 (en) 2014-05-19 2014-05-19 Method for forming traces of a printed circuit board
US14/297,516 2014-06-05
US14/297,516 US9631279B2 (en) 2014-05-19 2014-06-05 Methods for forming embedded traces
JP2017514257A JP6693947B2 (ja) 2014-05-19 2015-02-05 埋め込まれたトレース

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017514257A Division JP6693947B2 (ja) 2014-05-19 2015-02-05 埋め込まれたトレース

Publications (2)

Publication Number Publication Date
JP2020074453A JP2020074453A (ja) 2020-05-14
JP7355663B2 true JP7355663B2 (ja) 2023-10-03

Family

ID=52669651

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017514257A Active JP6693947B2 (ja) 2014-05-19 2015-02-05 埋め込まれたトレース
JP2020010045A Active JP7355663B2 (ja) 2014-05-19 2020-01-24 埋め込まれたトレース

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017514257A Active JP6693947B2 (ja) 2014-05-19 2015-02-05 埋め込まれたトレース

Country Status (6)

Country Link
US (1) US9631279B2 (ja)
EP (1) EP3146810A1 (ja)
JP (2) JP6693947B2 (ja)
KR (1) KR102213434B1 (ja)
CN (2) CN111010813B (ja)
WO (1) WO2015178972A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160278206A1 (en) * 2014-05-19 2016-09-22 Sierra Circuits, Inc. Printed circuit board
US9764532B2 (en) * 2014-07-01 2017-09-19 Isola Usa Corp. Prepregs including UV curable resins useful for manufacturing semi-flexible PCBs
JP2017135135A (ja) * 2016-01-25 2017-08-03 京セラ株式会社 配線基板
CN107172808A (zh) * 2016-03-08 2017-09-15 讯芯电子科技（中山）有限公司 双面直接镀铜陶瓷电路板及其制造方法
US9706650B1 (en) 2016-08-18 2017-07-11 Sierra Circuits, Inc. Catalytic laminate apparatus and method
EP3501242A4 (en) * 2016-08-18 2020-04-15 Catlam LLC PLASMA ETCHED CATALYTIC LAMINATE WITH INTERCONNECTION HOLES
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
WO2018089798A1 (en) * 2016-11-12 2018-05-17 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
US9922951B1 (en) * 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
US10349520B2 (en) * 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US11432402B2 (en) * 2018-10-11 2022-08-30 Microchip Technology Caldicot Limited Flipped-conductor-patch lamination for ultra fine-line substrate creation
US11039540B2 (en) * 2019-01-01 2021-06-15 Catlam, Llc Multi-layer circuit board with traces thicker than a circuit board layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090301997A1 (en) 2008-06-05 2009-12-10 Unimicron Technology Corp. Fabricating process of structure with embedded circuit
JP2010251685A (ja) 2009-04-20 2010-11-04 Kinko Denshi Kofun Yugenkoshi 複合材料回路基板構造を形成する方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3259559A (en) 1962-08-22 1966-07-05 Day Company Method for electroless copper plating
US3546009A (en) 1967-01-03 1970-12-08 Kollmorgen Corp Metallization of insulating substrates
US4287253A (en) * 1975-04-08 1981-09-01 Photocircuits Division Of Kollmorgen Corp. Catalytic filler for electroless metallization of hole walls
JPH0199289A (ja) * 1987-10-13 1989-04-18 Hitachi Chem Co Ltd 配線板及びその製造法
US5260170A (en) * 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
US5162144A (en) 1991-08-01 1992-11-10 Motorola, Inc. Process for metallizing substrates using starved-reaction metal-oxide reduction
JPH0590209A (ja) * 1991-09-27 1993-04-09 Seiko Epson Corp 配線パターンの構造および配線パターンの形成方法
JPH05160565A (ja) * 1991-12-06 1993-06-25 Hitachi Chem Co Ltd 配線板の製造法
US5272600A (en) 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5340746A (en) 1993-01-08 1994-08-23 Minnesota Mining And Manufacturing Company Composite reactive articles for the determination of cyanide
US5419954A (en) * 1993-02-04 1995-05-30 The Alpha Corporation Composition including a catalytic metal-polymer complex and a method of manufacturing a laminate preform or a laminate which is catalytically effective for subsequent electroless metallization thereof
US6294744B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
GB0212632D0 (en) 2002-05-31 2002-07-10 Shipley Co Llc Laser-activated dielectric material and method for using the same in an electroless deposition process
JP4892171B2 (ja) * 2002-06-13 2012-03-07 日立化成工業株式会社 多層配線板の製造方法および多層配線板
JP2004216784A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Works Ltd プリプレグの製造方法、プリプレグ、内層回路入り積層板及び金属箔張り積層板
JP4266310B2 (ja) 2003-01-31 2009-05-20 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
JP3972895B2 (ja) * 2003-12-10 2007-09-05 松下電器産業株式会社 回路基板の製造方法
JP4146826B2 (ja) 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4079927B2 (ja) * 2004-09-16 2008-04-23 Ｔｄｋ株式会社 多層基板及びその製造方法
US20060068173A1 (en) 2004-09-30 2006-03-30 Ebara Corporation Methods for forming and patterning of metallic films
JP2006210891A (ja) * 2004-12-27 2006-08-10 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜パターン形成方法
JP2007027312A (ja) 2005-07-14 2007-02-01 Fujifilm Holdings Corp 配線基板の製造方法および配線基板
JP2007048827A (ja) * 2005-08-08 2007-02-22 Sankyo Kasei Co Ltd 導電性回路の形成方法
JP4478086B2 (ja) * 2005-09-01 2010-06-09 三共化成株式会社 導電性回路の形成方法
CN101321813B (zh) * 2005-12-01 2012-07-04 住友电木株式会社 预成型料、预成型料的制造方法、基板及半导体装置
US7752752B1 (en) * 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
BRPI0813652A2 (pt) 2007-07-02 2014-12-30 3M Innovative Properties Co Método de padronização de um substrato
JP5038834B2 (ja) * 2007-09-25 2012-10-03 パナソニック株式会社 めっき核入り絶縁樹脂組成物
KR100936078B1 (ko) 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
TWI412452B (zh) * 2009-04-20 2013-10-21 Unimicron Technology Corp 複合材料結構、包含複合材料之電路板結構與形成複合材料電路板結構的方法
TWI392425B (zh) 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
US20110281135A1 (en) 2009-12-17 2011-11-17 Byd Company Limited Surface metallizing method, method for preparing plastic article and plastic article made therefrom
CN102071411B (zh) 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
TWI423750B (zh) 2010-09-24 2014-01-11 Kuang Hong Prec Co Ltd 非導電性載體形成電路結構之製造方法
GB2489042A (en) * 2011-03-18 2012-09-19 Conductive Inkjet Technology Ltd Photo-patternable structure
CN102695376A (zh) * 2011-03-25 2012-09-26 欣兴电子股份有限公司 线路结构的制作方法
JP6102319B2 (ja) * 2012-02-28 2017-03-29 住友ベークライト株式会社 プリプレグおよびプリプレグの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090301997A1 (en) 2008-06-05 2009-12-10 Unimicron Technology Corp. Fabricating process of structure with embedded circuit
JP2010251685A (ja) 2009-04-20 2010-11-04 Kinko Denshi Kofun Yugenkoshi 複合材料回路基板構造を形成する方法

Also Published As

Publication number Publication date
CN111010813B (zh) 2024-01-16
JP2017517159A (ja) 2017-06-22
US9631279B2 (en) 2017-04-25
JP6693947B2 (ja) 2020-05-13
CN111010813A (zh) 2020-04-14
KR20170007402A (ko) 2017-01-18
US20150334825A1 (en) 2015-11-19
KR102213434B1 (ko) 2021-02-05
WO2015178972A1 (en) 2015-11-26
JP2020074453A (ja) 2020-05-14
CN106717137B (zh) 2019-12-10
EP3146810A1 (en) 2017-03-29
CN106717137A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
JP7355663B2 (ja) 埋め込まれたトレース
JP6612330B2 (ja) 埋め込まれたトレース
CN111094621B (zh) 用于印刷电路板的半加成方法
US20160278206A1 (en) Printed circuit board
JP2020529131A (ja) 印刷回路基板
KR100861619B1 (ko) 방열 인쇄회로기판 및 그 제조방법
KR101373330B1 (ko) Ｒ.ｔ.ｒ 노광 및 슬리팅 공법을 이용한 ｆｐｃｂ의 제조 방법
TWI538595B (zh) 製造印刷電路板之裝置及方法
TWI686115B (zh) 嵌入跡線
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
KR101199112B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
KR101134873B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2010262954A (ja) 配線基板の製造方法
JPH10270829A (ja) 配線板の製造方法
KR20140016569A (ko) 인쇄회로기판 및 그의 제조 방법
JP6270629B2 (ja) 端面電極を有するプリント配線板の製造方法
JP2005150554A (ja) 配線基板の製造方法
JP2012169523A (ja) リジッドフレキシブルプリント配線板の製造方法
JP2003224342A (ja) 配線板の製造方法
KR20120137176A (ko) 인쇄회로기판 및 그의 제조 방법
KR20130051286A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220603

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220613

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220620

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220902

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220912

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230921

R150 Certificate of patent or registration of utility model

Ref document number: 7355663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150