JP2010251685A - 複合材料回路基板構造を形成する方法 - Google Patents

複合材料回路基板構造を形成する方法 Download PDF

Info

Publication number
JP2010251685A
JP2010251685A JP2009172915A JP2009172915A JP2010251685A JP 2010251685 A JP2010251685 A JP 2010251685A JP 2009172915 A JP2009172915 A JP 2009172915A JP 2009172915 A JP2009172915 A JP 2009172915A JP 2010251685 A JP2010251685 A JP 2010251685A
Authority
JP
Japan
Prior art keywords
composite
circuit board
dielectric layer
forming
board structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009172915A
Other languages
English (en)
Other versions
JP5117455B2 (ja
Inventor
子章 ▲曾▼
Tzyy-Jang Tseng
Cheng-Po Yu
丞博 余
wen-fang Liu
文芳 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of JP2010251685A publication Critical patent/JP2010251685A/ja
Application granted granted Critical
Publication of JP5117455B2 publication Critical patent/JP5117455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】複合材料回路基板構造を形成する方法を提供する。
【解決手段】複合材料回路基板構造を形成する方法は、まず複合材料構造２００を提供する。当該複合材料構造２００は基板２０１と、基板２０１の上に位置する複合材料誘電層２０２を含む。複合材料誘電層２０２は基板２０１に接触する触媒誘電層２１０と、触媒誘電層２１０に接触する犠牲層２２０を含む。犠牲層２２０は水に溶けない。その後、複合材料誘電層２０２をパターン化して触媒顆粒２１２を活性化し、更に活性化された触媒顆粒２１２の上に導線層２３０を形成する。最後に犠牲層２２０を除去する。
【選択図】図４

Description

本発明は複合材料回路基板構造を形成する方法に関し、特に触媒顆粒を含む複合材料で回路基板構造を形成する方法に関する。
回路基板は電子装置の中で重要な素子である。製品の薄型化、配線の微細化、エッチングの信頼性を改善するために、埋め込み式配線構造が注目されている。埋め込み式配線構造は配線パターンが基板に埋め込まれているので、実装後の厚さが抑えられている。
従来の技術では前述のような回路基板を形成するために、数種類の方法が考案されている。そのうち１つは、レーザーアブレーションで基板をパターン化してダマシン構造を形成し、更に基板上の穴に導電材料を埋め込んで、埋め込み式配線構造とするのを内容とする。
導電材料を基板上の穴に埋め込む（通常は無電解めっきで行われる）ために、一般に基板の表面を活性化しておくことが必要である。従来の技術では製作方法として直接配線設計を利用する。例えば前述のように、レーザーアブレーションで基板をパターン化してダマシン構造を形成し、更に基板上の穴に導電材料を埋め込んで、埋め込み式配線構造を作成する。
図１を参照する。図１では従来の無電解めっきに見られるオーバープレーティング（over-plating）現象を示す。無電解めっきで銅などの導電材料１３０を、基板１０１上あらかじめ形成された穴１２２に埋め込む過程では、オーバープレーティング現象が発生しやすい。オーバープレーティング現象が発生すると、導電材料１３０は穴１２２の開口部から周辺へあふれ出る。配線の微細化を重視する先行技術では同じ配線層の中にある配線の線幅をできるだけ小さくしているので、穴１２２の開口部から周辺へあふれ出る導電材料１３０は、隣接した導線の短絡確率を引き上げるだけでなく、薬液の生産管理を難しくする。また、基板１０１の穴１２２に埋め込まれるはずの導電材料１３０は基板１０１の表面に付着して表面を汚染し、製品の歩留まりを低下させるおそれがある。以上はいずれも当業者にとって好ましくなく、克服すべき点である。
台湾公開２００８０５６１１号公報 台湾特許第Ｉ２８８５９１号明細書
本発明では複合材料回路基板構造を形成する方法を提供する。本発明による複合材料回路基板構造を形成する方法は、無電解めっき時選択的堆積の特性を有するので、オーバープレーティング現象を抑制し、導電材料が穴の開口部から周辺へあふれ出るのを防ぐことができる。また、無電解めっき時選択的堆積の特性により、本来基板の穴に埋め込まれるはずの導電材料はほとんど基板の表面に付着しないので、導電材料が基板表面の間違った領域に堆積する確率と導線短絡の確率を低くすることができる。
本発明では複合材料回路基板構造を形成する方法を開示する。当該方法ではまず複合材料構造を提供する。当該複合材料構造は基板と、基板の上に位置する複合材料誘電層を含む。複合材料誘電層は基板に接触する触媒誘電層と、触媒誘電層に接触する犠牲層を含む。犠牲層は水に溶けない。その後、複合材料誘電層をパターン化して触媒顆粒を活性化し、更に活性化された触媒顆粒の上に導線層を形成する。最後に犠牲層を除去する。望ましくは、導線層の表面の最高点と最低点の差は３μｍを超えない。
本発明では更に、複合材料回路基板構造を形成する方法を開示する。当該方法ではまず複合材料構造を提供する。当該複合材料構造は基板と、基板の上に位置する複合材料誘電層を含む。複合材料誘電層は基板に接触する触媒誘電層と、触媒誘電層に接触する内犠牲層と、内犠牲層に接触する外犠牲層を含む。内犠牲層は水に溶けない。その後、複合材料誘電層をパターン化して触媒顆粒を活性化した後に、外犠牲層を除去する。次に、活性化された触媒顆粒の上に導線層を形成した後に、内犠牲層を除去する。望ましくは、導線層の表面の最高点と最低点の差は３μｍを超えない。
本発明は、触媒顆粒を含む複合材料で回路基板構造を形成する方法を提供する。
従来の無電解めっきに見られるオーバープレーティング現象の説明図である。 本発明による複合材料回路基板構造の形成方法の説明図である。 本発明による複合材料回路基板構造の形成方法の説明図である。 本発明による複合材料回路基板構造の形成方法の説明図である。 本発明による複合材料回路基板構造の形成方法の説明図である。 本発明による複合材料回路基板構造の形成方法の説明図である。 本発明による複合材料回路基板構造の形成方法の説明図である。 本発明による複合材料回路基板構造の形成方法の説明図である。 本発明による複合材料回路基板構造の形成方法の説明図である。 本発明による複合材料回路基板構造の形成方法の説明図である。
本発明では複合材料回路基板構造を形成する方法を開示する。本発明による複合材料回路基板構造を形成する方法は、無電解めっき時選択的堆積の特性を有するので、オーバープレーティング現象を抑制し、導電材料が穴の開口部から周辺へあふれ出るのを防ぐことができる。また、無電解めっき時選択的堆積の特性により、本来基板の穴に埋め込まれるはずの導電材料はほとんど基板の表面に付着しないので、導電材料が基板表面の間違った領域に堆積する確率と導線短絡の確率を低くすることができる。
本発明では複合材料回路基板構造の形成方法を提供する。図２〜図７Ｂは本発明による複合材料回路基板構造の形成方法の説明図である。図２に示すように、本発明による複合材料回路基板構造の形成方法は、まず複合材料構造２００を提供する。この複合材料構造２００は基板２０１と複合材料誘電層２０２を含む。
本発明による複合材料構造２００の基板２０１の多層回路基板、例えば埋め込み式配線構造及び／または非埋め込み式配線構造である。複合材料誘電層２０２は基板２０１の上に位置する。複合材料誘電層２０２は触媒誘電層２１０と犠牲層２２０を含む。触媒誘電層２１０は誘電材料２１１と、少なくとも１つの触媒顆粒２１２とを含む。触媒顆粒２１２は誘電材料２１１の中で散布している。レーザーなどで活性化すると、触媒誘電層２１０は触媒顆粒２１２の助けにより、導電材料の堆積を誘導することができる。
本発明による複合材料構造２００の誘電材料２１１は例えば、エポキシ樹脂、変性エポキシ樹脂、ポリエステル、アクリレート、フッ素重合体、ポリフェニレンオキシド（ＰＰＯ）、ポリイミド、フェノール樹脂、ポリスルホン、珪素重合体、ＢＴ樹脂（ビスマレイミドトリアジン変性エポキシ樹脂）、ポリシアネート、ポリエチレン、ポリカーボネート樹脂、アクリロニトリル−ブタジエン−スチレン共重合体（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）、液晶ポリマー（ＬＣＰ）、ポリアミド（ＰＡ）、ナイロン６、ポリオキシメチレン（ＰＯＭ）、ポリフェニレンスルフィド（ＰＰＳ）、またはシクロオレフィン共重合体（ＣＯＣ）などの高分子材料である。
本発明による複合材料構造２００の触媒顆粒２１２は例えば、金属の配位化合物からなる複数のナノ顆粒である。本発明に適した金属の配位化合物は金属酸化物、金属窒化物、金属錯体化合物、及び／または金属キレート化合物である。金属配位化合物の金属は例えば亜鉛、銅、銀、金、ニッケル、パラジウム、白金、コバルト、ロジウム、イリジウム、インジウム、鉄、マンガン、アルミニウム、クロム、タングステン、バナジウム、タンタル、及び／またはチタニウムである。
犠牲層２２０は複合材料誘電層２０２の外表面に位置し、または触媒誘電層２１０を被覆する。犠牲層２２０は絶縁材料から構成され、例えばポリイミドで絶縁犠牲層を形成することができる。犠牲層２２０は状況に応じて単層構造または多層構造となり、その厚さは最大２５μｍである。
以下に犠牲層２２０が単層構造の場合と、犠牲層２２０が多層構造の場合を分けて実施例を説明する。
犠牲層２２０が単層構造であれば、図３に示すように、複合材料誘電層２０２全体をパターン化する。複合材料誘電層２０２をパターン化するときは、溝２２５を形成すると同時に、触媒顆粒２１２を活性化する。複合材料誘電層２０２のパターン化は物理的な方法（例えばレーザーアブレーションまたはプラズマエッチング）で実行することができる。レーザーアブレーションのレーザー光源として赤外レーザー、紫外レーザー、エキシマレーザー、または遠赤外レーザーを利用することができる。
次に図４に示すように導線層２３０を形成する。導線層２３０はパターン化複合材料誘電層２０２の溝２２５に埋め込まれ、活性化された触媒顆粒の上に位置する。導線層４３０は、無電解めっきで化学銅（ｃｈｅｍｉｃａｌ ｃｏｐｐｅｒ）などの導電材料を、パターン化複合材料誘電層２０２の溝２２５に埋め込むことで形成される。活性化された触媒顆粒２１２の誘導に従って、導電材料は活性化された触媒顆粒以外の箇所でなく、主に溝２２５の中に堆積する。本発明による複合材料は、無電解めっきの過程で触媒誘電層２１０の活性化された溝２２５に選択的に堆積するので、複合材料誘電層２０２のめっき時にオーバープレーティング現象を抑制し、導電材料が穴の開口部から周辺へあふれ出るのを防ぐことができる。また、導線層２３０の表面はわりと平坦であって、最高点と最低点の差は３μｍを超えない。
化学的工程から得られた銅とめっき工程から得られた銅は性質が完全には同じではないので、パターン化導線層２３０として構造上、物理的特性が異なった銅から構成されたもの（例えば化学的工程から得られた銅とめっき工程から得られた銅を混合したもの）ではなく、単一種類の銅からなるもの（例えば化学的工程から得られたもの）を使用することが望ましい。導線層２３０の形成後、図５Ａに示すように犠牲層２２０を除去する。犠牲層２２０は例えば剥がして除去することができる。
犠牲層２２０が多層構造であれば、図６に示すように、犠牲層２２０は外犠牲層２２１と内犠牲層２２２を含む。本発明による外犠牲層２２１と内犠牲層２２２の材料は同一か相違している。例えば、内犠牲層２２２は水に溶けないもので、外犠牲層２２１は水に溶けないものに限らない。
次に複合材料誘電層２０２全体をパターン化する。複合材料誘電層２０２をパターン化するときは、溝２２５を形成すると同時に、触媒顆粒２１２を活性化する。複合材料誘電層２０２のパターン化は物理的な方法（例えばレーザーアブレーションまたはプラズマエッチング）で実行することができる。レーザーアブレーションのレーザー光源として赤外レーザー、紫外レーザー、エキシマレーザー、または遠赤外レーザーを利用することができる。
レーザーアブレーションまたはプラズマエッチングで複合材料誘電層２０２をパターン化する過程で複合材料誘電層２０２を損傷するか、または複合材料誘電層２０２の表面に残留物を残せば、活性化された触媒顆粒２１２が導電材料を溝２２５へ堆積するように誘導するのがそれによって妨害されうる。この問題は外犠牲層２２１を除去するだけで解決できる。例えば図６Ａに示すように、複合材料誘電層２０２をパターン化した後に外犠牲層２２１を除去し、複合材料誘電層２０２の表面に無傷な表面を形成することができる。
外犠牲層２２１が水溶性材料を含んだ場合、複合材料誘電層２０２をパターン化した後に生じた不純物が導線層２３０の形成を妨害するのを防ぐために、複合材料誘電層２０２をパターン化した後、導線層２３０を形成する前に外犠牲層２２１を除去することができる。水溶性材料は必要時に水洗いで除去できるように、親水性高分子を含む。親水性高分子の特性官能基は例えばヒドロキシ基（−ＯＨ）、アミド基（−ＣＯＮＨ２）、スルホ基（−ＳＯ３Ｈ）、カルボキシル基（−ＣＯＯＨ）のいずれか、またはその任意の組み合わせである。外犠牲層２２１が水に溶けないものであれば、それを剥がして除去することができる。
次に図７に示すように導線層２３０を形成する。導線層２３０は活性化された触媒誘電層の表面にのみ選択的に堆積するので、触媒誘電層２１０の上に位置する。複合材料誘電層２０２の表面が無傷な表面に戻っているので、無電解めっきで化学銅などの導線材料をパターン化複合材料誘電層２０２の溝２２５に埋め込んで導電層２３０を形成する際、外部干渉がなければ、活性化された触媒顆粒２１２は導電材料を溝２２５に堆積するように容易に誘導することができる。また、導線層２３０の表面はわりと平坦であって、最高点と最低点の差は３μｍを超えない。
本発明による複合材料は、無電解めっきの過程で触媒誘電層２１０の活性化していない触媒顆粒２１２の外に選択的に形成しないので、複合材料誘電層２０２のめっき時にオーバープレーティング現象を抑制し、導電材料が穴の開口部から周辺へあふれ出るのを防ぐことができる。
化学的工程から得られた銅とめっき工程から得られた銅は性質が完全には同じではないので、導線層２３０として構造上、物理的特性が異なった銅から構成されたもの（例えば化学的工程から得られた銅とめっき工程から得られた銅を混合したもの）ではなく、単一種類の銅からなるもの（例えば化学的工程から得られたもの）を使用することが望ましい。
導線層２３０は製作工程によって、図７Ａに示すように誘電材料２１１とほぼ同じ高さを有することが可能である。或いは、図７Ｂに示すように誘電材料２１１より少し高いのも可能である。また、同じ基板２０１にある導線層２３０は、一部が誘電材料２１１より高く、一部が誘電材料２１１とほぼ同じ高さを有することが可能である。導線層２３０の形成後、図７Ｂに示すように内犠牲層２２２を除去する。内犠牲層２２０は例えば剥がして除去することができる。
以上は本発明に好ましい実施例であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
１０１、２０１ 基板
１２２ 穴
１３０ 導電材料
２００ 複合材料構造
２０２ 複合材料誘電層
２１０ 触媒誘電層
２１１ 誘電材料
２１２ 触媒顆粒
２２０ 犠牲層
２２１ 外犠牲層
２２２ 内犠牲層
２２５ 溝

Claims (8)

  1. 複合材料回路基板構造の形成方法であって、
    基板と、前記基板の上に位置する複合材料誘電層と、を含む複合材料構造を提供する段階であって、前記複合材料誘電層は、前記基板に接触し、誘電材料と触媒顆粒を含む触媒誘電層と、前記触媒誘電層に接触し且つ水に溶けない犠牲層と、を含む、段階と、
    前記複合材料誘電層をパターン化して前記触媒顆粒を活性化する段階と、
    前記活性化された触媒顆粒の上に導線層を形成する段階と、
    前記犠牲層を除去する段階と、
    を含む、複合材料回路基板構造の形成方法。
  2. 複合材料回路基板構造の形成方法であって、
    基板と、前記基板の上に位置する複合材料誘電層と、を含む複合材料構造を提供する段階であって、前記複合材料誘電層は、前記基板に接触し、誘電材料と触媒顆粒を含む触媒誘電層と、前記触媒誘電層に接触し且つ水に溶けない内犠牲層と、前記内犠牲層に接触する外犠牲層と、を含む、階段と、
    前記複合材料誘電層をパターン化して前記触媒顆粒を活性化する段階と、
    前記外犠牲層を除去する段階と、
    前記活性化された触媒顆粒の上に導線層を形成する段階と、
    前記内犠牲層を除去する段階と、
    を含む、複合材料回路基板構造の形成方法。
  3. 前記基板は多層回路基板である、請求項１または請求項２に記載の複合材料回路基板構造の形成方法。
  4. 前記誘電材料は高分子材料を含み、当該高分子材料は、エポキシ樹脂、変性エポキシ樹脂、ポリエステル、アクリレート、フッ素重合体、ポリフェニレンオキシド（ＰＰＯ）、ポリイミド、フェノール樹脂、ポリスルホン、珪素重合体、ＢＴ樹脂（ビスマレイミドトリアジン変性エポキシ樹脂）、ポリシアネート、ポリエチレン、ポリカーボネート樹脂、アクリロニトリル−ブタジエン−スチレン共重合体（ＡＢＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）、液晶ポリマー（ＬＣＰ）、ポリアミド（ＰＡ）、ナイロン６、ポリオキシメチレン（ＰＯＭ）、ポリフェニレンスルフィド（ＰＰＳ）、またはシクロオレフィン共重合体（ＣＯＣ）からなる群れから選ばれる、請求項１または請求項２に記載の複合材料回路基板構造の形成方法。
  5. 前記触媒顆粒は複数の金属配位化合物のナノ顆粒を含む、請求項１または請求項２に記載の複合材料回路基板構造の形成方法。
  6. 前記方法は、レーザー加工で前記複合材料誘電層をパターン化して前記触媒顆粒を活性化する、請求項１または請求項２に記載の複合材料回路基板構造の形成方法。
  7. 前記外犠牲層と前記内犠牲層はそれぞれ異なった材料を含む、請求項２に記載の複合材料回路基板構造の形成方法。
  8. 前記外犠牲層は水溶性材料を含み、当該水溶性材料は、ヒドロキシ基（−ＯＨ）、アミド基（−ＣＯＮＨ２）、スルホ基（−ＳＯ３Ｈ）、カルボキシル基（−ＣＯＯＨ）からなる官能基の群れから選ばれる、請求項２に記載の複合材料回路基板構造の形成方法。
JP2009172915A 2009-04-20 2009-07-24 複合構造物への導線パターン形成方法 Active JP5117455B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098113029A TWI388122B (zh) 2009-04-20 2009-04-20 形成複合材料電路板結構的方法
TW098113029 2009-04-20

Publications (2)

Publication Number Publication Date
JP2010251685A true JP2010251685A (ja) 2010-11-04
JP5117455B2 JP5117455B2 (ja) 2013-01-16

Family

ID=42981174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009172915A Active JP5117455B2 (ja) 2009-04-20 2009-07-24 複合構造物への導線パターン形成方法

Country Status (3)

Country Link
US (1) US20100266752A1 (ja)
JP (1) JP5117455B2 (ja)
TW (1) TWI388122B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049328A (ko) * 2016-10-31 2018-05-11 한국생산기술연구원 내화학층을 이용한 입체 회로기판 제조방법
KR20220055548A (ko) * 2020-10-26 2022-05-04 한국생산기술연구원 금속 산화물 기반 촉매 코팅층의 레이저 식각을 활용한 기판의 선택적 도금방법 및 이를 이용하여 선택적 도금된 기판
JP7355663B2 (ja) 2014-05-19 2023-10-03 シエラ・サーキッツ・インコーポレーテッド 埋め込まれたトレース

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101623664B1 (ko) * 2009-12-17 2016-05-23 비와이디 컴퍼니 리미티드 표면 금속화 방법, 플라스틱 제품 제조 방법 및 이로부터 제조된 플라스틱 제품
US9435035B2 (en) 2010-01-15 2016-09-06 Byd Company Limited Metalized plastic articles and methods thereof
CN102071424B (zh) * 2010-02-26 2012-05-09 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
CN102071411B (zh) 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
US9380700B2 (en) * 2014-05-19 2016-06-28 Sierra Circuits, Inc. Method for forming traces of a printed circuit board
US10573610B2 (en) 2014-05-19 2020-02-25 Catlam, Llc Method for wafer level packaging
US9706667B2 (en) 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
US9398703B2 (en) 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
TWI686115B (zh) * 2014-06-05 2020-02-21 美商凱特聯有限責任公司 嵌入跡線
TWI553807B (zh) * 2014-06-13 2016-10-11 思鷺科技股份有限公司 封裝結構
US20160374210A1 (en) * 2015-02-16 2016-12-22 Intel Corporation Microelectronic build-up layers and methods of forming the same
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
US9706650B1 (en) 2016-08-18 2017-07-11 Sierra Circuits, Inc. Catalytic laminate apparatus and method
US9922951B1 (en) 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590209A (ja) * 1991-09-27 1993-04-09 Seiko Epson Corp 配線パターンの構造および配線パターンの形成方法
JPH06302937A (ja) * 1993-04-16 1994-10-28 Hitachi Ltd プリント配線板の導体回路形成方法
JPH06334307A (ja) * 1993-05-19 1994-12-02 Yazaki Corp 回路体の製造方法
JP2001291721A (ja) * 2000-04-06 2001-10-19 Nec Corp 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法
EP1367872A2 (en) * 2002-05-31 2003-12-03 Shipley Co. L.L.C. Laser-activated dielectric material and method for using the same in an electroless deposition process

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1128850A (en) * 1966-08-03 1968-10-02 Du Pont Improvements relating to the preparation and use of photo-resists
US3600330A (en) * 1967-01-03 1971-08-17 Photocircuits Division Of Koli Metallization of insulating substrates
BE755709A (fr) * 1969-10-29 1971-02-15 Shipley Co Procede d'application d'une reserve photographique sur un support et produit obtenu
US4544619A (en) * 1970-03-03 1985-10-01 Shipley Company Inc. Photosensitive laminate
US4865873A (en) * 1986-09-15 1989-09-12 General Electric Company Electroless deposition employing laser-patterned masking layer
DE3743780A1 (de) * 1987-12-23 1989-07-06 Bayer Ag Verfahren zur verbesserung der haftfestigkeit von stromlos abgeschiedenen metallschichten auf polyimidoberflaechen
US5260170A (en) * 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
DE4417245A1 (de) * 1994-04-23 1995-10-26 Lpkf Cad Cam Systeme Gmbh Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
US5545430A (en) * 1994-12-02 1996-08-13 Motorola, Inc. Method and reduction solution for metallizing a surface
US7033648B1 (en) * 1995-02-06 2006-04-25 International Business Machines Corporations Means of seeding and metallizing polyimide
US6429034B1 (en) * 1999-12-16 2002-08-06 Corning Incorporated Method of making high aspect ratio features during surface micromachining
US7028400B1 (en) * 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US7752752B1 (en) * 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
JP2009000070A (ja) * 2007-06-22 2009-01-08 Hitachi Ltd 大規模並列核酸分析方法
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
TWI384594B (zh) * 2008-06-05 2013-02-01 Unimicron Technology Corp 內埋式線路結構的製程
US8529964B1 (en) * 2010-05-10 2013-09-10 Timothy Lee Mann Method and composition for suppression and control of citrus canker and other plant diseases

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590209A (ja) * 1991-09-27 1993-04-09 Seiko Epson Corp 配線パターンの構造および配線パターンの形成方法
JPH06302937A (ja) * 1993-04-16 1994-10-28 Hitachi Ltd プリント配線板の導体回路形成方法
JPH06334307A (ja) * 1993-05-19 1994-12-02 Yazaki Corp 回路体の製造方法
JP2001291721A (ja) * 2000-04-06 2001-10-19 Nec Corp 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法
EP1367872A2 (en) * 2002-05-31 2003-12-03 Shipley Co. L.L.C. Laser-activated dielectric material and method for using the same in an electroless deposition process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7355663B2 (ja) 2014-05-19 2023-10-03 シエラ・サーキッツ・インコーポレーテッド 埋め込まれたトレース
KR20180049328A (ko) * 2016-10-31 2018-05-11 한국생산기술연구원 내화학층을 이용한 입체 회로기판 제조방법
KR101888589B1 (ko) * 2016-10-31 2018-09-21 한국생산기술연구원 내화학층을 이용한 입체 회로기판 제조방법
KR20220055548A (ko) * 2020-10-26 2022-05-04 한국생산기술연구원 금속 산화물 기반 촉매 코팅층의 레이저 식각을 활용한 기판의 선택적 도금방법 및 이를 이용하여 선택적 도금된 기판
KR102526184B1 (ko) * 2020-10-26 2023-04-28 한국생산기술연구원 금속 산화물 기반 촉매 코팅층의 레이저 식각을 활용한 기판의 선택적 도금방법 및 이를 이용하여 선택적 도금된 기판

Also Published As

Publication number Publication date
JP5117455B2 (ja) 2013-01-16
TW201039562A (en) 2010-11-01
US20100266752A1 (en) 2010-10-21
TWI388122B (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
JP5117455B2 (ja) 複合構造物への導線パターン形成方法
US8729397B2 (en) Embedded structure
JP5350138B2 (ja) 電気回路の製造方法、及びその方法により得られる電気回路基板
TWI399136B (zh) 線路板及其製程
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
US20120160551A1 (en) Embedded structure of circuit board
US20130118792A1 (en) Printed circuit board and method for manufacturing the same
TW201352095A (zh) 線路板及其製作方法
CN101902884B (zh) 形成复合材料电路板结构的方法
CN101894823B (zh) 复合材料结构、包括复合材料的电路板结构与其形成方法
JP5244726B2 (ja) 複合材料回路基板構造及びその形成方法
TWI494037B (zh) 線路板及其製造方法
CN101808475B (zh) 线路板及其制备工艺
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
US8431029B2 (en) Circuit board and method of manufacturing the same
US20140290982A1 (en) Printed circuit board and method for manufacturing the same
CN101808462A (zh) 线路板及其制造方法
US7807034B2 (en) Manufacturing method of non-etched circuit board
US20240234290A1 (en) Multilayer substrate, method for manufacturing same, and electronic device including multilayer substrate
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
CN110430665B (zh) 印刷电路板以及该印刷电路板的制造方法
JP4507779B2 (ja) 抵抗素子内蔵プリント配線板の製造方法
CN103517568B (zh) 线路板及其制作方法
KR101363076B1 (ko) 인쇄회로기판 및 그 제조 방법
TW201115694A (en) Package substrate and method of forming same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121017

R150 Certificate of patent or registration of utility model

Ref document number: 5117455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250