JP7320227B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

フラッシュメモリなどの半導体装置では、所定のデータ長であるページ単位で、データの読み出し又は書き込みのアクセスを並列に行うためのページバッファ回路を備え、ページ単位のアクセスが可能である（例えば、特許文献１を参照）。

特開２０００－１００１８１号公報

しかしながら、上述したような従来の半導体装置では、例えば、メモリセルのビット線とページバッファ回路とを半導体チップの平面上の配線により接続しているため、並列にアクセス可能なデータ長が、平面上の配線ピッチにより制限される。そのため、従来の半導体装置では、アクセスを高速化することが困難であった。

本発明は、上記問題を解決すべくなされたもので、その目的は、アクセスを高速化することができる半導体装置を提供することにある。

上記問題を解決するために、本発明の一態様は、複数のメモリセルを備えるメモリ半導体チップと、前記メモリセルから読み出し又は前記メモリセルに書き込みされるデータを保持し、保持した前記データを出力するバッファ回路を、前記複数のメモリセルのビット線の数に応じて複数備える半導体チップである平面バッファチップと、前記メモリ半導体チップの前記メモリセルのビット線と、前記平面バッファチップの前記バッファ回路とを、前記メモリ半導体チップ及び平面バッファチップの厚み方向に、電気的に接続する電気的接続構造と、前記バッファ回路の各々に対応して設けられて、前記バッファ回路のビット線と電気的に接続される複数のビット配線層とを備え、前記複数のビット配線層は、前記平面バッファチップの上に積層して設けられていることを特徴とする半導体装置である。

また、本発明の一態様は、上記の半導体装置において、前記平面バッファチップの上には、前記各バッファ回路のビット線毎に設けられた前記ビット配線層が層間絶縁層を介して積層して設けられていることを特徴とする。

また、本発明の一態様は、上記の半導体装置において、所定の数の前記メモリセルのビット線のうちから１つを選択して、前記バッファ回路に接続するバッファデコーダ部を備えることを特徴とする。

また、本発明の一態様は、上記の半導体装置において、前記メモリ半導体チップは、前記メモリセルを含む複数の半導体チップが厚み方向に積層されており、前記電気的接続構造は、積層された前記複数の半導体チップと、前記平面バッファチップとを電気的に接続することを特徴とする。

また、本発明の一態様は、上記の半導体装置において、前記電気的接続構造は、前記メモリ半導体チップ及び前記平面バッファチップを厚み方向に貫通して、導体により接続する貫通電極であることを特徴とする。

本発明によれば、アクセスを高速化することができる。

第１の実施形態による半導体装置の一例を示す構成図である。 第１の実施形態による半導体装置の一例を示す機能ブロック図である。 第１の実施形態におけるメモリセルアレイの一例を示す構成図である。 第１の実施形態におけるメモリセルアレイのｘ１－ｘ２方向の構成例を示す図である。 第１の実施形態におけるメモリセルアレイのｙ１－ｙ２方向の構成例を示す図である。 第１の実施形態におけるメモリセルアレイのトップから見た場合の構成例を示す図である。 第１の実施形態におけるメモリ半導体チップと平面バッファチップとの接続例を示す断面図である。 第１の実施形態における平面バッファチップが備えるバッファ回路とセンスアンプとの接続例を示す構成図である。 第１の実施形態における平面バッファチップの上に４層のビット配線層が設けられた半導体装置の構成例を示す図である。 第１の実施形態における平面バッファチップの上に２層のビット配線層が設けられた構成例を示す図である。 第２の実施形態による半導体装置の一例を示す構成図である。 第２の実施形態におけるバッファデコーダ部の一例を示す構成図である。 第２の実施形態におけるデコーダスイッチ部のＹ０線を選択する場合の構成図である。 第２の実施形態におけるデコーダスイッチ部のＸ０線を選択する場合の構成図である。

以下、本発明の一実施形態による半導体装置について図面を参照して説明する。

［第１の実施形態］
図１は、第１の実施形態による半導体装置１の一例を示す構成図である。
図１に示すように、半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ装置であり、メモリ半導体チップ１０と、平面バッファチップ２０と、ＴＳＶ（Through-Silicon Via）３０とを備えている。

メモリ半導体チップ１０は、複数のメモリセルＭＣ（例えば、フラッシュメモリセル）を有するメモリセルアレイ４０を備える半導体チップである。
メモリセルアレイ４０は、例えば、３次元のＮＡＮＤ型フラッシュメモリであり、複数のメモリセルＭＣを含む半導体チップ（メモリ半導体チップ）を厚み方向に積層して構成されている。なお、メモリセルアレイ４０の詳細な構成については後述する。

平面バッファチップ２０は、メモリセルＭＣのビット線（読み出し線）の数に応じた複数のバッファ回路２１を備える半導体チップである。
バッファ回路２１は、メモリセルＭＣから読み出したデータ及びメモリセルＭＣに書き込みされるデータを保持する回路である。バッファ回路２１は、読み出しの際に、保持したデータを、読み出しデータとして出力する。また、バッファ回路２１は、書き込みの際に、保持したデータを、書き込みデータとして、メモリセルＭＣに出力する。

ＴＳＶ３０（電気的接続構造の一例）は、メモリ半導体チップ１０及び平面バッファチップ２０を厚み方向に貫通して、導体により接続するバンプレスの貫通電極であり、メモリセルＭＣのビット線と、バッファ回路２１とを、メモリ半導体チップ１０及び平面バッファチップ２０の厚み方向に電気的に接続する。

また、図２は、本実施形態による半導体装置１の一例を示す機能ブロック図である。
図２に示すように、半導体装置１は、アドレスデコーダ１１と、電圧生成回路１２と、制御回路１３と、平面バッファ部２００と、メモリセルアレイ４０とを備えている。

アドレスデコーダ１１は、入力されたアドレス情報をデコードして、メモリセルアレイ４０のメモリセルＭＣを選択するための制御信号を出力する。
電圧生成回路１２は、データ消去の際に必要な消去電圧、及びデータ書き込みの際に必要な書き込み電圧を生成し、生成した消去電圧及び書き込み電圧を、フラッシュメモリであるメモリセルアレイ４０に供給する。

制御回路１３は、外部からの入力に応じて、半導体装置１を制御するロジック回路である。制御回路１３は、例えば、メモリセルアレイ４０からのデータの読み出し、メモリセルアレイ４０のデータ消去、及び書き込みの制御を行う。

平面バッファ部２００は、所定のデータ長（ビット幅）のデータを一括で読み出し、又は書き込むため、所定のデータ長（ビット幅）分のバッファ回路２１を備える。本実施形態では、所定のデータ長（ビット幅）のデータを「ページ」と定義し、平面バッファ部２００は、ページデータを保持する。
なお、本実施形態におけるバッファ回路２１は、ＴＳＶ３０によって厚み方向に引き出されたメモリセルアレイ４０のビット線と接続され、平面バッファチップ２０の平面状（２次元）に複数配置されている。

次に、図３～図６を参照して、本実施形態におけるメモリセルアレイ４０の構成について説明する。
図３は、本実施形態におけるメモリセルアレイ４０の一例を示す構成図である。
図３に示すように、メモリセルアレイ４０は、複数のゲートプレート電極（１０－ＳＧＳ、１０－０、・・・、１０－３０、１０－３１、１０－ＳＧＤ）が厚み方向（Ｚ軸方向）に積層されている。なお、複数のゲートプレート電極（１０－ＳＧＳ、１０－０、・・・、１０－３０、１０－３１、１０－ＳＧＤ）は、複数のプレート電極を有する３次元半導体チップの一例である。

なお、図３において、メモリセルアレイ４０のセルゲート信号線（ＣＧ０～ＣＧ３１）の方向をＸ軸方向とし、ビット線方向をＹ軸方向として説明する。また、ゲートプレート電極（１０－ＳＧＳ、１０－０、・・・、１０－３０、１０－３１、１０－ＳＧＤ）のプレート面をＸＹ平面とし、厚み方向をＺ軸方向として説明する。また、複数のゲートプレート電極（１０－ＳＧＳ、１０－０、・・・、１０－３０、１０－３１、１０－ＳＧＤ）の全体で、メモリ半導体チップ１０を構成する。

図４は、メモリセルアレイ４０の図３のｘ１－ｘ２方向における構成例を示している。
図４に示すように、メモリセルアレイ４０は、複数のメモリセルＭＣと、選択トランジスタ（ＴＲ１、ＴＲ２）とを直列に接続したＮＡＮＤストリングＮＳを備えている。
ＮＡＮＤストリングＮＳは、例えば、ビット線（ＢＬ０～ＢＬ１５）とＧＮＤ（グランド）線との間に、接地用の選択トランジスタＴＲ１と、３２個のメモリセルＭＣと、データ用の選択トランジスタＴＲ２とが直列に接続されている。

接地用の選択トランジスタＴＲ１は、３２個のメモリセルＭＣと、ＧＮＤ線との間に配置されるＮＭＯＳトランジスタ（Ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor））であり、ゲート端子にＳＧＳ信号線が接続され、ＳＧＳ信号により制御される。
データ用の選択トランジスタＴＲ２は、ビット線と、３２個のメモリセルＭＣとの間に配置されるＮＭＯＳトランジスタであり、ゲート端子にＳＧＤ０～ＳＧＤ１５のいずれかの信号線が接続され、ＳＧＤ０信号～ＳＧＤ１５信号のいずれかの信号により制御される。

３２個のメモリセルＭＣは、接地用の選択トランジスタＴＲ１とデータ用の選択トランジスタＴＲ２との間に直列に接続されており、各ゲート端子には、セルゲート信号線（ＣＧ０～ＣＧ３１）が接続されている。
なお、接地用の選択トランジスタＴＲ１と、３２個のメモリセルＭＣと、データ用の選択トランジスタＴＲ２とのそれぞれの接続は、貫通電極であるセルピラーＣＰによって、複数のゲートプレート電極（１０－ＳＧＳ、１０－０、・・・、１０－３０、１０－３１、１０－ＳＧＤ）を貫通して、厚み方向（Ｚ軸方向）に接続されている。
また、ＳＧＤ０信号～ＳＧＤ１５信号、ＳＧＳ信号、及びＣＧ０信号～ＣＧ３１信号は、上述したアドレスデコーダ１１及び制御回路１３によって生成される。

また、図５は、メモリセルアレイ４０の図３のｙ１－ｙ２方向における構成例を示している。
図５に示すように、メモリセルアレイ４０は、図４に示した例と同様に、複数のメモリセルＭＣと、選択トランジスタ（ＴＲ１、ＴＲ２）とを直列に接続したＮＡＮＤストリングＮＳを備えている。

図５に示す例では、ビット線ＢＬ１５に、３２個のＮＡＮＤストリングＮＳが接続されており、各ＮＡＮＤストリングＮＳのデータ用の選択トランジスタＴＲ２のゲート端子には、ＳＧＤ０信号～ＳＧＤ１５信号のいずれかの信号線が接続されている。

また、図６は、本実施形態におけるメモリセルアレイ４０のトップから見た場合の構成例を示す図である。

図６に示すように、複数のＮＡＮＤストリングＮＳがマトリックス状に配置されており、各ＮＡＮＤストリングＮＳでは、厚み方向（Ｚ軸方向）に積層されている複数のゲートプレート電極（１０－ＳＧＳ、１０－０、・・・、１０－３０、１０－３１、１０－ＳＧＤ）を貫通したセルピラーＣＰにより、３２個のメモリセルＭＣが接続されている。
また、複数のＮＡＮＤストリングＮＳは、ビット線（ＢＬ０～ＢＬ１５）ごとに、接続され、ビット線ごとに、上述した１つのバッファ回路２１に接続される。

また、図７は、本実施形態におけるメモリ半導体チップ１０と平面バッファチップ２０との接続例を示す断面図である。

図７に示すように、メモリ半導体チップ１０（メモリセルアレイ４０）と、平面バッファチップ２０とは、平面バッファチップ２０を貫通するＴＳＶ３０により電気的に接続されている。また、ＮＡＮＤストリングＮＳの選択トランジスタ（ＴＲ１、ＴＲ２）及びメモリセルＭＣは、各ゲートプレート電極（１０－ＳＧＳ、１０－０、・・・、１０－３０、１０－３１、１０－ＳＧＤ）を貫通するセルピラーＣＰによって電気的に接続されている。
このように、本実施形態におけるメモリセルアレイ４０は、各メモリセルＭＣを厚み方向にセルピラーＣＰによって接続した３次元構造のフラッシュメモリである。

次に、図面を参照して、本実施形態による半導体装置１の動作について説明する。
上述した図２において、半導体装置１からデータを読み出す際に、アドレス情報と、例えば、データ読み出しコマンドが半導体装置１に入力されると、まず、アドレスデコーダ１１が、入力されたアドレス情報に基づいて、読み出すメモリセルＭＣを選択するための、ＳＧＤ０信号～ＳＧＤ１５信号、ＳＧＳ信号、及びＣＧ０信号～ＣＧ３１信号を生成する。

具体的には、アドレスデコーダ１１は、ＳＧＤ０信号～ＳＧＤ１５信号のいずれかをハイ状態（Ｈｉｇｈ状態）にし、その他をロウ状態（Ｌｏｗ状態）にすることで、ＮＡＮＤストリングＮＳを選択する。また、アドレスデコーダ１１は、ＣＧ０信号～ＣＧ３１信号のいずれか１つをロウ状態にし、その他をハイ状態にすることで、選択したＮＡＮＤストリングＮＳのうちの１つのメモリセルＭＣを選択する。

なお、選択されたメモリセルＭＣは、ゲート端子がロウ状態にされたオフ状態で、電流が流れるか否かによって、“０”又は“１”を読み出すことが可能である。メモリセルＭＣが保持する“０”又は“１”のデータは、ビット線、及びＴＳＶ３０を介して、バッファ回路２１に入力されて保持される。ここで、メモリセルアレイ４０から所定のデータ長（ビット幅）のデータが並列に読み出されて、平面バッファ部２００に保持される。
制御回路１３は、データ読み出しコマンドに応じて、平面バッファ部２００に読み出しデータを保持させるとともに、保持している読み出しデータを順次外部に出力させる。

また、半導体装置１にデータを書き込む際に、アドレス情報と、例えば、データ書き込みコマンドと、書き込みデータとが半導体装置１に入力されると、制御回路１３は、書き込みデータを、平面バッファ部２００に保持させる。そして、アドレスデコーダ１１が、入力されたアドレス情報に基づいて、読み出すメモリセルＭＣを選択するための、ＳＧＤ０信号～ＳＧＤ１５信号、ＳＧＳ信号、及びＣＧ０信号～ＣＧ３１信号を生成し、制御回路１３が、電圧生成回路１２から書き込み電圧をメモリセルアレイ４０に印加させることにより、所定のデータ長（ビット幅）のデータを並列に書き込む。

また、図８は、本実施形態における平面バッファチップ２０が備えるバッファ回路２１とセンスアンプ６０との接続例を示す構成図である。

図８に示すように、平面バッファチップ２０が備える複数のバッファ回路２１は、各バッファ回路２１の一対のビット線毎に設けられた複数のビット配線層２２（２２＿ＢＬ０、２２＿／ＢＬ０、２２＿ＢＬ１、２２＿／ＢＬ１、２２＿ＢＬ２、２２＿／ＢＬ２、２２＿ＢＬ３、２２＿／ＢＬ３）を介してセンスアンプ６０と電気的に接続されている。センスアンプ６０は、バッファ回路２１の各々に対応して設けられて、各バッファ回路２１から出力されるデータを検出して増幅させる。本例では、４層のビット配線層２２を有する。

また、図９は、本実施形態における平面バッファチップ２０の上に４層のビット配線層２２が設けられた半導体装置１の構成例を示す図である。

図９に示すように、本実施形態におけるバッファ回路２１は、ＴＳＶ３０によって厚み方向に引き出されたメモリセルアレイ４０のビット線を成すように接続され、平面バッファチップ２０の平面状（２次元）に複数配置されている。

平面バッファチップ２０の上には、各バッファ回路２１の一対のビット線毎に設けられたビット配線層２２が層間絶縁層２３を介して積層して配置されている。また、各バッファ回路２１の一対のビット線と、各バッファ回路２１に対応したビット配線層２２とは、それぞれ層間絶縁層２３を厚み方向に貫くコンタクトプラグ２４を介して電気的に接続されている。なお、図９では、層間絶縁層２３を空間として図示している。

図９では、４つのバッファ回路２１（以下、バッファ回路２１Ａ，２１Ｂ，２１Ｃ，２１Ｄとして区別する。）に対して、４層のビット配線層２２（２２＿ＢＬ０、２２＿／ＢＬ０、２２＿ＢＬ１、２２＿／ＢＬ１、２２＿ＢＬ２、２２＿／ＢＬ２、２２＿ＢＬ３、２２＿／ＢＬ３）が、平面バッファチップ２０の上に積層して配置された構成を例示している。

すなわち、最下層（１層目）の一対のビット配線層２２＿ＢＬ０、２２＿／ＢＬ０と、バッファ回路２１Ａの一対のビット線とが、層間絶縁層２３を厚み方向に貫く一対のコンタクトプラグ２４を介して電気的に接続されている。

また、２層目の一対のビット配線層２２＿ＢＬ１、２２＿／ＢＬ１と、バッファ回路２１Ｂの一対のビット線とが、層間絶縁層２３を厚み方向に貫く一対のコンタクトプラグ２４を介して電気的に接続されている。

また、３層目の一対のビット配線層２２＿ＢＬ２、２２＿／ＢＬ２と、バッファ回路２１Ｃの一対のビット線とが、層間絶縁層２３を厚み方向に貫く一対のコンタクトプラグ２４を介して電気的に接続されている。

また、最上層（４層目）の一対のビット配線層２２＿ＢＬ３、２２＿／ＢＬ３と、バッファ回路２１Ｄの一対のビット線とが、層間絶縁層２３を厚み方向に貫く一対のコンタクトプラグ２４を介して電気的に接続されている。

また、図１０は、本実施形態における平面バッファチップ２０の上に２層のビット配線層２２が設けられた構成例を示す図である。なお、図１０では、層間絶縁層２３を空間として図示している。

図１０では、４つのバッファ回路２１（２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ）に対して、２層のビット配線層２２（２２＿ＢＬ００、２２＿／ＢＬ００、２２＿ＢＬ０１、２２＿／ＢＬ０１、２２＿ＢＬ１０、２２＿／ＢＬ１０、２２＿ＢＬ１１、２２＿／ＢＬ１１）が、平面バッファチップ２０の上に積層して配置された構成を例示している。

すなわち、最下層（１層目）の一対のビット配線層２２＿ＢＬ００、２２＿／ＢＬ００と、バッファ回路２１Ａの一対のビット線とが、層間絶縁層２３を厚み方向に貫く一対のコンタクトプラグ２４を介して電気的に接続されている。

また、一対のビット配線層２２＿ＢＬ００、２２＿／ＢＬ００と同層（１層目）に位置する一対のビット配線層２２＿ＢＬ０１、２２＿／ＢＬ０１と、バッファ回路２１Ｃの一対のビット線とが、層間絶縁層２３を厚み方向に貫く一対のコンタクトプラグ２４を介して電気的に接続されている。

また、最上層（２層目）の一対のビット配線層２２＿ＢＬ１０、２２＿／ＢＬ１０と、バッファ回路２１Ｂの一対のビット線とが、層間絶縁層２３を厚み方向に貫く一対のコンタクトプラグ２４を介して電気的に接続されている。

また、一対のビット配線層２２＿ＢＬ１０、２２＿／ＢＬ１０と同層（２層目）に位置する一対のビット配線層２２＿ＢＬ１１、２２＿／ＢＬ１１と、バッファ回路２１Ｄの一対のビット線とが、層間絶縁層２３を厚み方向に貫く一対のコンタクトプラグ２４を介して電気的に接続されている。

本実施形態の半導体装置１では、これら複数のビット配線層２２を介して平面バッファチップ２０の複数のバッファ回路２１に対してデータを同時にアクセス（読み出し及び書き込み）することが可能である。したがって、本実施形態による半導体装置１では、アクセスを高速化することができる。

また、本実施形態の半導体装置１では、これら複数のビット配線層２２を平面バッファチップ２０の上に積層して配置することで、各層のビット配線層２２のデザインルールを極端に縮小化する必要がない。

なお、本実施形態では、上述した２層や４層のビット配線層２２が配置された構成に限らず、ビット配線層２２の積層数について適宜変更することが可能であり、例えば、平面バッファチップ２０の上に８層のビット配線層２２が配置された構成とすることも可能である。また、各層に配置されるビット配線層２２の数についても、平面バッファチップ２０に配置された複数のバッファ回路２１の数に合わせて、適宜変更することが可能である。

以上説明したように、本実施形態による半導体装置１は、メモリ半導体チップ１０と、ＴＳＶ３０（電気的接続構造）とを備える。メモリ半導体チップ１０は、複数のメモリセルＭＣを備える。平面バッファチップ２０は、メモリセルＭＣから読み出したデータ及びメモリセルＭＣに書き込みされるデータを保持し、保持したデータを出力するバッファ回路２１を、複数のメモリセルＭＣのビット線の数に応じて複数備える半導体チップである。ＴＳＶ３０は、メモリ半導体チップ１０のメモリセルＭＣのビット線と、平面バッファチップ２０のバッファ回路２１とを、メモリ半導体チップ１０及び平面バッファチップ２０の厚み方向に、電気的に接続する。また、平面バッファチップ２０の上には、各バッファ回路２１のビット線と電気的に接続される複数のビット配線層２２が積層して配置されている。

これにより、本実施形態による半導体装置１は、バッファ回路２１を平面バッファチップ２０に、２次元の面状（例えば、ＸＹ平面状）に配置することができるため、より多くのメモリセルＭＣに並列にアクセス（読み出し及び書き込み）を行うことができる。そのよって、本実施形態による半導体装置１は、アクセスを高速化することができる。

例えば、従来技術では、１次元の線アクセスであったものを、本実施形態による半導体装置１では、２次元という面アクセスにすることで、アクセススピードを、例えば、１桁又は２桁向上させることができる。例えば、従来技術において、１ページの１６ＫＢ（キロバイト）を１ｍｓ（ミリ秒）で書き込むために、１６ＭＢ／ｓのスループットである。
これに対して、本実施形態による半導体装置１では、例えば、１０ページ分（１６０ＫＢ）を並列処理可能であり、スループットを１６０ＭＢ／ｓに高速化させることができる。

また、本実施形態による半導体装置１は、メモリセルＭＣのビット線と、平面バッファチップ２０のバッファ回路２１とを３次元的に厚み方向（Ｚ軸方向）に電気的に接続するため、例えば、従来技術のように、半導体チップの平面上の配線により接続する必要がなく、平面上の配線ピッチにより配線の引き回しが制限されることがない。よって、本実施形態による半導体装置１は、メモリ半導体チップ１０のチップサイズを縮小することができる。

また、本実施形態では、メモリ半導体チップ１０は、メモリセルＭＣを含む複数のゲートプレート電極（１０－ＳＧＳ、１０－０、・・・、１０－３０、１０－３１、１０－ＳＧＤ）が厚み方向に積層されている。ＴＳＶ３０は、積層された複数のゲートプレート電極（１０－ＳＧＳ、１０－０、・・・、１０－３０、１０－３１、１０－ＳＧＤ）と、平面バッファチップ２０とを電気的に接続する。
これにより、本実施形態による半導体装置１は、メモリ半導体チップ１０（メモリセルアレイ４０）が、３次元的に構成されており、メモリ半導体チップ１０のチップサイズをさらに縮小することができるとともに、アクセスをさらに高速化することができる。

また、本実施形態では、ＴＳＶ３０は、メモリ半導体チップ１０及び平面バッファチップ２０を厚み方向に貫通して、導体により接続する貫通電極である。すなわち、ＴＳＶ３０は、バンプレスの貫通電極である。
これにより、本実施形態による半導体装置１は、例えば、従来技術のバンプを用いる場合に比べて、ＴＳＶ３０のビッチを著しく縮小化することが可能であり、平面バッファチップ２０にさらに多くのバッファ回路２１を配置することが可能である。よって、本実施形態による半導体装置１は、チップサイズをさらに縮小することができるとともに、アクセスをさらに高速化することができる。

また、ＴＳＶ３０は、従来技術のバンプに比べて、半導体チップを薄くすることができるため、接続のインピーダンスを低減することができる。そのため、本実施形態による半導体装置１は、ノイズを低減してアクセスをさらに高速化することができる。

［第２の実施形態］
次に、図面を参照して、第２の実施形態による半導体装置１ａについて説明する。

図１１は、第２の実施形態による半導体装置１ａの一例を示す構成図である。
図１１に示すように、半導体装置１ａは、例えば、ＮＡＮＤ型フラッシュメモリ装置であり、メモリ半導体チップ１０と、デコーダ１０Ａと、平面バッファチップ２０と、ＴＳＶ３０とを備えている。
なお、図８において、上述した図１と同一の構成には同一の符号を付与して、その説明を省略する。

デコーダ１０Ａは、所定の数のメモリセルのビット線のうちから１つのバッファ回路２１を選択するバッファデコーダ部５０を備える。
なお、本実施形態では、メモリ半導体チップ１０と、平面バッファチップ２０とは、デデコーダ１０Ａを経由して、ＴＳＶ３０により接続されている。デコーダ１０Ａは、メモリ半導体チップ１０内に配置されている。

次に、図１２～図１４を参照して、バッファデコーダ部５０の構成について説明する。
図１２は、本実施形態におけるバッファデコーダ部５０の一例を示す構成図である。
図１２に示すように、バッファデコーダ部５０は、Ｘバッファデコーダ５１と、Ｙバッファデコーダ５２と、デコーダスイッチ部５３とを備えている。

Ｘバッファデコーダ５１は、アドレス情報のうちの３ビットをデコードして、Ｘ０～Ｘ７の選択信号を生成する。
Ｙバッファデコーダ５２は、アドレス情報のうちのＸバッファデコーダ５１とは異なる３ビットをデコードして、Ｙ０～Ｙ７の選択信号を生成する。

デコーダスイッチ部５３は、Ｘバッファデコーダ５１が生成したＸ０～Ｘ７の選択信号と、Ｙバッファデコーダ５２が生成したＹ０～Ｙ７の選択信号との組み合わせにより、６４本のビット線のうちの１つを選択して、バッファ回路２１に接続する。
なお、本実施形態では、１つのデコーダスイッチ部５３に対して、１つのバッファ回路２１が、ＴＳＶ３０により接続される。また、６４本のビット線には、それぞれ、１つのＮＡＮＤストリングＮＳが接続される。

次に、図１３及び図１４を参照して、デコーダスイッチ部５３の構成について説明する。
図１３は、本実施形態におけるデコーダスイッチ部５３のＹ０線を選択する場合の構成図である。また、図１４は、本実施形態におけるデコーダスイッチ部５３のＸ０線を選択する場合の構成図である。
図１３及び図１４に示すように、デコーダスイッチ部５３は、選択スイッチ部ＳＷ１と、選択スイッチ部ＳＷ２とを備える。

選択スイッチ部ＳＷ１は、Ｘバッファデコーダ５１が生成したＸ０～Ｘ７の選択信号により制御される選択スイッチである。また、選択スイッチ部ＳＷ２は、Ｙバッファデコーダ５２が生成したＹ０～Ｙ７の選択信号により制御される選択スイッチである。
デコーダスイッチ部５３は、選択スイッチ部ＳＷ１と、選択スイッチ部ＳＷ２とのマトリクスにより、６４個のＮＡＮＤストリングＮＳのうちから１つを選択して、ＴＳＶ３０により、バッファ回路２１と接続する。

なお、デコーダスイッチ部５３と、各ＮＡＮＤストリングＮＳとの間の接続は、ＮＡＮＤストリングＮＳ内と同様のポリシリコン等で電気的に接続するものとする。
また、選択スイッチ部ＳＷ１及び選択スイッチ部ＳＷ２は、デコーダ１０Ａ上に配置されているものとする。

以上説明したように、本実施形態による半導体装置１ａは、上述したメモリ半導体チップ１０と、平面バッファチップ２０と、ＴＳＶ３０（電気的接続構造）とを備え、さらに、バッファデコーダ部５０を備える。バッファデコーダ部５０は、所定の数（例えば、６４本）のメモリセルのビッド線のうちから１つを選択して、バッファ回路２１に接続する。
これにより、本実施形態による半導体装置１ａは、バッファ回路２１のサイズに応じて、適切な本数のビット線のうちから１つを選択して、バッファ回路２１に接続することができる。

なお、本実施形態半導体装置１ａでは、図示を省略したものの、上記半導体装置１と同様に、平面バッファチップ２０の上に、各バッファ回路２１のビット線と電気的に接続される複数のビット配線層２２を積層して配置することが可能である。

なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の各実施形態において、メモリセルアレイ４０が、メモリセルＭＣを３次元的に配置したＮＡＮＤ型のメモリアレイである例を説明したが、これに限定されるものではなく、メモリ半導体チップ１０の上に、メモリセルＭＣを平面状に配置したメモリアレイに適用してもよい。

また、上記の各実施形態において、メモリ半導体チップ１０と、平面バッファチップ２０との間を、ＴＳＶ３０により接続する例を説明したが、これに限定されるものではなく、バンプなどの他の電気的接続構造によって接続するようにしてもよい。
また、上記の各実施形態において、半導体装置１（１ａ）は、フラッシュメモリ装置である例について説明したが、これに限定されるものではなく、他の半導体メモリに適用してもよい。

また、上記の各実施形態において、平面バッファチップ２０を、メモリ半導体チップ１０の上側に配置する例を説明したが、これに限定されるものではなく、メモリ半導体チップ１０の下側に配置するようにしてもよいし、平面バッファチップ２０の上下にメモリ半導体チップ１０を配置するようにしてもよい。

また、上記の第２の実施形態において、バッファデコーダ部５０は、平面バッファチップ２０とは異なる別のデコーダ１０Ａに配置する例を説明したが、平面バッファチップ２０上に、バッファ回路２１とともに配置するようにしてもよい。
また、バッファデコーダ部５０を備えずに、例えば、１つのＮＡＮＤストリングＮＳに対して、１つのバッファ回路２１が、ＴＳＶ３０により接続されるようにしてもよい。

１、１ａ 半導体装置
１０ メモリ半導体チップ
１０－ＳＧＳ、１０－０、１０－３０、１０－３１、１０－ＳＧＤ ゲートプレート電極
１０Ａ デコーダ
１１ アドレスデコーダ
１２ 電圧生成回路
１３ 制御回路
２０ 平面バッファチップ
２１ バッファ回路
２２ ビット配線層
２３ 層間絶縁層
２４ コンタクトプラグ
３０ ＴＳＶ
４０ メモリセルアレイ
５０ バッファデコーダ部
５１ Ｘバッファデコーダ
５２ Ｙバッファデコーダ
５３ デコーダスイッチ部
６０ センスアンプ
２００ 平面バッファ部
ＣＰ セルピラー
ＭＣ メモリセル
ＮＳ ＮＡＮＤストリング
ＳＷ１、ＳＷ２ 選択スイッチ部
ＴＲ１、ＴＲ２ 選択トランジスタ

Claims (5)

1. 複数のメモリセルを備えるメモリ半導体チップと、
   前記メモリセルから読み出したデータ及び前記メモリセルに書き込みされるデータを保持し、保持した前記データを出力するバッファ回路を、前記複数のメモリセルのビット線の数に応じて複数備える半導体チップである平面バッファチップと、
   前記メモリ半導体チップの前記メモリセルのビット線と、前記平面バッファチップの前記バッファ回路とを、前記メモリ半導体チップ及び平面バッファチップの厚み方向に、電気的に接続する電気的接続構造と、
   前記バッファ回路の各々に対応して設けられて、前記バッファ回路と電気的に接続される複数のビット線を含むビット配線層とを備え、
   前記ビット配線層は、前記平面バッファチップの上に積層して設けられ、
   前記ビット配線層は、少なくとも２層であり、第１のビット配線層に前記複数のビット線のうちの少なくとも２つが配置され、第２のビット配線層に前記複数のビット線のうちの少なくとも２つが配置される、
   ことを特徴とする半導体装置。
2. 前記平面バッファチップの上には、前記各バッファ回路のビット線毎に設けられた前記ビット配線層が層間絶縁層を介して積層して設けられている
   ことを特徴とする請求項１に記載の半導体装置。
3. 所定の数の前記メモリセルのビット線のうちから１つを選択して、前記バッファ回路に接続するバッファデコーダ部を備える
   ことを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 前記メモリ半導体チップは、前記メモリセルを含む複数のゲートプレート電極が厚み方向に積層されており、
   前記電気的接続構造は、積層された前記ゲートプレート電極と、前記平面バッファチップとを電気的に接続する
   ことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
5. 前記電気的接続構造は、前記メモリ半導体チップ及び前記平面バッファチップを厚み方向に貫通して、導体により接続する貫通電極である
   ことを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置。

Images