JP7309692B2 - 半導体ウェハのハイブリッド接合方法及び関連する３次元集積デバイス - Google Patents

半導体ウェハのハイブリッド接合方法及び関連する３次元集積デバイス Download PDF

Info

Publication number
JP7309692B2
JP7309692B2 JP2020514786A JP2020514786A JP7309692B2 JP 7309692 B2 JP7309692 B2 JP 7309692B2 JP 2020514786 A JP2020514786 A JP 2020514786A JP 2020514786 A JP2020514786 A JP 2020514786A JP 7309692 B2 JP7309692 B2 JP 7309692B2
Authority
JP
Japan
Prior art keywords
siloxane polymer
semiconductor wafers
conductive pads
cured
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020514786A
Other languages
English (en)
Other versions
JP2020520562A (ja
Inventor
アミーチス、ジョバンニ デ
モンテ、アンドレア デル
コーラ、オノラート ディ
Original Assignee
エッレファウンドリ エッセ．エッレ．エッレ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エッレファウンドリ エッセ．エッレ．エッレ． filed Critical エッレファウンドリ エッセ．エッレ．エッレ．
Publication of JP2020520562A publication Critical patent/JP2020520562A/ja
Application granted granted Critical
Publication of JP7309692B2 publication Critical patent/JP7309692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本開示は、半導体ウェハ間の接合に関し、より詳細には、２つの半導体ウェハを接合するためのハイブリッド接合方法、及び関連する３次元集積デバイス、特に光集積センサ（ｉｎｔｅｇｒａｔｅｄ ｏｐｔｉｃａｌ ｓｅｎｓｏｒ）に関する。
ウェハ接合技術は、３次元ＩＣ構造を実現するためにますます重要になっている。ウェハの接合において、２つの半導体ウェハが、３次元スタックを形成するように互いに接合される。２つの異なるウェハのタイプを必要とする用途では、この手法により、１つのパッケージの中に両方の機能デバイスを備える単一のデバイスが提供される。
ＣＭＯＳイメージ・センサという特定の一用途では、イメージ・センサの実装に必要な回路すべてをセンサのアレイと同じ基板領域内に含む３Ｄ ＩＣシステムを提供するように、イメージ・センサのアレイを含む基板が回路ウェハに接合され、それにより単一のパッケージ化された集積回路デバイスとして完全なイメージ・センシング・ソリューションが提供される。
２つの半導体ウェハを積み重ねるためのウェハ接合技術には、通常は２つの方法、すなわち純粋な誘電（加熱）接合又は金属接合と、ハイブリッド接合とが含まれる。純粋な誘電接合は、薄いダイ又はウェハをその表面全体にわたって接合するだけで、機械的安定性を保証する。しかし、この方法では、電気的相互接続の選択肢がビアラスト手法に制限される。金属接合の場合、電気的相互接続が接合の主要な目的であるが、薄いダイを機械的に安定化するには、電気的相互接続が不要な領域にもダミーの金属化を導入する必要がある。
これまでの技術と比べると、金属性／誘電性のパターン形成された層を用いるハイブリッド式のウェハ接合手法は、直接的な電気的相互接続のための金属接合と機械的な接合強度のための誘電接合とを組み合わせることを含む。これまでに、ＳｉＯ２に埋め込まれた金属を用いる手法、及びポリマー層に埋め込まれた金属を用いる手法、すなわち：
１．金属／ＳｉＯ２（Ｚｉｐｔｒｏｎｉｘ社のダイレクト・ボンド・インターコネクト（Ｄｉｒｅｃｔ Ｂｏｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ）法）；
２．金属／ポリマー（ＢＣＢ）（金属／接着剤のビアファーストによる３Ｄ接合）
の２つの主な手法に特許が与えられている。
ハイブリッド式のウェハ接合方法は、当技術分野においてよく知られている。以下の文書：
米国特許出願公開第２００７／０２０７５９２号；
米国特許出願公開第２０１５／０２９４９６３号；
米国特許出願公開第２００２／００７４６７０号；
米国特許出願公開第２０１７／００６２３６６号；
論文「Ａｄｈｅｓｉｖｅ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ Ｕｓｉｎｇ Ｐａｒｔｉａｌｌｙ Ｃｕｒｅｄ Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｆｏｒ Ｔｈｒｅｅ－Ｄｉｍｅｎｓｉｏｎａｌ Ｉｎｔｅｇｒａｔｉｏｎ」、Ｆｒａｎｋ Ｎｉｋｌａｕｓら著、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ． ２００６ １５３巻、４号、Ｇ２９１～Ｇ２９５；
章「Ｈｙｂｒｉｄ Ｍｅｔａｌ／Ｐｏｌｙｍｅｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ Ｐｌａｔｆｏｒｍ」、Ｊｉａｎ－Ｑｉａｎｇ Ｌｕ、Ｊ．Ｊａｙ ＭｃＭａｈｏｎ、Ｒｏｎａｌｄ Ｊ．Ｇｕｔｍａｎｎ著（書籍「Ｈａｎｄｂｏｏｋ ｏｆ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ」、第１版、Ｐｅｔｅｒ Ｒａｍｍ編、（２０１２） Ｗｉｌｅｙ－ＶＣＨ Ｖｅｒｌａｇ ＧｍｂＨ ＆ Ｃｏ．ＫＧａＡに記載の章）；
は、２つの半導体ウェハ間のハイブリッド接合を実現するための一般的な技術について、チュートリアル的な公開情報を提供している。
これらの技術によれば、ベンゾシクロブテン（ＢＣＢ）又は別の熱硬化性ポリマー樹脂の接着剤層が、互いに接合される２つの半導体ウェハのそれぞれのウェハに堆積される。半導体ウェハは、接着剤層の少なくとも一部が互いに接した状態に配置されるように積み重ねられ、ウェハが圧縮荷重を受ける間に、接着剤層を硬化させ、それらが互いに適切に接着される。
こうした既知の技法は、このハイブリッド接合技術において接着剤層を互いに固着させて２つのウェハを相互接続するために実際的に必須と考えられる熱圧縮の専用ツールを使用する必要があるため、きわめて厄介である。
特許公報、米国特許出願公開第２０１５／００２１７８５号は、ハイブリッド接合構造によって接合された第１の半導体ウェハ及び第２の半導体ウェハを含む半導体デバイス構造を開示しており、このハイブリッド接合構造は、第１のポリマー材料に埋め込まれた第１の導電性材料、及び第２のポリマー材料に埋め込まれた第２の導電性材料を含む。
文書、米国特許出願公開第２０１６／１９０１０３号は、第１の表面層及び第２の表面層が互いに対向する状態で互いに接合された第１の基板及び第２の基板を有する半導体デバイスを開示している。第１の表面層及び第２の表面層は、シリコン酸化物（酸化ケイ素）の薄膜及び露出した金属コンタクトを含む。表面層は酸素プラズマで処理され、それによりダングリングボンドを水酸基によって終端させ、次いで、金属コンタクトを位置合わせし、互いに直接接触させる。
２つの基板は、熱膨張によって発生する力と対照をなすように、たとえば前記第１の表面層及び前記第２の表面層の反対側の自由な表面層に対して作用しながら、一方を他方に押し付けることによって、又は一方を他方にしっかりと拘束することによって、互いに接した状態にしっかりと保持され、次いで、２つの重ねられた基板は、互いに接してしっかりと保持された状態でオーブンに入れられる。熱処理にかけられると、第１の表面層及び第２の表面層の対向する金属コンタクトは、それらの熱膨張係数が比較的大きく、２つの基板が互いに接した状態にしっかりと保持されているため、加圧接合される。結果として、２つの基板の対向する金属コンタクトの間に強い接続が得られる。
したがって、こうしたこれまでの文書に開示された方法は、２つの基板を圧縮するための専用ツール、又は熱膨張による膨張力と対照をなすように２つの基板を互いに接した状態に保持するための専用ツールが利用可能である場合のみ、実施することができる。
米国特許出願公開第２００７／０２０７５９２号 米国特許出願公開第２０１５／０２９４９６３号 米国特許出願公開第２００２／００７４６７０号 米国特許出願公開第２０１７／００６２３６６号 米国特許出願公開第２０１５／００２１７８５号 米国特許出願公開第２０１６／１９０１０３号
論文「Ａｄｈｅｓｉｖｅ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ Ｕｓｉｎｇ Ｐａｒｔｉａｌｌｙ Ｃｕｒｅｄ Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｆｏｒ Ｔｈｒｅｅ－Ｄｉｍｅｎｓｉｏｎａｌ Ｉｎｔｅｇｒａｔｉｏｎ」、Ｆｒａｎｋ Ｎｉｋｌａｕｓら、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ． ２００６ １５３巻、４号、Ｇ２９１～Ｇ２９５ 章「Ｈｙｂｒｉｄ Ｍｅｔａｌ／Ｐｏｌｙｍｅｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ Ｐｌａｔｆｏｒｍ」、Ｊｉａｎ－Ｑｉａｎｇ Ｌｕ、Ｊ．Ｊａｙ ＭｃＭａｈｏｎ、Ｒｏｎａｌｄ Ｊ．Ｇｕｔｍａｎｎ（書籍「Ｈａｎｄｂｏｏｋ ｏｆ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ」、第１版、Ｐｅｔｅｒ Ｒａｍｍ編、（２０１２） Ｗｉｌｅｙ－ＶＣＨ Ｖｅｒｌａｇ ＧｍｂＨ ＆ Ｃｏ．ＫＧａＡに掲載の章） ｈｔｔｐ：／／ｐｉｂｏｎｄ．ｃｏｍ／ｅｎ ｈｔｔｐ：／／ｐｉｂｏｎｄ．ｃｏｍ／ｅｎ／ｐｒｏｄｕｃｔｓ／ｐｒｏｄｕｃｔ－ｌｉｎｅｓ／ｓｃ
出願人が行った広範な研究及び試験によって、熱圧縮のための専用ツールを用いることなくハイブリッド接合を実施することが可能であることが示された。本明細書に開示される技法によれば、互いに接合される半導体ウェハは、それらの間に自重以外にさらに圧縮を加えることなく、単に互いに重ねたままでオーブンに入れることができる。
この優れた結果は、特定タイプの熱硬化性材料、すなわち硬化させると収縮するタイプのシロキサン・ポリマーの使用によって得られたものである。これらのシロキサン・ポリマーの中でも、Ｓｉｌｅｃｓ Ｏｙ（現在は、Ｐｉｂｏｎｄ Ｏｙに吸収されている）が製造する、ＳＣ－４８０のタイプのシロキサン・ポリマー、ＳＣ－２００、ＳＣ－３００、ＳＣ－４００、ＳＣ－５００、ＳＣ－７００、ＳＣ－８００のシリーズのシロキサン・ポリマー、及びそれらの混合物が、本明細書に開示される２つの半導体ウェハをハイブリッド接合する方法における使用に特に適している。
熱硬化が実施される間、接合される半導体ウェハを互いに押し付けることなく行うことが可能なハイブリッド接合方法が、添付の請求項１で定義される。
より詳細には、本開示は、相互に間隔を置いて配置された複数の導電性パッドをそれぞれが有する２つの半導体ウェハであって、複数の導電性パッドはウェハの頂面に露出され且つ陥凹部をそれらの間に画定している２つの半導体ウェハを互いに接合するためのハイブリッド接合方法を提供し、この方法は：
ａ１）前記半導体ウェハのうちの第１の半導体ウェハに対して、まだ硬化していないシロキサン・ポリマーのコーティング層を、前記第１の半導体ウェハの頂面及びその導電性パッドの上にコンフォーマルに堆積させて、その導電性パッドを覆い且つそれらの間の陥凹部を充填するステップであって、前記シロキサン・ポリマーは硬化させると収縮するタイプのものである、ステップと；
ａ２）前記半導体性ウェハのうちの第２の半導体ウェハが、露出した導電性パッドを有するように、且つ前記第２の半導体ウェハの頂面の上及び導電性パッド間の陥凹部の中にシリコン酸化物又はまだ硬化していない前記シロキサン・ポリマーのコーティング層を有するようにするステップと；
ｂ）前記第１の半導体ウェハのまだ硬化していない前記シロキサン・ポリマーの層の厚さを、化学的機械研磨技法を用いてその一番上の部分を取り除くことによって減じるステップであって、それによりその導電性パッドを、露出させ、且つまだ硬化していない前記シロキサン・ポリマーで充填された陥凹部と共にそれらを平坦化するステップと；
ｃ）前記２つの半導体ウェハをそれらの間で互いに対向して位置合わせされるように結合するステップであって、それにより２つの半導体ウェハの導電性パッドを隣り合わせに互いに接して配置し、且つまだ硬化していない前記シロキサン・ポリマー及び／又はシリコン酸化物で充填された前記陥凹部を隣り合わせに互いに接して配置するステップと；
ｄ）前記シロキサン・ポリマーのそれぞれの部分を同時に硬化させ、且つ前記シロキサン・ポリマーのそれぞれの部分を互いに、又はシリコン酸化物のそれぞれの部分と固着させるのに十分な温度及び時間で、互いに結合された２つの半導体ウェハをオーブンの中で一緒にベークするステップと
を含む。
ハイブリッド接合方法の一実施例によれば、ステップａ２）は、前記半導体ウェハのうちの前記第２の半導体ウェハに対して、まだ硬化していない前記シロキサン・ポリマーのコーティング層を、前記第２の半導体ウェハの頂面及びその導電性パッドの上にコンフォーマルに堆積させ、その導電性パッドを覆い、それらの間の陥凹部を充填するステップと、次いで、前記第２の半導体ウェハのまだ硬化していない前記シロキサン・ポリマーの層の厚さを、化学的機械研磨技法を用いてその一番上の部分を取り除くことによって減じるステップであって、それによりその導電性パッドを、露出させ、まだ硬化していない前記シロキサン・ポリマーで充填された陥凹部と共にそれらを平坦化するステップとにより実行される。
ハイブリッド接合方法の別の実施例によれば、ステップａ２）は、前記半導体ウェハのうちの前記第２の半導体ウェハにシリコン酸化物のコーティング層を堆積させ、前記コーティング層に孔を掘り、それらを金属で充填して前記導電性パッドを実現するステップによって行われる。
半導体ウェハをハイブリッド接合するための開示した方法を用いて製造される３次元集積デバイス、特に３Ｄイメージ・センサも開示される。出願される特許請求の範囲は、本明細書の構成部分であり、参照により本明細書に組み込まれる。
両方のウェハ上にシロキサン・ポリマーを用いる、２つの半導体ウェハのハイブリッド接合方法のステップの１つを示す図である。 両方のウェハ上にシロキサン・ポリマーを用いる、２つの半導体ウェハのハイブリッド接合方法のステップの１つを示す図である。 両方のウェハ上にシロキサン・ポリマーを用いる、２つの半導体ウェハのハイブリッド接合方法のステップの１つを示す図である。 両方のウェハ上にシロキサン・ポリマーを用いる、２つの半導体ウェハのハイブリッド接合方法のステップの１つを示す図である。 デバイス・ウェハ上にシロキサン・ポリマーを、またキャリア・ウェハ上にＳｉＯ２を用いる、２つの半導体ウェハのハイブリッド接合方法のステップの１つを示す図である。 デバイス・ウェハ上にシロキサン・ポリマーを、またキャリア・ウェハ上にＳｉＯ２を用いる、２つの半導体ウェハのハイブリッド接合方法のステップの１つを示す図である。 デバイス・ウェハ上にシロキサン・ポリマーを、またキャリア・ウェハ上にＳｉＯ２を用いる、２つの半導体ウェハのハイブリッド接合方法のステップの１つを示す図である。 デバイス・ウェハ上にシロキサン・ポリマーを、またキャリア・ウェハ上にＳｉＯ２を用いる、２つの半導体ウェハのハイブリッド接合方法のステップの１つを示す図である。
２つの半導体ウェハをハイブリッド接合する方法の各ステップを添付図面に示す。図１ａ～１ｄは、両方のウェハの基板に、硬化させると収縮するタイプのシロキサン・ポリマーを用いて行われるハイブリッド接合に関するものである。図２ａ～２ｄは、図１ａ～１ｄと同様であるが、第１のウェハ（示される実例では、デバイス・ウェハ）にシロキサン・ポリマーを、他方のウェハ（示される実例では、キャリア・ウェハ）にシリコン酸化物（ＳｉＯ２）を用いて行われるハイブリッド接合に関するものである。
当技術分野で一般的に不可避と考えられていることとは異なり、熱硬化ステップが行われる間、ウェハを互いに押し付けられた状態に保持することなく、２つのウェハのハイブリッド接合を実施することが可能である。
出願人は、圧倒的に最も普及しているハイブリッド接合用接着剤であるＢＣＢを用いると、この結果が得られず、したがって異なる接着剤を使用する必要があることを見出した。考えられる多くの選択肢の中で、出願人は、シロキサン・ポリマーは硬化させると自然に収縮し、したがって提案する方法にシロキサン・ポリマーを用いることが可能であろうことに注目した。たとえば現在Ｐｉｂｏｎｄ Ｏｙに吸収されているＳｉｌｅｃｓ Ｏｙ（フィンランド）が製造する、以下の英数字の商品名で識別されるシリーズに属するシロキサン・ポリマー（ｈｔｔｐ：／／ｐｉｂｏｎｄ．ｃｏｍ／ｅｎ、ｈｔｔｐ：／／ｐｉｂｏｎｄ．ｃｏｍ／ｅｎ／ｐｒｏｄｕｃｔｓ／ｐｒｏｄｕｃｔ－ｌｉｎｅｓ／ｓｃ）：
ＳＣ－４８０；
ＳＣ－２００；
ＳＣ－３００；
ＳＣ－４００；
ＳＣ－５００；
ＳＣ－７００；
ＳＣ－８００；
上記シリーズのシロキサン・ポリマーの混合物；
はすべて、特に適切であることが立証されている。これらのシロキサン・ポリマーの試験が行われ、熱硬化ステップの間にさらに圧縮力をかけない場合も、第１の半導体ウェハの隣接する電気コンタクト間のギャップを充填するシロキサン・ポリマーの各部分が、第２の半導体ウェハの対向するシロキサン・ポリマーの各部分又はＳｉＯ２の各部分に適切に固着することが見出されている。シロキサン・ポリマーは硬化させると収縮するため、２つの半導体ウェハのこのハイブリッド接合プロセスにそれらを確実に用いることが可能である。
先に挙げたシロキサン・ポリマーの中で、ＳＣ－３００、ＳＣ－４００、ＳＣ－７００、及びＳＣ－８００のシリーズのシロキサン・ポリマーが良好な性能を示した。いかなる理論にも拘束されることなく、先に言及したシロキサン・ポリマーの好ましいシリーズによって得られる良好な結果は、硬化させるとポリマーが適切に収縮することに起因している可能性がある。
ＳＣ－４８０のタイプのシロキサン・ポリマーを用いると、特に優れた性能が得られた。
添付図面において指摘され、また当技術分野では一般的であるように、ハイブリッド接合は、２つの対応する半導体ウェハ、すなわち、接着剤４を用いて互いに重ねて接合されるデバイス・ウェハ１及びキャリア・ウェハ２の金属コンタクト３の間の空間を充填すること（図１ａ及び１ｂ、図２ａ及び２ｂ）によって行われる。通常、これは、電気コンタクト３を覆うように、第１のウェハ１にシロキサン・ポリマーの層を、他方のウェハ２にシロキサン・ポリマー４又はシリコン酸化物（ＳｉＯ２）５の層をコンフォーマルな（順応した）態様で堆積させ、次いで、堆積させた層の厚さを、電気コンタクト３（すなわち導電性パッド）を露出させて自由表面を平坦化するように減じることによって行われる。
別の実施例によれば、まず第２のウェハ２の頂面にシリコン酸化物（ＳｉＯ２）５の層を堆積させ、次いで、そこに孔が掘られる。この孔の中に金属を堆積させ、少なくとも部分的に孔を充填し、それにより、第２のウェハ２の頂面に露出した導電性パッド３を実現する。
アライメント・ステップによって、２つのウェハ１及び２は互いに重ねられ（図１ｃ、図２ｃ）、電気的導通を確保するように、それらのコンタクト３が位置合わせされる。
２つの半導体ウェハ２及び３がオーブンの中に配置されるときにシロキサン・ポリマー４がまだ硬化されていないことは注目すべきである。
ＢＣＢを使用するこれまでのハイブリッド接合方法では、電気コンタクト３を互いに押し付けられた状態に保持するため、及び対応するコンタクトの任意の対の間に生じ得る接触抵抗を最小にするために、２つのウェハを互いに圧着させ、且つ圧接状態を維持しながら接着剤を硬化させる必要がある。このため、これまでの方法では、特別に設計された熱圧縮ツールを使用する必要がある。
対照的に、本開示の方法では、硬化させたときにシロキサン・ポリマー４の当接させた部分が互いに、又はシリコン酸化物（ＳｉＯ２）５の部分に固着し（図１ｄ、図２ｄ）、且つ自然に収縮するため、熱圧縮ツールはもはや不要である。この収縮により、牽引力が半導体ウェハ１、２を互いに引っ張り、対応する金属コンタクト３を当接させ、これらはそれにより、ポリマーを硬化させるための熱処理の間に実際に一体に（一体部片に）なる。それゆえ２つのウェハは、硬化したシロキサン・ポリマー４の収縮力（牽引力）によって互いにしっかりと保持され、それにより、対向する電気コンタクト３の間に優れた電気的導通を確立する。
出願人が行った試験により、ＳＣ－４８０タイプ、及びＳＣ－２００、ＳＣ－３００、ＳＣ－４００、ＳＣ－５００、ＳＣ－７００、ＳＣ－８００のシリーズのシロキサン・ポリマー、並びにそれらの混合物は、硬化させると互いに、またＳｉＯ２にも適切に固着することが示された。さらに、２つの半導体ウェハを接合するために硬化されたこれらの材料の向かい合った部分は、硬化時に生じる関連する牽引力に、亀裂を生じることなく耐える。
好都合には、最終的な熱硬化ステップの前に２つのウェハを互いに接するように配置する前に、ウェハ１、２の自由表面は、電気コンタクトの整合を向上させるために、よく知られている化学的機械研磨（ＣＭＰ）ステップを用いて平坦化される。
シロキサン・ポリマーのウェハ基板への付着性を改善するために、シロキサン・ポリマーの層をコンフォーマルな態様で堆積させる前に、ＩＰＡ（イソプロピルアルコール）で乾燥されるＨ２Ｏ２＋ＮＨ３を用いたウェット・クリーン・プロセスを実行することができる。
本開示のハイブリッド接合方法を用いると、従来技術の製造プロセスよりも少ないプロセス・ステップで、３次元集積デバイス、特に３Ｄイメージ・センサを実現することが可能である。
好ましくは、シロキサン・ポリマー４の各部分は、互いに組み合わされた２つの半導体ウェハをオーブン中で、３００℃～４００℃の範囲の温度で約６０分間ベークすることによって硬化される。
任意選択で、ウェハの自由表面をＣＭＰステップで平坦化した後（図１ｂ、図２ｂ）、一方又は両方の半導体ウェハ上のシロキサン・ポリマーの各部分を部分的に硬化させるために、１００℃～２００℃の間の範囲の温度で２分間、予備的ベーキング・ステップを行うこと、またその後、２つのウェハを互いに接するように重ねて最終的なベーキング・ステップを行うことが可能である。

Claims (6)

  1. 相互に間隔を置いて配置された複数の導電性パッドをそれぞれが有する２つの半導体ウェハを互いに接合するためのハイブリッド接合方法であって、前記複数の導電性パッドは、前記ウェハの頂面上に露出され、且つそれらの間に陥凹部を画定している、方法において：
    ａ１）前記半導体ウェハのうちの第１の半導体ウェハ上に、まだ硬化されていないシロキサン・ポリマーのコーティング層を、前記第１の半導体ウェハの前記頂面及びその導電性パッドを覆うようにコンフォーマルに堆積させ、それによりその導電性パッドを覆い隠し、且つそれらの間の前記陥凹部を埋めるステップであって、前記シロキサン・ポリマーは硬化されたとき収縮するタイプである、ステップと；
    ａ２）露出した導電性パッドと、シリコン酸化物又はまだ硬化されていない前記シロキサン・ポリマーのコーティング層とを備えるように、前記半導体ウェハのうちの第２の半導体ウェハを実現するステップであって、前記コーティング層は前記第２の半導体ウェハの前記頂面を覆い且つ前記導電性パッド間の前記陥凹部内にある、ステップと；
    ｂ）前記第１の半導体ウェハのまだ硬化されていない前記シロキサン・ポリマーの前記層の厚さを、化学的機械研磨技法によりその最上部を取り除くことによって減じるステップであって、それによりその導電性パッドを露出させ、且つそれらを、まだ硬化されていない前記シロキサン・ポリマーで埋められた前記陥凹部と共に平坦化するステップと；
    ｃ）互いに対向してそれらの間で位置合わせされた前記２つの半導体ウェハを結合するステップであって、それにより前記２つの半導体ウェハの導電性パッドを互いに隣接して配置し、且つまだ硬化されていない前記シロキサン・ポリマーの部分及び／又は前記シリコン酸化物の部分で埋められた前記陥凹部を互いに隣接して配置するステップと；
    ｄ）互いに共に結合された前記２つの半導体ウェハを、前記シロキサン・ポリマーがまだ硬化されていない状態でオーブン内に配置し、そして互いに結合された前記２つの半導体ウェハをオーブンの内で一緒にベークするステップであって、前記シロキサン・ポリマーの前記部分を同時に硬化させ、同時に前記シロキサン・ポリマーの前記部分を互いに又はシリコン酸化物の前記部分と固着させるのに十分な温度及び時間で前記２つの半導体ウェハをベークするステップと
    を含む、ハイブリッド接合方法。
  2. 前記ステップａ２）は、前記半導体性ウェハのうちの前記第２の半導体ウェハ上に、まだ硬化されていない前記シロキサン・ポリマーのコーティング層を、前記第２の半導体ウェハの前記頂面及びその導電性パッドを覆うようにコンフォーマルに堆積させ、それによりその導電性パッドを覆い隠し、且つそれらの間の前記陥凹部を埋めるステップによって、そして次いで、前記第２の半導体ウェハのまだ硬化されていない前記シロキサン・ポリマーの前記層の厚さを、化学的機械研磨技法によりその最上部を取り除くことによって減じるステップであって、それによりその導電性パッドを露出させ、且つそれらを、まだ硬化されていない前記シロキサン・ポリマーで埋められた前記陥凹部と共にそれらを平坦化するステップによって実行される、請求項１に記載のハイブリッド接合方法。
  3. 前記ステップａ２）は、前記半導体ウェハのうちの前記第２の半導体ウェハ上にシリコン酸化物のコーティング層を堆積させるステップ、前記コーティング層に複数の孔を掘るステップ、及びそれらを金属で充填して前記導電性パッドを実現するステップによって実行される、請求項１に記載のハイブリッド接合方法。
  4. 前記ステップａ１）及びａ２）を実行する前に、前記２つの半導体ウェハの前記頂面を、Ｈ２Ｏ２及びＮＨ３を用いたウェット洗浄プロセスで予備洗浄し、次いで前記頂面をイソプロピルアルコールで乾燥させるステップを含む、請求項１から３までのいずれか一項に記載のハイブリッド接合方法。
  5. 前記ステップｄ）が３００℃～４００℃の範囲の温度で実行される、請求項１から４までのいずれか一項に記載のハイブリッド接合方法。
  6. ステップｂ）の後であってステップｃ）の前に、
    シロキサン・ポリマーのコーティング層を有する１又は複数の前記半導体ウェハを、１００℃～２００℃の間の範囲の温度で２分間ベークする操作を実行することを含む、請求項１から５までのいずれか一項に記載のハイブリッド接合方法。
JP2020514786A 2017-05-18 2018-05-17 半導体ウェハのハイブリッド接合方法及び関連する３次元集積デバイス Active JP7309692B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT102017000053902 2017-05-18
IT102017000053902A IT201700053902A1 (it) 2017-05-18 2017-05-18 Metodo di bonding ibrido per wafer a semiconduttore e relativo dispositivo integrato tridimensionale
PCT/IB2018/053472 WO2018211447A1 (en) 2017-05-18 2018-05-17 Hybrid bonding method for semiconductor wafers and related three-dimensional integrated device

Publications (2)

Publication Number Publication Date
JP2020520562A JP2020520562A (ja) 2020-07-09
JP7309692B2 true JP7309692B2 (ja) 2023-07-18

Family

ID=59859555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020514786A Active JP7309692B2 (ja) 2017-05-18 2018-05-17 半導体ウェハのハイブリッド接合方法及び関連する３次元集積デバイス

Country Status (6)

Country Link
US (1) US11127776B2 (ja)
EP (1) EP3625819B1 (ja)
JP (1) JP7309692B2 (ja)
CN (1) CN110678963B (ja)
IT (1) IT201700053902A1 (ja)
WO (1) WO2018211447A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022533104A (ja) 2019-05-15 2022-07-21 華為技術有限公司 ハイブリッド接合構造およびハイブリッド接合方法
WO2024029390A1 (ja) * 2022-08-01 2024-02-08 三井化学株式会社 基板積層体の製造方法及び半導体装置
WO2024062926A1 (ja) * 2022-09-20 2024-03-28 東京エレクトロン株式会社 基板接合方法、および接合基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080640A (en) 1997-07-11 2000-06-27 Advanced Micro Devices, Inc. Metal attachment method and structure for attaching substrates at low temperatures
JP2003502449A (ja) 1999-06-10 2003-01-21 ハネウエル・インターナシヨナル・インコーポレーテツド フォトリソグラフィ用スピンオンガラス反射防止コーティング
JP2010016015A (ja) 2008-06-30 2010-01-21 Seiko Epson Corp 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器
WO2015050000A1 (ja) 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子
JP2016096186A (ja) 2014-11-12 2016-05-26 株式会社Sumco シリコンウェーハの製造方法
JP2017059676A (ja) 2015-09-16 2017-03-23 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6559543B1 (en) * 2001-11-16 2003-05-06 International Business Machines Corporation Stacked fill structures for support of dielectric layers
US7622402B2 (en) * 2002-03-29 2009-11-24 Tokyo Electron Limited Method for forming underlying insulation film
US7019386B2 (en) * 2004-04-27 2006-03-28 Polyset Company, Inc. Siloxane epoxy polymers for low-k dielectric applications
US20070207592A1 (en) 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
US9087821B2 (en) * 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP6225894B2 (ja) * 2014-12-24 2017-11-08 信越化学工業株式会社 ウエハの仮接着方法及び薄型ウエハの製造方法
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080640A (en) 1997-07-11 2000-06-27 Advanced Micro Devices, Inc. Metal attachment method and structure for attaching substrates at low temperatures
JP2003502449A (ja) 1999-06-10 2003-01-21 ハネウエル・インターナシヨナル・インコーポレーテツド フォトリソグラフィ用スピンオンガラス反射防止コーティング
JP2010016015A (ja) 2008-06-30 2010-01-21 Seiko Epson Corp 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器
WO2015050000A1 (ja) 2013-10-04 2015-04-09 ソニー株式会社 半導体装置および固体撮像素子
JP2016096186A (ja) 2014-11-12 2016-05-26 株式会社Sumco シリコンウェーハの製造方法
JP2017059676A (ja) 2015-09-16 2017-03-23 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Also Published As

Publication number Publication date
IT201700053902A1 (it) 2018-11-18
EP3625819A1 (en) 2020-03-25
EP3625819B1 (en) 2021-06-30
US20200212086A1 (en) 2020-07-02
CN110678963A (zh) 2020-01-10
WO2018211447A1 (en) 2018-11-22
JP2020520562A (ja) 2020-07-09
US11127776B2 (en) 2021-09-21
CN110678963B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
US20230131849A1 (en) Stacked dies and methods for forming bonded structures
JP7309692B2 (ja) 半導体ウェハのハイブリッド接合方法及び関連する３次元集積デバイス
US7371662B2 (en) Method for forming a 3D interconnect and resulting structures
US6946384B2 (en) Stacked device underfill and a method of fabrication
US10651134B2 (en) Wafer level integration including design/co-design, structure process, equipment stress management and thermal management
TWI590332B (zh) 異質退火方法及裝置
US20160126136A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR101311332B1 (ko) 임시 반도체 구조 본딩 방법들 및 관련 본딩된 반도체 구조들
US9461019B2 (en) Semiconductor device and method for making the device
JP5769716B2 (ja) ウエハにチップを結合する方法
KR101942967B1 (ko) 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법
US20140124948A1 (en) Wafer-to-Wafer Process for Manufacturing a Stacked Structure
TW202406082A (zh) 高性能混合接合互連系統
TW201123318A (en) Method for making a chip package
US20200126951A1 (en) Wafer level integration including design/co-design, structure process, equipment stress management and thermal management
JP2012178605A (ja) ポリマー膜上にエレクトロニクス構成部品を分子接合する方法
US10811305B2 (en) Wafer level integration including design/co-design, structure process, equipment stress management, and thermal management
US9520378B2 (en) Thermal matched composite die
CN114649218A (zh) 半导体器件及其制造方法
JP2010153645A5 (ja)
JP2017028178A (ja) 半導体ウエーハの３次元実装方法及び半導体ウエーハの接合方法
Lu et al. 3D integration based upon dielectric adhesive bonding
KR20100043894A (ko) 스택형 메모리 장치의 제조 방법
EP3422395A1 (en) 3d packaging method for semiconductor components

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230705

R150 Certificate of patent or registration of utility model

Ref document number: 7309692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150