CN110678963B - 半导体晶片的复合粘接方法及相关的三维集成器件 - Google Patents

半导体晶片的复合粘接方法及相关的三维集成器件 Download PDF

Info

Publication number
CN110678963B
CN110678963B CN201880032623.3A CN201880032623A CN110678963B CN 110678963 B CN110678963 B CN 110678963B CN 201880032623 A CN201880032623 A CN 201880032623A CN 110678963 B CN110678963 B CN 110678963B
Authority
CN
China
Prior art keywords
semiconductor wafer
conductive pads
silicone polymer
series
siloxane polymers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880032623.3A
Other languages
English (en)
Other versions
CN110678963A (zh
Inventor
G·德亚米契斯
A·德尔蒙特
O·迪可乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LFoundry SRL
Original Assignee
LFoundry SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LFoundry SRL filed Critical LFoundry SRL
Publication of CN110678963A publication Critical patent/CN110678963A/zh
Application granted granted Critical
Publication of CN110678963B publication Critical patent/CN110678963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本申请公开了一种在不使用用于热压缩的专用工具的情况下执行两个半导体晶片的复合粘接的方法。根据本文公开的技术，可以将要结合在一起的半导体晶片放置在烤箱中，简单地保持一个在另一个之上，而无需在它们之间施加除自身重量以外的任何额外压缩。使用特殊类型的热固性材料，即固化时会收缩的硅氧烷聚合物，已经获得了这一出色的结果。在这些硅氧烷聚合物中，SC‑480型硅氧烷聚合物，SC‑200、SC‑300、SC‑400、SC‑500、SC‑700、SC‑800系列的硅氧烷聚合物及其混合物是特别合适的。

Description

半导体晶片的复合粘接方法及相关的三维集成器件
技术领域
本公开涉及半导体晶片之间的粘接，更具体地，涉及用于键合两个半导体晶片的复合粘接方法以及相关的三维集成器件，特别是集成的光学传感器。
背景
晶片粘接技术对于实现三维IC结构越来越重要。在晶片粘接中，将两个半导体晶片粘接在一起以形成三维堆叠。在需要两种不同晶片类型的应用中，这种方法可以在一个封装中提供具有两个功能性器件的单个器件。
在一个特定的应用中，CMOS图像传感器，包括图像传感器阵列的基板粘合到电路晶片上，从而提供3D IC系统，该系统在与传感器阵列相同的板区域上包括实现图像传感器所需的所有电路，可在单个封装的集成电路器件中提供完整的图像传感解决方案。用于堆叠两个半导体晶片的晶片粘接技术通常包括两种方法：纯介电粘接或金属粘接，以及复合粘接。纯介电粘接仅通过薄的裸片或晶片在整个表面上粘接就可以保证机械稳定性。但是，该方法将电互连的选项限制为“后通孔”方法。在金属粘接的情况下，电互连是粘接的主要功能，但是薄裸片的机械稳定化也需要在不需要电互连的区域中引入虚拟金属化。
与以前的技术相比，使用金属/电介质图案化层的复合晶片粘接方法涉及将用于直接电互连的金属粘接，以及用于机械粘接强度的电介质粘接结合。到目前为止，两种主要方法已获得专利，一种方法是使用嵌入SiO2中的金属和嵌入聚合物层中的金属：
1.金属/SiO2(齐珀超尼克斯(Ziptronix)直接粘接互连方法)；
2.金属/聚合物(BCB)(金属/粘合剂，通过首次3D粘接)。
复合晶片粘接方法在本领域中是众所周知的。以下文献提供用于实现两个半导体晶片之间的复合粘接的通用技术的教程公开：
-US2007/0207592；
-US2015/0294963；
-US2002/0074670；
-US2017/0062366；
-文章“使用部分固化的苯并环丁烯进行三维集成的粘性晶片粘接(AdhesiveWafer Bonding Using Partially Cured Benzocyclobutene for Three-DimensionalIntegration)”Frank Niklaus等人,J.Electrochem.Soc.2006,153卷,第4期,G291-G295；
-Jian-Qiang Lu,J.Jay McMahon,和Ronald J.Gutmann的“混合金属/聚合物晶片粘接平台”章节，发表于《晶片粘接手册》第一版，由Peter Ramm编辑，(2012)威利-VCH出版社有限公司及两合公司(Wiley-VCH Verlag GmbH&Co.KgaA)。
根据这些技术，将苯并环丁烯(BCB)或另一种热固性聚合物树脂的粘合剂层沉积在待粘合在一起的两个半导体晶片的相应晶片上。堆叠半导体晶片，以使至少一部分粘合剂层彼此抵靠；当晶片处于压缩载荷下时，将粘合剂层固化以使它们彼此之间很好地粘合。这些已知技术相当费力，因为为了使粘合剂层粘合在一起以互连两个晶片，它们需要使用专用于热压的工具，这在当前的复合粘接技术中实际上被认为是强制性的。
专利公开US2015/0021785公开了一种半导体器件结构，其包括通过复合粘接结构粘接的第一半导体晶片和第二半导体晶片，其中，复合粘接结构包括嵌入第一聚合物材料中的第一导电材料和嵌入第二聚合物材料中的第二导电材料。
文献US2016/190103公开了一种半导体器件，其具有以第一表面层和第二表面层彼此面对的方式彼此粘接的第一基板和第二基板。第一表面层和第二表面层包括氧化硅膜和暴露的金属触点。用氧等离子体处理表面层以终止带有羟基的悬空键，然后使金属触点对准并使其直接接触。
两个基板彼此牢固地保持相对，例如通过将一个相对另一个压紧，或在与所述第一表面层与第二表面层相反的自由表面层上将一个牢固地束缚在另一个上，从而对比由于热膨胀而产生的力，然后将两个叠置的基板放置在烤箱中，一个牢牢地保持与另一个彼此相对。当进行热处理时，第一表面层和第二表面层的面对的金属触点由于它们的相对较大的热膨胀系数并且因为两个基板牢固地保持彼此相对而被压接。结果，在两个基板的面对的金属触点之间实现了牢固的连接。
因此，只有在使用专用工具的情况下才可以执行在先文献中公开的方法，该专用工具用于压缩两个基板，以便使两个基板彼此抵靠，以对比由于热膨胀引起的膨胀力。
概要申请人进行的广泛研究和测试表明，无需使用专用的热压工具即可进行复合粘接。根据本文公开的技术，可以将要结合在一起的半导体晶片放置在烤箱中，简单地保持一个在另一个之上，无需在它们之间施加除自身重量以外的任何额外压缩。
由于使用了一种特殊类型的热固性材料，即固化时会收缩的硅氧烷聚合物，已经获得了出色的结果。在这些硅氧烷聚合物中，由西莱克斯公司(Silecs Oy)(现已被π键公司(Pibond Oy)收购)制造的SC-200、SC-300、SC-400、SC-500、SC-700、SC-800系列的硅氧烷聚合物、SC-480型硅氧烷聚合物和它们的混合物特别适合用于本文公开的两个半导体晶片的复合粘接方法中。
在所附权利要求1中定义了一种复合粘接方法，该方法可以在没有将要粘接的半导体晶片压缩在一起时执行热固。
更详细地，本公开提供了一种将两个半导体晶片粘接在一起的复合粘接方法，每个半导体晶片具有暴露在晶片顶表面上并在其间限定凹槽的多个相互间隔的导电垫，该方法包括以下步骤：
a1)在所述半导体晶片的第一半导体晶片上，以保形方式将未固化的硅氧烷聚合物涂层沉积于所述第一半导体晶片的顶表面和导电垫上，以掩埋所述导电垫并填充它们之间的凹槽，所述硅氧烷聚合物是在固化时收缩的类型；
a2)实现所述半导体晶片的第二半导体晶片，所述半导体晶片具有暴露的导电垫，并且在所述第二半导体晶片的顶表面上方以及在所述导电垫之间的凹槽中具有还没有固化的所述硅氧烷聚合物或氧化硅的涂层；
b)通过用化学机械抛光技术去除其最上部分，减小所述第一半导体晶片的未固化的所述硅氧烷聚合物的层厚度，以暴露其导电垫并使它们与填充有未固化的所述硅氧烷聚合物的凹槽一起平坦化；
c)将彼此对准的两个半导体晶片彼此面对地结合，以使彼此相对的两个半导体晶片的导电垫邻接，并使填充有尚未固化的所述硅氧烷聚合物和/或氧化硅的所述凹槽彼此邻接；
d)在烤箱中一起烘烤两个彼此结合的半导体晶片，在足以使所述硅氧烷聚合物部分同时固化并使所述硅氧烷聚合物部分粘结在一起或与所述二氧化硅部分粘结在一起的温度和时间下烘烤。
根据复合粘接方法的一实施方式，通过在所述半导体晶片的所述第二半导体晶片上以保形方式沉积尚未固化的所述硅氧烷聚合物的涂层于所述第二半导体晶片的顶表面和其导电垫上，以掩埋其导电垫并填充它们之间的凹槽，然后通过用化学机械抛光技术去除其最上部分来减小所述第二半导体晶片尚未固化的所述硅氧烷聚合物层的厚度，以暴露其导电垫并使它们与填充有尚未固化的所述硅氧烷聚合物的凹槽一起平坦化执行步骤a2)。
根据复合粘接方法的另一实施例，通过在所述半导体晶片的所述第二半导体晶片上沉积氧化硅涂层，在所述涂层中挖孔并用金属填充以实现所述导电垫来执行步骤a2)。
还公开了使用所公开的用于复合粘接半导体晶片的方法制造的三维集成器件，特别是3D图像传感器。
提交的权利要求是本说明书的组成部分，并且通过引用结合在此。
附图的简要说明
图1a至1d示出了在两个半导体晶片上使用硅氧烷聚合物的两个半导体晶片的复合粘接方法的步骤。
图2a至图2d示出了使用器件晶片上的硅氧烷聚合物和载体晶片上的SiO2的两个半导体晶片的复合粘接方法的步骤。
详细说明
附图中示出了将两个半导体晶片复合粘接的方法的步骤。图1a至1d涉及在两个晶片的基板上使用固化时会收缩的类型的硅氧烷聚合物进行的复合粘接。图2a至图2d与图1a至图1d相似，但它们涉及使用第一个晶片(在所示示例中为器件晶片)上的硅氧烷聚合物和另一个晶片(在所示示例中为载体晶片)的氧化硅(SiO2)上进行的复合粘接。
与本领域通常认为无法避免的不同，可以在进行热固性步骤的同时进行两个晶片的复合粘接而无需保持两个晶片彼此压紧。
申请人已经发现，使用BCB不能获得该结果，而BCB是迄今为止最广泛用于复合粘接的粘合剂，因此有必要使用不同的粘合剂。在众多可能的选择中，申请人已经注意到，硅氧烷聚合物在固化时经历自发收缩，因此它们可以用于所提出的方法中。例如，属于由以下字母数字商品名称标识的系列的硅氧烷聚合物：
-SC-480；
-SC-200；
-SC-300；
-SC-400；
-SC-500；
-SC-700；
-SC-800；
-以上系列硅氧烷聚合物的混合物；
所有产品均由西莱克斯公司(芬兰)制造，现已被π键公司(http://pibond.com/en，http://pibond.com/en/products/product-lines/sc)收购，已被证明特别适合。这些硅氧烷聚合物已经过测试，发现在热固步骤中，即使没有施加额外的压缩力，它们填充第一半导体晶片相邻电触点之间间隙的部分也能很好地粘附到第二半导体晶片的面对的硅氧烷聚合物部分或SiO2部分。它们在固化时会收缩，这导致在两个半导体晶片的当前复合粘接工艺中有效使用它们的可能性。
在以上引用的硅氧烷聚合物中，SC-300、SC-400、SC-700和SC-800系列的硅氧烷聚合物表现出良好的性能。不受任何理论的束缚，用上述优选系列的硅氧烷聚合物获得的更好的结果可能是由于固化时聚合物的相关收缩。
使用SC-480型硅氧烷聚合物已经获得了出色的性能。
如在附图中所注意到的并且在本领域中是常见的，通过用粘合剂4填充(图1a和1b，图2a和2b)两个匹配的半导体晶片金属导电垫3之间的空间来进行复合粘接，即器件晶片1和载体晶片2的彼此粘合。通常，这是通过以保形方式在第一晶片1上沉积硅氧烷聚合物层，在另一晶片2上沉积硅氧烷聚合物层4或氧化硅(SiO2)层5从而掩埋导电垫3来完成的，然后，通过减小沉积层的厚度以露出导电垫3(即，电触点)并使自由表面平坦化。
根据另一实施方式，首先将氧化硅(SiO2)层5沉积在第二晶片2的顶表面上，然后在其中挖出孔。在这些孔中沉积金属以至少部分地填充它们，以实现暴露在第二晶片2的顶表面上的导电垫3。
通过对准步骤，将两个晶片1和2彼此叠置(图1c，图2c)，以对准它们的导电垫3，以确保电连续性。
值得注意的是，当将两个半导体晶片1和2放入烤箱中时，硅氧烷聚合物4尚未固化。在使用BCB的现有复合粘接方法中，有必要将两个晶片彼此压紧并在保持压紧的同时固化粘合剂，以保持导电垫3彼此压紧并使在任何一对匹配的触点之间具有最小可能的接触电阻。因此，在现有方法中，必须使用专门设计的热压工具。
相比之下，利用本公开的方法，不再需要热压工具，因为当固化时，硅氧烷聚合物4的邻接部分彼此粘接或粘接到氧化硅(SiO2)5的一部分(图1d，图2d)并自发地收缩。由于该收缩，牵引力将半导体晶片1、2彼此抵靠在相应的金属导电垫3上，在用于固化聚合物的热处理过程中，该聚合物触点实际上成为单件。因此，通过固化的硅氧烷聚合物4的回缩力将两个晶片牢固地保持在一起，从而在面对的导电垫3之间建立了极好的电连续性。
申请人进行的测试表明，SC-480型和SC-200、SC-300、SC-400、SC-500、SC-700、SC-800系列的硅氧烷聚合物及其混合物固化时能很好地粘附彼此也可以与SiO2粘附。而且，这些材料的面对部分，固化以粘合两个半导体晶片，可以承受固化时产生的相关牵引力而不会破裂。
方便地，在最后的热定形步骤之前，将两个晶片彼此相对放置之前，利用众所周知的化学机械抛光(CMP)步骤将晶片1、2的自由表面平坦化，以增强晶片的电触点匹配性。
为了改善硅氧烷聚合物对晶片基片的粘附性，可以在以保形方式沉积硅氧烷聚合物层之前，执行使用H2O2+NH3(经IPA(异丙醇)干燥)的湿法清洁工艺。
使用本公开的复合粘接方法，可以实现三维集成器件，尤其是3D图像传感器，其工艺步骤比现有技术的制造工艺要少。
优选地，通过在烤箱中在300℃至400℃范围内的温度下烘烤彼此结合的两个半导体晶片约60分钟，来固化硅氧烷聚合物4部分。
可选地，在通过CMP步骤将晶片的自由表面平坦化之后(图1b，图2b)，可以执行初步烘烤步骤，在100℃和200℃之间的温度下放置2分钟，以部分固化一个或两个半导体晶片上的硅氧烷聚合物部分，然后将两个晶片彼此叠置并执行最后的烘烤步骤。

Claims (10)

1.一种将两个半导体晶片粘接在一起的复合粘接方法，每个半导体晶片具有暴露在晶片顶表面上并在其间限定凹槽的多个相互间隔的导电垫，该方法包括以下步骤：
a)在所述半导体晶片的第一半导体晶片上，以保形方式将未固化的硅氧烷聚合物涂层沉积于所述第一半导体晶片的顶表面和其导电垫上，以掩埋所述导电垫并填充在它们之间的凹槽，所述硅氧烷聚合物是在固化时收缩的类型；
a2)实现所述半导体晶片的第二半导体晶片，所述半导体晶片具有暴露的导电垫，并且在所述第二半导体晶片的顶表面上方以及在所述导电垫之间的凹槽中具有还没有固化的所述硅氧烷聚合物或氧化硅的涂层；
b)通过用化学机械抛光技术去除其最上部分减小所述第一半导体晶片的未固化的所述硅氧烷聚合物层的厚度，以暴露其导电垫并使它们与填充有未固化的所述硅氧烷聚合物的凹槽一起平坦化；
c)将对准的第一半导体晶片和第二半导体晶片彼此面对地结合，以使彼此相对的第一半导体晶片和第二半导体晶片的导电垫邻接，并使填充有尚未固化的所述硅氧烷聚合物部分和/或所述氧化硅部分的所述凹槽彼此邻接；
d)将彼此结合的第一半导体晶片和第二半导体晶片在所述硅氧烷聚合物未固化时置于烤箱中，在足以同时固化所述硅氧烷聚合物部分且，同时，使所述硅氧烷聚合物部分粘结在一起或与所述氧化硅部分粘结在一起的温度和时间下烘烤。
2.根据权利要求1所述的复合粘接方法，其特征在于，通过在所述半导体晶片的所述第二半导体晶片上以保形方式沉积尚未固化的所述硅氧烷聚合物的涂层于所述第二半导体晶片的顶表面和其导电垫上，以掩埋其导电垫并填充它们之间的凹槽，然后通过用化学机械抛光技术去除其最上部分来减小所述第二半导体晶片的尚未固化的所述硅氧烷聚合物层的厚度，以暴露其导电垫并使它们与填充有尚未固化的所述硅氧烷聚合物的凹槽一起平坦化来执行所述步骤a2)。
3.根据权利要求1所述的复合粘接方法，其特征在于，所述步骤a2)通过在所述半导体晶片的所述第二半导体晶片上沉积氧化硅涂层，在所述涂层中挖孔并用金属填充以实现所述导电垫来执行。
4.根据权利要求1-3中任一所述的复合粘接方法，其特征在于，所述硅氧烷聚合物选自下组：SC-480型的硅氧烷聚合物、SC-200系列的硅氧烷聚合物、SC-300系列的硅氧烷聚合物、SC-400系列的硅氧烷聚合物、SC-500系列的硅氧烷聚合物、SC-700系列的硅氧烷聚合物、SC-800系列的硅氧烷聚合物及其混合物。
5.根据权利要求1-3中任一所述的复合粘接方法，其特征在于，包括以下步骤：使用H2O2和NH3通过湿法清洁工艺初步清洁第一半导体晶片和第二半导体晶片的所述顶表面，然后在执行步骤a1)和a2)之前用异丙醇干燥所述顶表面。
6.根据权利要求1-3中任一所述的复合粘接方法，其特征在于，所述步骤d)在300℃至400℃的温度范围内进行。
7.根据权利要求1-3中任一所述的复合粘接方法，其特征在于，包括在步骤b)之后和步骤c)之前执行以下操作：
在100℃和200℃之间的温度下烘烤带有SC-480聚合物类型的硅氧烷聚合物涂层的第一半导体晶片和/或第二半导体晶片2分钟。
8.一种三维集成器件，包括：
器件半导体晶片，其具有多个相互间隔的导电垫，所述导电垫在晶片的顶表面上突出并且在其间限定凹槽，所述凹槽填充有以保形方式沉积在顶表面上的硅氧烷聚合物，所述导电垫和所述凹槽填充有硅氧烷聚合物限定第二平面，所述硅氧烷聚合物是在固化时收缩的类型；
载体半导体晶片，具有多个相互间隔的导电垫，所述导电垫在晶片的顶表面上突出并在其间限定凹槽，所述凹槽填充有以保形方式沉积在顶表面上的氧化硅或硅氧烷聚合物，填充有氧化硅或硅氧烷聚合物的所述导电垫和所述凹槽限定第一平面，所述载体半导体晶片与器件半导体晶片彼此面对地对准，从而使彼此相对的器件半导体晶片和载体半导体晶片的导电垫邻接，并使彼此相对的填充有所述硅氧烷聚合物部分和/或所述氧化硅部分的所述凹槽邻接；
器件半导体晶片和载体半导体晶片根据权利要求1-7中任一所述的方法，通过在烤箱中同时固化所述硅氧烷聚合物部分使其粘结在一起或粘结到所述氧化硅部分而彼此结合。
9.根据权利要求8所述的三维集成器件，其特征在于，所述硅氧烷聚合物选自下组：SC-480型的硅氧烷聚合物、SC-200系列的硅氧烷聚合物、SC-300系列的硅氧烷聚合物、SC-400系列的硅氧烷聚合物、SC-500系列的硅氧烷聚合物、SC-700系列的硅氧烷聚合物、SC-800系列的硅氧烷聚合物及其混合物。
10.一种集成光学传感器，包括如权利要求8或9所述的三维集成器件。
CN201880032623.3A 2017-05-18 2018-05-17 半导体晶片的复合粘接方法及相关的三维集成器件 Active CN110678963B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT102017000053902A IT201700053902A1 (it) 2017-05-18 2017-05-18 Metodo di bonding ibrido per wafer a semiconduttore e relativo dispositivo integrato tridimensionale
IT102017000053902 2017-05-18
PCT/IB2018/053472 WO2018211447A1 (en) 2017-05-18 2018-05-17 Hybrid bonding method for semiconductor wafers and related three-dimensional integrated device

Publications (2)

Publication Number Publication Date
CN110678963A CN110678963A (zh) 2020-01-10
CN110678963B true CN110678963B (zh) 2023-07-07

Family

ID=59859555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880032623.3A Active CN110678963B (zh) 2017-05-18 2018-05-17 半导体晶片的复合粘接方法及相关的三维集成器件

Country Status (6)

Country Link
US (1) US11127776B2 (zh)
EP (1) EP3625819B1 (zh)
JP (1) JP7309692B2 (zh)
CN (1) CN110678963B (zh)
IT (1) IT201700053902A1 (zh)
WO (1) WO2018211447A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112236849A (zh) * 2019-05-15 2021-01-15 华为技术有限公司 一种混合键合结构以及混合键合方法
WO2024029390A1 (ja) * 2022-08-01 2024-02-08 三井化学株式会社 基板積層体の製造方法及び半導体装置
WO2024062926A1 (ja) * 2022-09-20 2024-03-28 東京エレクトロン株式会社 基板接合方法、および接合基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080640A (en) * 1997-07-11 2000-06-27 Advanced Micro Devices, Inc. Metal attachment method and structure for attaching substrates at low temperatures
CN105742194A (zh) * 2014-12-24 2016-07-06 信越化学工业株式会社 晶片临时接合方法和薄晶片制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
EP1190277B1 (en) * 1999-06-10 2009-10-07 AlliedSignal Inc. Semiconductor having spin-on-glass anti-reflective coatings for photolithography
US6559543B1 (en) * 2001-11-16 2003-05-06 International Business Machines Corporation Stacked fill structures for support of dielectric layers
CN100390945C (zh) * 2002-03-29 2008-05-28 东京毅力科创株式会社 基底绝缘膜的形成方法
US7019386B2 (en) * 2004-04-27 2006-03-28 Polyset Company, Inc. Siloxane epoxy polymers for low-k dielectric applications
US20070207592A1 (en) 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
JP2010016015A (ja) * 2008-06-30 2010-01-21 Seiko Epson Corp 接合膜付き回路基板、接合膜付き回路基板の接合方法、電子デバイスおよび電子機器
US9087821B2 (en) * 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
WO2015040798A1 (ja) * 2013-09-20 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
JP6421552B2 (ja) * 2014-11-12 2018-11-14 株式会社Sumco シリコンウェーハの製造方法
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
JP6460947B2 (ja) * 2015-09-16 2019-01-30 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080640A (en) * 1997-07-11 2000-06-27 Advanced Micro Devices, Inc. Metal attachment method and structure for attaching substrates at low temperatures
CN105742194A (zh) * 2014-12-24 2016-07-06 信越化学工业株式会社 晶片临时接合方法和薄晶片制造方法

Also Published As

Publication number Publication date
CN110678963A (zh) 2020-01-10
JP7309692B2 (ja) 2023-07-18
JP2020520562A (ja) 2020-07-09
WO2018211447A1 (en) 2018-11-22
US20200212086A1 (en) 2020-07-02
EP3625819A1 (en) 2020-03-25
EP3625819B1 (en) 2021-06-30
IT201700053902A1 (it) 2018-11-18
US11127776B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
CN110678963B (zh) 半导体晶片的复合粘接方法及相关的三维集成器件
US6946384B2 (en) Stacked device underfill and a method of fabrication
TWI590332B (zh) 異質退火方法及裝置
CN102024713B (zh) 半导体封装体工艺
US8530753B2 (en) Fine wiring package and method of manufacturing the same
US10483215B2 (en) Wafer level integration including design/co-design, structure process, equipment stress management and thermal management
US20220112077A1 (en) Mems encapsulation structure and manufacturing method thereof
US20070224776A1 (en) Method for forming a 3D interconnect and resulting structures
CN1959983A (zh) 半导体器件及其制造方法
Tamura et al. Novel adhesive development for CMOS-compatible thin wafer handling
JP2010529664A (ja) 半導体ダイ内に集積化したマルチコンポーネントデバイス
CN107039340A (zh) 半导体装置及其制造方法
EP1298725A3 (en) Semiconductor device of multi-wiring structure and method of manufacturing the same
US20170033071A1 (en) Packaging structure
KR101942967B1 (ko) 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법
US11201138B2 (en) Wafer level integration including design/co-design, structure process, equipment stress management and thermal management
US8877637B2 (en) Damascene process for aligning and bonding through-silicon-via based 3D integrated circuit stacks
US20220063987A1 (en) Mems packaging structure and fabrication method therefor
CN104979226A (zh) 一种铜的混合键合方法
US10811305B2 (en) Wafer level integration including design/co-design, structure process, equipment stress management, and thermal management
US7716823B2 (en) Bonding an interconnect to a circuit device and related devices
CN111801567B (zh) 树脂组合物的流动性评价方法、树脂组合物的分选方法以及半导体装置的制造方法
Kwon et al. Wafer bonding using dielectric polymer thin films in 3D integration
JP2017028178A (ja) 半導体ウエーハの３次元実装方法及び半導体ウエーハの接合方法
EP3422395B1 (en) Method of forming a semiconductor component having an array of microbumps and a planar bonding surface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant