JP7277871B2 - 相互接続のためのルテニウム金属機能フィリング - Google Patents

相互接続のためのルテニウム金属機能フィリング Download PDF

Info

Publication number
JP7277871B2
JP7277871B2 JP2020519373A JP2020519373A JP7277871B2 JP 7277871 B2 JP7277871 B2 JP 7277871B2 JP 2020519373 A JP2020519373 A JP 2020519373A JP 2020519373 A JP2020519373 A JP 2020519373A JP 7277871 B2 JP7277871 B2 JP 7277871B2
Authority
JP
Japan
Prior art keywords
metal
feature
metal layer
depositing
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020519373A
Other languages
English (en)
Other versions
JP2020536395A5 (ja
JP2020536395A (ja
Inventor
ユ，カイ－フン
ジョイ，ニコラス
リウ，エリック
オメーラ，デイヴィッド
ローゼンサール，デイヴィッド
真信 井下田
ワイダ，コリー
ルーシンク，ゲリット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2020536395A publication Critical patent/JP2020536395A/ja
Publication of JP2020536395A5 publication Critical patent/JP2020536395A5/ja
Application granted granted Critical
Publication of JP7277871B2 publication Critical patent/JP7277871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

関連出願の相互参照
本出願は、２０１７年１０月４日に出願された米国仮特許出願第６２／５６８，２１８号に関連し、その優先権を主張するものであり、その全内容は参照により本明細書に組み込まれる。
技術分野
本発明は、低抵抗ルテニウム（Ｒｕ）金属によるマイクロエレクトロニクスデバイスのためのビア及びトレンチなどのフィーチャのボイドの無いフィリングに関する。
集積回路は、様々な半導体デバイス及び複数の導電性金属経路を含み、これらの導電性金属経路は、半導体デバイスに電力を提供し、これらの半導体デバイスが情報を共有し、交換することを可能にする。集積回路内では、金属層を互いに絶縁する金属間誘電体層及び層間誘電体層を用いて、金属層が互いの上に重ねられる。
通常、各金属層は、少なくとも１つの追加の金属層への電気的コンタクトを形成しなければならない。かかる電気的コンタクトは、金属層を分離する層間誘電体中のフィーチャ（すなわち、ビア）をエッチングし、結果として得られるビアを金属で充填して相互接続を形成することによって達成される。金属層は、典型的には、層間誘電体中のエッチングされた経路を占める。「ビア」とは、通常、誘電体層内に形成される、孔、線、又は他の類似のフィーチャなどの任意のフィーチャであり、誘電体層を介して誘電体層の下にある導電層への電気的接続を提供するものを指す。同様に、２つ以上のビアを接続する金属層は、通常、トレンチと称される。
集積回路を製造するための多層金属化スキームにおける銅（Ｃｕ）金属の使用は、ＳｉＯ２などの誘電体中のＣｕ原子の高い移動度による問題を生じ、Ｃｕ原子はＳｉ中に電気的欠陥を生じさせる。したがって、Ｃｕ金属層、Ｃｕ充填トレンチ、及びＣｕ充填ビアは、Ｃｕ原子が誘電体及びＳｉ中に拡散するのを防止するために、通常、バリア材料でカプセル化される。バリア層は、通常、Ｃｕシード堆積の前に側壁及び底部を介してトレンチ上に堆積され、好ましくはＣｕ中において非反応性で非混和性であり、誘電体への良好な付着性を提供し、低電気抵抗を提供し得るする材料を含み得る。
デバイスの性能の向上は、通常、デバイス面積の減少又はデバイス密度の増加を伴う。デバイス密度の増加は、より大きなアスペクト比（すなわち、深さ対幅の比）を含む相互接続を形成するために使用されるビア寸法の減少を必要とする。ビア寸法が減少し、アスペクト比が増加するにつれて、ビア内の金属層に十分な体積を提供しつつ、ビアの側壁上に十分な厚さの拡散バリア層を形成することは、ますます困難になる。さらに、ビア及びトレンチ寸法が減少し、ビア及びトレンチ内の層の厚さが減少するにつれて、層及び層界面の材料特性はますます重要になる。特に、これらの層を形成するプロセスは、プロセスシーケンスの全てのステップについて良好な制御が維持される製造プロセスシーケンスに注意深く統合される必要がある。
基板内のますます小さくなるフィーチャにおけるＣｕ金属の使用に関連する問題は、Ｃｕ金属を他の低抵抗金属と置き換えることを必要とする。これらのますます小さくなるフィーチャのボイドの無い金属フィリングのための新しい方法が必要とされている。
Ｒｕ金属を基板内のフィーチャに充填する方法が提供される。方法は、フィーチャを有する基板を提供するステップと、フィーチャ内にＲｕ金属層を堆積させるステップと、フィーチャの開口周辺のフィールドエリアからＲｕ金属層を除去するステップと、フィーチャ内に追加のＲｕ金属を堆積させるステップであって、追加のＲｕ金属を、フィールドエリア上よりも高いレートでフィーチャ内に堆積させる、ステップと、を含む。一実施形態によれば、追加のＲｕ金属を、フィーチャがＲｕ金属で完全に充填されるまで堆積させる。
別の実施形態では、方法は、フィーチャを有する基板を提供するステップと、フィーチャ内にＲｕ金属層を堆積させるステップであって、Ｒｕ金属層を堆積させるステップは、フィーチャがＲｕ金属層で充填される前に、フィーチャの開口をピンチオフし、それによりフィーチャ内にボイドを形成する、ステップと、を含む。方法はさらに、ピンチオフを生じさせる過剰なＲｕ金属を除去するステップであって、フィーチャの開口周辺のフィールドエリアからＲｕ金属層を除去する、ステップと、フィーチャ内に追加のＲｕ金属を堆積させるステップであって、追加のＲｕ金属を、フィールドエリア上よりも高いレートでフィーチャ内に堆積させる、ステップと、を含む。一実施形態によれば、追加のＲｕ金属を、フィーチャがＲｕ金属で完全に充填されるまで堆積させる。
添付の図面に関連して考慮されるとき、以下の詳細な説明を参照することにより本発明がより完全に理解されるにつれて、本発明及びその多くの付随する利点のより完全な理解が容易に得られるであろう。
本発明の一実施形態による、フィーチャのＲｕ金属フィリングの断面を概略的に示す図である。 本発明の一実施形態による、フィーチャのＲｕ金属フィリングの断面を概略的に示す図である。 本発明の一実施形態による、フィーチャのＲｕ金属フィリングの断面を概略的に示す図である。 本発明の一実施形態による、フィーチャのＲｕ金属フィリングの断面を概略的に示す図である。 本発明の一実施形態による、フィーチャのＲｕ金属フィリングの断面の走査電子顕微鏡学（ＳＥＭ）画像を示す図である。 本発明の一実施形態による、フィーチャのＲｕ金属フィリングの断面の走査電子顕微鏡学（ＳＥＭ）画像を示す図である。 本発明の一実施形態による、フィーチャのＲｕ金属フィリングの断面の走査電子顕微鏡学（ＳＥＭ）画像を示す図である。
マイクロエレクトロニクスデバイス用のフィーチャの低抵抗率Ｒｕ金属によるボイドの無いフィリングのための方法が、いくつかの実施形態で記載される。短い有効電子平均自由行程を有するＲｕ金属は、約１０ｎｍ（５ｎｍノード）最小フィーチャサイズにおけるＣｕ金属の代替として、半導体（ＩＴＲＳ）抵抗要件のための国際技術ロードマップを満たす優れた候補であることが示された。Ｒｕ金属の多くの材料特性及び電気的特性により、それはＣｕ金属よりもフィーチャサイズのダウンスケーリングの影響を受けない。
一実施形態によれば、基板内のフィーチャ又は基板上のフィルム内のフィーチャのＲｕ金属フィリングのための方法が提供される。方法は、フィーチャを有する基板を提供するステップと、フィーチャ内にＲｕ金属層を堆積させるステップと、フィーチャの開口周辺のフィールドエリアからＲｕ金属層を除去するステップと、フィーチャ内に追加のＲｕ金属を堆積させるステップであって、追加のＲｕ金属を、フィールドエリア上よりも高いレートでフィーチャ内に堆積させる、ステップと、を含む。
一実施形態によれば、方法は、フィーチャを有する基板を提供するステップと、フィーチャ内にＲｕ金属層を堆積させるステップであって、Ｒｕ金属層を堆積させることは、フィーチャがＲｕ金属層で充填される前に、フィーチャの開口をピンチオフし、それにより、フィーチャ内にボイドを形成する、ステップと、を含む。方法はさらに、ピンチオフを生じさせる過剰なＲｕ金属を除去するステップであって、この除去は、フィーチャの開口周辺のフィールドエリアからＲｕ金属層を除去する、ステップと、フィーチャ内に追加のＲｕ金属を堆積させるステップであって、追加のＲｕ金属を、フィールドエリア上よりも高いレートでフィーチャ内に堆積させる、ステップと、を含む。
本発明の実施形態は、垂直側壁を有する正方形のフィーチャ、凸側壁を有する湾曲フィーチャ、及び、フィーチャの頂部から底部に延在する方向に関して逆行的プロファイル（retrograde profile）のエリアを有する側壁を有するフィーチャを含む、半導体デバイスに見出される異なる物理的形状の種々の凹状フィーチャに適用され得る。フィーチャは、例えば、トレンチ又はビアを含むことができる。フィーチャ直径は、３０ｎｍ未満、２０ｎｍ未満、１０ｎｍ未満、又は、５ｎｍ未満であり得る。フィーチャ直径は、２０ｎｍと３０ｎｍとの間、１０ｎｍと２０ｎｍとの間、５ｎｍと１０ｎｍとの間、又は、３ｎｍと５ｎｍとの間であり得る。フィーチャの深さは、例えば、２０ｎｍより大きく、５０ｎｍより大きく、１００ｎｍより大きく、又は、２００ｎｍより大きい場合がある。フィーチャは、例えば、２：１と２０：１との間、２：１と１０：１との間、又は、２：１と５：１との間のアスペクト比（ＡＲ、深さ：幅）を有することができる。一実施形態では、基板（例えば、Ｓｉ）は、誘電体層を含み、フィーチャは、誘電体層内に形成される。
図１Ａ～１Ｄは、本発明の一実施形態による、フィーチャのＲｕ金属フィリングの断面を概略的に示す。図１Ａにおいて、基板１０は、膜１０２内にフィーチャ１０４を含み、フィーチャ１０４は、膜１００上にフィーチャ１０４の頂部からフィーチャ１０４の底部へ延在する方向に関して逆行的プロファイルのエリアを有する側壁１０８を含む。基板１０は、さらに、フィーチャ１０４の開口部近傍のフィールドエリア１０６を有する。一実施形態によれば、膜１００及び１０２は、同じ材料を含んでもよい。例えば、材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択され得る。誘電材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料、及び、超低比誘電率材料なる群から選択され得る。別の実施形態によれば、膜１００及び１０２は、異なる材料を含み得る。異なる材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択され得る。誘電材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料、及び、超低比誘電率材料なる群から選択され得る。
図１Ｂは、フィールドエリア１０６上及びフィーチャ１０４内を含む、基板１０上に実質的に均一な厚さで堆積されたコンフォーマルＲｕ金属層１１０を示す。コンフォーマルＲｕ金属層１１０は、フィーチャ１０４がＲｕ金属で充填される前に、フィーチャ開口をピンチオフし、それにより、フィーチャ１０４内のさらなるＲｕ金属堆積を阻止し、フィーチャ１０４内にボイド（キーホール）１１２を形成する。Ｒｕ金属層１１０は、少量の不純物（例えば、炭素及び酸素）を含む純粋なＲｕ金属又は実質的に純粋なＲｕ金属からなる。Ｒｕ金属層１１０は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、めっき、又はスパッタリングによって堆積されることができる。一つの実施例において、Ｒｕ金属層は、約２００℃の基板温度で、Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスを用いてＣＶＤによって堆積され得る。しかしながら、Ｒｕ金属層１１０を堆積させるために、他のＲｕ金属前駆体がＣＶＤによって使用されることができる。
図１Ｂには示されていないが、核形成層を、Ｒｕ金属堆積の前に、ＡＬＤ又はＣＶＤによって、フィーチャ１０４を含む基板１０上に堆積することができる。一実施形態によれば、核形成層は、Ｍｏ、ＭｏＮ、Ｔａ、ＴａＮ、ＴａＡｌＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ及びＴｉＡｌＮからなる群から選択されることができる。核形成層の役割は、短いインキュベーション時間でＲｕ金属層１１０のコンフォーマル堆積を確実にするために、フィーチャ１０４内に良好な核形成表面及び付着表面を提供することである。Ｃｕ金属フィリングを使用する場合とは異なり、誘電体材料とＲｕ金属との間に良好な拡散バリア層を設ける必要はない。したがって、Ｒｕ金属フィリングの場合、核形成層は非常に薄くすることができ、連続していないか又は不完全であり得、フィーチャ内の誘電体材料を露出させるギャップを有し得る。これは、Ｃｕ金属フィーチャフィリングと比較してフィーチャフィリング内のＲｕ金属の量を増加させることを可能にする。いくつかの例では、核形成層の厚さは、２０Å以下、１５Å以下、１０Å以下、又は５Å以下であり得る。一実施例において、ＴａＮ核形成層は、約３５０℃の基板温度で、ｔｅｒｔ－ブチルイミド－トリス－エチルメチルアミド－タンタル（ＴＢＴＥＭＴ，Ｔａ（ＮＣＭｅ３）（ＮＥｔＭｅ）３）及びアンモニア（ＮＨ３）の交互の曝露を伴う原子層堆積（ＡＬＤ）を用いて堆積され得る。
図１Ｃは、フィーチャ１０４の開口部の周囲のフィールドエリア１０６からＲｕ金属層１１０を除去し、フィーチャ開口のピンチオフを生じさせたＲｕ金属層１１０を除去した後の基板１０を示す。一実施形態によれば、Ｒｕ金属層１１０の除去は、基板１０をプラズマ励起乾式エッチングプロセスに曝露するステップを含むことができる。プラズマ励起乾式エッチングプロセスは、プラズマ励起エッチングガスとＲｕ金属層１１０との間の化学反応、非反応性ガスによるＲｕ金属層１１０の物理的除去、又はそれらの組み合わせを含むことができる。一実施例において、プラズマ励起ドライエッチングプロセスは、基板１０を酸素含有ガス及び任意にハロゲン含有ガスを含むプラズマ励起エッチングガスに曝露するステップを含む。別の実施例では、除去は、スパッタ除去又はプラズマ励起Ａｒガスを使用するＲｕ金属層１１０の再分配を含むことができる。別の実施形態によれば、Ｒｕ金属層１１０の除去は、化学機械研磨プロセスを含むことができる。別の実施形態によれば、Ｒｕ金属層１１０の除去は、Ｒｕ金属層１１０を熱処理し、フィーチャ１０４内のＲｕ金属層１１０をリフローさせる、ステップを含むことができる。さらに別の実施形態によれば、Ｒｕ金属層１１０の除去は、プラズマ励起乾式エッチングプロセスと熱処理との組み合わせを含むことができる。プラズマ励起乾式エッチングプロセスのための例示的な処理条件は、約５ｍＴｏｒｒ～約７６０ｍＴｏｒｒの間のガス圧力、約４０℃～約３７０℃の間の基板温度を含む。上部電極プレートと基板を支持する下部電極プレートとを含む容量結合プラズマ（ＣＣＰ）処理システムを使用することができる。一実施例では、約１００Ｗと約１５００Ｗとの間の無線周波数（ＲＦ）電力を上部電極プレートに印加することができる。Ｒｕ金属除去を増加させるために、下部電極板にＲＦ電力を印加することもできる。
一実施形態によれば、プラズマ励起エッチングガスは、Ｒｕ金属除去を強化するために、酸素含有ガス及び任意にハロゲン含有ガスを含むことができる。酸素含有ガスは、Ｏ２、Ｈ２Ｏ、ＣＯ、ＣＯ２、及びそれらの組み合わせを含むことができる。ハロゲン含有ガスは、例えば、Ｃｌ２、ＢＣｌ３、ＣＦ４、及びそれらの組み合わせを含むことができる。一実施例において、プラズマ励起エッチングガスは、Ｏ２及びＣｌ２を含むことができる。プラズマ励起エッチングガスは、Ａｒガスをさらに含むことができる。別の実施例では、プラズマ励起エッチングガスは、Ｏ２ガスと、任意にＡｒガスとから成ることができる。いくつかの実施形態において、複数のプラズマ励起エッチングガス中の１つ以上のガスは循環されることができる。
図１Ｄは、フィーチャ１０４に追加のＲｕ金属１１４を堆積するステップの後の、その結果、フィーチャ１０４の空隙のないＲｕ金属充填が生じている基板１０を示す。本発明者らは、追加のＲｕ金属１１４が、フィーチャ１０４内のＲｕ金属層１１０上には、膜１０２のフィールドエリア１０６上よりも高いレートで堆積し、それによって、フィーチャ１０４の完全なＲｕ金属充填を可能にし、フィーチャ１０４が追加のＲｕ金属１１４で充填される前に、フィーチャ開口のピンチオフを防止することを見出した。まとめると、Ｒｕ金属層１１０及び追加のＲｕ金属１１４は、フィールドエリア１０６上に存在する余分なＲｕ金属とともに、フィーチャ１０４をＲｕ金属で完全に充填する。いくつかの実施形態によれば、Ｒｕ金属堆積ステップ及びＲｕ金属除去のステップは、フィーチャ１０４のボイドの無いＲｕ金属フィリングを提供するために必要であれば、少なくとも１回繰り返されることができる。
本発明の一実施形態によれば、Ｒｕ金属フィリングの後、Ｒｕ金属中の不純物を最小限に抑え、Ｒｕ金属粒径を増大させるために、基板１０を熱処理することができる。その結果、Ｒｕ金属の電気抵抗が低下する。別の実施形態によれば、フィーチャ１０４の開口周辺のフィールドエリア１０６からＲｕ金属層１１０を除去した後、基板はＲｕ金属中の不純物を最小化し、フィールドエリア１０６に比べてフィーチャ１０４中の改良されたＲｕ金属堆積選択性を提供するために熱処理されることができる。熱処理ステップは、２００℃と６００℃との間、３００℃と４００℃との間、５００℃と６００℃のとの間、４００℃と４５０℃との間、又は４５０℃と５００℃との間の基板温度で行われることができる。さらに、熱処理ステップは、Ａｒガス、Ｈ２ガス、又はＡｒガスとＨ２ガスの両方の存在下において大気圧以下で行うことができる。一つの実施例において、熱処理ステップは、形成ガスの存在下において大気圧以下で行うことができる。形成ガスはＨ２とＮ２の混合物である。別の実施例では、熱処理ステップは、熱処理に使用されるプロセスチャンバ内にガスを流入させることなく、高真空条件下で行うことができる。
図２Ａ～２Ｃは、本発明の一実施形態によるフィーチャのＲｕ金属フィリングの断面ＳＥＭ画像を示す。図２Ａは、膜２００内にエッチングされたフィーチャを含む基板上に堆積されたコンフォーマルＲｕ金属層２０２を示す。フィーチャは、約１９ｎｍの開口直径、約４０ｎｍの底部直径、及び約８３ｎｍの高さを有していた。コンフォーマルＲｕ金属層２０２は、基板温度約２００℃で、Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスを用いるＣＶＤによって堆積された。図２ＡのコンフォーマルＲｕ金属層２０２は、フィーチャがＲｕ金属で充填される前に、フィーチャ開口をピンチオフし、それによってフィーチャ内にボイド２１２を形成する。図２Ｂは、フィーチャの開口周辺フィールドエリア２０６からコンフォーマルＲｕ金属層２０２を除去し、フィーチャ開口のピンチオフを生じさせるＲｕ金属層２０２の一部を除去した後の基板を示す。Ｒｕ金属の除去は、基板を、Ｏ２ガス、Ｃｌ２ガス、及びＡｒガスを含むプラズマ励起エッチングガスに曝すことを含むプラズマ励起乾式エッチングプロセスを用いて行った。図２Ｃは、フィーチャのボイドのないＲｕ金属フィリングをもたらすフィーチャ内の追加のＲｕ金属２１４の堆積の後の基板を示す。追加のＲｕ金属２１４は、フィールドエリア２０６上よりも高いレートでフィーチャ内に堆積され、それによってフィーチャの完全なＲｕ金属フィリングを可能にし、フィーチャがＲｕ金属で充填される前にフィーチャ開口をピンチオフすることを防止する。
マイクロエレクトロニクスデバイスのための低抵抗率Ｒｕ金属による、ビア及びトレンチなどのフィーチャのボイドの無いリングのための方法が、様々な実施形態で開示されている。本発明の実施形態の前述の説明は、例示及び説明のために提示されたものである。開示された正確な形態を網羅すること又は本発明を開示された正確な形態に限定することを意図するものではない。この説明及び以下の特許請求の範囲は、説明のためだけに使用される用語を含み、限定するものとして解釈されるべきではない。当業者は、上記教示に照らして多くの改変及び変形が可能であることを理解することができる。当業者は、図面に示された様々な構成要素の様々な均等な組み合わせおよび置換を認識するであろう。したがって、本発明の範囲は、この詳細な説明によってではなく、添付の特許請求の範囲によって限定されることが意図される。

Claims (18)

  1. ルテニウム（Ｒｕ）金属を充填する方法であって、
    側壁及び底部を有するフィーチャを有する基板を提供するステップであって、前記側壁は、前記フィーチャの頂部から前記フィーチャの前記底部に延在する方向に関して逆行的なプロファイルのエリアを含む、ステップと、
    前記フィーチャ内にＲｕ金属層を堆積させるステップと、
    前記フィーチャの開口周辺のフィールドエリアから前記Ｒｕ金属層を除去するステップと、
    前記フィーチャ内に追加のＲｕ金属を堆積させるステップであって、前記追加のＲｕ金属を、前記フィールドエリア上よりも高いレートで前記フィーチャ内に堆積させる、ステップと、
    を含む、方法。
  2. 前記追加のＲｕ金属を、前記フィーチャがＲｕ金属で完全に充填されるまで堆積させる、
    請求項１記載の方法。
  3. 前記の除去するステップは、
    前記基板をプラズマ励起乾式エッチングプロセスに曝露するステップを含む、
    請求項１記載の方法。
  4. 前記プラズマ励起乾式エッチングプロセスは、
    前記基板を酸素含有ガス及び任意にハロゲン含有ガスを含むプラズマ励起エッチングガスに曝露するステップを含む、
    請求項３記載の方法。
  5. 前記方法はさらに、
    前記Ｒｕ金属層を堆積させる前に、前記フィーチャ内に核形成層を形成するステップであって、
    前記核形成層を、Ｍｏ、ＭｏＮ、Ｔａ、ＴａＮ、ＴａＡｌＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ及びＴｉＡｌＮからなる群から選択する、ステップ、
    を含む請求項１記載の方法。
  6. 前記Ｒｕ金属層及び前記追加のＲｕ金属層を、原子層堆積（ＡＬＤ）又は化学気相堆積（ＣＶＤ）によって堆積させる、
    請求項１記載の方法。
  7. 前記Ｒｕ金属層を、Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスを用いたＣＶＤによってコンフォーマルに堆積させる、
    請求項６記載の方法。
  8. 前記方法はさらに、
    前記フィーチャ内の前記Ｒｕ金属層をリフローするために前記基板を熱処理するステップを
    含む、請求項１記載の方法。
  9. 前記の熱処理は、２００℃と６００℃との間の基板温度において行われる、
    請求項８記載の方法。
  10. ルテニウム（Ｒｕ）金属を充填する方法であって、側壁及び底部を有するフィーチャを有する基板を提供するステップであって、前記側壁は、前記フィーチャの頂部から前記フィーチャの前記底部に延在する方向に関して逆行的なプロファイルのエリアを含む、ステップと、
    前記フィーチャ内にＲｕ金属層を堆積させるステップであって、前記フィーチャが前記Ｒｕ金属層で充填される前に、前記フィーチャの開口をピンチオフし、それにより前記フィーチャ内にボイドを形成する、ステップと、
    前記のピンチオフを生じさせる過剰なＲｕ金属を除去するステップであって、前記フィーチャの開口周辺のフィールドエリアから前記Ｒｕ金属層を除去する、ステップと、
    前記フィーチャ内に追加のＲｕ金属を堆積させるステップであって、前記追加のＲｕ金属を、前記フィールドエリア上よりも高いレートで前記フィーチャ内に堆積させる、ステップと、
    を含む、方法。
  11. 前記追加のＲｕ金属を、前記フィーチャがＲｕ金属で完全に充填されるまで堆積させる、
    請求項１０記載の方法。
  12. 前記の除去するステップは、
    前記基板をプラズマ励起乾式エッチングプロセスに曝露するステップを含む、
    請求項１０記載の方法。
  13. 前記プラズマ励起乾式エッチングプロセスは、
    前記基板を酸素含有ガス及び任意にハロゲン含有ガスを含むプラズマ励起エッチングガスに曝露するステップを含む、
    請求項１２記載の方法。
  14. 前記方法はさらに、
    前記Ｒｕ金属層を堆積させる前に、前記フィーチャ内に核形成層を形成するステップであって、前記核形成層を、Ｍｏ、ＭｏＮ、Ｔａ、ＴａＮ、ＴａＡｌＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ及びＴｉＡｌＮからなる群から選択する、ステップ、
    を含む、請求項１０記載の方法。
  15. 前記Ｒｕ金属層及び前記追加のＲｕ金属層を、原子層堆積（ＡＬＤ）又は化学気相堆積（ＣＶＤ）によって堆積させる、
    請求項１０記載の方法。
  16. 前記Ｒｕ金属層を、Ｒｕ３（ＣＯ）１２及びＣＯキャリアガスを用いたＣＶＤによってコンフォーマルに堆積させる、
    請求項１５記載の方法。
  17. 前記方法はさらに、
    前記フィーチャ内の前記Ｒｕ金属層をリフローするために前記基板を熱処理するステップを
    含む、請求項１０記載の方法。
  18. 前記の熱処理は、２００℃と６００℃との間の基板温度において行われる、
    請求項１７記載の方法。
JP2020519373A 2017-10-04 2018-10-01 相互接続のためのルテニウム金属機能フィリング Active JP7277871B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762568218P 2017-10-04 2017-10-04
US62/568,218 2017-10-04
PCT/US2018/053675 WO2019070545A1 (en) 2017-10-04 2018-10-01 METAL RUTHENIUM FILLING OF ELEMENTS FOR INTERCONNECTIONS

Publications (3)

Publication Number Publication Date
JP2020536395A JP2020536395A (ja) 2020-12-10
JP2020536395A5 JP2020536395A5 (ja) 2021-10-21
JP7277871B2 true JP7277871B2 (ja) 2023-05-19

Family

ID=65896222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020519373A Active JP7277871B2 (ja) 2017-10-04 2018-10-01 相互接続のためのルテニウム金属機能フィリング

Country Status (5)

Country Link
US (1) US10700009B2 (ja)
JP (1) JP7277871B2 (ja)
KR (1) KR102601862B1 (ja)
TW (1) TWI827553B (ja)
WO (1) WO2019070545A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169627A (ja) * 2018-03-23 2019-10-03 東京エレクトロン株式会社 エッチング方法
JP7077108B2 (ja) * 2018-04-05 2022-05-30 東京エレクトロン株式会社 被加工物の処理方法
KR20200130497A (ko) 2018-04-09 2020-11-18 도쿄엘렉트론가부시키가이샤 저 커패시턴스 상호연결을 위한 에어 갭을 가진 반도체 디바이스를 형성하는 방법
US20220139776A1 (en) * 2020-11-03 2022-05-05 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
US20230002888A1 (en) * 2021-07-01 2023-01-05 Applied Materials, Inc. Method of depositing metal films
WO2024050252A1 (en) * 2022-09-02 2024-03-07 Lam Research Corporation Atomic layer deposition with in-situ sputtering

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031688A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2006324363A (ja) 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
JP2007531271A (ja) 2004-03-26 2007-11-01 東京エレクトロン株式会社 イオン化物理蒸着方法
JP2008244420A (ja) 2007-02-28 2008-10-09 Handotai Rikougaku Kenkyu Center:Kk 導電体の形成装置、導電体の形成方法、および半導体装置の製造方法
JP2009117633A (ja) 2007-11-07 2009-05-28 Panasonic Corp 半導体装置の製造方法
JP2018516465A (ja) 2015-06-05 2018-06-21 東京エレクトロン株式会社 インターコネクトのためのルテニウムメタルによるフィーチャ充填

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165405A (ja) 2002-11-13 2004-06-10 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
LU91572B1 (en) 2009-05-20 2010-11-22 Wurth Paul Sa Method for operating a regenerative heater.
US8124531B2 (en) * 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
KR101913891B1 (ko) * 2011-09-27 2018-10-31 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
US9406683B2 (en) * 2014-12-04 2016-08-02 International Business Machines Corporation Wet bottling process for small diameter deep trench capacitors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031688A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2007531271A (ja) 2004-03-26 2007-11-01 東京エレクトロン株式会社 イオン化物理蒸着方法
JP2006324363A (ja) 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
JP2008244420A (ja) 2007-02-28 2008-10-09 Handotai Rikougaku Kenkyu Center:Kk 導電体の形成装置、導電体の形成方法、および半導体装置の製造方法
JP2009117633A (ja) 2007-11-07 2009-05-28 Panasonic Corp 半導体装置の製造方法
JP2018516465A (ja) 2015-06-05 2018-06-21 東京エレクトロン株式会社 インターコネクトのためのルテニウムメタルによるフィーチャ充填

Also Published As

Publication number Publication date
US20190103363A1 (en) 2019-04-04
JP2020536395A (ja) 2020-12-10
KR20200051823A (ko) 2020-05-13
WO2019070545A1 (en) 2019-04-11
TWI827553B (zh) 2024-01-01
KR102601862B1 (ko) 2023-11-13
US10700009B2 (en) 2020-06-30
TW201926405A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
US10056328B2 (en) Ruthenium metal feature fill for interconnects
JP7277871B2 (ja) 相互接続のためのルテニウム金属機能フィリング
US10867921B2 (en) Semiconductor structure with tapered conductor
US7498242B2 (en) Plasma pre-treating surfaces for atomic layer deposition
US8026605B2 (en) Interconnect structure and method of manufacturing a damascene structure
KR20040020782A (ko) 2-단계 도금으로 다마신 배선을 형성하는 방법
US20190259650A1 (en) Method for protecting cobalt plugs
US9893144B1 (en) Methods for fabricating metal-insulator-metal capacitors
TW202111870A (zh) 用於混成特徵金屬化之方法與設備
JP2005129937A (ja) 低ｋ集積回路相互接続構造
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US20180053688A1 (en) Method of metal filling recessed features in a substrate
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
JP2009117673A (ja) 半導体装置およびその製造方法
KR100891524B1 (ko) 반도체 소자의 제조방법
US20170194192A1 (en) Metal filling and planarization of recessed features
TW202414590A (zh) 非揮發性金屬的無氧蝕刻
KR20030002137A (ko) 구리를 사용한 대머신 금속배선 형성 방법
JP2015133382A (ja) 半導体装置の製造方法
KR20050002094A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R150 Certificate of patent or registration of utility model

Ref document number: 7277871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150