KR102601862B1 - 상호접속부를 위한 루테늄 금속 피처 충전 - Google Patents

상호접속부를 위한 루테늄 금속 피처 충전 Download PDF

Info

Publication number
KR102601862B1
KR102601862B1 KR1020207012049A KR20207012049A KR102601862B1 KR 102601862 B1 KR102601862 B1 KR 102601862B1 KR 1020207012049 A KR1020207012049 A KR 1020207012049A KR 20207012049 A KR20207012049 A KR 20207012049A KR 102601862 B1 KR102601862 B1 KR 102601862B1
Authority
KR
South Korea
Prior art keywords
metal
feature
substrate
metal layer
layer
Prior art date
Application number
KR1020207012049A
Other languages
English (en)
Other versions
KR20200051823A (ko
Inventor
카이-훙 위
니콜라스 조이
에릭 리우
데이비드 오메라
데이비드 로젠탈
마사노부 이게타
코리 바이다
게릿 뢰싱크
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200051823A publication Critical patent/KR20200051823A/ko
Application granted granted Critical
Publication of KR102601862B1 publication Critical patent/KR102601862B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판에서의 피처의 보이드-프리(void-free) Ru 금속 충전을 위한 방법이 제공된다. 방법은, 피처를 포함하는 기판을 제공하는 단계, 상기 피처에 Ru 금속 층을 퇴적하는 단계, 상기 피처의 개구 주위의 필드(field) 영역으로부터 상기 Ru 금속 층을 제거하는 단계, 및 상기 피처에 추가적인 Ru 금속을 퇴적하는 단계를 포함하고, 상기 추가적인 Ru 금속은 상기 필드 영역 상에서보다 더 높은 속도로 상기 피처에 퇴적된다. 하나의 실시예에 따르면, 상기 추가적인 Ru 금속은 상기 피처가 Ru 금속으로 완전히 채워질 때까지 퇴적된다.

Description

상호접속부를 위한 루테늄 금속 피처 충전
본 출원은 2017년 10월 4일 출원된 미국 가특허 출원 번호 제62/568,218호와 관련되고 이의 우선권을 주장하며, 이 출원의 전체 내용은 참조에 의해 여기에 포함된다.
본 발명은 저저항 루테늄(Ru) 금속으로 마이크로전자 디바이스를 위한 비아 및 트렌치와 같은 피처(feature)의 보이드-프리 충전(void-free filling)을 위한 방법에 관한 것이다.
집적 회로는 다양한 반도체 디바이스 그리고 반도체 디바이스에 전기 전력을 제공하며 이 반도체 디바이스가 정보를 공유 및 교환할 수 있게 해주는 복수의 전도성 금속 경로들을 포함한다. 집적 회로 내에서, 금속 층은 금속 층들을 서로 절연시키는 금속간 및 층간 유전체층을 사용하여 서로의 상면 상에 적층된다.
보통, 각각의 금속 층은 적어도 하나의 추가적인 금속 층에의 전기 콘택을 형성하여야 한다. 이러한 전기 콘택은, 금속 층들을 분리하는 층간 유전체에 피처(즉, 비아)를 에칭하고, 상호접속부를 생성하도록 결과적인 비아를 금속으로 충전함으로써, 달성된다. 금속 층은 통상적으로 층간 유전체에서의 에칭된 경로를 점유한다. “비아”는 보통, 유전체 층 내에 형성된 홀, 라인 또는 다른 유사한 피처와 같은 임의의 피처를 지칭하며, 유전체 층을 통해 유전체 층 아래에 있는 전도성 층에의 전기 접속을 제공한다. 마찬가지로, 둘 이상의 비아를 접속시키는 금속 층은 보통 트렌치로 지칭된다.
집적 회로를 제조하기 위한 다층 금속화 방식에서의 구리(Cu) 금속의 사용은 SiO2와 같은 유전체에서의 Cu 원자의 높은 이동도로 인한 문제를 만들며, Cu 원자는 Si에서 전기 결함을 생성할 수 있다. 따라서, Cu 금속 층, Cu로 채워진 트렌치, 및 Cu로 채워진 비아는 보통, Cu 원자가 유전체 및 Si 안으로 확산하는 것을 막도록 배리어 재료로 봉지된다. 배리어 층은 보통 Cu 시드 퇴적 전에 트렌치 및 비아 측벽 및 바닥 상에 퇴적되고, 바람직하게는 Cu에서 비반응성이고 혼합되지 않으며(immiscible) 유전체에 양호한 접착력을 제공하고 낮은 전기 저항을 제공할 수 있는 재료를 포함할 수 있다.
디바이스 성능 증가는 보통 디바이스 영역의 감소 또는 디바이스 밀도의 증가를 동반한다. 디바이스 밀도의 증가는, 더 큰 종횡비(aspect ratio)(즉, 깊이 대 폭 비)를 비롯하여, 상호접속부를 형성하는데 사용되는 비아 치수의 감소를 요구한다. 비아 치수가 감소하고 종횡비가 증가함에 따라, 비아의 측벽 상에 충분한 두께를 갖는 확산 배리어 층을 형성하면서 또한 비아 내의 금속 층에 대한 충분한 볼륨을 제공하는 것은 점점 더 난제가 되고 있다. 또한, 비아 및 트렌치 치수가 감소하고 비아 및 트렌치 내의 층의 두께가 감소함에 따라, 층의 재료 특성 및 층 계면이 점점 더 중요해지고 있다. 특히, 이들 층을 형성하는 프로세스는, 프로세스 시퀀스의 모든 단계에 대하여 양호한 제어가 유지되는 제조 프로세스 시퀀스로 신중하게 통합될 필요가 있다.
기판에서의 점점 더 작아지는 피처에서 Cu 금속의 사용과 연관된 문제점은, Cu 금속을 다른 저저항 금속으로 대체하도록 요구할 것이다. 이러한 점점 더 작아지는 피처의 보이드-프리 금속 충전을 위한 새로운 방법이 요구된다.
기판에서의 피처의 Ru 금속 충전을 위한 방법이 제공된다. 방법은, 피처를 포함하는 기판을 제공하는 단계, 상기 피처에 Ru 금속 층을 퇴적하는 단계, 상기 피처의 개구 주위의 필드(field) 영역으로부터 상기 Ru 금속 층을 제거하는 단계, 및 상기 피처에 추가적인 Ru 금속을 퇴적하는 단계를 포함하고, 상기 추가적인 Ru 금속은 상기 필드 영역 상에서보다 더 높은 속도로 상기 피처에 퇴적된다. 하나의 실시예에 따르면, 상기 추가적인 Ru 금속은 상기 피처가 Ru 금속으로 완전히 채워질 때까지 퇴적된다.
또다른 실시예에 따르면, 방법은, 피처를 포함하는 기판을 제공하는 단계, 및 상기 피처에 Ru 금속 층을 퇴적하는 단계를 포함하며, 상기 Ru 금속 층을 퇴적하는 단계는, 상기 피처가 상기 Ru 금속 층으로 채워지기 전에 상기 피처 개구를 핀치 오프(pinch off)시키며, 그에 의해 상기 피처 안에 보이드를 형성한다. 방법은, 상기 핀치 오프를 야기한 과도한 Ru 금속을 제거하는 단계 - 상기 제거하는 단계는, 상기 피처의 개구 주위의 필드 영역으로부터 상기 Ru 금속 층을 제거함 - ; 및 상기 피처에 추가적인 Ru 금속을 퇴적하는 단계를 더 포함하고, 상기 추가적인 Ru 금속은 상기 필드 영역 상에서보다 더 높은 속도로 상기 피처에 퇴적된다. 하나의 실시예에 따르면, 상기 추가적인 Ru 금속은 상기 피처가 Ru 금속으로 완전히 채워질 때까지 퇴적된다.
다음의 상세한 설명을 참조하여, 특히 첨부 도면과 관련하여 고려될 때, 본 발명 및 이의 많은 동반 이점을 더 잘 이해하게 됨에 따라 이의 보다 완전한 인식을 용이하게 얻을 수 있을 것이다.
도 1a 내지 도 1d는 본 발명의 실시예에 따라 피처의 단면 Ru 금속 충전을 개략적으로 도시한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따라 피처의 Ru 금속 충전의 단면 SEM(scanning electron microscopy) 이미지를 도시한다.
마이크로전자 디바이스에 대하여 저저항 Ru 금속으로 피처의 보이드-프리 충전을 위한 방법이 여러 실시예에서 기재된다. Ru 금속은, 그의 짧은 유효 전자 평균 자유 경로로써, 약 10 nm (5 nm 노드) 최소 피처 크기에서 Cu 금속 대체물로서 ITRS(International Technology Roadmap for Semiconductors) 저항 요건을 충족시키기 위한 뛰어난 후보임이 입증되었다. Ru 금속의 많은 재료 및 전기적 특성으로 인해, Cu 금속보다는 피처 크기의 하향 스케일링의 영향을 덜 받는다.
하나의 실시예에 따르면, 기판에서의 피처 또는 기판 상의 막에서의 피처의 Ru 금속 충전을 위한 방법이 제공된다. 방법은, 피처를 포함하는 기판을 제공하는 단계, 피처에 Ru 금속 층을 퇴적하는 단계, 피처의 개구 주위의 필드(field) 영역으로부터 Ru 금속 층을 제거하는 단계, 및 피처에 추가적인 Ru 금속을 퇴적하는 단계를 포함하며, 추가적인 Ru 금속은 필드 영역 상에서보다 더 높은 속도로 피처에 퇴적된다.
또다른 실시예에 따르면, 방법은, 피처를 포함하는 기판을 제공하는 단계, 피처에 Ru 금속 층을 퇴적하는 단계를 포함하며, Ru 금속 층을 퇴적하는 단계는, 피처가 Ru 금속 층으로 채워지기 전에 피처 개구를 핀치 오프(pinch off)시키며, 그에 의해 피처 안에 보이드를 형성한다. 방법은, 핀치 오프를 야기한 과도한 Ru 금속을 제거하는 단계 - 상기 제거하는 단계는, 피처의 개구 주위의 필드 영역으로부터 Ru 금속 층을 제거함 - , 및 피처에 추가적인 Ru 금속을 퇴적하는 단계를 더 포함하고, 추가적인 Ru 금속은 필드 영역 상에서보다 더 높은 속도로 피처에 퇴적된다.
본 발명의 실시예는, 수직 측벽을 갖는 정사각형 피처, 볼록한 측벽을 갖는 구부러진 피처, 및 피처의 상부로부터 피처의 바닥으로 연장하는 방향에 대하여 역행(retrograde) 프로파일의 영역을 갖는 측벽을 갖는 피처를 비롯하여, 반도체 디바이스에서 발견되는 상이한 물리적 형상들의 다양한 리세싱된 피처에 적용될 수 있다. 피처는 예를 들어 트렌치 또는 비아를 포함할 수 있다. 피처 직경은 30 nm보다 작거나, 20 nm보다 작거나, 10 nm보다 작거나, 또는 5 nm보다 작을 수 있다. 피처 직경은 20 nm와 30 nm 사이, 10 nm 와 20 nm 사이, 5 nm와 10 nm 사이, 또는 3 nm와 5 nm 사이일 수 있다. 피처의 깊이는 예를 들어, 20 nm보다 크거나, 50 nm보다 크거나, 100 nm보다 크거나, 또는 200 nm보다 클 수 있다. 피처는 예를 들어 2:1와 20:1 사이, 2:1와 10:1 사이, 또는 2:1과 5:1 사이의 종횡비(AR, 깊이:폭)를 가질 수 있다. 하나의 예에서, 기판(예컨대, Si)은 유전체 층을 포함하고, 피처는 유전체 층에 형성된다.
도 1a 내지 도 1d는 본 발명의 실시예에 따라 피처의 단면 Ru 금속 충전을 개략적으로 도시한다. 도 1a에서, 기판(10)은 막(102)에서의 피처(104)를 포함하며, 피처(104)는 피처(104)의 상부로부터 막(100) 위의 피처(104)의 바닥으로 연장하는 방향에 대해 역행 프로파일의 영역을 갖는 측벽(108)을 포함한다. 기판(10)은 피처(104)의 개구 근방의 필드 영역(106)을 더 포함한다. 하나의 실시예에 따르면, 막(100 및 102)은 동일 재료를 포함할 수 있다. 예를 들어, 재료는 실리콘, 게르마늄, 실리콘 게르마늄, 유전체 재료, 금속, 및 금속 함유 재료로 구성된 그룹으로부터 선택될 수 있다. 유전체 재료는, SiO2, SiON, SiN, 하이 k(high-k) 재료, 로우 k(low-k) 재료, 및 울트라 로우 k(ultra-low-k) 재료로 구성된 그룹으로부터 선택될 수 있다. 다른 실시예에 따르면, 막(100 및 102)은 상이한 재료를 포함할 수 있다. 상이한 재료는 실리콘, 게르마늄, 실리콘 게르마늄, 유전체 재료, 금속, 및 금속 함유 재료로 구성된 그룹으로부터 선택될 수 있다. 유전체 재료는, SiO2, SiON, SiN, 하이 k 재료, 로우 k 재료, 및 울트라 로우 k 재료로 구성된 그룹으로부터 선택될 수 있다.
도 1b는 필드 영역(106) 상에 그리고 피처(104) 내를 비롯하여, 기판(10) 상에 실질적으로 균일한 두께로 퇴적된 컨포멀(conformal) Ru 금속 층(110)을 도시한다. 컨포멀 Ru 금속 층(110)은, 피처(104)가 Ru 금속으로 채워지기 전에 피처 개구를 핀치 오프시키며, 그에 의해 피처(104)에서의 부가의 Ru 금속 퇴적을 막고 피처(104) 안에 보이드(키홀)(112)를 형성한다. Ru 금속 층(110)은 순수 Ru 금속 또는 소량의 불순물(예컨대, 탄소 및 산소)을 함유한 실질적으로 순수한 Ru 금속으로 구성된다. Ru 금속 층(110)은 원자층 퇴적(ALD; atomic layer deposition), 화학적 기상 증착(CVD; chemical vapor deposition), 도금, 또는 스퍼터링에 의해 퇴적될 수 있다. 하나의 예에서, Ru 금속 층은 약 200 ℃의 기판 온도에서 Ru3(CO)12 및 CO 캐리어 가스를 사용하여 CVD에 의해 퇴적될 수 있다. 그러나, 다른 Ru 금속 전구체가 Ru 금속 층(110)을 퇴적하도록 CVD에 의해 사용될 수 있다.
도 1b에 도시되지 않지만, Ru 금속 퇴적 전에 ALD 또는 CVD에 의해, 피처(104) 내를 비롯한 기판(10) 상에 핵생성(nucleation) 층이 퇴적될 수 있다. 하나의 실시예에 따르면, 핵생성 층은 Mo, MoN, Ta, TaN, TaAlN, W, WN, Ti, TiN, 및 TiAlN으로 구성된 그룹으로부터 선택될 수 있다. 핵생성 층의 역할은, 짧은 인큐베이션 시간으로 Ru 금속 층(110)의 컨포멀 퇴적을 보장하도록 피처(104)에서의 양호한 핵생성 표면 및 접착 표면을 제공하는 것이다. Cu 금속 충전을 사용할 때와는 달리, 피처에서 Ru 금속과 유전체 재료 사이에 양호한 확산 배리어 층이 요구되지 않는다. 따라서, Ru 금속 충전의 경우, 핵생성 층은 매우 얇을 수 있고, 피처에서 유전체 재료를 노출시키는 갭을 가지며 불연속적이거나 불완전할 수 있다. 이는 Cu 금속 피처 충전과 비교하여, 피처 충전하는 Ru 금속의 양을 증가시키는 것을 가능하게 한다. 일부 예에서, 핵생성 층의 두께는 20 Å 이하, 15 Å 이하, 10 Å 이하, 또는 5 Å 이하일 수 있다. 하나의 예에서, TaN 핵생성 층이, 약 350 ℃의 기판 온도에서 TBTEMT(Ta(NCMe3)(NEtMe)3) 및 암모니아(NH3)의 교대 노출로 원자층 퇴적(ALD)을 사용하여 퇴적될 수 있다.
도 1c는 피처(104)의 개구 주위의 필드 영역(106)으로부터 Ru 금속 층(110)의 제거 및 피처 개구의 핀치오프를 야기한 Ru 금속 층(110)의 제거 다음의 기판(10)을 도시한다. 하나의 실시예에 따르면, Ru 금속 층(110)의 제거는 플라즈마 여기 건식 에칭 프로세스에 기판(10)을 노출시키는 것을 포함할 수 있다. 플라즈마 여기 건식 에칭 프로세스는, 플라즈마 여기 에칭 가스와 Ru 금속 층(110) 간의 화학적 반응, 비반응 가스에 의한 Ru 금속 층(110)의 물리적 제거, 또는 이들의 조합을 포함할 수 있다. 하나의 예에서, 플라즈마 여기 건식 에칭 프로세스는, 산소 함유 가스 및 선택적으로 할로겐 함유 가스를 포함한 플라즈마 여기 에칭 가스에 기판(10)을 노출시키는 것을 포함한다. 다른 예에서, 제거하는 것은, 플라즈마 여기 Ar 가스를 사용하여 Ru 금속 층(110)의 스퍼터 제거 또는 재분포를 포함할 수 있다. 다른 실시예에 따르면, Ru 금속 층(110)의 제거는 화학 기계적 연마(CMP; chemical mechanical polishing) 프로세스를 포함할 수 있다. 또다른 실시예에 따르면, Ru 금속 층(110)의 제거는 피처(104)에서의 Ru 금속 층(110)을 리플로우하도록 Ru 금속 층(110)을 열처리하는 것을 포함할 수 있다. 또 다른 실시예에 따르면, Ru 금속 층(110)의 제거는 플라즈마 여기 건식 에칭 프로세스와 열 처리의 조합을 포함할 수 있다. 플라즈마 여기 건식 에칭 프로세스를 위한 예시적인 프로세싱 조건은, 약 5 mTorr와 약 760 mTorr 사이의 가스 압력, 약 40 ℃와 약 370 ℃ 사이의 기판 온도를 포함한다. 기판을 지지하는 하부 전극 플레이트 및 상부 전극 플레이트를 포함하는 용량 결합 플라즈마(CCP; capacitively coupled plasma) 프로세싱 시스템이 사용될 수 있다. 하나의 예에서, 약 100W와 약 1500W 사이의 RF(radio frequency) 전력이 상부 전극 플레이트에 인가될 수 있다. RF 전력은 또한 Ru 금속 제거를 증가시키도록 하부 전극 플레이트에도 인가될 수 있다.
하나의 실시예에 따르면, 플라즈마 여기 에칭 가스는 Ru 금속 제거를 향상시키도록 산소 함유 가스 및 선택적으로 할로겐 함유 가스를 포함할 수 있다. 산소 함유 가스는 O2, H2O, CO, CO2, 및 이들의 조합을 포함할 수 있다. 할로겐 함유 가스는 예를 들어 Cl2, BCl3, CF4, 및 이들의 조합을 포함할 수 있다. 하나의 예에서, 플라즈마 여기 에칭 가스는 O2 및 Cl2를 포함할 수 있다. 플라즈마 여기 에칭 가스는 Ar 가스를 더 포함할 수 있다. 다른 예에서, 플라즈마 여기 에칭 가스는 O2 가스 및 선택적으로 Ar 가스로 구성될 수 있다. 일부 실시예에서, 플라즈마 여기 에칭 가스의 가스 중의 하나 이상은 순환될 수 있다.
도 1d는 피처(104)에서의 추가적인 Ru 금속(114)의 퇴적 다음의 기판(10)을 도시하며, 그 결과 피처(104)의 보이드-프리 Ru 금속이 된다. 본 발명자는, 막(102)의 필드 영역(106) 상에서보다 더 높은 속도로 피처(104)에서의 Ru 금속 층(110) 상에 추가적인 Ru 금속(114)이 퇴적되며, 그에 의해 피처(104)의 완전한 Ru 금속 충전을 가능하게 하고 피처(104)가 추가적인 Ru 금속(114)으로 채워지기 전 피처 개구의 핀치 오프를 막는다는 것을 발견하였다. 다같이, Ru 금속 층(110)과 추가적인 Ru 금속(114)은 피처(104)를 Ru 금속으로 충분히 채우며, 과도한 Ru 금속이 필드 영역(106) 상에 존재한다. 일부 실시예에 따르면, Ru 금속 퇴적 및 Ru 금속 제거의 단계들은, 피처(104)의 보이드-프리 Ru 금속 충전을 제공하도록, 필요한 경우 적어도 한 번 반복될 수 있다.
본 발명의 실시예에 따르면, Ru 금속 충전 다음에, Ru 금속 내의 불순물을 최소화하고 Ru 금속 입계 크기를 증가시키기 위하여 기판(10)이 열처리될 수 있다. 그 결과 Ru 금속의 전기적 저항을 낮추게 된다. 또다른 실시예에 따르면, 피처(104)의 개구 주위의 필드 영역(106)으로부터 Ru 금속 층(110)의 제거 다음에, Ru 금속 내의 불순물을 최소화하고 필드 영역(106) 상에 비해 피처(104)에서의 개선된 Ru 금속 퇴적 선택도를 제공하기 위하여, 기판이 열처리될 수 있다. 열처리는 200 ℃와 600 ℃ 사이, 300 ℃와 400 ℃ 사이, 500 ℃와 600 ℃ 사이, 400 ℃와 450 ℃ 사이, 또는 450 ℃와 500 ℃ 사이의 기판 온도에서 수행될 수 있다. 또한, 열처리는 Ar 가스, H2 가스, 또는 Ar 가스와 H2 가스 둘 다의 존재 하에 대기압 이하에서 수행될 수 있다. 하나의 예에서, 열처리는 형성 가스의 존재 하에 대기압 이하에서 수행될 수 있다. 형성 가스는 H2와 N2의 혼합물이다. 또다른 예에서, 열처리는 열처리에 사용되는 프로세스 챔버 안에 가스를 흘리지 않고서 고진공 조건 하에 수행될 수 있다.
도 2a 내지 도 2c는 본 발명의 실시예에 따라 피처의 Ru 금속 충전의 단면 SEM 이미지를 도시한다. 도 2a는 막(200)에서 에칭된 피처를 포함하는 기판 상에 퇴적된 컨포멀 Ru 금속 층(202)을 도시한다. 피처는 약 19 nm의 개구 직경, 약 40 nm의 바닥 직경, 및 약 83 nm의 높이를 갖는다. 컨포멀 Ru 금속 층(202)은 약 200 ℃의 기판 온도에서 Ru3(CO)12 및 CO 캐리어 가스를 사용하여 CVD에 의해 퇴적되었다. 도 2a에서의 컨포멀 Ru 금속 층(202)은 피처가 Ru 금속으로 채워지기 전에 피처 개구를 핀치 오프시켰으며, 그에 의해 피처 안에 보이드(212)를 형성하였다. 도 2b는 피처의 개구 주위의 필드 영역(206)으로부터 컨포멀 Ru 금속 층(202)의 제거 및 피처 개구의 핀치오프를 야기한 Ru 금속 층(202)의 일부의 제거 다음의 기판을 도시한다. Ru 금속 제거는 O2 가스, Cl2 가스, 및 Ar 가스를 포함한 플라즈마 여기 에칭 가스에 기판을 노출시키는 것을 포함하는 플라즈마 여기 건식 에칭 프로세스를 사용하여 수행되었다. 도 2c는 피처에서의 추가적인 Ru 금속(214)의 퇴적 다음의 기판을 도시하며, 그 결과 피처의 보이드-프리 Ru 금속 충전이 된다. 필드 영역(206) 상에서보다 더 높은 속도로 피처에 추가적인 Ru 금속(214)이 퇴적되며, 그에 의해 피처의 완전한 Ru 금속 충전을 가능하게 하고 피처가 Ru 금속으로 채워지기 전 피처 개구의 핀치 오프를 막는다.
마이크로전자 디바이스에 대하여 저저항 Ru 금속으로 비아 및 트렌치와 같은 피처의 보이드-프리 충전을 위한 방법이 다양한 실시예에서 기재되었다. 본 발명의 실시예의 전술한 설명은 예시 및 설명을 위한 목적으로 제시되었다. 본 발명을 개시된 정밀 형태에 망라하거나 한정하도록 의도되지 않는다. 이 설명과 다음의 청구항은, 단지 서술을 위한 목적으로 사용되는 용어를 포함하며, 한정하는 것으로서 해석되어서는 안 된다. 관련 기술 분야에서의 숙련자는, 상기 교시에 비추어 많은 수정과 변형이 가능하다는 것을 알 수 있을 것이다. 당해 기술 분야에서의 숙련자는 도면에 도시된 다양한 컴포넌트에 대한 등가의 조합 및 교체를 인식할 것이다. 따라서, 본 발명의 범위는 이 상세한 설명에 의해서가 아니라 여기에 첨부된 청구항에 의해 한정되어야 하는 것으로 의도된다.

Claims (20)

  1. 루테늄(Ru) 금속 충전을 위한 방법에 있어서,
    측벽 및 바닥(bottom)을 갖는 피처(features)를 포함하는 기판을 제공하는 단계 - 상기 측벽은 상기 피처의 상부로부터 상기 피처의 바닥으로 연장되는 방향에 대해 역행(retrograde) 프로파일의 영역을 포함함 - ;
    상기 피처에 Ru 금속 층을 퇴적하는 단계;
    상기 피처의 개구 주위의 필드(field) 영역으로부터 상기 Ru 금속 층을 제거하는 단계; 및
    상기 피처에 추가적인 Ru 금속을 퇴적하는 단계를 포함하고,
    상기 추가적인 Ru 금속은 상기 필드 영역 상에서보다 더 높은 속도로 상기 피처에 퇴적되는 것인, Ru 금속 충전을 위한 방법.
  2. 청구항 1에 있어서, 상기 추가적인 Ru 금속은, 상기 피처가 Ru 금속으로 완전히 채워질 때까지 퇴적되는 것인, Ru 금속 충전을 위한 방법.
  3. 청구항 1에 있어서, 상기 제거하는 단계는, 플라즈마 여기 건식 에칭 프로세스에 상기 기판을 노출시키는 단계를 포함하는 것인, Ru 금속 충전을 위한 방법.
  4. 청구항 3에 있어서, 상기 플라즈마 여기 건식 에칭 프로세스는, 산소 함유 가스 및 선택적으로 할로겐 함유 가스를 포함하는 플라즈마 여기 에칭 가스에 상기 기판을 노출시키는 것을 포함하는 것인, Ru 금속 충전을 위한 방법.
  5. 청구항 3에 있어서, 상기 플라즈마 여기 건식 에칭 프로세스는, 산소 함유 가스 및 할로겐 함유 가스를 포함하는 플라즈마 여기 에칭 가스에 상기 기판을 노출시키는 것을 포함하며, 상기 산소 함유 가스는 O2, H2O, CO, CO2, 또는 이들의 조합을 포함하고, 상기 할로겐 함유 가스는 Cl2, BCl3, CF4, 또는 이들의 조합을 포함하는 것인, Ru 금속 충전을 위한 방법.
  6. 청구항 1에 있어서,
    상기 Ru 금속 층을 퇴적하기 전에, 상기 피처에 핵생성 층을 형성하는 단계를 더 포함하며, 상기 핵생성 층은 Mo, MoN, Ta, TaN, TaAlN, W, WN, Ti, TiN, 및 TiAlN으로 구성된 그룹으로부터 선택되는 것인, Ru 금속 충전을 위한 방법.
  7. 청구항 1에 있어서, 상기 Ru 금속 층 및 상기 추가적인 Ru 금속은, 원자층 퇴적(ALD; atomic layer deposition) 또는 화학적 기상 증착(CVD; chemical vapor deposition)에 의해 퇴적되는 것인, Ru 금속 충전을 위한 방법.
  8. 청구항 7에 있어서, 상기 Ru 금속 층은 Ru3(CO)12 및 CO 캐리어 가스를 사용하여 CVD에 의해 컨포멀하게(conformally) 퇴적되는 것인, Ru 금속 충전을 위한 방법.
  9. 청구항 1에 있어서, 상기 피처에서의 상기 Ru 금속 층을 리플로우시키도록 상기 기판을 열처리하는 단계를 더 포함하는, Ru 금속 충전을 위한 방법.
  10. 청구항 9에 있어서, 상기 열처리는 200 ℃와 600 ℃ 사이의 기판 온도에서 수행되는 것인, Ru 금속 충전을 위한 방법.
  11. 루테늄(Ru) 금속 충전을 위한 방법에 있어서,
    측벽 및 바닥을 갖는 피처를 포함하는 기판을 제공하는 단계 - 상기 측벽은 상기 피처의 상부로부터 상기 피처의 바닥으로 연장되는 방향에 대해 역행 프로파일의 영역을 포함함 - ;
    상기 피처에 Ru 금속 층을 퇴적하는 단계 - 상기 Ru 금속 층을 퇴적하는 단계는, 상기 피처가 상기 Ru 금속 층으로 채워지기 전에 피처 개구를 핀치 오프(pinch off)시키며, 그에 의해 상기 피처 안에 보이드를 형성함 - ;
    상기 핀치 오프를 야기한 과도한 Ru 금속을 제거하는 단계 - 상기 제거하는 단계는, 상기 피처의 개구 주위의 필드 영역으로부터 상기 Ru 금속 층을 제거함 - ; 및
    상기 피처에 추가적인 Ru 금속을 퇴적하는 단계를 포함하고,
    상기 추가적인 Ru 금속은 상기 필드 영역 상에서보다 더 높은 속도로 상기 피처에 퇴적되는 것인, Ru 금속 충전을 위한 방법.
  12. 청구항 11에 있어서, 상기 추가적인 Ru 금속은, 상기 피처가 Ru 금속으로 완전히 채워질 때까지 퇴적되는 것인, Ru 금속 충전을 위한 방법.
  13. 청구항 11에 있어서, 상기 제거하는 단계는, 플라즈마 여기 건식 에칭 프로세스에 상기 기판을 노출시키는 단계를 포함하는 것인, Ru 금속 충전을 위한 방법.
  14. 청구항 13에 있어서, 상기 플라즈마 여기 건식 에칭 프로세스는, 산소 함유 가스 및 선택적으로 할로겐 함유 가스를 포함하는 플라즈마 여기 에칭 가스에 상기 기판을 노출시키는 것을 포함하는 것인, Ru 금속 충전을 위한 방법.
  15. 청구항 11에 있어서,
    상기 Ru 금속 층을 퇴적하기 전에, 상기 피처에 핵생성 층을 형성하는 단계를 더 포함하며, 상기 핵생성 층은 Mo, MoN, Ta, TaN, TaAlN, W, WN, Ti, TiN, 및 TiAlN으로 구성된 그룹으로부터 선택되는 것인, Ru 금속 충전을 위한 방법.
  16. 청구항 11에 있어서, 상기 Ru 금속 층 및 상기 추가적인 Ru 금속은, 원자층 퇴적(ALD) 또는 화학적 기상 증착(CVD)에 의해 퇴적되는 것인, Ru 금속 충전을 위한 방법.
  17. 청구항 16에 있어서, 상기 Ru 금속 층은 Ru3(CO)12 및 CO 캐리어 가스를 사용하여 CVD에 의해 컨포멀하게 퇴적되는 것인, Ru 금속 충전을 위한 방법.
  18. 청구항 11에 있어서, 상기 피처에서의 상기 Ru 금속 층을 리플로우시키도록 상기 기판을 열처리하는 단계를 더 포함하는, Ru 금속 충전을 위한 방법.
  19. 청구항 18에 있어서, 상기 열처리는 200 ℃와 600 ℃ 사이의 기판 온도에서 수행되는 것인, Ru 금속 충전을 위한 방법.
  20. 삭제
KR1020207012049A 2017-10-04 2018-10-01 상호접속부를 위한 루테늄 금속 피처 충전 KR102601862B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762568218P 2017-10-04 2017-10-04
US62/568,218 2017-10-04
PCT/US2018/053675 WO2019070545A1 (en) 2017-10-04 2018-10-01 METAL RUTHENIUM FILLING OF ELEMENTS FOR INTERCONNECTIONS

Publications (2)

Publication Number Publication Date
KR20200051823A KR20200051823A (ko) 2020-05-13
KR102601862B1 true KR102601862B1 (ko) 2023-11-13

Family

ID=65896222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207012049A KR102601862B1 (ko) 2017-10-04 2018-10-01 상호접속부를 위한 루테늄 금속 피처 충전

Country Status (5)

Country Link
US (1) US10700009B2 (ko)
JP (1) JP7277871B2 (ko)
KR (1) KR102601862B1 (ko)
TW (1) TWI827553B (ko)
WO (1) WO2019070545A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169627A (ja) * 2018-03-23 2019-10-03 東京エレクトロン株式会社 エッチング方法
JP7077108B2 (ja) * 2018-04-05 2022-05-30 東京エレクトロン株式会社 被加工物の処理方法
KR20200130497A (ko) 2018-04-09 2020-11-18 도쿄엘렉트론가부시키가이샤 저 커패시턴스 상호연결을 위한 에어 갭을 가진 반도체 디바이스를 형성하는 방법
US20220139776A1 (en) * 2020-11-03 2022-05-05 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
US20230002888A1 (en) * 2021-07-01 2023-01-05 Applied Materials, Inc. Method of depositing metal films
WO2024050252A1 (en) * 2022-09-02 2024-03-07 Lam Research Corporation Atomic layer deposition with in-situ sputtering

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031688A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
US20110159690A1 (en) 2009-08-04 2011-06-30 Anand Chandrashekar Depositing tungsten into high aspect ratio features
US20160358815A1 (en) 2015-06-05 2016-12-08 Tokyo Electron Limited Ruthenium metal feature fill for interconnects

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901545B2 (en) * 2004-03-26 2011-03-08 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
JP2004165405A (ja) 2002-11-13 2004-06-10 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP4505485B2 (ja) 2007-02-28 2010-07-21 株式会社半導体理工学研究センター 導電体の形成装置、導電体の形成方法、および半導体装置の製造方法
JP2009117633A (ja) 2007-11-07 2009-05-28 Panasonic Corp 半導体装置の製造方法
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
LU91572B1 (en) 2009-05-20 2010-11-22 Wurth Paul Sa Method for operating a regenerative heater.
KR101913891B1 (ko) * 2011-09-27 2018-10-31 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
US9406683B2 (en) * 2014-12-04 2016-08-02 International Business Machines Corporation Wet bottling process for small diameter deep trench capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031688A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
US20110159690A1 (en) 2009-08-04 2011-06-30 Anand Chandrashekar Depositing tungsten into high aspect ratio features
US20160358815A1 (en) 2015-06-05 2016-12-08 Tokyo Electron Limited Ruthenium metal feature fill for interconnects

Also Published As

Publication number Publication date
US20190103363A1 (en) 2019-04-04
JP7277871B2 (ja) 2023-05-19
JP2020536395A (ja) 2020-12-10
KR20200051823A (ko) 2020-05-13
WO2019070545A1 (en) 2019-04-11
TWI827553B (zh) 2024-01-01
US10700009B2 (en) 2020-06-30
TW201926405A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
KR102601862B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
US10403542B2 (en) Methods of forming self-aligned vias and air gaps
US10867921B2 (en) Semiconductor structure with tapered conductor
US9240378B2 (en) Method of forming a copper layer using physical vapor deposition
US10580691B2 (en) Method of integrated circuit fabrication with dual metal power rail
TW202131406A (zh) 使用電漿處理的金屬膜蝕刻方法
US10840186B2 (en) Methods of forming self-aligned vias and air gaps
US9893144B1 (en) Methods for fabricating metal-insulator-metal capacitors
TW202111870A (zh) 用於混成特徵金屬化之方法與設備
JP2005129937A (ja) 低ｋ集積回路相互接続構造
US20230420267A1 (en) Oxygen-free etching of non-volatile metals
US20240071927A1 (en) Tantalum doped ruthenium layers for interconnects
US20180053688A1 (en) Method of metal filling recessed features in a substrate
TW202414590A (zh) 非揮發性金屬的無氧蝕刻
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
KR100891524B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant