KR20200130497A - 저 커패시턴스 상호연결을 위한 에어 갭을 가진 반도체 디바이스를 형성하는 방법 - Google Patents

저 커패시턴스 상호연결을 위한 에어 갭을 가진 반도체 디바이스를 형성하는 방법 Download PDF

Info

Publication number
KR20200130497A
KR20200130497A KR1020207032197A KR20207032197A KR20200130497A KR 20200130497 A KR20200130497 A KR 20200130497A KR 1020207032197 A KR1020207032197 A KR 1020207032197A KR 20207032197 A KR20207032197 A KR 20207032197A KR 20200130497 A KR20200130497 A KR 20200130497A
Authority
KR
South Korea
Prior art keywords
substrate
precursor
gas
exposing
layer
Prior art date
Application number
KR1020207032197A
Other languages
English (en)
Inventor
칸다바라 타필리
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200130497A publication Critical patent/KR20200130497A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판 처리 방법은, 상단 영역과 측벽을 가진 상승된 특징부, 및 상승된 특징부 사이의 하단 영역을 포함하는 기판을 제공하는 단계 및 기판을 가스 펄스 시퀀스에 노출시켜서 상승된 특징부 사이에 에어 갭을 형성하는 물질을 증착시키는 단계를 포함하되, 가스 펄스 시퀀스는, 임의의 순서로: a) 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제1 전구체층을 상단 영역 상에 그리고 측벽의 상부 부분 상에 컨포멀하지 않게 형성하고, 두 번째로, 기판을 제1 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 제1 층을 상기 기판 상에 형성하는 것, 및 b) 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제2 전구체층을 상단 영역 상에, 측벽 상에 그리고 하단 영역 상에 컨포멀하게 형성하고, 두 번째로, 기판을 제2 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 제2 층을 기판 상에 형성하는 것을 포함한다.

Description

저 커패시턴스 상호연결을 위한 에어 갭을 가진 반도체 디바이스를 형성하는 방법
관련 출원에 대한 상호-참조
본 출원은 미국 특허 가출원 일련번호 제62/654,760호(출원일: 2018년 4월 9일)에 관한 것이고 이에 대한 우선권을 주장하며, 상기 기초출원의 전문은 참조에 의해 본 명세서에 원용된다.
본 발명의 분야
본 발명은 반도체 제작 및 반도체 디바이스의 분야, 더 구체적으로, 저 커패시턴스 상호연결을 위한 에어 갭을 가진 반도체 디바이스를 형성하는 방법에 관한 것이다.
디바이스 특징부 크기가 스케일링될 때, 상호연결은 성능 개선에서 상당한 문제가 된다. 이것은 점점 감소되는 디바이스 특징부 크기에 따른 전기 저항률(Rs)의 증가 및 인접한 특징부 사이의 유해 커패시턴스에 부분적으로 기인한다. 커패시턴스를 감소시키는 하나의 방식은 초저-k 유전 물질을 사용하는 것이지만, 에어 갭은 대략 1의 가장 낮은 유전 상수(k) 값을 제공한다. 결과적으로, 디바이스 제작사들은 진보된 금속화 방식으로 에어 갭을 임계층에 추가하고 있다.
본 개시내용은 진보된 반도체 디바이스에서 에어 갭을 제작하는 새로운 방법을 설명한다. 하나의 실시형태에 따르면, 방법은 상단 영역과 측벽을 가진 상승된 특징부(raised feature), 및 상승된 특징부 사이의 하단 영역을 포함하는 기판을 제공하는 단계; 및 기판을 가스 펄스 시퀀스에 노출시켜서 상승된 특징부 사이에 에어 갭을 형성하는 물질을 증착시키는 단계를 포함하되, 가스 펄스 시퀀스는, 임의의 순서로: a) 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제1 전구체층을 측벽의 하부 부분 및 하단 영역이 아닌 상단 영역 상에 그리고 측벽의 상부 부분 상에 컨포멀하지 않게(non-conformally) 형성하고, 두 번째로, 기판을 제1 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 층을 기판 상에 형성하는 단계, 및 b) 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제2 전구체층을 상단 영역 상에, 측벽 상에 그리고 하단 영역 상에 컨포멀하게(conformally) 형성하고, 두 번째로, 기판을 제2 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 제2 층을 기판 상에 형성하는 단계를 포함한다. 단계 a), 단계 b), 또는 단계 a)와 단계 b)는 에어 갭이 형성될 때까지 적어도 1회 반복될 수 있다.
또 다른 실시형태에 따르면, 방법은 상단 영역과 측벽을 가진 상승된 특징부, 및 상승된 특징부 사이의 하단 영역을 포함하는 기판을 제공하는 단계; 및 기판을 가스 펄스 시퀀스에 노출시켜서 상승된 특징부 사이에 에어 갭을 형성하는 물질을 증착시키는 단계를 포함하되, 가스 펄스 시퀀스는, 임의의 순서로: a) 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제1 전구체층을 상단 영역 상에, 측벽 상에 그리고 하단 영역 상에 컨포멀하게 형성하고, 두 번째로, 기판을 플라즈마-여기된 할로겐-함유 가스에 노출시켜서 상단 영역 및 하단 영역의 제1 전구체층을 비활성화시키거나 또는 적어도 부분적으로 제거하고, 세 번째로, 기판을 제1 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 층을 측벽 상에 형성하는 단계, 및 b) 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제2 전구체층을 상단 영역 상에, 측벽 상에 그리고 하단 영역 상에 컨포멀하게 형성하고, 두 번째로, 기판을 제2 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 제2 층을 기판 상에 형성하는 단계를 포함한다. 단계 a), 단계 b), 또는 단계 a)와 단계 b)는 에어 갭이 형성될 때까지 적어도 1회 반복될 수 있다.
본 발명의 더 완전한 이해 및 이의 수반되는 많은 이점은 첨부된 도면과 관련하여 고려될 때 이하의 상세한 설명을 참조하여 더 잘 이해됨에 따라 용이하게 달성될 것이며, 첨부된 도면에서:
도 1은 본 발명의 실시형태에 따라 기판을 처리하기 위한 공정 흐름도이다;
도 2a 내지 도 2f는 본 발명의 실시형태에 따라 기판을 처리하는 방법을 단면도를 통해 개략적으로 도시한다;
도 3은 본 발명의 실시형태에 따라 기판을 처리하기 위한 공정 흐름도이다;
도 4a 내지 도 4g는 본 발명의 실시형태에 따라 기판을 처리하는 방법을 단면도를 통해 개략적으로 도시한다; 그리고
도 5는 본 발명의 실시형태에 따라 SiO2 물질에 형성된 에어 갭의 단면 주사 전자 현미경 사진(scanning electron micrograph: SEM) 이미지를 나타낸다.
진보된 반도체 디바이스에서 에어 갭을 제작하는 방법이 설명된다. 도 1은 본 발명의 실시형태에 따라 기판을 처리하기 위한 공정 흐름도이고, 도 2a 내지 도 2f는 본 발명의 실시형태에 따라 기판을 처리하는 방법을 단면도를 통해 개략적으로 도시한다.
도 1의 공정 흐름(1)은 (100)에서, 기저막(200) 및 상단 영역(201)과 측벽(208)을 가진 상승된 특징부(202), 및 상승된 특징부(202) 사이의 하단 영역(206)을 포함하는 기판(2)을 제공하는 단계를 포함한다. 상승된 특징부(202)는 상승된 특징부(202) 사이에 함몰된 특징부(204)를 획정한다. 함몰된 특징부(204)는 예를 들어, 200㎚ 미만, 100㎚ 미만, 50㎚ 미만, 25㎚ 미만, 20㎚ 미만 또는 10㎚ 미만인 폭(207)을 가질 수 있다. 다른 실시예에서, 함몰된 특징부(204)는 5㎚ 내지 10㎚, 10㎚ 내지 20㎚, 20㎚ 내지 50㎚, 50㎚ 내지 100㎚, 100㎚ 내지 200㎚, 10㎚ 내지 50㎚ 또는 10㎚ 내지 100㎚인 폭(207)을 가질 수 있다. 폭(207)은 또한 임계 치수(critical dimension: CD)로서 지칭될 수 있다. 함몰된 특징부(204)는 예를 들어, 25㎚, 50㎚, 100㎚, 200㎚ 또는 그 이상의 깊이를 가질 수 있다.
일부 실시예에서, 기저막(200) 및 상승된 특징부(202)는 동일한 물질을 포함할 수 있거나 또는 동일한 물질로 이루어질 수 있다. 하나의 실시예에서, 기저막(200) 및 상승된 특징부(202)는 Si를 포함할 수 있거나 또는 Si로 이루어질 수 있다. 일부 실시예에서, 상승된 특징부(202)는 유전 물질, 예를 들어, SiO2, SiON, SiN, 고-k 물질, 저-k 물질 또는 초저-k 물질을 포함할 수 있다. 함몰된 특징부(204)는 잘 알려진 리소그래피 공정 및 에칭 공정을 사용하여 형성될 수 있다.
공정 흐름(1)은 기판(2)을 가스 펄스 시퀀스에 노출시켜서 기판(2) 상에 에어 갭을 형성하는 물질을 증착하는 단계를 더 포함하고, 가스 펄스 시퀀스는, 임의의 순서로: (102)에서, 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제1 전구체층을 측벽의 하부 부분 및 하단 영역이 아닌 상단 영역 상에 그리고 측벽의 상부 부분 상에 컨포멀하지 않게 형성하고(도 2b), 두 번째로, 기판을 제1 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 제1 층을 기판 상에 형성하는 단계(도 2c), 및 (104)에서, 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제2 전구체층을 상단 영역 상에, 측벽 상에 그리고 하단 영역 상에 컨포멀하게 형성하고(도 2d), 두 번째로, 기판을 제2 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 제2 층을 기판 상에 형성하는 단계(도 2e)를 포함한다.
도 2b는, 측벽(208)의 하부 부분 및 하단 영역(206)이 아닌, 상단 영역(201) 상에 그리고 측벽(208)의 상부 부분 상에 컨포멀하지 않게 형성되는 제1 전구체층(210)을 개략적으로 도시한다. 본 발명의 실시형태에 따르면, 제1 전구체층(210)은 a) 함몰된 특징부(204)에서 제1 전구체 가스의 고갈을 발생시키는 제1 전구체 가스의 불포화 노출을 사용하여 기판에서의 포화 방식을 제어하는 것, b) 하단 영역(206)으로의 제1 전구체 가스의 확산을 제어하기 위한 기판에서의 압력 제어, c) 원자층 증착(atomic layer deposition: ALD) 공정 동안 제1 전구체 가스를 분배하는 가스 유입부 아래에서의 회전하는 기판의 공간 신속 수평 이동, 또는 d) 상단 영역(201) 상 그리고 측벽(208)의 상부 부분 상의 컨포멀한 전구체층의 플라즈마 치밀화, 후속하여 측벽(208)의 하부 부분 및 하단 영역(206) 상의 컨포멀한 전구체층의 에칭을 포함하는 다양한 방법에 의해 증착될 수 있거나 또는 형성될 수 있다.
도 2c는 도 2b에서 제1 전구체층(210)과 반응하는 제2 전구체 가스의 노출로부터의 물질(212)의 제1 층의 형성을 도시한다.
도 2d는 상단 영역(201) 상에, 측벽(208) 상에 그리고 하단 영역(206) 상에 컨포멀하게 형성되는 제2 전구체층(214)을 도시한다. 제2 전구체층(214)은 상승된 특징부(202) 사이의 하단 영역(206)에 도달하고 하단 영역을 포화시키는 제1 전구체 가스의 포화 노출을 사용하여 증착될 수 있다.
도 2e는 도 2d에서 제2 전구체층(214)과 반응하는 제2 전구체 가스의 노출로부터의 물질(216)의 제2 층의 형성을 도시한다.
단계 (102), 단계 (104) 또는 단계 (102)와 단계 (104) 둘 다는 일단 에어 갭이 기판(2) 상에 형성될 때까지 적어도 1회 반복될 수 있다. 단계 (102) 및 (104)는 임의의 순서로, 즉, 단계 (104) 전에 단계 (102) 또는 단계 (102) 전에 단계 (104)로 수행될 수 있다. 도 2f는 함몰된 특징부(204)가 상단부 근방에서 핀치 오프될 때까지 부가적인 물질의 증착 후 물질(218) 내 에어 갭(220)의 형성을 도시한다. 에어 갭(220)을 포함하는 물질(218)은 물질(212)의 제1 층, 물질(216)의 제2 층 및 함몰된 특징부(204)의 상단부 근방의 개구를 폐쇄하는 데 필요한 임의의 추가의 물질을 포함한다.
하나의 실시예에서, 제1 전구체 가스는 금속-함유 전구체를 포함할 수 있고 제1 및 제2 전구체층(210 및 214)은 대략 1 원자층 두께인 제1 전구체의 흡착층을 형성할 수 있다.
일부 실시예에서, 금속-함유 전구체는 알루미늄, 티타늄, 또는 이들의 조합물을 포함한다. 금속-함유 전구체의 예는 알루미늄(Al), 티타늄(Ti), 또는 알루미늄과 티타늄 둘 다를 포함한다. 하나의 실시형태에 따르면, 제1 및 제2 전구체층(210 및 214)은 Al, Al2O3, AlN, AlON, Al-함유 전구체, Al-합금, CuAl, TiAlN, TaAlN, Ti, TiAlC, TiO2, TiON, TiN, Ti-함유 전구체, Ti-합금 및 이들의 조합물로 이루어진 군으로부터 선택된다.
본 발명의 실시형태는 매우 다양한 Al-함유 전구체를 활용할 수 있다. 예를 들어, 많은 알루미늄 전구체는 화학식, 즉, AlL1L2L3Dx(L1, L2, L3은 개별적인 음이온 리간드이고, D는 중성 도너 리간드이고 x는 0, 1 또는 2일 수 있음)를 갖는다. 각각의 L1, L2, L3 리간드는 알콕시드, 할라이드, 아릴옥시드, 아미드, 시클로펜타디에닐, 알킬, 실릴, 아미디네이트, β-디케토네이트, 케토이미네이트, 실라노에이트 및 카르복실레이트의 군으로부터 개별적으로 선택될 수 있다. D 리간드는 에테르, 푸란, 피리딘, 피롤, 피롤리딘, 아민, 크라운 에테르, 글림(glyme) 및 니트릴의 군으로부터 선택될 수 있다.
알루미늄 전구체의 다른 예는 AlMe3, AlEt3, AlMe2H, [Al(OsBu)3]4, Al(CH3COCHCOCH3)3, AlCl3, AlBr3, AlI3, Al(OiPr)3, [Al(NMe2)3]2, Al(iBu)2Cl, Al(iBu)3, Al(iBu)2H, AlEt2Cl, Et3Al2(OsBu)3 및 Al(THD)3을 포함한다.
본 발명의 실시형태는 매우 다양한 Ti-함유 전구체를 활용할 수 있다. 예는 "Ti-N" 분자 내 결합을 가진 Ti-함유 전구체를 포함하고, Ti(NEt2)4(TDEAT), Ti(NMeEt)4(TEMAT), Ti(NMe2)4(TDMAT)를 포함한다. 다른 예는 "Ti-C" 분자 내 결합을 포함하는 Ti-함유 전구체를 포함하고, Ti(COCH3)(η5-C5H5)2Cl, Ti(η5-C5H5)Cl2, Ti(η5-C5H5)Cl3, Ti(η5-C5H5)2Cl2, Ti(η5-C5(CH3)5)Cl3, Ti(CH3)(η5-C5H5)2Cl, Ti(η5-C9H7)2Cl2, Ti((η5-C5(CH3)5)2Cl, Ti((η5-C5(CH3)5)2Cl2, Ti(η5-C5H5)2(μ-Cl)2, Ti(η5-C5H5)2(CO)2, Ti(CH3)3(η5-C5H5), Ti(CH3)2(η5-C5H5)2, Ti(CH3)4, Ti(η5-C5H5)(η7-C7H7), Ti(η5-C5H5)(η8-C8H8), Ti(C5H5)2(η5-C5H5)2, Ti((C5H5)2)2(η-H)2, Ti(η5-C5(CH3)5)2, Ti(η5-C5(CH3)5)2(H)2 및 Ti(CH3)2(η5-C5(CH3)5)2를 포함한다. TiCl4는 "Ti-할로겐" 결합을 포함하는 티타늄 할라이드 전구체의 예이다.
일부 실시형태에 따르면, 제2 전구체 가스는 실라놀 가스를 포함할 수 있고 기판 상에 증착된 물질은 SiO2를 포함할 수 있다. 일부 실시예에서, 실라놀 가스는 트리스(tert-펜톡시) 실라놀(TPSOL), 트리스(tert-부톡시) 실라놀 및 비스(tert-부톡시)(이소프로폭시) 실라놀로 이루어진 군으로부터 선택될 수 있다.
임의의 산화 및 가수분해 작용제의 부재 시, 기판은 SiO2 막을 증착시키기 위해 대략 150℃ 이하의 기판 온도에서 실라놀 가스를 포함하는 공정 가스에 노출될 수 있다. SiO2 막의 두께는 전구체층 상의 실라놀 가스의 자가-제한 흡착에 의해 제어된다. 촉매 효과는 SiO2 막이 약 3㎚ 두께가 될 때까지 관찰되었고, 그 후 SiO2 증착이 중지된다. 또 다른 실시형태에서, 기판 온도는 대략 120℃ 이하일 수 있다. 추가의 또 다른 실시형태에서, 기판 온도는 대략 100℃ 이하일 수 있다.
도 5는 본 발명의 실시형태에 따라 SiO2 물질(500)에 형성된 에어 갭(502)의 단면 주사 전자 현미경 사진(SEM) 이미지를 나타낸다. SiO2 물질(500)은 도 1 및 도 2a 내지 도 2f에 설명된 실시형태에 따라 상승된 특징부 위에 증착되었다. 제1 전구체는 AlMe3를 포함하고 제2 전구체는 트리스(tert-펜톡시) 실라놀을 포함한다.
도 3은 본 발명의 실시형태에 따라 기판을 처리하기 위한 공정 흐름도이고, 도 4a 내지 도 4g는 본 발명의 실시형태에 따라 기판을 처리하는 방법을 단면도를 통해 개략적으로 도시한다.
공정 흐름(3)은 300에서, 기저막(400) 및 상단 영역(401)과 측벽(408)을 가진 상승된 특징부(402), 및 상승된 특징부(402) 사이의 하단 영역(406)을 포함하는 기판(4)을 제공하는 단계를 포함한다. 도 4a에 도시된 바와 같이, 상승된 특징부(402)는 상승된 특징부(402) 사이에 폭(407)을 가진 함몰된 특징부(404)를 획정한다.
공정 흐름(3)은 기판(4)을 가스 펄스 시퀀스에 노출시켜서 기판(4) 상에 에어 갭을 형성하는 물질을 증착시키는 단계를 더 포함하고, 가스 펄스 시퀀스는, 임의의 순서로: (302)에서, 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제1 전구체층을 상단 영역 상에, 측벽 상에 그리고 하단 영역 상에 컨포멀하게 형성하고(도 4b), 두 번째로, 기판을 플라즈마-여기된 할로겐-함유 가스에 노출시켜서 상단 영역 및 하단 영역의 제1 전구체층을 비활성화시키거나 또는 적어도 부분적으로 제거하고(도 4c), 세 번째로, 기판을 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 제1 층을 측벽 상에 형성하는 단계(도 4d), 및 (304)에서, 순차적으로, 첫 번째로, 기판을 제1 전구체 가스에 노출시켜서 제2 전구체층을 상단 영역 상에, 측벽 상에 그리고 하단 영역 상에 컨포멀하게 형성하고(도 4e), 두 번째로, 기판을 제2 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 물질의 부가적인 층을 기판 상에 형성하는 단계(도 4f)를 포함한다. 단계 a), 단계 b) 또는 단계 a)와 단계 b)는 제1 및 제2 물질 층의 두께를 증가시키기 위해 적어도 1회 반복될 수 있다.
도 4b는 상단 영역(401) 상에, 측벽(408) 상에 그리고 하단 영역(406) 상에 컨포멀하게 형성되는 제1 전구체층(410)을 도시한다. 하나의 실시형태에 따르면, 제1 전구체층(410)은 제1 전구체 가스의 포화 노출을 사용하여 증착될 수 있다.
도 4c는 기판(4)을 플라즈마-여기된 할로겐-함유 가스에 노출시킨 후의 제1 전구체층(410)을 도시한다. 플라즈마-여기된 할로겐-함유 가스에 대한 노출은 상단 영역(401) 및 하단 영역(406)으로부터 제1 전구체층(410)을 제거한다. 할로겐-함유 가스의 비제한적인 예는 Cl2, BCl3, CCl4, HCl, HBr, TiCl4 또는 이들의 조합물을 포함한다. 할로겐-함유 가스는 불활성 가스, 예컨대, 아르곤(Ar)을 더 포함할 수 있다. 일부 실시예에서, 플라즈마 여기는 고밀도 플라즈마 공급원, 예를 들어, 유도성 결합 플라즈마(inductively coupled plasma: ICP) 공급원 또는 마이크로파 플라즈마 공급원을 사용하여 수행될 수 있다. 기판(4)은 플라즈마 노출의 이방성 특성을 더 강화하기 위해 기판 홀더를 통해 편향될 수 있다. 또한, 공정 조건, 예컨대, 기판 온도, 가스 압력 및 플라즈마 전력은 제1 전구체 층(410)의 제거를 제어하고 기판(4)의 손상을 최소화하도록 선택될 수 있다.
도 4d는 측벽(408) 상에서 도 4c에서 제1 전구체층(410)과 반응하는 제2 전구체 가스의 노출로부터의 물질(412)의 제2 층의 형성을 도시한다.
도 4e는 상단 영역(401) 상에, 측벽(408) 상에 그리고 하단 영역(406) 상에 컨포멀하게 형성되는 제2 전구체층(414)을 도시한다. 제2 전구체층(414)은 상승된 특징부(402) 사이의 하단 영역(406)에 도달하고 하단 영역을 포화시키는 제1 전구체 가스의 포화 노출을 사용하여 증착될 수 있다.
도 4f는 도 4e에서 제2 전구체층(414)과 반응하는 제2 전구체 가스의 노출로부터의 물질(416)의 제2 층의 형성을 도시한다.
단계 (302), (304) 또는 (302)와 (304) 둘 다는 일단 에어 갭이 기판(4) 상에 형성될 때까지 적어도 1회 반복될 수 있다. 단계 (302) 및 (304)는 임의의 순서로, 즉, 단계 (304) 전에 단계 (302) 또는 단계 (302) 전에 단계 (304)로 수행될 수 있다. 도 4g는 함몰된 특징부(404)가 상단부 근방에서 핀치 오프될 때까지 부가적인 물질의 증착 후 물질(418) 내 에어 갭(420)의 형성을 도시한다. 에어 갭(420)을 포함하는 물질(418)은 물질(412)의 층, 물질(216)의 부가적인 층 및 함몰된 특징부(204)의 상단부 근방의 개구를 폐쇄하는 데 필요한 임의의 추가의 물질을 포함한다.
진보된 반도체 디바이스에서 에어 갭을 제작하는 방법을 위한 복수의 실시형태가 설명되었다. 본 발명의 실시형태의 전술한 설명은 예시 및 설명의 목적을 위해 제시되었다. 본 발명을 개시된 정확한 형태로 한정하거나 총망라하려고 의도되지 않는다. 이러한 설명 및 이하의 청구범위는 설명을 위한 목적으로만 사용되고 한정적인 것으로 해석되어서는 안 되는 용어를 포함한다. 당업자라면 위의 교시내용을 고려하여 다수의 변형 및 변경이 가능하다는 것을 이해할 수 있다. 당업자라면 도면에 도시된 다양한 컴포넌트에 대한 다양한 동등한 조합 및 대체를 이해할 것이다. 따라서, 본 발명의 범위는 이러한 상세한 설명에 의해서 한정되는 것이 아니라, 오히려 본 명세서에 첨부된 청구범위에 의해 한정되는 것으로 의도된다.

Claims (20)

  1. 기판 처리 방법으로서,
    상단 영역과 측벽을 가진 상승된 특징부(raised feature), 및 상기 상승된 특징부 사이의 하단 영역을 포함하는 기판을 제공하는 단계; 및
    상기 기판을 가스 펄스 시퀀스에 노출시켜서 상기 상승된 특징부들 사이에 에어 갭을 형성하는 물질을 증착시키는 단계를 포함하되, 상기 가스 펄스 시퀀스는, 임의의 순서로:
    a) 순차적으로, 첫 번째로, 상기 기판을 제1 전구체 가스에 노출시켜서 제1 전구체층을 상기 측벽의 하부 부분 및 상기 하단 영역이 아닌 상기 상단 영역 상에 그리고 상기 측벽의 상부 부분 상에 컨포멀하지 않게(non-conformally) 형성하고, 두 번째로, 상기 기판을 상기 제1 전구체층과 반응하는 제2 전구체 가스에 노출시켜서 상기 물질의 제1 층을 상기 기판 상에 형성하는 단계, 및
    b) 순차적으로, 첫 번째로, 상기 기판을 상기 제1 전구체 가스에 노출시켜서 제2 전구체층을 상기 상단 영역 상에, 상기 측벽 상에 그리고 상기 하단 영역 상에 컨포멀하게(conformally) 형성하고, 두 번째로, 상기 기판을 상기 제2 전구체층과 반응하는 상기 제2 전구체 가스에 노출시켜서 상기 물질의 제2 층을 상기 기판 상에 형성하는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 에어 갭이 형성될 때까지 단계 a), 단계 b), 또는 단계 a)와 단계 b)를 적어도 1회 반복하는 단계를 더 포함하는, 방법.
  3. 제1항에 있어서, 상기 제1 전구체 가스는 금속-함유 전구체를 포함하는, 방법.
  4. 제1항에 있어서, 상기 제1 전구체는 알루미늄, 티타늄, 또는 이들의 조합물을 포함하는, 방법.
  5. 제3항에 있어서, 상기 전구체층은 Al, Al2O3, AlN, AlON, Al-함유 전구체, Al-합금, CuAl, TiAlN, TaAlN, Ti, TiAlC, TiO2, TiON, TiN, Ti-함유 전구체, Ti-합금 및 이들의 조합물로 이루어진 군으로부터 선택되는, 방법.
  6. 제1항에 있어서, 상기 물질의 상기 제1 층과 상기 제2 층은 SiO2를 포함하는, 방법.
  7. 제1항에 있어서, 상기 제2 전구체 가스는 실라놀 가스를 포함하는, 방법.
  8. 제7항에 있어서, 상기 실라놀 가스는 트리스(tert-펜톡시) 실라놀, 트리스(tert-부톡시) 실라놀 및 비스(tert-부톡시)(이소프로폭시) 실라놀로 이루어진 군으로부터 선택되는, 방법.
  9. 제1항에 있어서, 상기 제1 전구체는 AlMe3를 포함하고 상기 제2 전구체는 트리스(tert-펜톡시) 실라놀을 포함하는, 방법.
  10. 제1항에 있어서, 상기 기판을 상기 제2 전구체 가스에 노출시키는 것은,
    임의의 산화 및 가수분해 작용제의 부재 시, 상기 기판을 대략 150℃ 이하의 기판 온도에서 실라놀을 포함하는 공정 가스에 노출시키는 것을 포함하는, 방법.
  11. 기판 처리 방법으로서,
    상단 영역과 측벽을 가진 상승된 특징부, 및 상기 상승된 특징부 사이의 하단 영역을 포함하는 기판을 제공하는 단계; 및
    상기 기판을 가스 펄스 시퀀스에 노출시켜서 상기 상승된 특징부 사이에 에어 갭을 형성하는 물질을 증착시키는 단계를 포함하되, 상기 가스 펄스 시퀀스는, 임의의 순서로:
    a) 순차적으로, 첫 번째로, 상기 기판을 제1 전구체 가스에 노출시켜서 제1 전구체층을 상기 상단 영역 상에, 상기 측벽 상에 그리고 상기 하단 영역 상에 컨포멀하게 형성하고, 두 번째로, 상기 기판을 플라즈마-여기된 할로겐-함유 가스에 노출시켜서 상기 상단 영역 및 상기 하단 영역의 상기 제1 전구체층을 비활성화시키거나 또는 적어도 부분적으로 제거하는 것, 및 세 번째로, 상기 기판을 상기 전구체층과 반응하는 상기 제2 전구체 가스에 노출시켜서 상기 물질의 제1 층을 상기 측벽 상에 형성하는 단계, 및
    b) 순차적으로, 첫 번째로, 상기 기판을 상기 제1 전구체 가스에 노출시켜서 제2 전구체층을 상기 상단 영역 상에, 상기 측벽 상에 그리고 상기 하단 영역 상에 컨포멀하게 형성하고, 두 번째로, 상기 기판을 상기 제2 전구체층과 반응하는 상기 제2 전구체 가스에 노출시켜서 상기 물질의 제2 층을 상기 기판 상에 형성하는 단계를 포함하는, 방법.
  12. 제11항에 있어서,
    상기 에어 갭이 형성될 때까지 단계 a), 단계 b), 또는 단계 a)와 단계 b)를 적어도 1회 반복하는 단계를 더 포함하는, 방법.
  13. 제11항에 있어서, 상기 제1 전구체 가스는 금속-함유 전구체를 포함하는, 방법.
  14. 제11항에 있어서, 상기 제1 전구체는 알루미늄, 티타늄, 또는 이들의 조합물을 포함하는, 방법.
  15. 제14항에 있어서, 상기 전구체층은 Al, Al2O3, AlN, AlON, Al-함유 전구체, Al-합금, CuAl, TiAlN, TaAlN, Ti, TiAlC, TiO2, TiON, TiN, Ti-함유 전구체, Ti-합금 및 이들의 조합물로 이루어진 군으로부터 선택되는, 방법.
  16. 제11항에 있어서, 상기 물질의 상기 제1 층과 상기 제2 층은 SiO2를 포함하는, 방법.
  17. 제11항에 있어서, 상기 제2 전구체 가스는 실라놀 가스를 포함하는, 방법.
  18. 제17항에 있어서, 상기 실라놀 가스는 트리스(tert-펜톡시) 실라놀, 트리스(tert-부톡시) 실라놀 및 비스(tert-부톡시)(이소프로폭시) 실라놀로 이루어진 군으로부터 선택되는, 방법.
  19. 제11항에 있어서, 상기 기판을 상기 제2 전구체 가스에 노출시키는 것은,
    임의의 산화 및 가수분해 작용제의 부재 시, 상기 기판을 대략 150℃ 이하의 기판 온도에서 실라놀을 포함하는 공정 가스에 노출시키는 것을 포함하는, 방법.
  20. 제11항에 있어서, 상기 플라즈마-여기된 할로겐-함유 가스는 Cl2, BCl3, CCl4, HCl, HBr 또는 TiCl4, 또는 이들의 조합물을 포함하는, 방법.
KR1020207032197A 2018-04-09 2019-04-09 저 커패시턴스 상호연결을 위한 에어 갭을 가진 반도체 디바이스를 형성하는 방법 KR20200130497A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862654760P 2018-04-09 2018-04-09
US62/654,760 2018-04-09
PCT/US2019/026590 WO2019199834A1 (en) 2018-04-09 2019-04-09 Method of forming a semiconductor device with air gaps for low capacitance interconnects

Publications (1)

Publication Number Publication Date
KR20200130497A true KR20200130497A (ko) 2020-11-18

Family

ID=68099067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207032197A KR20200130497A (ko) 2018-04-09 2019-04-09 저 커패시턴스 상호연결을 위한 에어 갭을 가진 반도체 디바이스를 형성하는 방법

Country Status (5)

Country Link
US (2) US11251077B2 (ko)
JP (1) JP7205929B2 (ko)
KR (1) KR20200130497A (ko)
TW (1) TWI790372B (ko)
WO (1) WO2019199834A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955370B2 (en) * 2020-04-28 2024-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
TWI766438B (zh) * 2020-04-28 2022-06-01 台灣積體電路製造股份有限公司 半導體元件的製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241687A (ja) * 2003-02-07 2004-08-26 Toshiba Corp トレンチキャパシタの形成方法及び半導体装置
US8058138B2 (en) * 2008-07-17 2011-11-15 Micron Technology, Inc. Gap processing
US8916435B2 (en) * 2011-09-09 2014-12-23 International Business Machines Corporation Self-aligned bottom plate for metal high-K dielectric metal insulator metal (MIM) embedded dynamic random access memory
JP5679581B2 (ja) * 2011-12-27 2015-03-04 東京エレクトロン株式会社 成膜方法
KR101402962B1 (ko) 2012-04-13 2014-06-03 한국생산기술연구원 반도체 금속배선내 에어갭 형성 방법
KR102312269B1 (ko) * 2014-04-01 2021-10-12 어플라이드 머티어리얼스, 인코포레이티드 집적된 금속 스페이서 및 에어 갭 인터커넥트
US9159606B1 (en) * 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9520284B1 (en) 2015-11-13 2016-12-13 Varian Semiconductor Equipment Associates, Inc. Ion beam activated directional deposition
US9728447B2 (en) * 2015-11-16 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-barrier deposition for air gap formation
US10224235B2 (en) 2016-02-05 2019-03-05 Lam Research Corporation Systems and methods for creating airgap seals using atomic layer deposition and high density plasma chemical vapor deposition
US10037884B2 (en) * 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10453737B2 (en) * 2017-04-11 2019-10-22 Tokyo Electron Limited Method of filling retrograde recessed features with no voids
TWI769291B (zh) * 2017-08-11 2022-07-01 日商東京威力科創股份有限公司 使用鹵素去活化之選擇性膜沉積
KR102601862B1 (ko) * 2017-10-04 2023-11-13 도쿄엘렉트론가부시키가이샤 상호접속부를 위한 루테늄 금속 피처 충전
CN109801880B (zh) 2017-11-17 2021-05-18 联华电子股份有限公司 动态随机存取存储器的埋入式字符线及其制作方法
US10781519B2 (en) * 2018-06-18 2020-09-22 Tokyo Electron Limited Method and apparatus for processing substrate

Also Published As

Publication number Publication date
TW202003900A (zh) 2020-01-16
US11646227B2 (en) 2023-05-09
WO2019199834A1 (en) 2019-10-17
US11251077B2 (en) 2022-02-15
JP2021521637A (ja) 2021-08-26
US20220130723A1 (en) 2022-04-28
US20190311947A1 (en) 2019-10-10
JP7205929B2 (ja) 2023-01-17
TWI790372B (zh) 2023-01-21

Similar Documents

Publication Publication Date Title
KR102104390B1 (ko) GeO2의 원자층 증착
JP7097713B2 (ja) 選択的なＳｉＯ２堆積を用いた自己整合コンタクトの形成方法
KR102197048B1 (ko) 이중 선택적 퇴적
TWI686499B (zh) 金屬、金屬氧化物與介電質的選擇性沉積
JP2019096877A (ja) 完全自己整合性ビアを形成するための選択的付着の方法
JP5173098B2 (ja) ダマシン・メタライゼーションのためのコンフォーマルライニング層
USRE47170E1 (en) Method of forming semiconductor patterns
TW202035760A (zh) 在半導體元件圖案化中形成及使用應力調整矽氧化物膜的方法
KR102545880B1 (ko) 유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법
US20220130723A1 (en) Method of forming a semiconductor device with air gaps for low capacitance interconnects
JP2020530661A (ja) ハロゲン不活性化を使用した選択的膜堆積
KR102545882B1 (ko) 역행 프로파일들을 갖는 리세스된 피처들을 보이드 없이 충전하는 방법
KR102553120B1 (ko) 레트로그레이드 리세스된 피처를 충전하는 방법
KR100293827B1 (ko) 반도체 소자의 접촉 금속막 형성방법
KR20040058905A (ko) 반도체 소자의 확산 방지막 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal