KR20040058905A - 반도체 소자의 확산 방지막 형성 방법 - Google Patents

반도체 소자의 확산 방지막 형성 방법 Download PDF

Info

Publication number
KR20040058905A
KR20040058905A KR1020020085423A KR20020085423A KR20040058905A KR 20040058905 A KR20040058905 A KR 20040058905A KR 1020020085423 A KR1020020085423 A KR 1020020085423A KR 20020085423 A KR20020085423 A KR 20020085423A KR 20040058905 A KR20040058905 A KR 20040058905A
Authority
KR
South Korea
Prior art keywords
forming
diffusion barrier
conductive layer
deposition
gas
Prior art date
Application number
KR1020020085423A
Other languages
English (en)
Other versions
KR100503965B1 (ko
Inventor
표성규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0085423A priority Critical patent/KR100503965B1/ko
Publication of KR20040058905A publication Critical patent/KR20040058905A/ko
Application granted granted Critical
Publication of KR100503965B1 publication Critical patent/KR100503965B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Abstract

본 발명은 반도체 소자의 확산 방지막 형성 방법에 관한 것으로, 제1 도전층 및 제2 도전층을 단원자 증착법(Atomic Layer deposition)으로 각각 형성하여 제1 및 제2 도전층으로 이루어진 확산 방지막을 형성함으로써, 물리기상 증착법이나 화학기상 증착법으로 형성된 확산 방지막에 비해 더욱 치밀하고 결함이 적은 확산 방지막을 형성함과 동시에, 후속 공정으로 보론 처리(Boron treatment)를 실시하여 제2 도전층에 보론을 첨가하거나 제2 도전층 상부에 단원자 증착법으로 제3 도전층을 추가로 형성함으로써 확산 방지막 상부에 형성되는 금속의 그레인 바운더리(Grain boundary)를 안정시켜 EM(Electro Migration) 특성을 향상시킬 수 있는 반도체 소자의 확산 방지막 형성 방법이 개시된다.

Description

반도체 소자의 확산 방지막 형성 방법{Method of forming a diffusion barrier layer in a semiconductor device}
본 발명은 반도체 소자의 확산 방지막 형성 방법에 관한 것으로, 특히 다원자 증착법(Atomic Layer Deposition; ALD)을 이용한 반도체 소자의 확산 방지막 형성 방법에 관한 것이다.
반도체 소자를 제조함에 있어서, 트랜지스터나 커패시터와 같은 반도체 소자와 금속 배선을 전기적으로 절연시키기 위하여 각각의 소자들 사이에는 절연막을 형성한다. 이때, 금속 배선의 금속 성분이 절연막으로 확산되어 소자의 전기적 특성이 저하되는 것을 방지하기 위하여, 통상적으로 금속 배선과 절연막의 사이에는 확산 방지막을 형성한다.
확산 방지막은 단일막이나 다층막으로 형성되며, 최근에는 Ti/TiN 적층 구조로 형성되고 있다. 이러한, 다층막으로 이루어진 확산 장벽층은 물리기상 증착법(Physical Vapor Deposition; PVD)이나 화학기상 증착법(Chemical Vapor Deposition; CVD)에 의해 형성된다. 하지만, 이러한 다층막(예를 들면, Ti/TiN막)을 확산 방지막으로 적용할 경우 일부 금속 성분(특히, 구리)에 대해서는 확산 방지 특성이 우수하지 못한 문제점이 있으며, 디자인 룰이 작아질수록 다층막의 두께를 낮추는데 어려움이 있다. 더욱이, 화학기상 증착법이나 물리기상 증착법에 의해 다층막으로 형성된 확산 장벽층과 금속 배선의 계면에서 EM(Electro Migration) 특성을 보다 더 향상시켜야 하는 필요성이 대두되고 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 제1 도전층 및 제2 도전층을 단원자 증착법(Atomic Layer deposition)으로 각각 형성하여 제1 및 제2 도전층으로 이루어진 확산 방지막을 형성함으로써, 물리기상 증착법이나 화학기상 증착법으로 형성된 확산 방지막에 비해 더욱 치밀하고 결함이 적은 확산 방지막을 형성함과 동시에, 후속 공정으로 보론 처리(Boron treatment)를 실시하여 제2 도전층에 보론을 첨가하거나 제2 도전층 상부에 단원자 증착법으로 제3 도전층을 추가로 형성함으로써 확산 방지막 상부에 형성되는 금속의 그레인 바운더리(Grain boundary)를 안정시켜 EM(Electro Migration) 특성을 향상시킬 수 있는 반도체 소자의 확산 방지막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 확산 방지막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2는 단원자 증착법으로 도 1의 제1 도전층을 형성하는 방법을 설명하기 위하여 도시한 레시피도이다.
도 3은 단원자 증착법으로 도 1의 제2 도전층을 형성하는 방법을 설명하기 위하여 도시한 레시피도이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 하부 구조
103 : 제1 도전층 104 : 제2 도전층
105 : 제3 도전층 110 : 확산 방지막
본 발명에 따른 반도체 소자의 확산 방지막 형성 방법은
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 확산 방지막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(101)에는 트랜지스터나 커패시터와 같은 반도체 소자 또는 금속 배선(도시되지 않음)이 형성되고, 그 상부에는 하부의 반도체 소자 또는 금속 배선을 노출시키는 듀얼 다마신 패턴이 형성된 층간 절연막과 같은 하부 구조(102)가 형성된다.
이후, 하부 구조(102) 상부에 제1 도전층(103)을 단원자 증착법으로 형성한다. 여기서, 제1 도전층(103)은 확산 방지막을 형성하기 위한 하나의 층이며, 확산 방지막을 Ti/TiN막 구조로 형성할 경우 제1 도전층(103)은 Ti막이 된다.
도 2를 참조하여 단원자 증착법으로 Ti막을 증착하여 제1 도전층(103)을 형성하는 방법을 설명하면 다음과 같다. 도 2는 단원자 증착법으로 도 1의 제1 도전층을 형성하는 방법을 설명하기 위하여 도시한 레시피도이다.
도 2를 참조하면, 단원자 증착법으로 Ti막을 형성하는 공정 단계는 증착 장비 내부로 전구체를 공급하는 제 1 단계(A), 증착 장비 내부의 미반응 전구체를 제거하여 정화하는 제 2 단계(B), 반응 가스를 공급하는 제 3 단계(C) 및 미반응 반응 가스 및 반응 부산물을 제거하여 정화하는 제 4 단계(D)로 이루어지며, 제 1 내지 제 4 단계가 1 싸이클(Cycle)을 이룬다. 목표 두께의 Ti막을 형성하기 위해서는 제 1 내지 제 4 단계로 이루어진 싸이클을 계속해서 반복 실시하면 된다. 이때, 전구체로는 TiCl4를 사용하고, 반응 가스로는 Ti를 사용할 수 있다. 한편, 정화 단계(B 및 D)에서는 정화 가스로 아르곤(Ar)을 사용할 수도 있다.
각 단계를 보다 상세히 설명하면 다음과 같다.
제 1 단계(A)에서는 압력이 0.5 내지 2Torr로 유지되는 증착 장비 내부로 0.1초 내지 1분 동안 10 내지 1000sccm의 TiCl4를 한정적으로 공급하여 200 내지 700℃로 가열된 반도체 기판의 표면에 TiCl4를 흡착시킨다. 제 2 단계(B)에서는 정화 가스로 10 내지 1000sccm의 아르곤 가스를 0.1초 내지 2분 동안 증착 장비 내부로 공급하여 증착 장비 내부에 잔류하는 미반응 TiCl4를 증착 장비 외부로 배출시킨다. 제 3 단계(C)에서는 반응 가스로 10 내지 1000sccm의 수소(H2) 가스를 0.1초 내지 1분 동안 증착 장비 내부로 공급하고, TiCl4와 H2를 화학적으로 반응시켜 단일 원자층으로 이루어진 Ti막을 형성한다. Ti막은 하기의 화학식 1의 반응식에 의해 형성된다.
TiCl4(g) + 2H2(g) = Ti(s) + 4HCl(g)
제 4 단계(D)에서는 정화 가스로 10 내지 1000sccm의 아르곤 가스를 0.1초 내지 2분 동안 증착 장비 내부로 공급하여 증착 장비 내부에 잔류하는 미반응 반응 가스 및 반응 부산물(예를 들어, HCl)을 증착 장비 외부로 배출시킨다.
상기에서 서술한 제1 내지 제4 단계(A 내지 D)를 5 내지 2000회 반복 실시하여 Ti막을 10 내지 500Å의 두께로 형성한다.
도 1b를 참조하면, 제1 도전층(103)을 형성한 후에는 제1 도전층(103) 상부에 제2 도전층(104)을 단원자 증착법으로 형성한다.
여기서, 제2 도전층(104)도 확산 방지막을 형성하기 위하여 제1 도전층(103) 상부에 형성되는 층이며, 확산 방지막을 Ti/TiN막 구조로 형성할 경우 제2 도전층(104)은 TiN막이 된다.
도 3을 참조하여 단원자 증착법으로 TiN막을 증착하여 제2 도전층(104)을 형성하는 방법을 설명하면 다음과 같다. 도 3은 단원자 증착법으로 도 1의 제2 도전층을 형성하는 방법을 설명하기 위하여 도시한 레시피도이다.
도 3을 참조하면, 단원자 증착법으로 TiN막을 증착하여 제2 도전층(104)을 형성하는 방법은 반응 가스로 NH3가스, H2+N2가스 또는 이들의 가스를 사용한다는 점을 제외하고 도 2에서 단원자 증착법으로 Ti막을 증착하여 제1 도전층(104)을 형성하는 방법과 동일하다. 따라서, Ti막을 형성하는 과정에서 Ti막이 목표 두께로 형성되면, 전구체는 그대로 공급하면서 반응 가스만 H2가스에서 NH3가스 또는 N2+H2혼합 가스로 바꾸어주면 동일한 챔버 내에서 진공의 파괴없이 Ti막과 TiN막을 연속적으로 형성할 수 있다.
단지, 반응 가스로 NH3가스를 사용하는 경우 TiN막은 하기의 화학식 2의 반응식에 의해 형성된다.
6TiCl4(g) + 8NH3(g) = 6TiN(s) + 24HCl(g) + N2(g)
한편, 반응 가스로 NH3가스를 사용하는 경우, NH3가스를 챔버로 공급하기 위하여 H2가스의 공급을 중단하고 H2가스의 공급 라인으로 NH3가스를 공급할 수 있으며, H2가스 공급 라인과는 별도의 공급 라인을 설치하여 H2가스와는 별도로 NH3가스를 공급할 수도 있다. NH3가스의 공급 라인을 별도로 설치한 경우에는 Ti막을 형성하는 과정에서 공급하던 H2가스를 그대로 공급하면서 NH3가스를 함께 공급하면 반응 가스 조절을 보다 용이하게 할 수도 있다. H2가스와 NH3가스가 동시에 공급되는 경우 TiN막은 하기의 화학식 3의 반응식에 의해 형성된다.
6TiCl4(g) + 8NH3(g) + H2(g) = 2TiN(s) + 8HCl(g)
도 2에서 Ti막을 증착하는 경우와 마찬가지로, 도 3의 제1 내지 제4 단계(A 내지 D)를 5 내지 2000회 반복 실시하여 TiN막을 10 내지 600Å의 두께로 형성한다.
상기의 단원자 증착법으로 제1 및 제2 도전층(103 및 104)을 형성하는 경우, 전구체와 반응 가스가 기판이 놓여 있는 방향과 평행하게 공급되기 때문에 빠른 시간 내에 기판 표면에 원자들이 흡착될 수 있다는 장점이 있다. 하지만, 한쪽 방향에서만 가스들이 흘러나오기 때문에 박막 두께가 불균일하다는 문제가 있다. 따라서, 이를 방지하기 위하여 제1 및 제2 도전층(103 및 104)을 증착하는 과정에서 기판을 10 내지 500rpm으로 회전시켜 제1 및 제2 도전층(103 및 104)이 균일한 두께로 형성되도록 한다.
이로써, 단원자 증착법에 의해 제1 및 제2 도전층(103 및 104)이 하부 구조(102) 상부에 적층 구조로 형성되어 제1 및 제2 도전층(103 및 104)의 적층 구조로 이루어진 확산 방지막이 형성된다. 상기와 같이, 제1 및 제2 도전층(103 및 104)을 단원자 증착법으로 각각 증착하여 확산 방지막을 형성함으로써, 기존의 PVD법이나 CVD법으로 형성된 확산 방지막에 비하여 막질이 더욱 치밀하고 결함이 적은 확산 방지막을 형성할 수 있다. 또한, 단원자 증착법의 공정 특성상 제1 및 제2 도전층(103 및 104)의 두께 및 조성을 정밀하게 제어할 수 있다.
한편, 상기의 공정을 통해 확산 방지막을 형성한 후에는, 확산 방지막 상부에 형성되는 금속막(특히, 구리막)의 접착(Adhesion) 특성이나 장벽(Barrier) 특성을 향상시키기 위하여, 도 1c에서와 같이 제2 도전층(104)의 표면을 보론 처리(Boron treatment)하여 제2 도전층(104)의 표면에 보론 함유층을 형성하거나, 도 1d에서와 같이 제2 도전층(104) 상부에 단원자 증착법으로 제3 도전층(105)을 형성할 수도 있다.
이때, 제2 도전층(104)의 표면을 보론 처리하는 경우에는, 보론 처리를 단일 스텝으로 실시하거나 멀티 스텝으로 실시할 수도 있다.
또한, 제2 도전층(104) 상부에 단원자 증착법으로 제3 도전층(105)을 형성하는 경우에는, 제3 도전층(105)을 Ti막으로 형성하며 Ti막을 단원자 증착법으로 형성하는 방법은 도 2에서 제1 도전층(103)을 형성하는 방법과 동일하게 진행되므로 설명을 생략하기로 한다. 이로써, 확산 방지막(110)을 제1 내지 제3 도전층(103 내지 105)의 적층 구조로 형성할 수도 있다.
상술한 바와 같이, 본 발명은 확산 방지막을 구성하는 모든 층들을 단원자 증착법으로 형성하고, 추가로 최상부층의 표면을 보론 처리하거나 단원자 증착법으로 하나의 층을 더 형성함으로써, 기존의 PVD법이나 CVD법으로 형성된 확산 방지막에 비하여 막질이 더욱 치밀하고 결함이 적은 확산 방지막을 형성할 수 있으며, 확산 방지막의 표면에 형성되는 금속(특히 구리)의 그레인 바운더리(Grain boundary)를 안정화하여 EM 특성을 향상시킬 수 있다.

Claims (12)

  1. 하부 구조가 형성된 반도체 기판이 제공되는 단계;
    전체 상부에 단원자 증착법으로 제1 도전층을 형성하는 단계;
    상기 제1 도전층 상부에 단원자 증착법으로 제2 도전층을 형성하는 단계를 포함하며, 상기의 단계들을 통해 단원자 증착법으로만 형성된 제1 및 제2 도전층의 적층 구조로 이루어진 확산 방지막이 형성되는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제1 도전층은 Ti막인 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  3. 제 2 항에 있어서, 상기 Ti막을 형성하기 위한 단원자 증착법은,
    상기 증착 장비 내부로 전구체를 공급하여 상기 반도체 기판에 흡착시키는 제 1 단계;
    상기 반도체 기판에 흡착되지 않은 전구체를 상기 증착 장비 외부로 배출시켜 정화하는 제 2 단계;
    상기 증착 장비 내부로 반응 가스를 공급하여 상기 반도체 기판에 흡착된 상기 전구체와의 반응시키는 제 3 단계; 및
    반응하지 않은 반응 가스 및 반응 부산물을 상기 증착 장비 외부로 배출시키는 정화하는 제 4 단계로 이루어져 상기 제 1 내지 제 4 단계를 1 싸이클하고, 상기 1 싸이클의 반복을 통해 목표 두께의 상기 Ti막이 증착되는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  4. 제 3 항에 있어서,
    상기 반응 가스는 H2인 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  5. 제 1 항에 있어서,
    상기 제2 도전층은 TiN막인 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  6. 제 4 항에 있어서, 상기 TiN막을 형성하기 위한 단원자 증착법은,
    상기 증착 장비 내부로 전구체를 공급하여 상기 반도체 기판에 흡착시키는 제 1 단계;
    상기 반도체 기판에 흡착되지 않은 전구체를 상기 증착 장비 외부로 배출시켜 정화하는 제 2 단계;
    상기 증착 장비 내부로 반응 가스를 공급하여 상기 반도체 기판에 흡착된 상기 전구체와의 반응시키는 제 3 단계; 및
    반응하지 않은 반응 가스 및 반응 부산물을 상기 증착 장비 외부로 배출시키는 정화하는 제 4 단계로 이루어져 상기 제 1 내지 제 4 단계를 1 싸이클하고, 상기 1 싸이클의 반복을 통해 목표 두께의 상기 TiN막이 증착되는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  7. 제 6 항에 있어서,
    상기 반응 가스는 NH3가스, H2+N2가스 또는 이들의 가스인 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  8. 제 3 항 또는 제 6 항에 있어서,
    상기 전구체는 TiCl4인 것을 특징으로 하는 반도체 소자의 확산 방지막 형성방법.
  9. 제 1 항, 제 3 항 또는 제 6 항에 있어서,
    상기 단원자 증착법은 상기 기판을 10 내지 500rpm으로 회전시키면서 실시하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  10. 제 1 항에 있어서, 상기 제2 도전층을 형성한 후,
    상기 제2 도전층의 표면을 보론 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  11. 제 1 항 또는 제 10 항에 있어서,
    상기 제2 도전층 상부에 제3 도전층을 단원자 증착법으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  12. 제 11 항에 있어서, 상기 제3 도전층을 형성하기 위한 단원자 증착법은,
    상기 증착 장비 내부로 TiCl4를 공급하여 상기 반도체 기판에 흡착시키는 제 1 단계;
    상기 반도체 기판에 흡착되지 않은 TiCl4를 상기 증착 장비 외부로 배출시켜 정화하는 제 2 단계;
    상기 증착 장비 내부로 H2가스를 공급하여 상기 반도체 기판에 흡착된 상기 TiCl4와의 반응시키는 제 3 단계; 및
    반응하지 않은 상기 H2가스 및 반응 부산물을 상기 증착 장비 외부로 배출시키는 정화하는 제 4 단계로 이루어져 상기 제 1 내지 제 4 단계를 1 싸이클하고, 상기 1 싸이클의 반복을 통해 목표 두께의 상기 Ti막으로 증착되는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
KR10-2002-0085423A 2002-12-27 2002-12-27 반도체 소자의 확산 방지막 형성 방법 KR100503965B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085423A KR100503965B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 확산 방지막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085423A KR100503965B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 확산 방지막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040058905A true KR20040058905A (ko) 2004-07-05
KR100503965B1 KR100503965B1 (ko) 2005-07-26

Family

ID=37350965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085423A KR100503965B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 확산 방지막 형성 방법

Country Status (1)

Country Link
KR (1) KR100503965B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970795B1 (ko) * 2005-07-20 2010-07-16 마이크론 테크놀로지, 인크. 저저항 질화 티타늄막

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970795B1 (ko) * 2005-07-20 2010-07-16 마이크론 테크놀로지, 인크. 저저항 질화 티타늄막
US8058729B2 (en) 2005-07-20 2011-11-15 Micron Technology, Inc. Titanium nitride films
US8633110B2 (en) 2005-07-20 2014-01-21 Micron Technology, Inc. Titanium nitride films

Also Published As

Publication number Publication date
KR100503965B1 (ko) 2005-07-26

Similar Documents

Publication Publication Date Title
JP5173098B2 (ja) ダマシン・メタライゼーションのためのコンフォーマルライニング層
US20020068466A1 (en) Methods of forming thin films by atomic layer deposition
KR20170017779A (ko) 알루미늄 및 질소 함유 물질의 선택적 퇴적
KR100354797B1 (ko) 피처리체의표면에티탄막및배리어금속막을적층하여형성하는방법
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
KR100519376B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR100602087B1 (ko) 반도체 소자 및 그 제조방법
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
US11069568B2 (en) Ultra-thin diffusion barriers
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
KR20040053456A (ko) 반도체 소자의 장벽 금속층 형성 방법
US20070082130A1 (en) Method for foming metal wiring structure
KR20030009093A (ko) 원자층 적층 방법과 이를 이용한 박막 적층 방법 및금속층 적층 방법
TW201920735A (zh) 用於銅互連件之晶種層
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
US8119526B2 (en) Method of forming a metal layer and a method of fabricating a semiconductor device
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
KR102564112B1 (ko) 루테늄 박막의 선택적 증착 방법
KR20050061728A (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
KR100370143B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100459945B1 (ko) 반도체 소자의 제조 방법
KR20050046064A (ko) 반도체 소자의 제조 방법
JP2006173299A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 15