JP7097713B2 - 選択的なＳｉＯ２堆積を用いた自己整合コンタクトの形成方法 - Google Patents

選択的なＳｉＯ２堆積を用いた自己整合コンタクトの形成方法 Download PDF

Info

Publication number
JP7097713B2
JP7097713B2 JP2018023873A JP2018023873A JP7097713B2 JP 7097713 B2 JP7097713 B2 JP 7097713B2 JP 2018023873 A JP2018023873 A JP 2018023873A JP 2018023873 A JP2018023873 A JP 2018023873A JP 7097713 B2 JP7097713 B2 JP 7097713B2
Authority
JP
Japan
Prior art keywords
layer
metal
sio
dielectric layer
silanol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018023873A
Other languages
English (en)
Other versions
JP2018133568A5 (ja
JP2018133568A (ja
Inventor
エヌ．タピリー カンダバラ
ハン サンチョル
ドゥ チェ ス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2018133568A publication Critical patent/JP2018133568A/ja
Publication of JP2018133568A5 publication Critical patent/JP2018133568A5/ja
Application granted granted Critical
Publication of JP7097713B2 publication Critical patent/JP7097713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

関連出願の相互参照
この出願は、２０１７年２月１４日に出願された米国仮特許出願番号第６２／４５８，８５８号に関するものであり、この優先権を主張し、その全内容は、参照によって本願明細書に組み込まれる。
技術分野
本発明は、基板を処理するための方法に関するものであり、特には、選択的なＳｉＯ２堆積を用いて、自己整合コンタクトを形成するための方法に関するものである。
金属酸化物半導体（ＭＯＳ）トランジスタ、例えば、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）は、集積回路の製造において一般に用いられる。ＭＯＳトランジスタは、いくつかの構成要素、例えば、ゲート電極、ゲート誘電体層、スペーサ、及び、ソース及びドレイン拡散領域を含む。層間絶縁膜（ＩＬＤ）は、典型的にはＭＯＳトランジスタ上に形成され、拡散領域をカバーする。
ＭＯＳトランジスタとの電気接続は、典型的には金属、例えば、タングステンから形成されるコンタクトプラグを介して行われる。コンタクトプラグは、最初にＩＬＤ層をパターンニングし、ビアを拡散領域まで形成することにより製造されてもよい。パターニングプロセスは、一般的に、フォトリソグラフィープロセスである。次に、金属は、ビア内に堆積され、コンタクトプラグを形成する。別々のコンタクトプラグは、同一又は類似のプロセスを用いてゲート電極まで形成される。
コンタクトプラグの製造中に発生しうる１つの問題は、コンタクトとゲートとの短絡の形成である。コンタクトとゲートとの短絡は、コンタクトプラグが正しく整合せず、ゲート電極と電気的に接触するときに発生する短絡回路である。コンタクトとゲートとの短絡を防止する１つの従来の方法は、レジストレーション（ｒｅｇｉｓｔｒａｔｉｏｎ）及び臨界寸法（ＣＤ）を制御することによるものである。都合の悪いことに、小さいゲートピッチを有するトランジスタのために、ゲート及びコンタクト寸法のための厳格なＣＤ制御は、製造可能なプロセスウィンドウを制限する。それゆえ、コンタクトがゲートに短絡する可能性は非常に高い。トランジスタのゲートピッチ寸法がさらに縮小されると、臨界寸法がより小さくなるので、この問題はより一般的になる。
自己整合パターニングは、オーバレイ駆動パターニングに置換する必要があり、その費用効果的な縮小は、ＥＵＶ導入後にさえ継続しうる。薄膜の選択的な堆積は、大いに縮小された技術ノードをパターニングする際の鍵となるステップである。
選択的なＳｉＯ２堆積を用いた自己整合コンタクトを形成する方法は、各種実施形態に記載されている。一実施形態によれば、方法は、誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、誘電体層面を金属含有触媒層でコーティングするステップと、平坦化した基板を、シラノールガスを含むプロセスガスに期間中、露出するステップであって、ＳｉＯ２層を誘電体層面上の金属含有触媒層上に選択的に堆積するステップと、を含む。
一実施形態によれば、方法は、エッチング停止層をＳｉＯ２層上及び金属含有面上に堆積するステップと、層間絶縁層を平坦化した基板上に堆積するステップと、凹型フィーチャを層間絶縁層内でエッチングし、金属含有面より上のエッチング停止層上で停止するステップと、凹型フィーチャを金属で充填するステップと、をさらに含む。
一実施形態によれば、方法は、誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、誘電体層面を第１の金属含有触媒層でコーティングするステップと、平坦化した基板を、シラノールガスを含むプロセスガスに期間中、露出するステップであって、ＳｉＯ２層を誘電体層面上に堆積し、より薄い追加のＳｉＯ２層を金属含有面上に堆積するステップと、を含み、露出するステップは、酸化及び加水分解剤なしで、約１５０℃以下の基板温度で実行される。方法は、エッチングプロセスにて、追加のＳｉＯ２層を金属含有面から除去するステップと、コーティングするステップ、露出するステップ及び除去するステップを少なくとも一回繰り返し、誘電体層面上のＳｉＯ２層の厚さを増加するステップと、をさらに含む。
この明細書に組み込まれ、一部を構成する添付の図面は、上述した本発明の一般的説明及び以下の詳細な説明とともに本発明の実施形態を示し、本発明を説明するように機能する。
図１Ａから図１Ｆは、本発明の一実施形態に従って、基板を処理する方法を断面図によって概略的に示す。 図２Ａから図２Ｆは、本発明の一実施形態に従って、基板を処理する方法を断面図によって概略的に示す。 図３は、本発明の一実施形態に従って、基板に選択的に堆積されるＳｉＯ２膜の断面透過型電子顕微鏡（ＴＥＭ）画像を示す。 図４は、本発明の一実施形態に従って、基板に堆積されるＳｉＯ２膜の断面ＴＥＭ画像を示す。
ゲートピッチの縮小によって生じる１つの問題は、コンタクトとゲートとの短絡の可能性である。この種のコンタクトが発生すると、ＭＯＳトランジスタを効果的に破壊する短絡が作成される。短絡を減少する現在の方法は、レジストレーションを制御し、より小さい臨界寸法でコンタクトをパターニングすることを含む。しかしながら、ゲートピッチが縮小してきたので、レジストレーション要件は、既存の技術によって満たすのが非常に困難になっている。
一実施形態によれば、ＭＯＳトランジスタの製造の間、コンタクトとゲートとの短絡の可能性を減少するための方法が記載されている。以下の説明では、例示的実施態様のさまざまな態様は、当業者によって、自分たちの仕事の要旨を他の当業者に伝えるために一般に使用される用語を用いて記載されている。しかしながら、本発明が、記載されている態様のいくつかのみによって実行されてもよいということは、当業者にとって明らかである。説明のために、特定の数、材料及び構成は、例示的実施態様の完全な理解を提供するために記載される。しかしながら、本発明が具体的な詳細なしで実行されてもよいということは、当業者にとって明らかである。他の例において、周知のフィーチャは、例示的実施態様を分かりにくくしないために省略又は単純化される。
図１Ａから図１Ｆは、本発明の一実施形態に従って、基板を処理する方法を断面図によって概略的に示す。図１Ａに示される典型的な平坦化した基板１００は、一般に半導体装置において見られるさまざまな材料層を含むが、本発明の実施形態は、より単純な半導体装置に適用されてもよいし、又は、より高度な半導体装置に適用されてもよい。平坦化した基板１００は、酸化物層１０２（例えば、ＳｉＯ２）、窒化層１０４（例えば、ＳｉＮ）、ゲートコンタクト層１０６、キャップ層１０８（例えば、ＳｉＮ又はＳｉＣＮ）、ソース／ドレイン層１１２（例えば、Ｓｉ又はＳｉＣ）、露出した誘電体層面１２０を有する誘電体層１１０（例えば、ＳｉＯ２）、露出した金属含有面１２４を有する金属含有層１１４（例えば、トレンチ・ケイ素化合物層：ＣｏＳｉ２、ＮｉＳｉ又はＭｏＳｉ２）を含む。例示的な平坦化した基板１００において、金属含有層１１４は、コンタクト領域の一部でもよく、ゲート酸化層１１６は、さらなる処理の間、コンタクトとゲートとの短絡の傾向があるゲート領域の一部でもよい。平坦化した基板１００は、化学機械研磨（ＣＭＰ）プロセスを使用して準備されてもよい。
図１Ｂは、誘電体層面１２０を金属含有触媒層１１８でコーティングした後の平坦化した基板１００を示す。誘電体層面１２０は、水酸基（－ＯＨ）によって終端処理されてもよく、水酸基（－ＯＨ）は、金属含有面１２４上と比較して、誘電体層面１２０上における良好なコーティング選択性を提供する。本発明のいくつかの実施形態によれば、金属含有触媒層１１８は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又は、アルミニウム及びチタンの両方を備えてもよい。一実施形態によれば、金属含有触媒層１１８は、Ａｌ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、Ａｌ含有前駆体、Ａｌ含有合金、ＣｕＡｌ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｔｉ、ＴｉＡｌＣ、ＴｉＯ２、ＴｉＯＮ、ＴｉＮ、Ｔｉ含有前駆体、Ｔｉ含有合金及びこれらの組み合わせからなる群から選択されてもよい。金属含有触媒層１１８は、平坦化した基板１００を金属含有前駆体蒸気及びオプションで酸素含有ガス及び／又は窒素含有ガスに露出することによって形成されてもよい。一実施形態によれば、露出することは、平坦化した基板１００を、金属含有触媒層１１８に優先して吸着する金属含有ガスパルスに露出することによって進行してもよく、金属含有触媒層１１８は、誘電体層面１２０上の約１つの単分子層の厚さである。金属は、平坦化した基板１００の表面に影響を及ぼし、単分子層の厚さ未満の化学吸着層を形成してもよい。一例では、金属含有触媒層１１８は、吸着された金属含有前駆体、例えば、トリメチル・アルミニウム（ＴＭＡ、ＡｌＭｅ３）を含んでもよい。
本発明の実施形態は、多種多様なＡｌ含有前駆体を利用してもよい。例えば、多くのアルミニウム前駆体は、式：
ＡｌＬ１Ｌ２Ｌ３Ｄｘ
を有し、Ｌ１、Ｌ２、Ｌ３は、個々のアニオン性配位子であり、Ｄは、中性のドナー配位子であり、ｘは、０、１又は２とすることができる。Ｌ１、Ｌ２、Ｌ３配位子の各々は、アルコキシド、ハロゲン化物、アリールオキシド、アミド、シクロペンタジエニル、アルキル、シリル、アミジナート、β－ジケトナート、ケトイミナート、シラノエート及びカルボン酸塩の群から個々に選択されてもよい。Ｄ配位子は、エーテル、フラン、ピリジン、ピロール、ピロリジン、アミン、クラウンエーテル、グライム及びニトリルの群から選択されてもよい。
アルミニウム前駆体の他の例は、ＡｌＭｅ３、ＡｌＥｔ３、ＡｌＭｅ２Ｈ、［Ａｌ（ＯｓＢｕ）３］４、Ａｌ（ＣＨ３ＣＯＣＨＣＯＣＨ３）３、ＡｌＣｌ３、ＡｌＢｒ３、ＡｌＩ３、Ａｌ（ＯｉＰｒ）３、［Ａｌ（ＮＭｅ２）３］２、Ａｌ（ｉＢｕ）２Ｃｌ、Ａｌ（ｉＢｕ）３、Ａｌ（ｉＢｕ）２Ｈ、ＡｌＥｔ２Ｃｌ、Ｅｔ３Ａｌ２（ＯｓＢｕ）３及びＡｌ（ＴＨＤ）３を含む。
本発明の実施形態は、多種多様なＴｉ含有前駆体を利用してもよい。例は、「Ｔｉ－Ｎ」分子内結合を有するＴｉ含有前駆体を含み、Ｔｉ（ＮＥｔ２）４（ＴＤＥＡＴ）、Ｔｉ（ＮＭｅＥｔ）４（ＴＥＭＡＴ）及びＴｉ（ＮＭｅ２）４（ＴＤＭＡＴ）を含む。他の例は、「Ｔｉ－Ｃ」分子内結合を含むＴｉ含有前駆体を含み、Ｔｉ（ＣＯＣＨ３）（η５－Ｃ５Ｈ５）２Ｃｌ、Ｔｉ（η５－Ｃ５Ｈ５）Ｃｌ２、Ｔｉ（η５－Ｃ５Ｈ５）Ｃｌ３、Ｔｉ（η５－Ｃ５Ｈ５）２Ｃｌ２、Ｔｉ（η５－Ｃ５（ＣＨ３）５）Ｃｌ３、Ｔｉ（ＣＨ３）（η５－Ｃ５Ｈ５）２Ｃｌ、Ｔｉ（η５－Ｃ９Ｈ７）２Ｃｌ２、Ｔｉ（（η５－Ｃ５（ＣＨ３）５）２Ｃｌ、Ｔｉ（（η５－Ｃ５（ＣＨ３）５）２Ｃｌ２、Ｔｉ（η５－Ｃ５Ｈ５）２（μ－Ｃｌ）２、Ｔｉ（η５－Ｃ５Ｈ５）２（ＣＯ）２、Ｔｉ（ＣＨ３）３（η５－Ｃ５Ｈ５）、Ｔｉ（ＣＨ３）２（η５－Ｃ５Ｈ５）２、Ｔｉ（ＣＨ３）４、Ｔｉ（η５－Ｃ５Ｈ５）（η７－Ｃ７Ｈ７）、Ｔｉ（η５－Ｃ５Ｈ５）（η８－Ｃ８Ｈ８）、Ｔｉ（Ｃ５Ｈ５）２（η５－Ｃ５Ｈ５）２、Ｔｉ（（Ｃ５Ｈ５）２）２（η－Ｈ）２、Ｔｉ（η５－Ｃ５（ＣＨ３）５）２、Ｔｉ（η５－Ｃ５（ＣＨ３）５）２（Ｈ）２及びＴｉ（ＣＨ３）２（η５－Ｃ５（ＣＨ３）５）２である。ＴｉＣｌ４は、「Ｔｉ－ハロゲン」結合を含むハロゲン化チタン前駆体の例である。
図１Ｃを次に参照すると、平坦化した基板１００を、シラノールガスを含むプロセスガスに露出することによって、ＳｉＯ２膜１３０は、金属含有面１２４に対して（金属含有面１２４には堆積されずに）、金属含有触媒層１１８上に選択的に堆積される。本発明の実施形態によれば、金属含有触媒層１１８は、シラノールガスからのＳｉＯ２膜１３０の選択的な堆積に触媒作用を及ぼし、この触媒効果は、堆積されたＳｉＯ２膜１３０が約５ｎｍの厚さになるまで観察される。プロセスガスへの露出は、金属含有面１２４上の意味のあるＳｉＯ２堆積を生じない期間中、実行されてもよい。本発明の実施形態によれば、平坦化した基板１００は、酸化及び加水分解剤なしで、シラノールガスを含むプロセスガスに露出される。いくつかの実施形態によれば、シラノールガスは、トリス（ｔｅｒｔ－ペントキシ）シラノール（ＴＰＳＯＬ）、トリス（ｔｅｒｔ－ブトキシ）シラノール及びビス（ｔｅｒｔ－ブトキシ）（イソプロポキシ）シラノールからなる群から選択されてもよい。
発明者らは、酸化及び加水分解剤がＳｉＯ２膜堆積のために必要でないということを発見した。いくつかの例では、プロセスガスは、不活性ガス、例えば、アルゴンをさらに含んでもよい。一実施形態では、プロセスガスは、シラノールガス及び不活性ガスからなってもよい。さらに、一実施形態によれば、基板温度は、露出する間、約１５０℃以下でもよい。他の実施形態では、基板温度は、約１２０℃以下でもよい。さらに他の実施形態では、基板温度は、約１００℃以下でもよい。
図１Ｄは、エッチング停止層１４０をＳｉＯ２膜１３０上及び金属含有面１２４上に堆積した後の平坦化した基板１００を示す。エッチング停止層１４０は、例えば、Ａｌ２Ｏ３を含むことができる。
平坦化した基板１００のさらなる処理は、層間絶縁層（ＩＤＬ）１５０を堆積し、ＩＤＬ１５０内のフィーチャをエッチングし、エッチングをエッチング停止層１４０上で停止することを含むことができる。その後、バリア層１５８がフィーチャ内に堆積され、フィーチャは金属で充填される。一例では、金属充填フィーチャ１６０は、タングステン（Ｗ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）又はコバルト（Ｃｏ）を含むことができる。図１Ｅに概略的に示されるように、金属充填フィーチャ１６０は、下にある金属含有層１１４及びゲート酸化層１１６と整合しなくてもよい。これは、金属充填フィーチャ１６０の各々の間の間隔を増加するための意図的な不整合に起因する場合もあるし、又は、重ね合わせ誤差による意図的でない不整合に起因する場合もある。発明者らは、誘電体層１１０上の選択的に堆積されるＳｉＯ２膜１３０が、金属含有層１１４及びゲート酸化層１１６が金属充填フィーチャ１６０により短絡する可能性を大いに減少するということに気付いた。
図１Ｆは、平坦化した基板１００のさらなる処理を示し、さらなる処理は、金属充填フィーチャ１６０内のホールのエッチングと、バリア層１６８及び金属膜１７０のホール内の堆積と、を含む。一例では、金属膜１７０は、銅（Ｃｕ）を含むことができる。
図２Ａから図２Ｆは、本発明の一実施形態に従って、基板を処理する方法を断面図によって概略的に示す。図１Ｂの平坦化した基板１００は、図２Ａの平坦化した基板２００として再現された。図２Ａは、誘電体層面１２０を金属含有触媒層１１８でコーティングした後の平坦化した基板２００を示す。誘電体層面１２０は、水酸基（－ＯＨ）によって終端処理されてもよく、水酸基（－ＯＨ）は、金属含有面１２４と比較して、誘電体層面１２０上における良好なコーティング選択性を提供する。
図２Ｂを次に参照すると、平坦化した基板２００を、シラノールガスを含むプロセスガスに露出することによって、ＳｉＯ２膜１３０は金属含有触媒層１１８上に堆積され、より薄いＳｉＯ２膜１３２は金属含有面１２４上に堆積される。プロセスガスへの露出は、図１Ｃの選択的な堆積より長くてもよく、その結果、選択性が失われ、より薄いＳｉＯ２膜１３２が金属含有面１２４上に堆積される。
金属含有面１２４上の不必要なＳｉＯ２膜１３２は、エッチングプロセスにて、例えば、化学酸化物除去（ＣＯＲ）プロセスを用いることによって、又は、希釈フッ化水素（ＤＨＦ）溶液を用いることによって除去されてもよい。ＳｉＯ２膜１３０のいくらかの薄膜化は、ＳｉＯ２膜１３２の除去の間発生してもよい。結果として生じる平坦化した基板２００は、図２Ｃに示される。
誘電体層面１２０を金属含有触媒層１１８でコーティングすることと、シラノールガスを含むプロセスガスへの露出を用いたＳｉＯ２堆積プロセスと、エッチングプロセスと、は少なくとも一回繰り返され、ＳｉＯ２膜１３０の厚さを増加してもよい。図２Ｄは、プロセスを７回繰り返し、自己整合凹型フィーチャ１４２をＳｉＯ２膜１３０内に形成した後の平坦化した基板２００を示す。
図２Ｅに、平坦化した基板２００のさらなる処理が示され、さらなる処理は、バリア層１６４を凹型フィーチャ１４２内に堆積することと、凹型フィーチャ１４０を金属１６２で充填することと、を含む。金属１６２は、例えば、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）又はアルミニウム（Ａｌ）を含むことができる。
図２Ｆは、平坦化した基板２００のさらなる処理を示し、さらなる処理は、金属１６２内のホールのエッチングと、バリア層１７４及び金属膜１７２のホール内の堆積と、を含む。金属膜１７０は、例えば、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）又はアルミニウム（Ａｌ）を含むことができる。
図３は、平坦化した基板３０の断面ＴＥＭ画像を示す。ＳｉＯ２膜３０１は、ＴａＮバリア層３０４及びＷ金属プラグ３０２に対して、ＳｉＯ２層３００上に選択的に堆積された。ＳｉＯ２堆積は、Ｗ金属プラグ３０２上には観察されなかった。ＳｉＯ２堆積は、６秒ＴＭＡを露出した後、６０秒ＴＰＳＯＬを露出することによって実行された。
図４は、平坦化した基板４０の断面ＴＥＭ画像を示す。ＳｉＯ２膜４０１はＳｉＯ２層４００上に堆積され、より薄いＳｉＯ２膜４０３はＴａＮバリア層４０４及びＷ金属プラグ４０２上に堆積された。ＳｉＯ２膜４０１は、約８．２ｎｍの厚さを有し、ＳｉＯ２膜４０３は、約２．８ｎｍの厚さをＷ金属プラグ４０２上に有する。ＳｉＯ２堆積は、６回の堆積サイクルを用いて実行され、各サイクルは、６秒のＴＭＡの露出後の６０秒のＴＰＳＯＬの露出を含んでいた。
選択的なＳｉＯ２堆積を用いて自己整合コンタクトを形成するための基板処理方法の複数の実施形態が記載されてきた。本発明がその１つ又は複数の実施形態の説明により示され、実施形態がかなり詳細に記載されてきたが、実施形態は、いかなる形であれ、添付の請求項の範囲をこの種の詳細に制限することを意図しない。追加の利点及び変更態様は、当業者にとって容易に現れる。それゆえ、本発明のより広い態様は、具体的な詳細、代表的な装置及び方法ならびに図示及び記載された例に限定されるものではない。したがって、一般的な発明の概念を逸脱しない範囲でこの種の詳細から出発してもよい。

Claims (17)

  1. 基板処理方法であって、
    誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、
    前記誘電体表面を水酸基によって終端処理するステップと、
    前記終端処理するステップの後に、前記誘電体層面を金属含有触媒層でコーティングするステップと、
    前記平坦化した基板を、ＳｉＯ２層を前記誘電体層面上の前記金属含有触媒層上に選択的に堆積するシラノールガスを含むプロセスガスにある期間中、露出するステップと、
    を含み、前記平坦化した基板を、前記シラノールガスを含む前記プロセスガスに露出する前記ステップは、酸化及び加水分解剤なしで、約１５０℃以下の基板温度で実行される、
    方法。
  2. エッチング停止層を前記ＳｉＯ２層上及び前記金属含有面上に堆積するステップをさらに含む、
    請求項１に記載の方法。
  3. 層間絶縁層を前記平坦化した基板上に堆積するステップと、
    凹型フィーチャを前記層間絶縁層内でエッチングし、前記金属含有面より上の前記エッチング停止層で停止するステップと、
    前記凹型フィーチャを金属で充填するステップと、
    をさらに含む、
    請求項２に記載の方法。
  4. 前記エッチング停止層は、Ａｌ２Ｏ３を含む、
    請求項２に記載の方法。
  5. 前記ＳｉＯ２層は、ＳｉＯ２の隆起したフィーチャを前記金属含有面に隣接して形成する、
    請求項１に記載の方法。
  6. 前記シラノールガスは、トリス（ｔｅｒｔ－ペントキシ）シラノール、トリス（ｔｅｒｔ－ブトキシ）シラノール及びビス（ｔｅｒｔ－ブトキシ）（イソプロポキシ）シラノールからなる群から選択される、
    請求項１に記載の方法。
  7. 基板温度は、前記露出するステップの間、約１００℃以下である、
    請求項１に記載の方法。
  8. 前記プロセスガスは、シラノールガス及び不活性ガスからなる、
    請求項１に記載の方法。
  9. 前記ＳｉＯ２層は、前記金属含有触媒層上に自己制限プロセスで堆積される、
    請求項１に記載の方法。
  10. 前記ＳｉＯ２層の厚さは、約５ｎｍである、
    請求項９に記載の方法。
  11. 前記露出するステップは、
    前記平坦化した基板を、より薄い追加のＳｉＯ２層を前記金属含有面上に堆積する前記シラノールガスを含む前記プロセスガスに追加のある期間中、露出するステップと、
    エッチングプロセスにて、前記追加のＳｉＯ２層を前記金属含有面から除去するステップと、
    をさらに含む、
    請求項１に記載の方法。
  12. 前記コーティングするステップ、前記露出するステップ及び前記除去するステップを少なくとも一回繰り返し、前記誘電体層面上の前記ＳｉＯ２層の厚さを増加するステップをさらに含む、
    請求項１１に記載の方法。
  13. 基板処理方法であって、
    誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、
    前記誘電体層面を金属含有触媒層でコーティングするステップと、
    前記平坦化した基板を、シラノールガスを含むプロセスガスに、ある期間中、酸化及び加水分解剤なしで、約１５０℃以下の基板温度で露出するステップであって、前記金属含有面に対して、ＳｉＯ２層を前記誘電体層面上に選択的に堆積するステップと、
    エッチング停止層を前記ＳｉＯ２層上及び前記金属含有面上に堆積するステップと、
    層間絶縁層を前記平坦化した基板上に堆積するステップと、
    凹型フィーチャを前記層間絶縁層内でエッチングし、前記金属含有面より上の前記エッチング停止層上で停止するステップであって、前記エッチング停止層は前記金属含有面上に残る、ステップと、
    前記凹型フィーチャを金属で充填するステップと、
    を含む方法。
  14. 前記エッチング停止層は、Ａｌ２Ｏ３を含む、
    請求項１３に記載の方法。
  15. 前記ＳｉＯ２層は、ＳｉＯ２の隆起したフィーチャを前記金属含有面に隣接して形成する、
    請求項１３に記載の方法。
  16. 基板処理方法であって、
    誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、
    前記誘電体層面を第１の金属含有触媒層でコーティングするステップと、
    前記平坦化した基板を、ＳｉＯ２層を前記誘電体層面上に堆積し、より薄い追加のＳｉＯ２層を前記金属含有面上に堆積するシラノールガスを含むプロセスガスにある期間中、酸化及び加水分解剤なしで、約１５０℃以下の基板温度で露出するステップと、
    エッチングプロセスにて、前記追加のＳｉＯ２層を前記金属含有面から除去するステップと、
    前記コーティングするステップ、前記露出するステップ及び前記除去するステップを少なくとも一回繰り返し、前記誘電体層面上の前記ＳｉＯ２層の厚さを増加するステップと、
    を含む方法。
  17. 前記ＳｉＯ２層は、ＳｉＯ２の隆起したフィーチャを前記金属含有面に隣接して形成する、
    請求項１６に記載の方法。
JP2018023873A 2017-02-14 2018-02-14 選択的なＳｉＯ２堆積を用いた自己整合コンタクトの形成方法 Active JP7097713B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762458858P 2017-02-14 2017-02-14
US62/458,858 2017-02-14

Publications (3)

Publication Number Publication Date
JP2018133568A JP2018133568A (ja) 2018-08-23
JP2018133568A5 JP2018133568A5 (ja) 2021-04-01
JP7097713B2 true JP7097713B2 (ja) 2022-07-08

Family

ID=63105410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018023873A Active JP7097713B2 (ja) 2017-02-14 2018-02-14 選択的なＳｉＯ２堆積を用いた自己整合コンタクトの形成方法

Country Status (4)

Country Link
US (1) US10453749B2 (ja)
JP (1) JP7097713B2 (ja)
KR (1) KR102445015B1 (ja)
TW (1) TWI764986B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847363B2 (en) 2017-11-20 2020-11-24 Tokyo Electron Limited Method of selective deposition for forming fully self-aligned vias
US10957579B2 (en) 2018-11-06 2021-03-23 Samsung Electronics Co., Ltd. Integrated circuit devices including a via and methods of forming the same
CN110010460B (zh) * 2019-03-26 2021-03-16 贵阳学院 一种低维材料形成方法
TWI801614B (zh) * 2019-06-21 2023-05-11 聯華電子股份有限公司 半導體元件及其製作方法
KR20210024384A (ko) 2019-08-23 2021-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11227792B2 (en) * 2019-09-19 2022-01-18 International Business Machines Corporation Interconnect structures including self aligned vias
US11361989B2 (en) * 2020-02-11 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing interconnect structures including air gaps
WO2022169934A1 (en) * 2021-02-08 2022-08-11 Tokyo Electron Limited Liquid phase conformal silicon oxide spin-on deposition
US11482454B2 (en) 2021-02-17 2022-10-25 Tokyo Electron Limited Methods for forming self-aligned contacts using spin-on silicon carbide
US11756790B2 (en) 2021-03-09 2023-09-12 Tokyo Electron Limited Method for patterning a dielectric layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225899A (ja) 2009-03-24 2010-10-07 Elpida Memory Inc 半導体装置の製造方法
JP2013080861A (ja) 2011-10-05 2013-05-02 Toshiba Corp 半導体装置
US20160293731A1 (en) 2014-11-24 2016-10-06 International Business Machines Corporation Replacement metal gate dielectric cap

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362571A3 (en) * 1988-10-07 1990-11-28 International Business Machines Corporation Method for forming semiconductor components
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7294593B2 (en) 2002-11-21 2007-11-13 Kimberly-Clark Worldwide, Inc. Absorbent article material with elastomeric borders
US6867152B1 (en) 2003-09-26 2005-03-15 Novellus Systems, Inc. Properties of a silica thin film produced by a rapid vapor deposition (RVD) process
US8158488B2 (en) 2004-08-31 2012-04-17 Micron Technology, Inc. Method of increasing deposition rate of silicon dioxide on a catalyst
US7271112B1 (en) * 2004-12-30 2007-09-18 Novellus Systems, Inc. Methods for forming high density, conformal, silica nanolaminate films via pulsed deposition layer in structures of confined geometry
US7625820B1 (en) 2006-06-21 2009-12-01 Novellus Systems, Inc. Method of selective coverage of high aspect ratio structures with a conformal film
US7569475B2 (en) * 2006-11-15 2009-08-04 International Business Machines Corporation Interconnect structure having enhanced electromigration reliability and a method of fabricating same
US20170092533A1 (en) 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
US10049913B2 (en) 2016-04-12 2018-08-14 Tokyo Electron Limited Methods for SiO2 filling of fine recessed features and selective SiO2 deposition on catalytic surfaces
KR20170135115A (ko) * 2016-05-30 2017-12-08 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225899A (ja) 2009-03-24 2010-10-07 Elpida Memory Inc 半導体装置の製造方法
JP2013080861A (ja) 2011-10-05 2013-05-02 Toshiba Corp 半導体装置
US20160293731A1 (en) 2014-11-24 2016-10-06 International Business Machines Corporation Replacement metal gate dielectric cap

Also Published As

Publication number Publication date
TWI764986B (zh) 2022-05-21
TW201841215A (zh) 2018-11-16
US20180233407A1 (en) 2018-08-16
KR20180093833A (ko) 2018-08-22
JP2018133568A (ja) 2018-08-23
US10453749B2 (en) 2019-10-22
KR102445015B1 (ko) 2022-09-19

Similar Documents

Publication Publication Date Title
JP7097713B2 (ja) 選択的なＳｉＯ２堆積を用いた自己整合コンタクトの形成方法
US20210074584A1 (en) Method of selective deposition for forming fully self-aligned vias
KR102545880B1 (ko) 유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법
JP5102416B2 (ja) 集積回路中の多孔質絶縁層上に薄膜を形成するための方法、及び集積回路中の多孔質絶縁層上の金属窒化物バリア層の形成方法
EP1221177B1 (en) Conformal lining layers for damascene metallization
US7670944B2 (en) Conformal lining layers for damascene metallization
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
JP4001509B2 (ja) 半導体素子の拡散防止膜形成方法
JP2009515319A (ja) 半導体デバイス用構造体の製造方法
TW200303599A (en) Manufacturing method of semiconductor device
JP7541430B2 (ja) 高度なコンタクトにおけるキャップ層形成のためのエリア選択的堆積
TWI790372B (zh) 具有用於低電容內連線之氣隙的半導體元件形成方法
KR102545882B1 (ko) 역행 프로파일들을 갖는 리세스된 피처들을 보이드 없이 충전하는 방법
US8119526B2 (en) Method of forming a metal layer and a method of fabricating a semiconductor device
JP4662943B2 (ja) コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
KR102553120B1 (ko) 레트로그레이드 리세스된 피처를 충전하는 방법
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
JPH1074709A (ja) 半導体装置とその製造方法
JP2004319862A (ja) 半導体装置の製造方法
JP2008153407A (ja) 半導体装置及びその製造方法
JPH08264539A (ja) 配線構造、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220628

R150 Certificate of patent or registration of utility model

Ref document number: 7097713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150