KR102545880B1 - 유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법 - Google Patents

유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법 Download PDF

Info

Publication number
KR102545880B1
KR102545880B1 KR1020180042776A KR20180042776A KR102545880B1 KR 102545880 B1 KR102545880 B1 KR 102545880B1 KR 1020180042776 A KR1020180042776 A KR 1020180042776A KR 20180042776 A KR20180042776 A KR 20180042776A KR 102545880 B1 KR102545880 B1 KR 102545880B1
Authority
KR
South Korea
Prior art keywords
substrate
sio
processing method
film
substrate processing
Prior art date
Application number
KR1020180042776A
Other languages
English (en)
Other versions
KR20180115234A (ko
Inventor
칸다바라 엔 타필리
다카시 마츠모토
유사쿠 가시와기
게리트 제이 뢰싱크
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180115234A publication Critical patent/KR20180115234A/ko
Application granted granted Critical
Publication of KR102545880B1 publication Critical patent/KR102545880B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 실시예들은 유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법을 설명한다. 일 실시예에 따르면, 본 방법은, 제2 물질로 채워진 리세싱된 피처를 갖는 제1 물질을 함유하는 평탄화된 기판을 제공하는 단계, 제1 물질에 상대적으로, 제2 물질 상에 그라핀층을 선택적으로 퇴적하는 단계, 그라핀층에 상대적으로, 제1 물질 상에 SiO2 막을 선택적으로 퇴적하는 단계, 및 기판으로부터 그라핀층을 제거하는 단계를 포함한다. 일 실시예에 따르면, 제1 물질은 유전체 물질을 포함하고, 제2 물질은 금속층을 포함한다.

Description

유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법{METHOD OF SELECTIVE VERTICAL GROWTH OF A DIELECTRIC MATERIAL ON A DIELECTRIC SUBSTRATE}
본 출원은 2017년 4월 12일에 출원된 미국 가특허 출원 제62/484,815호와 관련이 있고, 이 가특허 출원의 우선권을 청구하며, 이 가특허 출원의 내용 전체는 참조로서 본 명세서 내에서 원용된다.
본 발명은 기판을 처리하는 방법에 관한 것이며, 보다 구체적으로는, 유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법에 관한 것이다.
금속 산화물 반도체(metal-oxide-semiconductor; MOS) 전계 효과 트랜지스터(MOS field effect transistor; MOSFET)와 같은 MOS 트랜지스터가 집적 회로의 제조에서 일반적으로 사용된다. MOS 트랜지스터는 게이트 전극, 게이트 유전체층, 스페이서, 및 소스 및 드레인 확산 영역들과 같은 여러 컴포넌트들을 포함한다. 일반적으로, 층간 유전체(interlayer dielectric; ILD)는 MOS 트랜지스터 위에 형성되고 확산 영역들을 덮는다.
일반적으로, 텅스텐과 같은 금속으로 형성된 콘택트 플러그를 통해 MOS 트랜지스터에 대해 전기적 접속이 이루어진다. 콘택트 플러그는, 먼저 ILD층을 패터닝하여 확산 영역들로 이어지는 비아들을 하방 형성함으로써 제조될 수 있다. 패터닝 공정은 일반적으로 포토리소그래피 공정이다. 다음으로, 비아 내에 금속을 퇴적시켜서 콘택트 플러그를 형성한다. 동일하거나 또는 유사한 공정을 이용하여 게이트 전극으로 이어지는 별도의 콘택트 플러그가 하방 형성된다.
콘택트 플러그의 제조 중에 발생할 수 있는 한가지 문제점은 콘택트와 게이트간 단락의 형성이다. 콘택트와 게이트간 단락은 콘택트 플러그가 오정렬되어 게이트 전극과 전기적으로 접촉할 때 발생하는 단락 회로이다. 콘택트와 게이트간 단락을 방지하기 위한 종래의 한가지 접근법은 레지스트레이션(registration) 및 임계 치수(critical dimension; CD)를 제어하는 것이다. 불행하게도, 게이트 피치가 작은 트랜지스터의 경우, 게이트 및 콘택트 치수에 대한 극심한 CD 제어는 제조가능한 공정 윈도우를 제한시킨다. 따라서, 게이트에 대한 콘택트 단락 가능성은 매우 높다. 임계 치수가 훨씬 더 작아지는 이유로 인해 트랜지스터 게이트 피치 치수가 더 축소되면서 이 문제는 더 많이 발생한다.
극자외선(extreme ultra-violet; EUV) 도입 후에도 비용 효율적인 스케일링이 계속될 수 있도록 자가 정렬 패터닝(self-aligned patterning)이 오버레이 구동 패터닝(overlay-driven patterning)을 대체할 필요가 있다. 박막의 선택적 퇴적은 고도로 스케일링된 기술 노드에서의 패터닝에서 중요한 단계이다.
본 발명의 실시예들은 유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법을 설명한다. 일 실시예에 따르면, 본 방법은, 제2 물질로 채워진 리세싱된 피처를 갖는 제1 물질을 함유하는 평탄화된 기판을 제공하는 단계, 제1 물질에 상대적으로, 제2 물질 상에 그라핀층을 선택적으로 퇴적하는 단계, 그라핀층에 상대적으로, 제1 물질 상에 SiO2 막을 선택적으로 퇴적하는 단계, 및 기판으로부터 그라핀층을 제거하는 단계를 포함한다. SiO2 막을 선택적으로 퇴적하는 단계는 제2 물질로 채워진 리세싱된 피처와 정렬되는 제2 리세싱된 피처를 형성한다. 일 실시예에 따르면, 제1 물질은 유전체 물질을 포함하고, 제2 물질은 금속층을 포함한다.
본 명세서에 통합되어 그 일부를 구성하는 첨부 도면들은 본 발명의 실시예들을 도시하고, 전술한 본 발명의 일반적인 설명 및 이하에서 주어지는 상세한 설명과 함께, 본 발명을 설명하는 역할을 한다.
도 1은 본 발명의 실시예에 따른 기판을 처리하기 위한 공정 흐름도이다.
도 2a 내지 도 2h는 본 발명의 실시예들에 따라 기판을 처리하는 방법을 단면도들을 통해 개략적으로 도시한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따라 기판을 처리하는 방법을 단면도들을 통해 개략적으로 도시한다.
도 4는 본 발명의 실시예에 따라 기판을 처리하는 방법을 단면도를 통해 개략적으로 도시한다.
도 1은 본 발명의 실시예에 따른 기판을 처리하기 위한 공정 흐름도이며, 도 2a 내지 도 2h는 본 발명의 실시예에 따라 기판을 처리하는 방법을 단면도들을 통해 개략적으로 도시한다.
도 2a는 리세싱된 피처(204)를 함유하는 제1 물질(202) 및 제1 물질(202) 아래에 있는 기저 물질(220)을 함유하는 기판(200)을 도시한다. 제1 물질(202)은 필드 영역(211)을 갖고, 리세싱된 피처(204)는 폭(207)과 바닥부(203)를 갖는다. 하나의 예시에서, 제1 물질(202)은 유전체 물질을 포함하고, 제2 물질(208)은 적어도 하나의 금속을 포함한다. 일부 예시들에서, 제1 물질(202)은 SiO2를 포함할 수 있고, 제2 물질(208)은 금속 층, 예를 들어, Ni, Cu, 또는 Ru를 포함할 수 있다. 리세싱된 피처(204)는 잘 알려진 리소그래피 및 에칭 공정들을 이용하여 형성될 수 있다. 예를 들어, 폭(207)은, 200㎚ 미만, 100㎚ 미만, 50㎚ 미만, 25㎚ 미만, 20㎚ 미만, 또는 10㎚ 미만일 수 있다. 다른 예시들에서, 폭(207)은, 5㎚와 10㎚ 사이, 10㎚와 20㎚ 사이, 20㎚와 50㎚ 사이, 50㎚와 100㎚ 사이, 100㎚와 200㎚ 사이, 10㎚와 50㎚ 사이, 또는 10㎚와 100㎚ 사이일 수 있다.
도 2b는 리세싱된 피처(204)를 제2 물질(208)로 과충전시킨 후의 기판(200)을 도시하고, 도 2c는 평탄화 공정 이후의 평탄화된 기판(200)을 도시하며, 이 평탄화 공정은 제2 물질(208)로 채워진 리세싱된 피처(204)를 갖는 제1 물질(202)을 포함한 평탄화된 기판(200)을 형성한다. 다른 실시예에 따르면, 제2 물질(208)은 리세싱된 피처(204) 내에서 선택적으로 상향식(bottom-up) 퇴적될 수 있다.
공정 흐름도(1)는, 제2 물질(208)로 채워진 리세싱된 피처를 갖는 제1 물질(202)을 함유하는 평탄화된 기판(200)을 제공하는 단계(100)를 포함한다. 본 방법은, 제1 물질(202)에 상대적으로, 제2 물질(208) 상에 그라핀층(210)을 선택적으로 퇴적하는 단계(102)를 더 포함한다. 그라핀을 퇴적하는 방법은 당 업계에 잘 알려져 있으며, 도 2d에서 도시된 바와 같이, 그라핀 퇴적은 유전체 물질에 상대적으로, 금속 상에서 선택적으로 행해질 수 있다. 하나의 예시에서, 그라핀층(210)은 탄소계(예를 들어, C2H2) 플라즈마 공정을 이용하여 퇴적될 수 있다. 그라핀은 육각형 격자로 배열된 탄소로 형성되지만, 예컨대, 흑연, 다이아몬드, 숯, 탄소 나노튜브, 및 풀러렌과 같은 다른 유형의 탄소층들이 또한 사용될 수 있다.
본 방법은 그라핀층(210)에 상대적으로, 제1 물질(202) 상에 SiO2 막(212)을 선택적으로 퇴적하는 단계(104)를 더 포함한다. 이것은 도 2e에서 개략적으로 도시되어 있다. 일 실시예에 따르면, SiO2 막(210)을 선택적으로 퇴적하는 단계는 제1 물질(202)을 금속 함유 촉매층으로 코팅하는 단계, 및 임의의 산화 및 가수분해 작용제의 부재 하에, 그리고 플라즈마의 부재 하에, 기판을 약 150℃ 이하의 기판 온도에서 실라놀 가스를 함유하는 공정 가스에 노출시키는 단계를 포함한다.
일 실시예에 따르면, 제1 물질(202)을 금속 함유 촉매층으로 코팅하는 단계는 기판(200)을 금속 함유 가스 펄스에 노출시켜서 제2 물질(208)에 상대적으로, 제1 물질(202) 상의 금속 함유 촉매층을 선택적으로 흡수함으로써 처리될 수 있다. 금속은 반응하여 단층 두께 미만인 화학흡착층을 형성할 수 있다. 하나의 예시에서, 금속 함유 촉매층은 금속 함유 전구체, 예컨대 AlMe3를 포함할 수 있다. 각각의 가스 펄스는 공정 챔버로부터 미반응 가스 또는 부산물을 제거하기 위한 각각의 퍼지(purge) 또는 배기 단계를 포함할 수 있다. 그라핀층(210)의 낮은 반응성은 그라핀층(210) 상에서의 핵형성의 어려움의 결과이다. 이는 금속 함유 촉매층을 갖는 제1 물질(202)의 코팅이 선택적이 되도록 하며, 이어서 실라놀 가스는 제1 물질(202) 상의 금속 함유 촉매층과 선택적으로 반응하되 그라핀층(210)과는 반응하지 않는다.
본 발명의 일부 실시예들에 따라, 금속 함유 촉매층은 금속 함유층을 포함할 수 있다. 금속 함유층의 예로는 알루미늄(Al), 티타늄(Ti), 또는 알루미늄과 티타늄 둘 다를 함유하는 층이 포함된다. 일 실시예에 따르면, 금속 함유층은 Al, Al2O3, AlN, AlON, Al 함유 전구체, Al 합금, CuAl, TiAlN, TaAlN, Ti, TiAlC, TiO2, TiON, TiN, Ti 함유 전구체, Ti 합금, 및 이들의 조합으로 구성된 그룹으로부터 선택된다.
본 발명의 실시예들은 폭넓게 다양한 Al 함유 전구체를 사용할 수 있다. 예를 들어, 많은 알루미늄 전구체가 AlL1L2L3Dx의 화학식을 가지며, 여기서, L1, L2, L3은 개별 음이온 리간드이고, D는 중성 도너 리간드이며, x는 0, 1, 또는 2일 수 있다. 각각의 L1, L2, L3 리간드는 알콕사이드, 할라이드, 아릴옥사이드, 아미드, 시클로펜타디에닐, 알킬, 실릴, 아미디네이트, β-디케토네이트, 케토이미네이트, 실라노에이트, 및 카르복실레이트의 그룹으로부터 개별적으로 선택될 수 있다. D 리간드는 에테르, 퓨란, 피리딘, 피롤, 피롤리딘, 아민, 크라운 에테르, 글리민, 및 니트릴의 그룹으로부터 선택될 수 있다.
알루미늄 전구체의 다른 예시들은, AlMe3, AlEt3, AlMe2H, [Al(OsBu)3]4, Al(CH3COCHCOCH3)3, AlCl3, AlBr3, AlI3, Al(OiPr)3, [Al(NMe2)3]2, Al(iBu)2Cl, Al(iBu)3, Al(iBu)2H, AlEt2Cl, Et3Al2(OsBu)3, 및 Al(THD)3을 포함한다.
본 발명의 실시예들은 폭넓게 다양한 Ti 함유 전구체를 사용할 수 있다. 예시들은 Ti(NEt2)4(TDEAT), Ti(NMeEt)4(TEMAT), Ti(NMe2)4(TDMAT)와 같이 "Ti-N" 분자내 결합을 갖는 Ti 함유 전구체를 포함한다. 다른 예시들은 Ti(COCH3)(η5-C5H5)2Cl, Ti(η5-C5H5)Cl2, Ti(η5-C5H5)Cl3, Ti(η5-C5H5)2Cl2, Ti(η5-C5(CH3)5)Cl3, Ti(CH3)(η5-C5H5)2Cl, Ti(η5-C9H7)2Cl2, Ti((η5-C5(CH3)5)2Cl, Ti((η5-C5(CH3)5)2Cl2, Ti(η5-C5H5)2(μ-Cl)2, Ti(η5-C5H5)2(CO)2, Ti(CH3)3(η5-C5H5), Ti(CH3)2(η5-C5H5)2, Ti(CH3)4, Ti(η5-C5H5)(η7-C7H7), Ti(η5-C5H5)(η8-C8H8), Ti(C5H5)2(η5-C5H5)2, Ti((C5H5)2)2(η-H)2, Ti(η5-C5(CH3)5)2, Ti(η5- C5(CH3)5)2(H)2, 및 Ti(CH3)2(η5- C5(CH3)5)2와 같이 "Ti-C" 분자내 결합을 함유하는 Ti 함유 전구체를 포함한다. TiCl4는 "Ti 할로겐" 결합을 함유하는 티타늄 할라이드 전구체의 예시이다.
컨포멀한(conformal) SiO2 막(212)의 두께는 금속 함유 촉매층 상의 실라놀 가스의 자체 제한적 흡착(self-limiting adsorption)에 의해 제어된다. 이러한 촉매 효과는 SiO2 막(212)이 약 3~5㎚ 두께가 될 때까지 관찰될 수 있으며, 그 후 SiO2 퇴적은 멈춘다. 일부 예시들에서, 실라놀 가스는 트리스(터트-펜톡시) 실라놀(TPSOL), 트리스(터트-부톡시) 실라놀, 및 비스(터트-부톡시)(이소프로폭시) 실라놀로 구성된 그룹으로부터 선택될 수 있다.
일부 예시들에서, 공정 가스는 아르곤과 같은 불활성 가스를 더 함유할 수 있다. 일 실시예에서, 공정 가스는 실라놀 가스 및 불활성 가스로 이루어질 수 있다. 또한, 일 실시예에 따르면, 기판 온도는, 상기 노출 동안, 약 150℃ 이하일 수 있다. 다른 실시예에서, 기판 온도는 약 120℃ 이하일 수 있다. 또다른 실시예에서, 기판 온도는 약 100°C 이하일 수 있다.
일 실시예에서, 본 방법 추가적인 SiO2 막을 SiO2 막(212) 상에 퇴적함으로써 제1 물질(202) 상의 SiO2 막(212)의 두께를 증가시키기 위해 코팅 및 노출을 적어도 한 번 반복하는 단계를 더 포함한다. 이것은 SiO2 막(212)이 증가된 두께를 갖는 도 2f에서 개략적으로 도시된다.
본 방법은 기판(200)으로부터 그라핀층(210)을 제거함으로써 선택적으로 퇴적된 SiO2 막(212)에서 제2 리세싱된 피처(218)를 형성하는 단계(106)를 더 포함한다. 이것은 도 2g에서 개략적으로 도시되어 있다. 하나의 예시에서, 그라핀층(210)은 산소 함유 플라즈마를 포함하는 애싱 공정을 사용하여 제거될 수 있다.
일 실시예에 따르면, 본 방법은 리세싱된 피처(204)로부터 제2 물질(208)을 제거하는 단계를 더 포함한다. 도 2h에서 개략적으로 도시된 결과적인 구조물에서, SiO2 막(212)에서의 제2 리세싱된 피처(218)는 제1 물질(202)에서의 리세싱된 피처(204)와 정렬된다.
일 실시예에 따르면, 도 2g에서의 제2 물질(208)로부터의 그라핀층(210)의 제거 후에, 본 방법은 SiO2 막(212)에서의 제2 리세싱된 피처(218)를 제3 물질(222)로 채우는 단계를 더 포함할 수 있다. 이는 도 3a에서 기판(300)으로서 개략적으로 도시된다. 하나의 예시에서, 제3 물질(222)은 금속, 예를 들어, Ni, Cu, 또는 Ru를 포함할 수 있다. 일 실시예에서, 제3 물질(222)은 제2 물질(208)과 동일할 수 있다.
그 후, 본 방법은 도 2d 내지 도 2g에서 설명된 처리 단계들을 반복하는 단계를 더 포함할 수 있다. 이는 SiO2 막(212)에 상대적으로, 제3 물질(222) 상에 추가적인 그라핀층을 선택적으로 퇴적하는 단계, 추가적인 그라핀층에 상대적으로, SiO2 막(212) 상에 추가적인 SiO2 막(224)을 선택적으로 퇴적하는 단계, 및 제3 물질(222)로부터 추가적인 그라핀층을 제거하여 추가적인 SiO2 막(224)에서 제3 리세싱된 피처(226)를 형성하는 단계를 포함한다. 결과적인 구조물이 도 3b에서 개략적으로 도시된다.
일 실시예에 따르면, 본 방법은 제3 물질(222), 또는 제2 물질(208)과 제3 물질(222) 둘 다를 제거하는 단계를 더 포함할 수 있다. 도 3c에서 개략적으로 도시된 결과적인 구조물에서, SiO2 막(212)과 추가적인 SiO2 막(224)은 제1 물질(202)에서의 리세싱된 피처(204)와 정렬된 제2 리세싱된 피처(218)와 제3 리세싱된 피처(226)를 형성한다.
도 4는 본 발명의 실시예에 따른 기판(400)의 단면도를 개략적으로 도시한다. 기판(400)은 도 2a에서의 기판(200)과 유사하지만, 도 2b 내지 도 2h 및 도 3a 내지 도 3c에서 설명된 처리 이전에 리세싱된 피처(204) 내의 기저 물질(220) 상에 선택적으로 퇴적될 수 있는 금속층(214)을 더 포함한다. 금속층(214)은 제2 물질(208)의 퇴적 및 후속 제거 동안 기저 물질(220)을 보호할 수 있다.
유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장을 위한 방법이 다양한 실시예들에서 개시되어 왔다. 본 발명의 실시예들에 대한 전술한 설명은 예시 및 설명의 목적으로 제공되었다. 이것은 본 발명을 개시되어 있는 바로 그 형태들로 망라시키거나 또는 한정시키는 것을 의도한 것은 아니다. 본 설명 및 이하의 청구항들은 설명용으로만 이용되며 제한적인 의미로서 해석되어서는 안되는 용어들을 포함한다. 본 발명분야의 당업자는 상기 교시내용을 통해 많은 변형들 또는 변경들이 가능하다는 것을 알 수 있다. 본 발명분야의 당업자라면 도면들에 도시된 다양한 컴포넌트들을 위한 다양한 등가적인 조합들 및 대안물들을 인식할 것이다. 따라서, 본 발명의 범위는 이러한 상세한 설명에 의해 한정되기 보다는, 여기에 첨부된 청구항들에 의해 한정되는 것을 의도하는 바이다.

Claims (20)

  1. 기판 처리 방법에 있어서,
    제2 물질로 채워진 리세싱된 피처를 갖는 제1 물질을 함유하는 평탄화된 기판을 제공하는 단계;
    상기 제1 물질에 상대적으로, 상기 제2 물질 상에 그라핀층을 선택적으로 퇴적하는 단계;
    상기 그라핀층에 상대적으로, 상기 제1 물질 상에 SiO2 막을 선택적으로 퇴적하는 단계; 및
    상기 기판으로부터 상기 그라핀층을 제거하는 단계
    를 포함하는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 리세싱된 피처로부터 상기 제2 물질을 제거하는 단계
    를 더 포함하는 기판 처리 방법.
  3. 제1항에 있어서,
    상기 SiO2 막을 선택적으로 퇴적하는 단계는,
    상기 제1 물질을 금속 함유 촉매층으로 코팅하는 단계; 및
    임의의 산화 및 가수분해 작용제의 부재 하에, 그리고 플라즈마의 부재 하에, 상기 기판을 약 150℃ 이하의 기판 온도에서 실라놀 가스를 함유하는 공정 가스에 노출시키는 단계
    를 포함한 것인 기판 처리 방법.
  4. 제3항에 있어서,
    상기 제1 물질 상의 상기 SiO2 막의 두께를 증가시키기 위해 상기 코팅하는 단계와 상기 노출시키는 단계를 적어도 한 번 반복하는 단계
    를 더 포함하는 기판 처리 방법.
  5. 제3항에 있어서,
    상기 금속 함유 촉매층은 알루미늄, 티타늄, 또는 이들의 조합을 함유한 것인 기판 처리 방법.
  6. 제3항에 있어서,
    상기 금속 함유 촉매층은 Al, Al2O3, AlN, AlON, Al 함유 전구체, Al 합금, CuAl, TiAlN, TaAlN, Ti, TiAlC, TiO2, TiON, TiN, Ti 함유 전구체, Ti 합금, 및 이들의 조합으로 구성된 그룹으로부터 선택된 것인 기판 처리 방법.
  7. 제3항에 있어서,
    상기 코팅하는 단계는 상기 기판을 AlMe3 가스에 노출시키는 단계를 포함한 것인 기판 처리 방법.
  8. 제3항에 있어서,
    상기 실라놀 가스는 트리스(터트-펜톡시) 실라놀, 트리스(터트-부톡시) 실라놀, 및 비스(터트-부톡시)(이소프로폭시) 실라놀로 구성된 그룹으로부터 선택된 것인 기판 처리 방법.
  9. 제1항에 있어서,
    상기 제1 물질은 유전체 물질을 포함하고, 상기 제2 물질은 금속층을 포함한 것인 기판 처리 방법.
  10. 제9항에 있어서,
    상기 금속층은 Ni, Cu, 및 Ru로 구성된 그룹으로부터 선택된 것인 기판 처리 방법.
  11. 제1항에 있어서,
    상기 기판으로부터 상기 그라핀층을 제거하는 단계는 상기 제2 물질로 채워진 상기 리세싱된 피처와 정렬되는 제2 리세싱된 피처를 형성하며,
    상기 방법은,
    상기 제2 리세싱된 피처를 제3 물질로 채우는 단계
    를 더 포함하는 기판 처리 방법.
  12. 제11항에 있어서,
    상기 제3 물질은 Ni, Cu, 및 Ru로부터 선택된 금속층을 포함한 것인 기판 처리 방법.
  13. 제11항에 있어서,
    상기 SiO2 막에 상대적으로, 상기 제3 물질 상에 추가적인 그라핀층을 선택적으로 퇴적하는 단계;
    상기 추가적인 그라핀층에 상대적으로, 상기 SiO2 막 상에 추가적인 SiO2 막을 선택적으로 퇴적하는 단계; 및
    상기 제3 물질로부터 상기 추가적인 그라핀층을 제거하는 단계
    를 더 포함하는 기판 처리 방법.
  14. 제13항에 있어서,
    상기 기판으로부터 상기 제3 물질을 제거하는 단계
    를 더 포함하는 기판 처리 방법.
  15. 제13항에 있어서,
    상기 기판으로부터 상기 제2 물질과 상기 제3 물질을 제거하는 단계
    를 더 포함하는 기판 처리 방법.
  16. 제13항에 있어서,
    상기 추가적인 SiO2 막을 선택적으로 퇴적하는 단계는,
    상기 SiO2 막을 금속 함유 촉매층으로 코팅하는 단계; 및
    임의의 산화 및 가수분해 작용제의 부재 하에, 그리고 플라즈마의 부재 하에, 상기 기판을 약 150℃ 이하의 기판 온도에서 실라놀 가스를 함유하는 공정 가스에 노출시키는 단계
    를 포함한 것인 기판 처리 방법.
  17. 제16항에 있어서,
    상기 SiO2 막 상의 상기 추가적인 SiO2 막의 두께를 증가시키기 위해 상기 코팅하는 단계와 상기 노출시키는 단계를 적어도 한 번 반복하는 단계
    를 더 포함하는 기판 처리 방법.
  18. 제16항에 있어서,
    상기 금속 함유 촉매층은 알루미늄, 티타늄, 또는 이들의 조합을 함유한 것인 기판 처리 방법.
  19. 제16항에 있어서,
    상기 금속 함유 촉매층은 Al, Al2O3, AlN, AlON, Al 함유 전구체, Al 합금, CuAl, TiAlN, TaAlN, Ti, TiAlC, TiO2, TiON, TiN, Ti 함유 전구체, Ti 합금, 및 이들의 조합으로 구성된 그룹으로부터 선택된 것인 기판 처리 방법.
  20. 제16항에 있어서,
    상기 실라놀 가스는 트리스(터트-펜톡시) 실라놀, 트리스(터트-부톡시) 실라놀, 및 비스(터트-부톡시)(이소프로폭시) 실라놀로 구성된 그룹으로부터 선택된 것인 기판 처리 방법.
KR1020180042776A 2017-04-12 2018-04-12 유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법 KR102545880B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762484815P 2017-04-12 2017-04-12
US62/484,815 2017-04-12

Publications (2)

Publication Number Publication Date
KR20180115234A KR20180115234A (ko) 2018-10-22
KR102545880B1 true KR102545880B1 (ko) 2023-06-20

Family

ID=63790286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180042776A KR102545880B1 (ko) 2017-04-12 2018-04-12 유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법

Country Status (3)

Country Link
US (1) US10453681B2 (ko)
JP (1) JP7018812B2 (ko)
KR (1) KR102545880B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210087823A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 선택적 그래핀 성장 방법
KR20220028935A (ko) 2020-08-31 2022-03-08 삼성전자주식회사 인터커넥트 구조체의 형성방법
TW202309327A (zh) * 2021-04-16 2023-03-01 美商蘭姆研究公司 經由選擇性沉積及電阻率降低的完全對準貫孔之整合
CN113307647B (zh) * 2021-04-16 2022-05-31 长春工业大学 一种氮化铝陶瓷覆铜板的间接钎焊方法
KR20230006736A (ko) 2021-07-02 2023-01-11 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
JP2024049188A (ja) * 2022-09-28 2024-04-09 東京エレクトロン株式会社 膜形成方法及び基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043687B2 (en) * 2008-07-02 2011-10-25 Hewlett-Packard Development Company, L.P. Structure including a graphene layer and method for forming the same
US8614435B2 (en) * 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
KR101332635B1 (ko) * 2010-07-23 2013-11-25 한국기계연구원 그래핀 패턴 형성방법
KR101180176B1 (ko) * 2010-10-26 2012-09-05 주식회사 엘지실트론 화합물 반도체 장치 및 그 제조 방법
JP6019640B2 (ja) * 2011-03-23 2016-11-02 富士通株式会社 電子デバイス及びその製造方法
KR101462903B1 (ko) * 2012-07-12 2014-11-20 성균관대학교산학협력단 그래핀의 패턴 형성 방법
JP6317232B2 (ja) * 2014-10-29 2018-04-25 東京エレクトロン株式会社 選択成長方法および基板処理装置
US10049913B2 (en) * 2016-04-12 2018-08-14 Tokyo Electron Limited Methods for SiO2 filling of fine recessed features and selective SiO2 deposition on catalytic surfaces

Also Published As

Publication number Publication date
US20180301335A1 (en) 2018-10-18
JP7018812B2 (ja) 2022-02-14
US10453681B2 (en) 2019-10-22
JP2018182328A (ja) 2018-11-15
KR20180115234A (ko) 2018-10-22

Similar Documents

Publication Publication Date Title
KR102545880B1 (ko) 유전체 기판 상에서의 유전체 물질의 선택적인 수직 성장 방법
JP7097713B2 (ja) 選択的なＳｉＯ２堆積を用いた自己整合コンタクトの形成方法
JP5173098B2 (ja) ダマシン・メタライゼーションのためのコンフォーマルライニング層
CN110993482A (zh) 选择性钝化和选择性沉积
US10008448B2 (en) Dielectric/metal barrier integration to prevent copper diffusion
CN116546817A (zh) 3d-nand器件中用于字线分离的方法
JP2008532271A (ja) 原子層堆積のための表面のプラズマ前処理
JP2008177577A (ja) 半導体素子及びその形成方法、半導体クラスタ装備
KR100455382B1 (ko) 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
JP2009515319A (ja) 半導体デバイス用構造体の製造方法
TWI790372B (zh) 具有用於低電容內連線之氣隙的半導體元件形成方法
US7199019B2 (en) Method for forming tungsten contact plug
KR102545882B1 (ko) 역행 프로파일들을 갖는 리세스된 피처들을 보이드 없이 충전하는 방법
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
KR20200137016A (ko) 접촉이 향상된 캡 층 형성용 영역 선택적 증착
KR102553120B1 (ko) 레트로그레이드 리세스된 피처를 충전하는 방법
JP2009267309A (ja) 半導体装置の製造方法
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
TWI409880B (zh) 一種用來製造半導體裝置的方法
KR20050059792A (ko) 반도체 소자의 장벽 금속막 형성방법
JP2008153407A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant