JP7246853B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP7246853B2
JP7246853B2 JP2018010357A JP2018010357A JP7246853B2 JP 7246853 B2 JP7246853 B2 JP 7246853B2 JP 2018010357 A JP2018010357 A JP 2018010357A JP 2018010357 A JP2018010357 A JP 2018010357A JP 7246853 B2 JP7246853 B2 JP 7246853B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
light emitting
emitting device
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018010357A
Other languages
English (en)
Other versions
JP2018121058A5 (ja
JP2018121058A (ja
Inventor
チェン チャオ－シン
ワン ジア－クエン
ツェン ジュ－ヤオ
チョアン ウェン－ホン
ルゥ チョン－リヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of JP2018121058A publication Critical patent/JP2018121058A/ja
Publication of JP2018121058A5 publication Critical patent/JP2018121058A5/ja
Priority to JP2023040286A priority Critical patent/JP2023063468A/ja
Application granted granted Critical
Publication of JP7246853B2 publication Critical patent/JP7246853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F21K9/232—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings specially adapted for generating an essentially omnidirectional light distribution, e.g. with a glass bulb
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/69—Details of refractors forming part of the light source
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Surgical Instruments (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本願は発光素子の構造に関し、特に、半導体構造及び半導体構造に位置するはんだパッドを含む発光素子に関する。
発光ダイオード（Ｌｉｇｈｔ‐Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）は固体半導体発光素子であり、そのメリットは消費電力が低い、発生する熱エネルギが低い、作業寿命が長い、防震、体積が小さい、反応速度が速い、及び優れた光電特性、例えば安定した発光波長を有することにある。そのため、発光ダイオードは家電製品、設備の指示灯及び光電製品などに広く応用されている。
半導体構造及び半導体構造に位置するはんだパッドを含む発光素子を提供する。
発光素子は、第一半導体層、第二半導体層、及び第一半導体層と第二半導体層との間に位置する活性層を含む半導体構造と、半導体構造に位置し、及び／又は半導体構造を囲んで第一半導体層の表面を露出させる囲み部と、半導体構造に位置し、第一半導体層の表面の一部を被覆する複数個の突出部、及び第一半導体層の表面のその他の部分を露出させる複数個の凹陥部を含む第一絶縁構造と、囲み部に形成され、かつ複数個の凹陥部によって第一半導体層の表面のその他の部分に接触する第一接触部分と、半導体構造に形成された第一はんだパッドと、半導体構造に形成された第二はんだパッドとを含む。
本願の一実施例において開示された発光素子２の上面図である。 図１の線Ｂ―Ｂ’に沿った発光素子２の断面図である。 図１の線Ｃ―Ｃ’に沿った発光素子２の断面図である。 図１が開示した発光素子２の各層の上面図である。 本願の一実施例において開示された発光素子２の焼壊領域の上面図である。 従来の発光素子３の焼壊領域の上面図である。 電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定におけるサージ（ｓｕｒｇｅ）の電圧波形図である。 サージ（ｓｕｒｇｅ）の最大印加電圧と導通可能な順電圧（ｆｏｒｗａｒｄ ｖｏｌｔａｇｅ、Ｖｆ）の表である。 サージ（ｓｕｒｇｅ）の最大印加電圧と逆電流（ｒｅｖｅｒｓｅ ｃｕｒｒｅｎｔ、Ｉｒ）の表である。 本願の一実施例による発光装置３０の概略図である。 本願の一実施例による発光装置４の概略図である。
本願をより詳しく、全面的に開示すべく、以下は実施例に基づくとともに、図面を参照しながら説明を行う。ただ、以下の実施例は本願の発光素子を例示するものであり、本願は以下の実施例に限定されない。また、本明細書の実施例に記載される構成部品のサイズ、材質、形状、相対配置等について特に限定がない場合、単なる説明であり、本願の範囲はこれに限定されない。かつ、各図面に示される部材の大きさ又は位置関係等は、説明を明確にするために拡大される場合がある。さらに、以下の説明において、詳細説明を適宜省略するために、同一又は同じ性質の部材を同一名称、符号で示すとする。
図１から図４が示すように、図１は本願の実施例において開示された発光素子２の上面図である。図２は図１の線Ｂ‐Ｂ’に沿って示された発光素子２の断面図である。図３は図１の線Ｃ－Ｃ’に沿って示された発光素子２の断面図である。図４は図１が示した発光素子２の工程図である。
発光素子２は基板１１ｂを含み、一つ又は複数の半導体構造１０００ｂが基板１１ｂに位置し、囲み部１１１ｂが一つ又は複数の半導体構造に位置し、及び／又は一つ又は複数の半導体構造１０００ｂを囲む。第一絶縁構造２０ｂは半導体構造１０００ｂに位置し、かつ囲み部１１１ｂに沿って形成される。透明導電層３０ｂは一つ又は複数の半導体構造１０００ｂに位置する。反射構造は透明導電層３０ｂに位置する反射層４０ｂ及びバリア層４１ｂを含み、第二絶縁構造５０ｂが反射層４０ｂ及びバリア層４１ｂを被覆する。接触層６０ｂは第二絶縁構造５０ｂに位置し、第三絶縁構造７０ｂが接触層６０ｂに位置する。また、第一はんだパッド８０ｂと第二はんだパッド９０ｂは接触層６０ｂに位置する。
図１から図４が示すように、発光素子２の製造工程において、まず基板１１ｂに半導体積層１０ｂを形成する。基板１１ｂはサファイア基板であってもよいが、これに限定されない。一実施例において、基板１１ｂはパターン化表面を含む。パターン化表面は複数個のパターンを含む。パターンの形状は円錐（ｃｏｎｅ）、ピラミッド（ｐｙｒａｍｉｄ）又は半球形を含む。
本願の一実施例において、基板１１ｂは半導体積層１０ｂのエピタキシャル成長に用いられる成長基板であって、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）を成長させるための砒化ガリウム（ＧａＡｓ）ウエハー、又は窒化インジウムガリウム（ＩｎＧａＮ）を成長させるためのサファイア（Ａｌ２Ｏ３）ウエハー、窒化ガリウム（ＧａＮ）ウエハー又は炭化ケイ素（ＳｉＣ）ウエハーを含む。
本願の一実施例において、基板１１ｂは半導体構造１０００ｂと基板１１ｂとの間に位置するパターン化表面を含み、発光素子の光取り出し効率を高めることができる。基板１１ｂの露出面がパターン化表面（図示せず）を含んでもよい。パターン化表面は様々なパターン、例えば不規則なパターン、マイクロミラー、マイクロアレイ、散乱領域又はその他の種類の光学領域であってもよい。例えば、パターン化表面は複数個の凸部を含み、各凸部の高さが０．５～２．５μｍの間にあり、幅が１～３．５μｍの間にあり、複数個の凸部の間に１～３．５μｍの間隔（ｐｉｔｃｈ）を有する。
本願の一実施例において、発光素子の光取り出し効率を高めるよう、基板１１ｂは平坦表面及び／又は粗い表面を有する側壁を含む。本願の一実施例において、基板１１ｂの側壁は、基板１１ｂに対し傾斜し、半導体構造１０００ｂに隣接する表面であって、発光素子のライトフィールド分布を調整する。
本願の一実施例において、半導体積層１０ｂは光学特性、例えば発光角度又は波長分布、及び電気的特性、例えば順電圧又は逆電流を有する。半導体積層１０ｂは有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、物理気相成長（ＰＶＤ）又はイオン電気めっき法によって、基板１１ｂに形成され、そのうち、物理気相成長法はスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）又は蒸着（Ｅｖｏａｐｏｒａｔｉｏｎ）法を含む。
一つ又は複数の半導体構造１０００ｂはそれぞれ半導体積層１０ｂを含み、半導体積層１０ｂは第一半導体層１０１ｂ、第二半導体層１０２ｂ、及び第一半導体層１０１ｂと第二半導体層１０２ｂとの間に位置する活性層１０３ｂを含む。半導体構造１０００ｂは一つ又は複数個の貫通孔１００ｂをさらに含み、貫通孔１００ｂが第二半導体層１０２ｂと活性層１０３ｂを貫通して、第一半導体層１０１ｂを露出させる。第一半導体層１０１ｂと第二半導体層１０２ｂはそれぞれ単層又は複数個のサブ層から構成されてもよい。また、活性層１０３ｂは単一量子井戸構造又は多重量子井戸構造であってもよい。半導体積層１０ｂとして、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）又は物理気相成長法（ＰＶＤ）によって、基板１１ｂにＩＩＩ族窒化化合物半導体層を形成してもよい。
本願の一実施例において、基板１１ｂと半導体積層１０ｂとの間の結晶格子の不整合を調整するために、半導体積層１０ｂを形成する前に、まず基板１１ｂにバッファ構造（図示せず）を形成してもよい。バッファ構造は、窒化ガリウム（ＧａＮ）系の材料、例えば窒化ガリウム及び窒化アルミニウムガリウム、又は窒化アルミニウム（ＡｌＮ）系の材料によって構成されてもよい。バッファ構造は単層又は多層であってもよい。バッファ構造は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）又は物理気相成長（ＰＶＤ）によって形成することができる。物理気相成長（ＰＶＤ）はスパッタリング（ｓｐｕｔｔｅｒ）法、例えば反応性スパッタリング、又は蒸着法、例えば電子線蒸着法及び熱蒸着法を含む。一実施例において、バッファ構造は、スパッタリング（ｓｐｕｔｔｅｒ）法によって形成された窒化アルミニウム（ＡｌＮ）バッファ層を含む。窒化アルミニウム（ＡｌＮ）バッファ層はパターン化表面を有する成長基板上に形成される。スパッタリング（ｓｐｕｔｔｅｒ）法は高い均一性を有する緻密なバッファ層を形成することができるため、基板１１ｂのパターン化表面に窒化アルミニウム（ＡｌＮ）バッファ層を共形的に成長させてもよい。
本願の一実施例において、第一半導体層１０１ｂと第二半導体層１０２ｂは被覆層（ｃｌａｄｄｉｎｇ ｌａｙｅｒ）であってもよく、両者は異なる導電型、電気性、極性を有し、又はドープされた元素によって電子又は正孔を提供する。例えば、第一半導体層１０１ｂはｎ型の半導体層であり、第二半導体層１０２ｂはｐ型の半導体層である。活性層１０３ｂは第一半導体層１０１ｂと第二半導体層１０２ｂとの間に形成され、電子と正孔が電流駆動によって活性層１０３ｂ内に複合し、かつ電気エネルギを光エネルギに変換して、光線を発する。半導体積層１０ｂの一層又は複数層の物理及び化学組成を変えることによって、発光素子２が発する光線の波長を調整する。半導体積層１０ｂの材料はＩＩＩ－Ｖ族の半導体材料を含み、例えば、ＡｌｘＩｎｙＧａ（１－ｘ－ｙ）Ｎ又はＡｌｘＩｎｙＧａ（１－ｘ－ｙ）Ｐ、かつ、０≦ｘ、ｙ≦１、（ｘ＋ｙ）≦１である。活性層１０３ｂの材料によって、半導体積層１０ｂの材料がＡｌＩｎＧａＰ系である場合、活性層１０３ｂは波長が６１０ｎｍから６５０ｎｍの間にある赤色光、又は波長が５３０ｎｍから５７０ｎｍの間にある黄色光を発することができる。半導体積層１０ｂの材料がＩｎＧａＮ系である場合、活性層１０３ｂは波長が４００ｎｍから４９０ｎｍの間にある青色光、深青色光、又は波長が４９０ｎｍから５５０ｎｍの間にある緑色光を発することができる。半導体積層１０ｂの材料がＡｌＧａＮ系である場合、活性層１０３ｂは波長が２５０ｎｍから４００ｎｍの間にある紫外光を発することができる。活性層１０３ｂはシングルヘテロ構造（ｓｉｎｇｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ、ＳＨ）、ダブルヘテロ構造（ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ、ＤＨ）、両面ダブルヘテロ構造（ｄｏｕｂｌｅ－ｓｉｄｅ ｄｏｕｂｌｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ、ＤＤＨ）、又は多重量子井戸構造（ｍｕｌｔｉ－ｑｕａｎｔｕｍ ｗｅｌｌ、ＭＱＷ）であってもよい。活性層１０３ｂの材料は中性、ｐ型又はｎ型の半導体であってもよい。
半導体積層１０ｂを基板１１ｂに形成した後、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）とエッチング加工によって半導体積層１０ｂをパターン化し、複数個の貫通孔１００ｂ及び囲み部１１１ｂを形成する。フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）とエッチング加工によって、第二半導体層１０２ｂと活性層１０３ｂの内部の一部を除去して、複数個の貫通孔１００ｂを形成し、かつ、複数個の貫通孔１００ｂが対応する第一半導体層１０１ｂの第二表面１０１２ｂを露出させる。ここで、貫通孔１００ｂは内側壁１００２ｂと第二表面１０１２ｂによって定義される。内側壁１００２ｂの一端が第一半導体層１０１ｂの第二表面１０１２ｂに接続され、内側壁１００２ｂの他端が第二半導体層１０２ｂの表面１０２ｓｂに接続される。
同じ又は別のフォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）とエッチング加工によって、半導体構造１０００ｂの周りを囲む第二半導体層１０２ｂと活性層１０３ｂを除去し、囲み部１１１ｂを形成し、かつ囲み部１１１ｂが第一半導体層１０１ｂの第一表面１０１１ｂを露出させる。別の実施例では、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）とエッチング加工において、第一半導体層１０１ｂの一部がより深いエッチング深さまでさらにエッチングされ、第二表面１０１２ｂと第一表面１０１１ｂを露出させる。具体的に言うと、囲み部１１１ｂは、基板１１ｂの露出面、第一半導体層１０１ｂが露出する第一表面１０１１ｂ、及び第二半導体層１０２ｂ、活性層１０３ｂと第一半導体層１０１ｂが露出する側表面によって構成される第一外側壁１００３ｂと第二外側壁１００１ｂを含み、かつ、第一表面１０１１ｂの一端が第一外側壁１００３ｂに接続され、第一表面１０１１ｂの他端が第二外側壁１００１ｂに接続される。第一外側壁１００３ｂと第二外側壁１００１ｂは第一表面１０１１ｂに対し傾斜している。囲み部１１１ｂは半導体構造１０００ｂの周りに沿って形成され、一つ又は複数の半導体構造１０００ｂの周りに位置し、及び／又は囲む。一実施例において、第一外側壁１００３ｂは基板１１ｂの露出面（図示せず）に対し傾斜している。第一外側壁１００３ｂと基板１１ｂの露出面の間に鋭角がある。一実施例において、第一外側壁１００３ｂと基板１１ｂの露出面の間に鈍角がある。
半導体構造１０００ｂを形成した後、第一絶縁構造２０ｂを半導体積層１０ｂに形成し、第二半導体層１０２ｂの表面１０２ｓｂの一部を被覆し、かつ第二外側壁１００１ｂまで延伸し、第一表面１０１１ｂを被覆する。言い換えれば、第一絶縁構造２０ｂは囲み部１１１ｂの複数の部分を被覆する。第一絶縁構造２０ｂは半導体構造１０００ｂの側壁を保護し、活性層１０３ｂが後工程で破壊されることを防止する。図４が示すように、上面図において、第一絶縁構造２０ｂは囲み絶縁部分２０１ｂ及び複数個の環状被覆エリア２０３ｂを含む。ここで、上面図において、囲み絶縁部分２０１ｂは複数個の突出部２０１１ｂ及び複数個の凹陥部２０１２ｂを含む。複数個の環状被覆エリア２０３ｂは囲み絶縁部分２０１ｂに囲まれ、かつ複数個の環状被覆エリア２０３ｂがそれぞれ複数個の貫通孔１００ｂ内に形成されるとともに、複数個の貫通孔１００ｂに対応する。複数個の環状被覆エリア２０３ｂはそれぞれ開口（図面に符号表示なし）を有し、第一半導体層１０１ｂの第二表面１０１２ｂを露出させる。一実施例において、第一絶縁構造２０ｂの囲み絶縁部分２０１ｂは第一半導体層１０１ｂの第一表面１０１１ｂに沿って設置され、かつ半導体構造１０００ｂを囲む。本実施例において、囲み絶縁部分２０１ｂの複数個の突出部２０１１ｂと複数個の凹陥部２０１２ｂが囲み部１１１ｂに沿って交互に配置され、かつ複数個の環状被覆エリア２０３ｂの位置が複数個の貫通孔１００ｂの位置に対応するが、本願はこれに限定されない。一実施例において、２つの突出部２０１１ｂの間に位置する領域が凹陥部２０１２ｂを構成する。別の実施例において、囲み絶縁部分２０１ｂは突出部２０１１ｂから延伸するサブ突出部をさらに含み、及び／又は凹陥部２０１２ｂから凹むサブ凹陥部をさらに含む。本実施例において、複数個の突出部２０１１ｂは第二半導体層１０２ｂの上表面１０２ｓｂから延伸し、第一半導体層１０１ｂの第一表面１０１１ｂの複数の部分及び第二半導体層１０２ｂの第一表面１０１１ｂの複数の角部に直接接触し、かつ被覆する。複数個の凹陥部２０１２ｂは、複数個の突出部２０１１ｂに被覆されていない第一半導体層１０１ｂの第一表面１０１１ｂのその他の部分を露出させる。一実施例において、複数個の凹陥部２０１２ｂは半導体構造１０００ｂの複数個の辺に位置する第一表面１０１１ｂを露出させる。図２が示すように、断面図において、第一絶縁構造２０ｂの凹陥部２０１２ｂは第一半導体層１０１ｂの第一表面１０１１ｂの一部を露出させる。図３が示すように、断面図において、第一絶縁構造２０ｂの突出部２０１１ｂは第一半導体層１０１ｂの第一表面１０１１ｂ及び半導体構造１０００ｂの複数の側壁を被覆する。言い換えれば、複数個の突出部２０１１ｂと複数個の凹陥部２０１２ｂは交互に、第一半導体層１０１ｂの第一表面１０１１ｂの一部を被覆したり、第一半導体層１０１ｂの第一表面１０１１ｂの別の部分を露出させたりする。本実施例において、第一表面１０１１ｂの露出部分が非連続であり、かつ第一表面１０１１ｂの露出部分の総面積が第一表面１０１１ｂの総面積より小さい。第二半導体層１０２ｂの大部分が第一絶縁構造２０ｂに被覆されない。上面図において、囲み絶縁部分２０１ｂの形状は環状であり、例えば矩形、円形又は多角形である。複数個の突出部２０１１ｂ又は複数個の凹陥部２０１２ｂの一つはその形状が三角形、矩形、半円形、円形又は多角形を含む。第一絶縁構造２０ｂの材料は非導電材料を含む。非導電材料は有機材料、無機材料又は誘電材料を含む。有機材料はＳｕ８、ベンゾシクロブテン（ＢＣＢ）、パーフルオロシクロブタン（ＰＦＣＢ）、エポキシ樹脂（Ｅｐｏｘｙ）、アクリル樹脂（Ａｃｒｙｌｉｃ Ｒｅｓｉｎ）、環状オレフィン重合体（ＣＯＣ）、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエーテルイミド（Ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）又はフルオロカーボン重合体（Ｆｌｕｏｒｏｃａｒｂｏｎ Ｐｏｌｙｍｅｒ）を含む。無機材料はシリコーン（Ｓｉｌｉｃｏｎｅ）又はガラス（Ｇｌａｓｓ）を含む。誘電材料は酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、酸化チタン（ＴｉＯｘ）、又はフッ化マグネシウム（ＭｇＦｘ）を含む。第一絶縁構造２０ｂは一層又は複数層を含む。第一絶縁構造２０ｂは、半導体構造１０００ｂの側壁を保護し、活性層１０３ｂが後工程で破壊されることを防止できる。第一絶縁構造２０ｂが複数層を含む場合、第一絶縁構造２０ｂは複数対の膜層を含む分布ブラッグ反射鏡（ＤＢＲ）構造であって、半導体構造１０００ｂの側壁を保護し、及び活性層１０３ｂが発する特定の波長の光を選択的に発光素子２の外部まで反射して輝度を高め、且つ各膜層がその隣接する膜層の屈折率と異なる屈折率を有することができる。具体的に言うと、第一絶縁構造２０ｂは、ＳｉＯｘ層とＴｉＯｘ層を交互に積層することによって形成することができる。各対の膜層の高屈折率と低屈折率の間の屈折率差を調整することによって、分布ブラッグ反射鏡（ＤＢＲ）が特定の波長に対し、又は特定の波長範囲内に高い反射率を有するようにする。各対の膜層中の二つの層が異なる厚さを有する。各対の膜層中の同じ材料を有する層の厚さが同じであっても、異なってもよい。
第一絶縁構造２０ｂを形成した後、第二半導体層１０２ｂに透明導電層３０ｂを形成し、透明導電層３０ｂは複数個の開口３０１ｔｂを含み、第一半導体層１０１ｂの第二表面１０１２ｂを露出させる。本実施例では、上面図において、透明導電層３０ｂの形状が第二半導体層１０２ｂの形状に対応し、かつ複数個の開口３０１ｔｂの位置が複数個の環状被覆エリア２０３ｂと複数個の貫通孔１００ｂの位置に対応する。透明導電層３０ｂは第二半導体層１０２ｂに接触するとともに、それを被覆して電流を拡散し、かつ電流を第二半導体層１０２ｂに注入する。また、透明導電層３０ｂは第一半導体層１０１ｂと接触しない。一実施例において、発光素子２は別の透明導電層（図示せず）を含み、囲み部１１１ｂの第一半導体層１０１ｂと接触する。透明導電層３０ｂの材料は、活性層１０３ｂから発する光線に対し透明である透明材料、例えば、酸化インジウム亜鉛（ＩＺＯ）又は酸化インジウムスズ（ＩＴＯ）を含む。透明導電層３０ｂは、第二半導体層１０２ｂと低抵抗接触、例えばオーム接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）を形成してもよい。透明導電層３０ｂは一層又は複数のサブ層を含む。例えば、透明導電層３０ｂが複数のサブ層を含む場合、透明導電層３０ｂは複数対のサブ層を含む分布ブラッグ反射鏡（ＤＢＲ）構造であって、かつ各サブ層がその隣接するサブ層の屈折率と異なる屈折率を有してもよい。具体的に言うと、透明導電層３０ｂは、屈折率が異なる二つのサブ層を交互に積層することによって、分布ブラッグ反射鏡（ＤＢＲ）構造を形成することができる。
透明導電層３０ｂを形成した後、反射層４０ｂ及びバリア層４１ｂを含む反射構造を透明導電層３０ｂ上に対応して形成する。一実施例において、反射構造は透明導電層３０ｂと位置を合わせ、反射構造の複数辺が透明導電層３０ｂの複数辺と位置を合わせている。一実施例において、反射構造は透明導電層３０ｂと位置を合わせず、かつ反射構造の複数辺が透明導電層３０ｂの複数辺より内又は外に位置する。一実施例において、透明導電層３０ｂと反射構造が第一絶縁構造２０ｂまで延伸する。
反射層４０ｂ及びバリア層４１ｂはそれぞれ複数個の開口４０１ｔｂと４１１ｔｂを含む。反射層４０ｂの複数個の開口４０１ｔｂ及びバリア層４１ｂの複数個の開口４１１ｔｂが複数個の環状被覆エリア２０３ｂ、複数個の貫通孔及び第一半導体層１０１ｂの第二表面１０１２ｂ露出させる。バリア層４１ｂは反射層４０ｂに形成され、かつ被覆し、バリア層４１ｂは反射層４０ｂの金属元素の遷移、拡散又は酸化を防止できる。反射構造の反射層４０ｂとバリア層４１ｂの形状が透明導電層３０ｂの形状に対応する。一実施例において、反射構造の反射層４０ｂとバリア層４１ｂの形状が矩形に近く、かつ、反射層４０ｂとバリア層４１ｂの角部がアーチ形である。反射層４０ｂは単層構造又は多層構造を含み、かつ反射層４０ｂの材料は活性層１０３ｂが発する光線に対し高い反射率を有する金属材料、例えば、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）又は上記材料の合金を含む。バリア層４１ｂは単層構造又は多層構造を含み、バリア層の材料はクロム（Ｃｒ）、プラチナ（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）又は亜鉛（Ｚｎ）を含む。バリア層４１ｂが多層構造である場合、バリア層４１ｂは第一バリア層（図示せず）と第二バリア層（図示せず）が交互に積層して形成され、例えば、Ｃｒ／Ｐｔ、Ｃｒ／Ｔｉ、Ｃｒ／ＴｉＷ、Ｃｒ／Ｗ、Ｃｒ／Ｚｎ、Ｔｉ／Ｐｔ、Ｔｉ／Ｗ、Ｔｉ／ＴｉＷ、Ｔｉ／Ｚｎ、Ｐｔ／ＴｉＷ、Ｐｔ／Ｗ、Ｐｔ／Ｚｎ、ＴｉＷ／Ｗ、ＴｉＷ／Ｚｎ、又はＷ／Ｚｎである。反射構造はさらに、反射層４０ｂの下に形成された分布ブラッグ反射鏡（ＤＢＲ）を含んでもよい。分布ブラッグ反射鏡（ＤＢＲ）構造は複数対のサブ層を含み、且つ各サブ層がその隣接するサブ層の屈折率と異なる屈折率を有する。一実施例において、ＳｉＯｘ層とＴｉＯｘ層を交互に積層することによって、複数対のサブ層を形成してもよい。各対のサブ層の高屈折率と低屈折率の間の屈折率差を調整することによって、分布ブラッグ反射鏡（ＤＢＲ）が特定の波長又は特定の波長範囲内に高反射率を有するようにする。各対のサブ層中の二つの層が異なる厚さを有する。各対のサブ層中の同じ材料を有する層の厚さが同じであっても、異なってもよい。
反射構造を形成した後、反射構造（反射層４０ｂ又はバリア層４１ｂ）の上表面の一部を被覆するように、且つ反射構造と第一絶縁構造２０ｂの間の第二半導体層１０２ｂの周囲領域に位置するように、反射構造に第二絶縁構造５０ｂを形成する。第二絶縁構造５０ｂは第一絶縁構造２０ｂに接触し、且つそれを被覆して、囲み部１１１ｂの第一外側壁１００３ｂと第二外側壁１００１ｂ、及び第一絶縁構造２０ｂに被覆される第一表面１０１１ｂの部分も第二絶縁構造５０ｂに被覆されるようにする。第二絶縁構造５０ｂは、半導体構造１０００ｂの側壁を保護し、活性層１０３ｂが後工程において破壊されることを防止できる。第二絶縁構造５０ｂが第一絶縁構造２０ｂを被覆するため、第二絶縁構造５０ｂは第一絶縁構造２０ｂが後工程でエッチングされて除去されることを防止できる。図４が示すように、第二絶縁構造５０ｂは複数個の開口５０１ｂ及び開口５０３ｂを含む。ここで、第二絶縁構造５０ｂは、複数個の突出部５０５１ｂと複数個の凹陥部５０５２ｂを有する外囲５０５ｂを含む。開口５０３ｂは反射構造の反射層４０ｂ又はバリア層４１ｂの一部を露出させ、且つ、複数個の開口５０１ｂは第一半導体層１０１ｂの第二表面１０１２ｂを露出させる。図２から図４が示すように、本実施例において、第二絶縁構造５０ｂの外囲５０５ｂは、第一絶縁構造２０ｂに接触、被覆し、かつ位置を合わせる。複数個の開口５０１ｂの位置と複数個の開口４０１ｔｂ、４１１ｔｂ、３０１ｔｂ、及び複数個の貫通孔１００ｂの位置が対応する。また、第二絶縁構造５０ｂの外囲５０５ｂに位置する複数個の突出部５０５１ｂと複数個の凹陥部５０５２ｂは、第一絶縁構造２０ｂの囲み絶縁部分２０１ｂ又は囲み部１１１ｂに沿って交互に配列し、それぞれ第一半導体層１０１ｂの第一表面１０１１ｂの異なる部分を被覆及び露出させる。一実施例において、二つの突出部５０５１ｂの間にある領域が凹陥部５０５２ｂを構成する。別の実施例において、第二絶縁構造５０ｂは、突出部５０５１ｂから延伸するサブ突出部をさらに含み、及び／又は凹陥部５０５２ｂから凹むサブ凹陥部をさらに含む。また、一実施例において、第二絶縁構造５０ｂの外囲５０５ｂの形状が第一絶縁構造２０ｂの囲み絶縁部分２０１ｂの形状に対応し、囲み部１１１ｂに位置する第一半導体層１０１ｂの第一表面１０１１ｂの部分を非連続的に露出させる。言い換えれば、複数個の突出部５０５１ｂと複数個の凹陥部５０５２ｂの形状と位置は、囲み絶縁部分２０１ｂの複数個の突出部２０１１ｂと複数個の凹陥部２０１２ｂの形状と位置に対応する。複数個の凹陥部２０１２ｂによって露出される第一表面１０１１ｂの部分は、複数の複数個の凹陥部５０５２ｂによっても露出される。複数個の突出部２０１１ｂに被覆される第一表面１０１１ｂの部分は、複数個の突出部５０５１ｂにも被覆される。第一表面１０１１ｂが第一絶縁構造２０ｂと第二絶縁構造５０ｂによって非連続的に露出される場合、一実施例において、突出部５０５１ｂと凹陥部５０５２ｂの形状又は位置が、突出部２０１１ｂと凹陥部２０１２ｂの形状又は位置と異なってもよい。一実施例において、突出部５０５１ｂと凹陥部５０５２ｂの面積が、突出部２０１１ｂと凹陥部２０１２ｂの面積より大きくても、又は小さくてもよい。凹陥部２０１２ｂ及び凹陥部５０５２ｂにおいて露出される第一表面１０１１ｂの部分は、突出部２０１１ｂ、５０５１ｂと凹陥部２０１２ｂ、５０５２ｂの形状、位置又は面積によって調整される。
図２が示すように、断面図において、第一半導体層１０１ｂの第一表面１０１１ｂの一部は、第一絶縁構造２０ｂの複数個の凹陥部２０１２ｂによって露出され、且つ、第二絶縁構造５０ｂの複数個の凹陥部５０５２ｂによっても露出される。言い換えれば、第一半導体層１０１ｂの第一表面１０１１ｂにおいて複数個の突出部２０１１ｂ、５０５１ｂに被覆されず、かつ複数個の凹陥部２０１２ｂに露出されている部分は、第二絶縁構造５０ｂの複数個の凹陥部５０５２ｂによって露出される。図３が示すように、断面図において、複数個の突出部５０５１ｂは、第一半導体層１０１ｂの第一表面１０１１ｂにおいて第一絶縁構造２０ｂの複数個の突出部２０１１ｂを被覆し、かつ第一外側壁１００３ｂと第二外側壁１００１ｂに形成された囲み絶縁部分２０１ｂ及び第一半導体層１０１ｂの第一表面１０１１ｂの角部を被覆し、なお、第一外側壁１００３ｂと第二外側壁１００１ｂは、第二半導体層１０２ｂ、活性層１０３ｂと第一半導体層１０１ｂが露出する側表面によって構成される。具体的に言うと、本実施例において、複数個の突出部５０５１ｂは第一絶縁構造２０ｂの複数個の突出部２０１１ｂと直接接触し、複数個の凹陥部５０５２ｂが第一半導体層１０１ｂの第一表面１０１１ｂを露出させ、かつ複数個の突出部５０５１ｂ及び複数個の凹陥部５０５２ｂは互いに交互に配列して、第一半導体層１０１ｂの第一表面１０１１ｂの部分を非連続的に露出させる。言い換えれば、複数個の凹陥部５０５２ｂにおいて露出される第一表面１０１１ｂの部分は非連続であり、かつ第一表面１０１１ｂは総露出面積を有する。第一表面１０１１ｂの総露出面積は第一表面１０１１ｂの全体面積より小さい。
一実施例において、複数個の突出部５０５１ｂのうち一つの形状が三角形、矩形、半円形、円形又は多角形を含む。第二絶縁構造５０ｂの材料は非導電材料を含む。非導電材料は有機材料、無機材料又は誘電材料を含む。有機材料はＳｕ８、ベンゾシクロブテン（ＢＣＢ）、パーフルオロシクロブタン（ＰＦＣＢ）、エポキシ樹脂（Ｅｐｏｘｙ）、アクリル樹脂（Ａｃｒｙｌｉｃ Ｒｅｓｉｎ）、環状オレフィン重合体（ＣＯＣ）、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエーテルイミド（Ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）又はフルオロカーボン重合体（Ｆｌｕｏｒｏｃａｒｂｏｎ Ｐｏｌｙｍｅｒ）を含む。無機材料は、シリコーン（Ｓｉｌｉｃｏｎｅ）又はガラス（Ｇｌａｓｓ）を含む。誘電材料は酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、酸化チタン（ＴｉＯｘ）、又はフッ化マグネシウム（ＭｇＦｘ）を含む。第二絶縁構造５０ｂは一層又は複数層を含む。第二絶縁構造５０ｂは、半導体構造１０００ｂの側壁を保護し、活性層１０３ｂが後工程で破壊されることを防止し、及び活性層１０３ｂが発する特定の波長の光を選択的に発光素子２の外部まで発射して、輝度を高めることができる。第二絶縁構造５０ｂが複数層を含む場合、第二絶縁構造５０ｂは複数対の膜層を含む分布ブラッグ反射鏡（ＤＢＲ）構造であって、かつ各膜層がその隣接する膜層の屈折率と異なる屈折率を有してもよい。一実施例において、第二絶縁構造５０ｂは、ＳｉＯｘ層とＴｉＯｘ層を交互に積層することによって形成することができる。各対の膜層の高屈折率と低屈折率の間の屈折率差を調整することによって、分布ブラッグ反射鏡（ＤＢＲ）が特定の波長に対し、又は特定の波長範囲内に高反射率を有するようにする。各対の膜層中の二つの層が異なる厚さを有する。各対の膜層中の同じ材料を有する層の厚さが同じでも、異なってもよい。
図１から図４を参照すると、接触層６０ｂは第二絶縁構造５０ｂ及び反射構造（反射層４０ｂ及びバリア層４１ｂ）に位置し、第一接触部分６００ｂ、第二接触部分６０１ｂ及び第三接触部分６０２ｂを含む。一実施例では、上面図において、第二接触部分６０１ｂは半導体構造の幾何中心に位置する。第一接触部分６００ｂ及び第三接触部分６０２ｂは互いに分離している。第三接触部分６０２ｂは第一接触部分６００ｂに囲まれている。第一接触部分６００ｂは第一半導体層１０１ｂに電気的に接続され、第三接触部分６０２ｂは第二半導体層１０２ｂに電気的に接続され、かつ第二接触部分６０１ｂは第一半導体層１０１ｂ及び第二半導体層１０２ｂと電気的に絶縁されている。一実施例において、第二接触部分６０１ｂは、第一接触部分６００ｂ及び第三接触部分６０２ｂのうちの一つに電気的に接続される。一実施例において、第一接触部分６００ｂは、第二絶縁構造５０ｂの複数個の開口５０１ｂ及び複数個の凹陥部５０５２ｂによって、第二表面１０１２ｂ及び第一表面１０１１ｂに接触し、かつ第一半導体層１０１ｂに電気的に接続される。また、囲み部１１１ｂの断面図において、第一接触部分６００ｂは、第一絶縁構造２０ｂ又は第二絶縁構造５０ｂの外囲５０５ｂに沿って凹凸上表面を有する。第一接触部分６００ｂは、外囲５０５ｂに沿って、複数個の突出部５０５１ｂと複数個の凹陥部５０５２ｂに形成され、かつ凹凸上表面は複数個の突出部５０５１ｂと複数個の凹陥部５０５２ｂに対応して形成される。第一接触部分６００ｂは、囲み絶縁部分２０１ｂの複数個の凹陥部２０１２ｂ及び第二絶縁構造５０ｂの複数個の凹陥部５０５２ｂによって、第一表面１０１１ｂと非連続的に接触する。第一接触部分６００ｂと第一半導体層１０１ｂの第一表面１０１１ｂは、複数個の非連続的な第一接触領域（図示せず）を含む。第一接触部分６００ｂと第一半導体層１０１ｂの第二表面１０１２ｂは、複数個の第一接触領域（図示せず）を含む。
本実施例において、第二接触部分６０１ｂ及び第三接触部分６０２ｂは第一接触部分６００ｂに囲まれ、且つ、上面図において、第二接触部分６０１ｂの形状は幾何形状、例えば、矩形、円形又は不規則形を含む。第三接触部分６０２ｂは、第二絶縁構造５０ｂの開口５０３ｂによって、反射構造と接触し、且つ第二半導体層１０２ｂに電気的に接続される。第三接触部分６０２ｂと反射構造との間に第二接触領域（図示せず）を有する。一実施例において、第二接触部分６０１ｂは第一接触部分６００ｂ又は第三接触部分６０２ｂに接続されてもよい。接触層６０ｂは単層又は複数個のサブ層によって構成されてもよい。接触層６０ｂは金属材料、例えばアルミニウム（Ａｌ）、クロム（Ｃｒ）、プラチナ（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）又は亜鉛（Ｚｎ）を含む。
図１から図４を参照すると、接触層６０ｂを形成した後、接触層６０ｂを被覆するように、接触層６０ｂに第三絶縁構造７０ｂを形成する。第三絶縁構造７０ｂは第一開口７０１ｂ及び第二開口７０２ｂを含む。第三絶縁構造７０ｂの第一開口７０１ｂは、接触層６０ｂの第一接触部分６００ｂを露出させる。第二開口７０２ｂは、接触層６０ｂの第三接触部分６０２ｂを露出させる。第三絶縁構造７０ｂの材料は非導電材料を含む。非導電材料は有機材料、無機材料又は誘電材料を含む。有機材料はＳｕ８、ベンゾシクロブテン（ＢＣＢ）、パーフルオロシクロブタン（ＰＦＣＢ）、エポキシ樹脂（Ｅｐｏｘｙ）、アクリル樹脂（Ａｃｒｙｌｉｃ Ｒｅｓｉｎ）、環状オレフィン重合体（ＣＯＣ）、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエーテルイミド（Ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）又はフルオロカーボン重合体（Ｆｌｕｏｒｏｃａｒｂｏｎ Ｐｏｌｙｍｅｒ）を含む。無機材料はシリコーン（Ｓｉｌｉｃｏｎｅ）又はガラス（Ｇｌａｓｓ）を含む。誘電材料は、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、酸化チタン（ＴｉＯｘ）、又はフッ化マグネシウム（ＭｇＦｘ）を含む。第一絶縁構造２０ｂ、第二絶縁構造５０ｂ及び第三絶縁構造７０ｂは、スクリーンプリント、蒸着又はスパッタリングによって形成することができる。
第三絶縁構造７０ｂを形成した後、半導体積層１０ｂに第一はんだパッド８０ｂと第二はんだパッド９０ｂを形成して、発光素子２の製造を終了する。第一はんだパッド８０ｂ及び第二はんだパッド９０ｂの位置は、それぞれ第三絶縁構造７０ｂの第一開口７０１ｂ及び第二開口７０２ｂの位置に対応する。一実施例において、第一はんだパッド８０ｂ及び第二はんだパッド９０ｂの位置及び形状は、それぞれ第三絶縁構造７０ｂの第一開口７０１ｂ及び第二開口７０２ｂの位置及び形状に対応する。第一はんだパッド８０ｂは、第三絶縁構造７０ｂの第一開口７０１ｂによって、接触層６０ｂの第一接触部分６００ｂに接触し、かつ第一半導体層１０１ｂに電気的に接続される。第二はんだパッド９０ｂは、第三絶縁構造７０ｂの第二開口７０２ｂによって、接触層６０ｂの第三接触部分６０２ｂに接触し、かつ第二半導体層１０２ｂに電気的に接続される。一実施例において、発光素子の上面図から見て、第一はんだパッド８０ｂは第二はんだパッド９０ｂと同じ形状を有し、例えば、第一はんだパッド８０ｂ及び第二はんだパッド９０ｂが櫛状を含むが、本発明はこれに限定されないことは明らかである。一実施例において、第一はんだパッド８０ｂの形状又は大きさが第二はんだパッド９０ｂの形状又は大きさと異なってもよい。例えば、第一はんだパッド８０ｂの形状が矩形であり、第二はんだパッド９０ｂの形状が櫛状であり、かつ第一はんだパッド８０ｂの面積が第二はんだパッド９０ｂの面積より大きい。一実施例において、第一はんだパッド８０ｂと第二はんだパッド９０ｂは単層又は複数層を有する構造を含む。第一はんだパッド８０ｂと第二はんだパッド９０ｂは金属材料を含み、例えば、クロム（Ｃｒ）、チタン（Ｔｉ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）又は上記材料の合金を含む。第一はんだパッド８０ｂと第二はんだパッド９０ｂが複数層を含む場合、第一はんだパッド８０ｂは第一上はんだパッドと第一下はんだパッドを含み、かつ第二はんだパッド９０ｂは第二上はんだパッドと第二下はんだパッドを含む。上はんだパッドと下はんだパッドは異なる機能を有する。上はんだパッドの機能として、はんだ付けと配線（ｗｉｒｉｎｇ）に用いられる。発光素子２は、上はんだパッドを介して、はんだ（ｓｏｌｄｅｒ）又はＡｕＳｎ共晶接合によって、パッケージ基板上に反転、実装される。上はんだパッドは、高展延性を有する金属材料、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、金（Ａｕ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銀（Ａｇ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）を含む。上はんだパッドは上記材料の単層、多層又は合金であってもよい。本願の一実施例において、上はんだパッドの材料はニッケル（Ｎｉ）及び／又は金（Ａｕ）を含むことが好ましく、かつ上はんだパッドは単層又は多層であってもよい。下はんだパッドの機能は、接触層６０ｂ、反射層４０ｂ又はバリア層４１ｂと安定した界面を形成し、例えば、第一下はんだパッドと接触層６０ｂとの間の界面接合強度を改善し、又は第二下はんだパッドと反射層４０ｂ又はバリア層４１ｂとの間の界面接合強度を改善する。下はんだパッドの別の機能は、はんだ又はＡｕＳｎ中の錫（Ｓｎ）が反射構造中まで拡散し、反射構造の反射率を損なうことを防止する。従って、下はんだパッドは金（Ａｕ）と銅（Ｃｕ）以外の金属元素を含むことが好ましく、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、チタン（Ｔｉ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銀（Ａｇ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）を含む。下はんだパッドは上記材料の単層、多層又は合金であってもよい。本願の一実施例において、下はんだパッドはチタン（Ｔｉ）とアルミニウム（Ａｌ）の多層膜、又はクロム（Ｃｒ）とアルミニウム（Ａｌ）の多層膜を含むことが好ましい。
一実施例において、発光素子２を操作した場合、外部電源が第一はんだパッド８０ｂと第二はんだパッド９０ｂにそれぞれ電気的に接続される。この場合、電流が発光素子２中に注入され、第一接触部分６００ｂと第三接触部分６０２ｂによって電流が拡散され、それぞれ第一接触領域と第二接触領域を経由して第一半導体層１０１ｂと第二半導体層１０２ｂ中に注入される。発光素子２の電流分布を改善するために、第一接触部分６００ｂ及び第一半導体層１０１ｂの第一表面１０１１ｂの間の第一接触領域の面積と位置を調整することで、電流が第一表面１０１１ｂの特定領域、例えば第一表面１０１１ｂの角部に集中することを回避できる。一実施例において、第一絶縁構造２０ｂの囲み絶縁部分２０１ｂと第二絶縁構造５０ｂの外囲５０５ｂが第一半導体層１０１ｂの第一表面１０１１ｂの一部を被覆するため、囲み絶縁部分２０１ｂと第二絶縁構造５０ｂによって、接触層６０ｂと第一表面１０１１ｂの間の第一接触領域の面積と位置を調整できる。言い換えれば、第一接触領域の面積と位置は、囲み絶縁部分２０１ｂと第二絶縁構造５０ｂの凹陥部２０１２ｂ、５０５２ｂにおいて露出される第一表面１０１１ｂの露出部分によって調整される。しかし、第一絶縁構造２０ｂの囲み絶縁部分２０１ｂと第二絶縁構造５０ｂを設計する際に、発光素子２の順電圧（Ｖｆ）と電流分布を同時に考慮して取捨する必要がある。具体的に言うと、第一接触領域の面積が大きい程、発光素子２の順電圧がより低い。しかし、第一接触領域の面積が大きくなると、発光素子２に電流集中効果（Ｃｕｒｒｅｎｔ ｃｒｏｗｄｉｎｇ ｅｆｆｅｃｔ）が生じる。許容可能な順電圧（Ｖｆ）と好ましい電流分布を達成するために、第一接触部分６００ｂは複数個の凹陥部２０１２ｂ、５０５２ｂによって第一表面１０１１ｂと非連続的に接触し、複数個の突出部２０１１ｂ、５０５１ｂによって第一表面１０１１ｂの部分と電気的に絶縁するように設計されている。一実施例において、第一接触部分６００ｂは、第一半導体層１０１ｂの第一表面１０１１ｂの角部に接触しないように設計されている。これにより、電流は第一接触部分６００ｂの非連続的な第一接触領域によって、第一半導体層１０１ｂに注入され、かつ第一絶縁構造２０ｂと第二絶縁構造５０ｂに被覆されている領域中に直接注入することはできない。従って、電流は第一接触部分６００ｂによって拡散され、さらに非連続的な第一接触領域によって拡散される。言い換えれば、囲み絶縁部分２０１ｂと第二絶縁構造５０ｂの外囲５０５ｂの設計は、順電圧値を影響し、かつ電流経路を変更し、電流を複数個の凹陥部２０１２ｂ及び複数個の凹陥部５０５２ｂによって露出される第一表面に流入させ、電流分布を変えることができる。本実施例において、第一接触部分６００ｂの面積は、許容可能な順電圧値、例えば２．１５Ｖ～２．４Ｖを達成するために十分であり、かつこの第一接触領域において、所望の電流分布を達成可能であり、詳しくは後に述べる。
図５と図６が示すように、図５は発光素子２の焼壊領域の上面図である。図６は従来の発光素子３の焼壊領域の上面図である。発光素子２と従来の発光素子３との間の差は、従来の発光素子３の第一絶縁構造２０ｂ’と第二絶縁構造５０ｂ’発光素子２のような複数個の突出部２０１１ｂ、５０５１ｂと複数個の凹陥部２０１２ｂ、５０５２ｂを有しないことにある。従来の発光素子３において、第一半導体層１０１ｂの第一表面１０１１ｂ全体が露出されて接触層６０ｂと接触するため、接触層６０ｂが第一半導体層１０１ｂの第一表面１０１１ｂと連続的に接触し、かつ、第一半導体層１０１ｂの第一表面１０１１ｂの角部（図示せず）と直接接触する。
図６が示すように、従来の発光素子３にサージが印加された時、従来の発光素子３はこの高電圧に耐えて電流を有効的に分散させることができず、電流が角部に集中するため、従来の発光素子３は焼壊しやすい。図６を参照すると、サージ電圧は従来の発光素子３の正常な作業電圧を超えており、かつこのサージは符号ｆ３が示す複数の故障領域で従来の発光素子３を焼壊する。その他の領域に比べて、従来の発光素子３の電流は、角部により集中し易い傾向がある。発光素子２にその許容度を超えるサージが印加された場合、図５が示すように、発光素子２の故障領域が符号ｆ２で示されている。故障領域ｆ２の分布は従来の発光素子３の故障領域ｆ３の分布と異なり、発光素子２の電流は第一半導体層１０１ｂの第一表面１０１１ｂの角部に集中せず、発光素子２の電流分布は従来の発光素子３の電流分布に比べてより均一であり、かつより高電圧のサージに耐えられる。
本実施例において、接触層６０ｂと第一半導体層１０１ｂの第一表面１０１１ｂの間の非連続的な第一接触エリアは、発光素子２の電流拡散に有利であり、かつ発光素子２のブレークダウン（ｂｒｅａｋｄｏｗｎ）を防止できる。その他、非連続的な第一接触エリアにより、発光素子２は許容可能な順電圧、例えば２．１５Ｖ～２．４Ｖ、及び予想の電流分布を有する。一実施例では、異なる印加電圧において発光素子２と従来の発光素子３の電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定を行った。図７、図８と図９を参照する。図７は電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定におけるサージ（ｓｕｒｇｅ）の電圧波形図である。図８は発光素子２と従来の発光素子３の電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定における、最大印加電圧のサージ（ｓｕｒｇｅ）と導通可能な順電圧（ｆｏｒｗａｒｄ ｖｏｌｔａｇｅ、Ｖｆ）の表である。図９は発光素子２と従来の発光素子３の電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定における、サージ（ｓｕｒｇｅ）の最大印加電圧と逆電流（ｒｅｖｅｒｓｅ ｃｕｒｒｅｎｔ、Ｉｒ）の表である。本願の発光素子２と従来の発光素子３をさらに比較するために、図８が示すように、発光素子２のサンプル１、２と従来の発光素子３のサンプル１、２の電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定を行った。ＥＯＳ測定において（ＩＥＣ ６１０００－４－５基準を満たす）、図７が示すような電圧波形を有するサージが発光素子２と従来の発光素子３にそれぞれ印加される。各サージの電圧が時間とともに変換し、且つ各サージが最大印加電圧Ｖａ（ｍａｘ）を有する。図８が示すように、複数のサンプルに異なる最大印加電圧Ｖａ（ｍａｘ）が印加され、例えば、０Ｖ、２０Ｖ、３０Ｖ、３５Ｖ、４０Ｖ、４５Ｖ、５０Ｖ、５５Ｖ、６０Ｖと６５Ｖである。各最大印加電圧Ｖａ（ｍａｘ）に対し、毎秒１回の頻度で５回サージを印加し、各サージが約１０－４秒継続する。各サンプルの大きさが約３８×３８ｍｉｌ２である。最大印加電圧でサージ測定を行った後、固定電流１０μＡにおいて各サンプルを駆動し、各サンプルの順電圧（Ｖｆ）を測定し、かつ図８の表に記録した。図８が示すように、発光素子２のサンプル１、２に対しそれぞれ最大印加電圧６５Ｖと６０ＶのサージでＥＯＳ測定を行い、その測定された順電圧Ｖｆが２．１５Ｖより小さい。従来の発光素子３のサンプル１、２に対し最大印加電圧５０ＶのサージでＥＯＳ測定を行い、その測定された順電圧Ｖｆが２．１５Ｖより小さい。また、許容可能な順電圧値が２．１５Ｖと２．４Ｖの間にあり、発光素子２のサンプル１に６０Ｖ以下の最大印加電圧のサージが印加された後、測定された順電圧が２．１５Ｖより大きく、及び２．４Ｖより小さい。即ち、発光素子２のサンプル１はＥＯＳ測定の後も正常に操作できる。発光素子２のサンプル２に５５Ｖ以下の最大印加電圧のサージが印加された後、測定された順電圧が２．１５Ｖより大きく、及び２．４Ｖより小さい。即ち、サンプル２はＥＯＳ測定の後も正常に操作できる。従来の発光素子３に比べて、発光素子２は６０Ｖの最大印加電圧のサージに耐えることができるため、発光素子２は電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定において従来の発光素子３より優れた結果を見せた。
一実施例において、上記実施例と同じく、図９が示すように，発光素子２のサンプル１、２、３、４及び従来の発光素子３のサンプル１、２、３、４を用いて電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定を行った。異なる最大電圧０Ｖ、６０Ｖ、６５Ｖ、７０Ｖ、７５Ｖと８０Ｖを印加することで各サンプルにサージ（ｓｕｒｇｅ）測定を行った。最大電圧を印加した後のサージ（ｓｕｒｇｅ）測定の後、逆電圧－５Ｖにおいてサンプルを駆動させ、かつ各サンプルの逆電流（Ｉｒ）を測定し、測定値を図９の表に記録した。本実施例において、発光素子の許容可能な逆電流（Ｉｒ）が０．３μＡより小さい。図９が示すように、発光素子が損傷された場合、例えばブレークダウンの場合、逆電流（Ｉｒ）が発生し、かつ、本実施例において図９が示すような１００μＡの値が測定される。最大印加電圧７５Ｖと８０Ｖのサージ（ｓｕｒｇｅ）において電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定を行った場合、発光素子２のサンプル１、２、３、４の逆電流Ｉｒ（μＡ）が１００μＡであり、０．３μＡより大きい。言い換えれば、発光素子２が許容可能なサージ（ｓｕｒｇｅ）の最大印加電圧は７５Ｖ以下である。最大印加電圧６５Ｖから８０Ｖのサージ（ｓｕｒｇｅ）で電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定を行った場合、発光素子３のサンプル１、２、３、４の逆電流Ｉｒ（μＡ）が０．３μＡより大きい。言い換えれば、発光素子３が許容可能なサージ（ｓｕｒｇｅ）の最大印加電圧は６５Ｖ以下である。また、許容可能な逆電流（Ｉｒ）が０．３μＡより小さいため、７０Ｖ以下の最大印加電圧のサージ（ｓｕｒｇｅ）を印加した後、発光素子２のサンプル１、２、３、４の測定結果が逆電流Ｉｒゼロになっており、即ち、発光素子２のサンプル１、２、３、４が依然として正常に操作可能であり、かつ電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定をクリアした。発光素子３に比べて、発光素子２は７０Ｖの最大印加電圧に耐えられるため、発光素子２は電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定において従来の発光素子３より優れた結果を見せた。
図８及び図９が示すように、発光素子２は電気的オーバーストレス（Ｅｌｅｃｔｒｉｃａｌ Ｏｖｅｒ Ｓｔｒｅｓｓ、ＥＯＳ）測定において、従来の発光素子３より優れた信頼性を有する。本願の実施例において、第一絶縁構造の囲み絶縁部分２０１ｂと第二絶縁構造５０ｂの外囲５０５ｂの設計によって、本願の発光素子２は電流が角部に集中することを回避できる。かつ、接触層６０ｂの第一接触領域の面積と位置を調整することによって、許容可能な順電圧を達成できる。これにより、２．１５Ｖ～２．４Ｖの間の順電圧を達成し、発光素子２の電流分布を改善し、発光素子２の信頼性を高めることができる。
図１０は本願の一実施例に基づく発光装置３０の概略図である。前記実施例中の発光素子２をフリップチップの形式でパッケージ基板５１の第一パッド５１１、第二パッド５１２に実装する。第一パッド５１１、第二パッド５１２の間は絶縁材料を含む絶縁部５３によって電気的に絶縁される。フリップチップの実装は、はんだパッドの形成面に対向する成長基板１１ｂ側を上に向けて設置し、成長基板側を主な光取り出し面とする。発光装置３０の光取り出し効率を高めるために、発光素子２の周りに反射構造５４を設置してもよい。
図１１は本願の一実施例に基づく発光装置４の概略図である。発光装置４は電球であり、ライトカバー６０２、反射鏡６０４、発光モジュール６１０、ライトベース６１２、放熱シート６１４、接続部６１６及び電気接続素子６１８を含む。発光モジュール６１０は搭載部６０６、及び搭載部６０６に位置する複数個の発光ユニット６０８を含み、なお、複数個の発光ユニット６０８が前記実施例中の発光素子２又は発光装置３０であってもよい。
本願で例示した各実施例は本願を説明するものであり、本願の範囲を制限するものではない。本願に対するわかり易い修正又は変更はいずれも本願の趣旨範囲に属するとする。
２ 発光素子
３ 従来の発光素子
４ 発光装置
１０ｂ 半導体積層
１１ｂ 基板
２０ｂ、２０ｂ’ 第一絶縁構造
３０ 発光装置
３０ｂ 透明導電層
４０ｂ 反射層
４１ｂ バリア層
５０ｂ、５０ｂ’ 第二絶縁構造
６０ｂ、６０ｂ’ 接触層
７０ｂ 第三絶縁構造
８０ｂ 第一はんだパッド
９０ｂ 第二はんだパッド
１００ｂ 貫通孔
１０１ｂ 第一半導体層
１０２ｂ 第二半導体層
１０２ｓｂ 表面
１０３ｂ 活性層
１１１ｂ 囲み部
２０１ｂ 囲み絶縁部分
２０３ｂ 環状被覆エリア
３０１ｔｂ 開口
４０１ｔｂ 開口
４１１ｔｂ 開口
５０１ｂ 開口
５０３ｂ 開口
５０５ｂ 外囲
６００ｂ 第一接触部分
６０１ｂ 第二接触部分
６０２ｂ 第三接触部分
７０１ｂ 第一開口
７０２ｂ 第二開口
１０００ｂ 半導体構造
１００２ｂ 内側壁
１００１ｂ 第二外側壁
１００３ｂ 第一外側壁
１０１１ｂ 第一表面
１０１２ｂ 第二表面
２０１１ｂ 突出部
２０１２ｂ 凹陥部
５０５１ｂ 突出部
５０５２ｂ 凹陥部
ｆ２ 故障領域
ｆ３ 故障領域
５１ パッケージ基板
５３ 絶縁部
５４ 反射構造
５１１ 第一パッド
５１２ 第二パッド
６０２ ライトカバー
６０４ 反射鏡
６０６ 搭載部
６０８ 発光ユニット
６１０ 発光モジュール
６１２ ライトベース
６１４ 放熱シート
６１６ 接続部
６１８ 電気接続素子

Claims (10)

  1. 発光素子であって、
    第一半導体層、第二半導体層、及び前記第一半導体層と前記第二半導体層との間に位置する活性層を含む半導体構造と、
    前記半導体構造を囲み、かつ前記第一半導体層の表面を露出させる囲み部と、
    前記半導体構造に位置し、前記第二半導体層の上表面から延伸して前記第一半導体層の前記表面の複数の部分を被覆する複数個の突出部、及び複数個の凹陥部を含む第一絶縁構造と、
    前記囲み部に形成され、かつ前記複数個の凹陥部によって前記第一半導体層の前記表面のその他の部分に接触する第一接触部分と、
    前記半導体構造に形成された第一はんだパッドと、
    前記半導体構造に形成された第二はんだパッドとを含み、
    前記発光素子は上面視において矩形であり、複数の辺及び前記複数の辺のうちの隣接する二つの辺によって形成される四つの角部を有し、
    前記複数個の突出部及び前記複数個の凹陥部は前記囲み部に沿って交互に形成されて、前記第一半導体層の前記表面のその他の複数の部分を非連続的に露出させ、
    前記第一絶縁構造は前記第一半導体層の前記表面の四つの角部を覆うことで、前記第一接触部分は前記四つの角部以外の部分のみに形成される、発光素子。
  2. 前記半導体構造の幾何中心に形成された第二接触部分をさらに含み、
    前記第二接触部分が前記第一半導体層及び前記第二半導体層と電気的に絶縁する、請求項１に記載の発光素子。
  3. 前記半導体構造に形成された第三接触部分をさらに含み、
    前記第三接触部分が前記第一接触部分に囲まれる、請求項１に記載の発光素子。
  4. 前記半導体構造の幾何中心に形成された第二接触部分をさらに含み、
    前記第二接触部分が前記第一接触部分又は前記第三接触部分に接続される、請求項３に記載の発光素子。
  5. 前記第二半導体層と前記活性層を貫通し、前記第一半導体層を露出させる一つ又は複数個の貫通孔をさらに含む、請求項１に記載の発光素子。
  6. 前記発光素子はさらに基板を含み、
    前記基板は基板表面を有し、
    前記囲み部は前記基板表面の一部を露出させて、前記第一半導体層の側壁を前記囲み部において露出される前記基板表面の前記一部に対し傾斜させ、かつ、前記基板表面はパターン化表面を含む、請求項１に記載の発光素子。
  7. 前記複数個の突出部及び前記複数個の凹陥部が交互に配置される、請求項１に記載の発光素子。
  8. 前記囲み部に位置し、かつ前記第一絶縁構造を被覆する第二絶縁構造をさらに含み、
    前記第二絶縁構造は、前記第一絶縁構造の形状に対応する形状を有する、請求項１に記載の発光素子。
  9. 前記半導体構造に位置する第三絶縁構造をさらに含み、
    前記第三絶縁構造は、第一開口及び第二開口を有し、かつ前記第一はんだパッドが前記第一開口に位置し、前記第二はんだパッドが前記第二開口に位置する、請求項１に記載の発光素子。
  10. 前記第一接触部分は、前記複数個の凹陥部において前記第一半導体層と接触し、かつ前記複数個の突出部において前記第一半導体層と接触せず、前記第一接触部分は前記第一絶縁構造に沿って凹凸上表面を有する、請求項１に記載の発光素子。
JP2018010357A 2017-01-26 2018-01-25 発光素子 Active JP7246853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023040286A JP2023063468A (ja) 2017-01-26 2023-03-15 発光素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762450860P 2017-01-26 2017-01-26
US62/450,860 2017-01-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023040286A Division JP2023063468A (ja) 2017-01-26 2023-03-15 発光素子

Publications (3)

Publication Number Publication Date
JP2018121058A JP2018121058A (ja) 2018-08-02
JP2018121058A5 JP2018121058A5 (ja) 2021-03-04
JP7246853B2 true JP7246853B2 (ja) 2023-03-28

Family

ID=62813050

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018010357A Active JP7246853B2 (ja) 2017-01-26 2018-01-25 発光素子
JP2018011405A Active JP7221591B2 (ja) 2017-01-26 2018-01-26 発光素子
JP2023040286A Pending JP2023063468A (ja) 2017-01-26 2023-03-15 発光素子

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2018011405A Active JP7221591B2 (ja) 2017-01-26 2018-01-26 発光素子
JP2023040286A Pending JP2023063468A (ja) 2017-01-26 2023-03-15 発光素子

Country Status (6)

Country Link
US (10) US10340423B2 (ja)
JP (3) JP7246853B2 (ja)
KR (5) KR102494108B1 (ja)
CN (6) CN114400275A (ja)
DE (1) DE102018101658A1 (ja)
TW (8) TWI790984B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790984B (zh) * 2017-01-26 2023-01-21 晶元光電股份有限公司 發光元件
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
DE102018101393A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
US20190237629A1 (en) * 2018-01-26 2019-08-01 Lumileds Llc Optically transparent adhesion layer to connect noble metals to oxides
US11038085B2 (en) 2018-08-01 2021-06-15 Epistar Corporation Light-emitting device with a plurality of electrodes on a semiconductor stack
CN110828503B (zh) * 2018-08-09 2023-05-02 首尔伟傲世有限公司 发光元件
CN109728140A (zh) * 2018-12-28 2019-05-07 映瑞光电科技(上海)有限公司 一种高压倒装led芯片及其形成方法
CN109860366A (zh) * 2018-12-28 2019-06-07 映瑞光电科技(上海)有限公司 倒装led芯片
US10971650B2 (en) * 2019-07-29 2021-04-06 Lextar Electronics Corporation Light emitting device
US11764328B2 (en) * 2019-08-13 2023-09-19 Epistar Corporation Light-emitting diode package having bump formed in wriggle shape
CN113363366B (zh) * 2020-03-06 2024-04-19 隆达电子股份有限公司 发光元件
TWI726685B (zh) 2020-04-16 2021-05-01 錼創顯示科技股份有限公司 微型發光元件顯示裝置
CN114188448B (zh) * 2020-09-14 2024-05-28 厦门乾照光电股份有限公司 一种led芯片及其制作方法
CN113903836B (zh) * 2021-09-07 2022-11-22 厦门三安光电有限公司 倒装发光二极管和发光装置
US20240063344A1 (en) * 2022-08-17 2024-02-22 Creeled, Inc. Metallic layer for dimming light-emitting diode chips

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200523A (ja) 2002-12-20 2004-07-15 Showa Denko Kk 発光素子、その製造方法およびｌｅｄランプ
JP2014093531A (ja) 2012-11-02 2014-05-19 Lg Innotek Co Ltd 発光素子
JP2016032009A (ja) 2014-07-29 2016-03-07 晶元光電股▲ふん▼有限公司 光電部品
JP2016208012A (ja) 2015-04-27 2016-12-08 日亜化学工業株式会社 発光装置
US20160372630A1 (en) 2015-06-16 2016-12-22 Seoul Viosys Co., Ltd. Light emitting diode

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193279A (ja) * 1993-12-27 1995-07-28 Stanley Electric Co Ltd 光半導体デバイス
JP5008263B2 (ja) 2005-03-02 2012-08-22 日亜化学工業株式会社 半導体発光素子
JP2009176900A (ja) * 2008-01-23 2009-08-06 Mitsubishi Electric Corp 半導体発光素子とその製造方法
JP5426124B2 (ja) * 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP2010157547A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
US8937327B2 (en) * 2009-03-31 2015-01-20 Seoul Semiconductor Co., Ltd. Light emitting device having plurality of light emitting cells and method of fabricating the same
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
TWI412161B (zh) * 2009-11-06 2013-10-11 Semileds Optoelectronics Co 發光二極體裝置
JP5185308B2 (ja) * 2010-03-09 2013-04-17 株式会社東芝 半導体発光装置の製造方法
KR101020963B1 (ko) * 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101729263B1 (ko) * 2010-05-24 2017-04-21 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR101125025B1 (ko) * 2010-07-23 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
WO2012026695A2 (en) * 2010-08-27 2012-03-01 Seoul Opto Device Co., Ltd. Light emitting diode with improved luminous efficiency
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012216664A (ja) * 2011-03-31 2012-11-08 Furukawa Electric Co Ltd:The レーザ素子、レーザ素子アレイ、光源及び光モジュール
US8592847B2 (en) * 2011-04-15 2013-11-26 Epistar Corporation Light-emitting device
JP5642623B2 (ja) * 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
KR101893376B1 (ko) * 2011-06-28 2018-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
GB2482945B (en) 2011-07-18 2012-07-25 Synagi Intelligence Ltd Improvements in or relating to decorating tools
JP5662277B2 (ja) * 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
JP6011108B2 (ja) * 2011-09-27 2016-10-19 日亜化学工業株式会社 半導体素子
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
CN103178182B (zh) * 2011-12-20 2016-02-03 新世纪光电股份有限公司 发光二极管元件以及覆晶式发光二极管封装元件
US9461212B2 (en) * 2012-07-02 2016-10-04 Seoul Viosys Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
KR101740531B1 (ko) * 2012-07-02 2017-06-08 서울바이오시스 주식회사 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
US20140014991A1 (en) * 2012-07-13 2014-01-16 Epistar Corporation Light-Emitting Element with Window Layers Sandwiching Distributed Bragg Reflector
CN103022298B (zh) * 2012-11-22 2016-01-06 华南理工大学 具有导光柱的高压led芯片及其制备方法
JP5581427B2 (ja) 2013-07-10 2014-08-27 株式会社東芝 半導体発光ダイオード素子及び半導体発光装置
TWI527263B (zh) * 2013-07-17 2016-03-21 新世紀光電股份有限公司 發光二極體結構
WO2015016561A1 (en) * 2013-07-29 2015-02-05 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and led module having the same
US9761774B2 (en) * 2014-12-16 2017-09-12 Epistar Corporation Light-emitting element with protective cushioning
TWI616004B (zh) * 2013-11-27 2018-02-21 晶元光電股份有限公司 半導體發光元件
JP6204131B2 (ja) * 2013-09-24 2017-09-27 スタンレー電気株式会社 発光素子及びその製造方法
TWI707484B (zh) * 2013-11-14 2020-10-11 晶元光電股份有限公司 發光裝置
TWI632692B (zh) * 2013-11-18 2018-08-11 晶元光電股份有限公司 半導體發光元件
JP6185415B2 (ja) * 2014-03-27 2017-08-23 株式会社東芝 半導体発光装置
US9577171B2 (en) * 2014-06-03 2017-02-21 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US10032960B2 (en) * 2014-06-03 2018-07-24 Semicon Light Co., Ltd. Semiconductor light emitting device of a flip chip and method for manufacturing same
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
US9923121B2 (en) 2014-08-05 2018-03-20 Seoul Viosys Co., Ltd. Light-emitting diode and manufacturing method therefor
KR20160025456A (ko) * 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
CN104392941B (zh) * 2014-10-31 2017-11-03 通富微电子股份有限公司 形成倒装芯片半导体封装的方法
US9871171B2 (en) * 2014-11-07 2018-01-16 Epistar Corporation Light-emitting device and manufacturing method thereof
TWI552394B (zh) * 2014-11-18 2016-10-01 隆達電子股份有限公司 發光二極體結構與發光二極體模組
TWI548123B (zh) * 2014-12-03 2016-09-01 隆達電子股份有限公司 發光二極體結構
TWI695523B (zh) * 2015-02-17 2020-06-01 新世紀光電股份有限公司 發光二極體晶片
KR101669122B1 (ko) 2015-02-26 2016-10-25 엘지이노텍 주식회사 발광 소자 패키지
US10270008B2 (en) * 2015-03-16 2019-04-23 Seoul Viosys Co., Ltd. Light emitting element including metal bulk
KR102239627B1 (ko) * 2015-03-26 2021-04-12 엘지이노텍 주식회사 발광 소자 패키지
TW201709553A (zh) * 2015-04-22 2017-03-01 新世紀光電股份有限公司 發光二極體晶片
US9614126B2 (en) 2015-04-27 2017-04-04 Nichia Corporation Light emitting device
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
TWI772253B (zh) * 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
CN105870290B (zh) * 2016-06-23 2018-10-09 天津三安光电有限公司 发光二极管及其制作方法
US9923083B1 (en) * 2016-09-09 2018-03-20 International Business Machines Corporation Embedded endpoint fin reveal
TWI790984B (zh) * 2017-01-26 2023-01-21 晶元光電股份有限公司 發光元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200523A (ja) 2002-12-20 2004-07-15 Showa Denko Kk 発光素子、その製造方法およびｌｅｄランプ
JP2014093531A (ja) 2012-11-02 2014-05-19 Lg Innotek Co Ltd 発光素子
JP2016032009A (ja) 2014-07-29 2016-03-07 晶元光電股▲ふん▼有限公司 光電部品
JP2016208012A (ja) 2015-04-27 2016-12-08 日亜化学工業株式会社 発光装置
US20160372630A1 (en) 2015-06-16 2016-12-22 Seoul Viosys Co., Ltd. Light emitting diode

Also Published As

Publication number Publication date
CN108365068B (zh) 2022-01-04
US20200020829A1 (en) 2020-01-16
KR20230021045A (ko) 2023-02-13
JP2023063468A (ja) 2023-05-09
DE102018101658A1 (de) 2018-07-26
US10651344B2 (en) 2020-05-12
TW202220234A (zh) 2022-05-16
TW202247497A (zh) 2022-12-01
US10680136B2 (en) 2020-06-09
CN108365065A (zh) 2018-08-03
KR102494108B1 (ko) 2023-01-30
US20180212110A1 (en) 2018-07-26
TW202221949A (zh) 2022-06-01
US11721791B2 (en) 2023-08-08
JP7221591B2 (ja) 2023-02-14
TWI835538B (zh) 2024-03-11
US20180212125A1 (en) 2018-07-26
TWI758402B (zh) 2022-03-21
US10217906B2 (en) 2019-02-26
TW202343836A (zh) 2023-11-01
TW201828509A (zh) 2018-08-01
KR20180088311A (ko) 2018-08-03
US20190273186A1 (en) 2019-09-05
US20190148600A1 (en) 2019-05-16
KR20230163981A (ko) 2023-12-01
CN108365065B (zh) 2021-07-13
US10446721B2 (en) 2019-10-15
JP2018121059A (ja) 2018-08-02
US20210391504A1 (en) 2021-12-16
TWI790984B (zh) 2023-01-21
TW202322421A (zh) 2023-06-01
CN113594331A (zh) 2021-11-02
TW201841391A (zh) 2018-11-16
JP2023041863A (ja) 2023-03-24
TWI795205B (zh) 2023-03-01
KR20180088309A (ko) 2018-08-03
CN108365070B (zh) 2022-01-25
US20200279976A1 (en) 2020-09-03
KR20220137609A (ko) 2022-10-12
KR102539900B1 (ko) 2023-06-02
US10340423B2 (en) 2019-07-02
US20180212126A1 (en) 2018-07-26
KR102606543B1 (ko) 2023-11-24
TW201828500A (zh) 2018-08-01
TWI813171B (zh) 2023-08-21
US10950758B2 (en) 2021-03-16
TWI758400B (zh) 2022-03-21
CN114400275A (zh) 2022-04-26
TWI778010B (zh) 2022-09-21
KR102452845B1 (ko) 2022-10-07
US20210159366A1 (en) 2021-05-27
JP2018121058A (ja) 2018-08-02
CN108365068A (zh) 2018-08-03
US11011680B2 (en) 2021-05-18
CN114497311A (zh) 2022-05-13
US11563149B2 (en) 2023-01-24
CN108365070A (zh) 2018-08-03
US20230335681A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
JP7246853B2 (ja) 発光素子
US20230261148A1 (en) Light-emitting device
TWI755245B (zh) 發光元件
TW202006978A (zh) 發光元件
CN110120450B (zh) 发光元件
TWI672826B (zh) 發光元件
JP7505057B2 (ja) 発光素子
TWI804437B (zh) 發光元件
TWI781867B (zh) 發光元件
TW202239022A (zh) 發光元件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230315

R150 Certificate of patent or registration of utility model

Ref document number: 7246853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150