JP2009176900A - 半導体発光素子とその製造方法 - Google Patents

半導体発光素子とその製造方法 Download PDF

Info

Publication number
JP2009176900A
JP2009176900A JP2008013131A JP2008013131A JP2009176900A JP 2009176900 A JP2009176900 A JP 2009176900A JP 2008013131 A JP2008013131 A JP 2008013131A JP 2008013131 A JP2008013131 A JP 2008013131A JP 2009176900 A JP2009176900 A JP 2009176900A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor light
insulating film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008013131A
Other languages
English (en)
Inventor
Takaiku Oka
貴郁 岡
Shinji Abe
真司 阿部
Kazue Kawasaki
和重 川崎
Hitoshi Sakuma
仁 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008013131A priority Critical patent/JP2009176900A/ja
Priority to US12/170,503 priority patent/US20090184336A1/en
Priority to TW097146736A priority patent/TW200939588A/zh
Priority to KR1020090004031A priority patent/KR20090081326A/ko
Priority to CNA2009100027997A priority patent/CN101494270A/zh
Publication of JP2009176900A publication Critical patent/JP2009176900A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、Pd電極を備える半導体発光素子およびその製造方法に関し、Pd電極と絶縁膜とが強固に密着されることにより電極剥がれの問題を回避でき、しかもPd電極の低抵抗オーミック電極としての特性を向上させることでレーザの高出力化および低動作電流化が可能な半導体発光素子とその製造方法を提供することを目的とする。
【解決手段】半導体層と、該半導体層上に形成され、開口部が形成された絶縁膜と、該絶縁膜上に形成される多層密着層と、該開口部にて該半導体層と接し、さらに該多層密着層と接するように形成されるPd電極とを備え、該多層密着層は最上層としてAu層を有し、該Au層と該Pd電極との界面には該Au層のAuと該Pd電極のPdとの合金が形成されている。
【選択図】図1

Description

本発明は、p型コンタクト層にPd電極が形成された半導体発光素子とその製造方法に関する。
リッジ構造を有する半導体発光素子では、リッジのトップに形成されるp型コンタクト層に電圧が印加されることで活性層への給電が行われる(特許文献3)。前述の給電を行うためにp型コンタクト層上には電極が形成される。このような電極材料としては、オーミック特性を向上できかつコンタクト層との間で低抵抗化できることなどが求められる(特許文献5)。また、半導体発光素子の歩留まりおよび信頼性の観点から、電極材料が工程途中で剥がれないことが好ましい。故に、電極材料としては低抵抗オーミック特性を備えたうえで、下地と強固に密着しており剥がれなどを起さないことが求められる(特許文献2、4)。
ここで、特に青紫色LDで使用される窒化物半導体発光素子では、p型電極材料として例えばNiを用いるとオーミック特性などの電気的特性の向上ができない弊害があることが知られている。そこで、特にGaNなどの窒化物半導体発光素子のp型電極材料としてはPdを用いることが多い。Pd(あるいはPd系材料)は特にGaNとの関係において低抵抗オーミック電極としての特性を有するものである(特許文献1)。
このようにp型電極材料としてPdを用いる場合、Pd電極とpコンタクト層との接触領域に加えて、Pd電極と絶縁膜の接触領域が配置されることが一般的である。そして、Pd電極と絶縁膜とは密着性が低くPd電極剥がれなどの原因となるため、Pd電極と絶縁膜との中間には密着層を形成することがある。特許文献4には前述の密着層の材料としてITO(Indium−Tin−Oxides)などの縮退半導体あるいは白金系金属とその酸化物などを用いた半導体発光装置が開示されている。
特開2005−340625号公報 特開2003−198065号公報 特開2007−27181号公報 特開2006−128622号公報 特開2006−237476号公報
しかしながら、特許文献4に記載の密着層では依然としてPd電極と絶縁膜とを密着させる力が弱くPd電極が部分的に剥がれる問題があった。さらに、窒化物半導体を用いた青紫色LDにおいては、レーザのさらなる高出力化および低動作電流化が求められている。すなわち、Pd電極がより低抵抗で、オーミック特性をさらに向上させることが求められている。特許文献4に開示の構成では上述の要求を満たせない問題もあった。
本発明は、上述のような課題を解決するためになされたもので、Pd電極と絶縁膜とが強固に密着されることにより電極剥がれの問題を回避でき、しかもPd電極の低抵抗オーミック電極としての特性を向上させることでレーザの高出力化および低動作電流化が可能な半導体発光素子とその製造方法を提供することを目的とする。
本願の発明にかかる半導体発光素子は、
半導体層と、
該半導体層上に形成され、開口部が形成された絶縁膜と、
該絶縁膜上に形成される多層密着層と、
該開口部にて該半導体層と接し、さらに該多層密着層と接するように形成されるPd電極とを備える。
該多層密着層は最上層としてAu層を有し、
該Au層と該Pd電極との界面には該Au層のAuと該Pd電極のPdとの合金が形成される。
本発明にかかる半導体発光素子の製造方法は、
半導体層で形成されるリッジ構造のコンタクト層上にレジストを形成するレジスト形成工程と、
該レジスト形成工程後のウェハ表面に絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜上に多層密着層を形成する多層密着層形成工程と、
該多層密着層形成工程後に該レジストを除去するリフトオフ工程と、
該リフトオフ工程後に該コンタクト層上および該多層密着層上にPd電極を一体的に形成するPd電極形成工程と、
該Pd電極形成後シンター熱処理を行うシンター熱処理工程とを備える。
該多層密着層形成工程では、絶縁膜と接する層にTi層又はCr層が形成され、
該多層密着層の最上層としてAu層が形成され、
該シンタ−熱処理により該Au層と該Pd電極との界面に該Au層のAuと該Pd層のPdとの合金が形成される。
本発明により電極の剥がれ防止と低抵抗オーミック電極としての特性を向上できる。
実施の形態1
本実施形態は剥がれを防止でき低抵抗オーミック電極としての特性を向上できる電極を備える半導体発光素子およびその製造方法に関する。図1は本実施形態の半導体発光素子の断面図である。本実施形態の半導体発光素子は活性層28を備え、その上層にp型半導体層27を備える。p型半導体層27にはp型ガイド層、p型クラッド層、p型コンタクト層88が含まれる。なお、本実施形態ではp型半導体層27などはGaNを含む材料で形成される。
ここで、p型コンタクト層88とはp型半導体層27のうち後述するPd電極31と電気的接続が行われる層である。図1に示されるようにp型コンタクト層88はリッジ部10に形成される。ここで、リッジ部10とは、共振器構造を構成する積層構造上(前述したp型半導体層27など)にストライプ状に電流狭窄構造として設けられた隆起部である。
さらにリッジ部10と隣接して幅が10μm程度であるチャネル部12が配置される。チャネル部12はリッジ部10よりp型半導体層27の高さが低く形成される領域である。さらに、チャネル部12のリッジ部10と反対側に隣接してテラス部14が配置される。テラス部14はチャネル部12よりp型半導体層27の高さが高く形成される領域である。p型半導体層27はリッジ部10とテラス部14でチャネル部12より高く形成されていることになるから、チャネル部12はテラス部14とチャネル部12の間に溝部を形成する。
さらに、本実施形態の半導体発光素子は上記チャネル部12のp型半導体と接するように第一絶縁膜16を備える。本実施形態で第一絶縁膜16はSiO2であるが、特にこれに限定されずSiN、SiON、TEOS(Tetraethyl Orthosilicate)、ZrO2、TiO2、Ta2O5、Al2O3、Nb2O5、Hf2O5、AlNなどであっても良い。
チャネル部12に形成された第一絶縁膜16上とテラス部14のp型半導体層27上には第二絶縁膜20が配置される。本実施形態の第二絶縁膜20はSiO2であるが、特にこれに限定されずSiN、SiON、TEOS(Tetraethyl Orthosilicate)、ZrO2、TiO2、Ta2O5、Al2O3、Nb2O5、Hf2O5、AlNなどであっても良い。
前述した第二絶縁膜20上には第二絶縁膜20と重なるようにTi層22が形成される。さらにTi層22上にはTi層22と重なるようにAu層23が形成される。本実施形態ではTi層22の膜厚は30nmでありAu層23の膜厚は40nmである。Ti層22とAu層23とは、第二絶縁膜20と後述するPd電極31との密着性を向上させるために形成される。Ti層22とAu層23とをまとめて多層密着層25と称する。図1に示されるように多層密着層25はチャネル部12とテラス部14に形成される。
さらに、p型コンタクト層88とAu層23とに重なるようにそれらの上層にPd電極31が形成される。Pd電極31はp型半導体層27へ給電を行うために配置される。本実施形態のPd電極31は、リッジ部10においてp型コンタクト層88に接し、チャネル部12においてAu層23と接するように一体的に形成される。なお、Pd電極31はチャネル部12においてはその全体に形成されず、リッジ部10から、リッジ部10とテラス部14との中間地点程度まで形成されている。そして、Pd電極31とAu層23との界面にはPdとAuとの合金が形成されている。この合金は図1において合金部分29として示される。
本実施形態の半導体発光素子は上述の構成を備える。以後、図1に示される半導体発光素子の製造方法について図2〜図8を参照して説明する。
まず、活性層28と最表面にp型コンタクト層88を含むp型半導体層27を備えるウェハに対して、パターニング後エッチングが行われチャネル部12、リッジ部10、テラス部14が形成される。リッジ部10におけるp型半導体層27の最表面にはp型コンタクト層88が形成されている。そしてチャネル部12などが形成されたウェハ上に第一絶縁膜16が形成される。図2に示す通り第一絶縁膜はチャネル部12に成膜される。本実施形態では第一絶縁膜16はSiO2である。なお、図3〜図8においては活性層の記載は省略する。
次いでウェハにレジストが塗布される。そして、図3で表されるように、リッジ部10にレジスト18が残るように露光、現像等が行われる。
次いで図3に表されるウェハに第二絶縁膜20が成膜される。第二絶縁膜20が形成されたあとのウェハ断面図は図4である。第二絶縁膜20は、リッジ部10においてはレジスト18上に、チャネル部12においては第一絶縁膜16上に、テラス部14においてはp型半導体層27上に形成される。本実施形態では第二絶縁膜20はSiO2である。
第二絶縁膜20の上層にはTi層22が形成される。本実施形態で成膜されるTi層22の膜厚は30nmである。さらに前述のTi層22の上にTi層22と重なるようにAu層23が形成される。Ti層22およびAu層23は蒸着やスパッタリングにより安定的に行われる。Ti層22とAu層23とはまとめて多層密着層25と称する。
次いで、レジスト18およびレジスト18上に形成された多層密着層25などを除去するリフトオフが行われる。リフトオフが行われた後のウェハ断面は図6に示される。リフトオフが行われるとリッジ部10にはp型コンタクト層88が露出する。
次いで、フォトリソグラフィー法によりテラス部14およびチャネル部12の一部にレジスト24が形成される。レジスト24が形成されたウェハは図7に示す。レジスト24はテラス部14と、チャネル部12のテラス部14側の側壁に形成される。
次いで、図7で表されるウェハ表面にPdが形成される。図8にPd26が形成されたウェハの断面図を示す。Pd26は蒸着により形成される。Pd26は半導体素子の電極となるべきものである。ここで、Pd26はリッジ部10においてはp型コンタクト層88と接し、チャネル部12においてはリッジ部10側で多層密着層と接しテラス部14側でレジスト24と接する。またPd電極はテラス部においてはレジスト24と接する。
次いで、上述した図8で示される構成にリフトオフの処理が行われ、レジスト24およびその上のPdが除去される。この時のウェハ断面は図9に示される。上述のリフトオフによりレジスト24等が除去されると、Pd26のうち電極となるべきPd電極31のみがウェハ上に留まる。Pd電極31はリッジ部10ではp型コンタクト層88と接し、チャネル部12ではリッジ部側の側壁および溝部(高さの低く形成された部分)の多層密着層25と接する。
次いで図9で表されるウェハに対してシンタ−熱処理が行われる。シンタ−熱処理は400℃〜550℃程度の温度で行われる。シンタ−熱処理後の構成は図1に示す
構成である。シンタ−熱処理により、リッジ部10においてはPd電極31とp型コンタクト層88との密着性が上がり、チャネル部においてはAuとPdとの合金部分29が形成される。
本発明の特徴はPd電極31とAu層23との界面に合金部分29が形成されていることである。以後、合金部分29を設けることの効果を説明する。高出力化、低消費電流化等の要請からレーザのp型半導体と接する電極としては低抵抗オーミック電極が用いられることを要する。例えばGaNを含む材料を用いて青紫色レーザを製造するときは、前述した低抵抗オーミック電極としてはPdを用いることが好ましい。しかしながらPd電極をp型半導体のみと接するように形成することはプロセス能力などの理由から困難であるため、Pd電極は絶縁膜とも接触することがある。このような場合にはPd電極と絶縁膜との密着性が不十分でPd電極剥がれの問題がおこることがあった。このPd電極剥がれはPd電極形成後はいつでも起こり得るが、特にシンタ-熱処理後に起こりやすい。
本実施形態の半導体発光素子とその製造方法によれば上述のPd電極の剥がれを抑制しかつ、低抵抗オーミック電極を形成でき高出力化、低消費電流化ができる。すなわち、本実施形態の半導体発光素子は図1に示されるようにPd電極31とAu層23との界面に合金部分29を形成しているから両者が強固に密着している。さらに多層密着層25の第二絶縁膜20と接する層にはTi層22が形成されるためTi層22と第二絶縁膜の密着性も良好である。
このようにPd電極31とAu層23との界面に合金部分29を形成するためには特別な工程の追加はない。すなわち、本発明のシンタ−熱処理では、Pd電極31とp型コンタクト層88との密着性向上共に、Pd電極31とAu層23との界面に合金が形成される。よって合金部分29を形成するために工程が増加することはない。
また、前述したシンタ−熱処理の後にはウェハ表面にパッド電極が形成されることがある。この場合、p型半導体層にはパッド電極を経由して給電が行われる。ここで、例えば図10に示されるように、p型半導体層150のリッジ部158を覆うように形成されたPd電極の表面に電極表面酸化層156が形成されることが考えられる。この電極表面酸化層156は例えばシンタ−熱処理を酸素雰囲気中で行った場合などに生成される。電極表面酸化層156はPd電極154とパッド電極との中間に位置し素子の抵抗増加要因となりえる。図10および図11の矢印の太さは、パッド電極から供給された電流が電極表面酸化層156によって減じられp型半導体層150に供給される様子を模式的に表す。
しかしながら本実施形態の構成によれば、図12に示されるようにパッド電極から供給される電流が電極表面酸化層156を経由せずに、多層密着層25、合金部分29を経由しp型半導体層150に到達することができる。これによりリッジ部10の直上のパッド電極から電極表面酸化層156を経由してPd電極31へ供給される電流に、電極表面酸化層156を経由しないで給電される電流が加重されるから半導体発光素子への給電効果を高めることができる。図13には本実施形態のようにリッジ部両脇からも給電効果が見込める場合の電流の流れを矢印で示す。
前述した「リッジ部両脇からの給電効果」は、図10に示されるように密着層を有しない構成に対してのみ有効な訳ではない。すなわち本実施形態の構成であれば、例えば多層密着層の一部が誘電体で形成されている場合、あるいはPd電極と多層密着層との界面に合金部分を有しない構成よりも半導体発光素子の低抵抗化が可能である。
なお、Pd電極に表面電極酸化層156がほとんど形成されない場合であっても、リッジ部両脇からの給電効果が得られる点は変わらない。従って本実施形態の構成によれば、Pd電極に表面電極酸化層が形成されない場合であっても半導体発光素子の低抵抗化が可能であるから、半導体発光素子の高出力化、低消費電流化ができる。
また、半導体発光素子においては端面以外の場所においても動作中に高温となる場合がある。素子が一定温度以上にまで高温化すると特性の劣化や信頼性の劣化が起こることも考えられる。しかしながら、本実施形態の構成によれば、多層密着層が金属で形成されており放熱性が良好であるから前述の劣化等の問題を抑制できる。
本実施形態の半導体発光素子はテラス部を備える構成としたが本発明はこれに限定されない。すなわち、図14に示すようにリッジ部51と非リッジ部53とを備え、Pd電極50と多層密着層52との界面に合金部分54を備えれば本発明の効果は得られるからテラス部は必須の構成要件ではない。なお、図14において符号55は絶縁膜を表す。
本実施形態の半導体発光素子は多層密着層がチャネル部を覆うように形成されるが本発明はこれに限定されない。例えば図15に示されるようにチャネル部12の一部においてPd電極186と第一絶縁膜16とが接触し、チャネル部12の他の部分ではPd電極186がAu層184と接しその界面に合金部分188を備える構成としても良い。
この場合Pd電極186は第一絶縁膜16との接触部分において密着性が十分でない場合があるが、接合部分188において強固にAu層と密着している。よって本発明の効果を得ることができる。さらに、図15のように合金部分を形成する場所がチャネル部の狭い領域に限定されることによりPd電極のAu層との密着性が不十分であることも考えられる。そのような場合は図16における合金部分190、図17における合金部分192のように、合金部分となる領域を拡大しPd電極のAu層との密着性を高めて剥がれを防止しても良い。
ところで、図15(あるいは、図16、17)に示す構成を備える半導体発光素子は図1に示す半導体発光素子と比較して製造が容易である。図1の半導体発光素子を製造するためには図3に示すようにリッジのトップ部分だけにレジストを形成する必要がある。しかしながら、このようにリッジのトップ部分だけに製品間ばらつきなくレジストを形成することは製造装置の能力上の理由で困難である場合がある。そこで、図3におけるレジスト18に代えて例えばレジスト形状を図19におけるレジスト38のようにしても良い。レジスト38を用いた場合の製造工程については図18〜図25に示される。この概要を説明すると以下の通りである。
まず図18においてリッジ部30、チャネル部32、テラス部34が形成されたウェハに第一絶縁膜が形成される。次いで、上述した通りリッジ部30を覆うようにレジストが形成される(図19)。次いで第二絶縁膜40、Ti層41、Au層42の順に各層が形成される(図20、21)。次いでリフトオフにより前述のレジストとその上層の各層が除去される(図22)。次いでチャネル部32の一部およびテラス部34レジスト44が形成される(図23)次いでPd電極46が形成され、レジスト44等のリフトオフが行われる(図24、25)。図25に示す構成を備えるウェハにシンター熱処理を実施し図15に示す構成が得られる。
本実施形態における多層密着層は、Ti層上にAu層が形成される構成としたが本発明はこれに限定されない。すなわち、例えば図26に示すように絶縁膜101とPd電極102との間に形成される多層密着層100は絶縁膜101側からTi層、Ta層、Au層を備える構成としても良い。
多層密着層としてTi層上にAu層が形成された構成を備える場合、Tiが合金部分にまで拡散し合金部分において酸化物となることがある。前述の酸化物は半導体発光素子の抵抗を増大させるおそれがあるから、半導体発光素子の低抵抗化にとって好ましくない。そこで図26に示すようにTi層とAu層との中間にTa層を配置することで、Ti層がAu層(合金部分)へ拡散することを抑制できる。よって多層密着部分100のような構成を備えることでさらなる半導体発光素子の低抵抗化が可能である。
同様にして、図27のように絶縁膜101とPd電極104との間に絶縁膜101側からTi層又はCr層、Ta層又はMo層、Ti層又はCr層、Au層の構成である多層密着層106を備える構成としても良い。このような構成を備えると、Ta層又はMo層と絶縁膜101との中間および、Ta層又はMo層とAu層との中間にTi層又はCr層を備えるから、多層密着層を構成する各層を強固に密着させることができる。
また、多層密着層を構成する層の膜厚は必要とする密着性などを考慮し適宜定めれば良いから、本実施形態の膜厚に限定されない。
また、Pd電極は、Pd単層でも、Pdをp型コンタクト層と接する第1層として、その上に他の材料を積層した多層構造でもよい。例えばPd単層に代えて、Pdの上にTaを積層したPd/Taの2層構造、あるいは、さらにその上にPdを積層してPd/Ta/Pdの3層構造にしてもよく、さらにその上に他の材料を積層して多層構造にしてもよい。Pd/Taの2層構造にした場合、Pd単層よりコンタクト抵抗を下げることができるということが実験の結果から確認されている。具体的には図1に示した構造で、Pd電極31をPd単層からPd/Taの2層構造にした場合には、コンタクト抵抗率が1桁から2桁下がった。また、さらにその上にPdを積層したPd/Ta/Pdの3層構造にした場合には、Ta表面の酸化を防止することが可能となる。
本実施形態の半導体発光素子およびその製造方法については様々な変形が考えられる。すなわち、本発明は、金属層からなる多層密着層がPd電極と絶縁膜の間に形成され、多層密着層とPd電極がその界面において合金部分を備えることによりPd電極の密着性を向上させしかも前述したように電気的特性を向上できるものである。従ってこの発明の範囲を逸脱しない限りにおいては様々な変形が考えられ、例えば半導体層はGaNであるなどの制限はなく、より広範な材料系で実施が可能である。
本発明の半導体発光素子の構成を説明する図である。 本発明の半導体発光素子の製造方法を説明する図である。 本発明の半導体発光素子の製造方法を説明する図である。 本発明の半導体発光素子の製造方法を説明する図である。 本発明の半導体発光素子の製造方法を説明する図である。 本発明の半導体発光素子の製造方法を説明する図である。 本発明の半導体発光素子の製造方法を説明する図である。 本発明の半導体発光素子の製造方法を説明する図である。 本発明の半導体発光素子の製造方法を説明する図である。 多層密着層がない場合の給電について説明する図である。 多層密着層がない場合の給電について説明する図である。 本発明の給電効果について説明する図である。 本発明の給電効果について説明する図である。 テラス部がない場合の構成を説明する図である。 Pd電極と絶縁膜とが一部接触する構成の半導体発光素子について説明する図である。 Pd電極と絶縁膜とが一部接触する構成の半導体発光素子について説明する図である。 Pd電極と絶縁膜とが一部接触する構成の半導体発光素子について説明する図である。 図15に示す半導体発光素子の製造方法を説明する図である。 図15に示す半導体発光素子の製造方法を説明する図である。 図15に示す半導体発光素子の製造方法を説明する図である。 図15に示す半導体発光素子の製造方法を説明する図である。 図15に示す半導体発光素子の製造方法を説明する図である。 図15に示す半導体発光素子の製造方法を説明する図である。 図15に示す半導体発光素子の製造方法を説明する図である。 図15に示す半導体発光素子の製造方法を説明する図である。 多層密着層の変形例を説明する図である。 多層密着層の変形例を説明する図である。
符号の説明
10 リッジ部
12 チャネル部
14 テラス部
20 第二絶縁膜
22 Ti層
23 Au層
25 多層密着層
27 p型半導体層
29 合金部分
31 Pd電極
88 p型コンタクト層

Claims (9)

  1. 半導体層と、
    前記半導体層上に形成され、開口部が形成された絶縁膜と、
    前記絶縁膜上に形成される多層密着層と、
    前記開口部にて前記半導体層と接し、さらに前記多層密着層と接するように形成されるPd電極とを備え、
    前記多層密着層は最上層としてAu層を有し、
    前記Au層と前記Pd電極との界面には前記Au層のAuと前記Pd電極のPdとの合金が形成されていることを特徴とする半導体発光素子。
  2. 前記多層密着層の前記絶縁膜と接する層にはTi層又はCr層が形成されることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記多層密着層は前記Au層と前記Ti層又は前記Cr層との間にTa層を備えることを特徴とする請求項2に記載の半導体発光素子。
  4. 前記多層密着層は下層からTi層又はCr層、Ta層又はMo層、Ti層又はCr層、前記Au層の順に形成されることを特徴とする請求項1に記載の半導体発光素子。
  5. 前記半導体層はリッジ構造を備え、
    前記開口部は前記リッジ構造上に配置され、
    前記開口部で前記Pd電極と接する前記半導体層はp型コンタクト層であることを特徴とする請求項1に記載の半導体発光素子。
  6. 前記半導体層は、
    リッジ構造と、
    前記リッジ構造と隣接する前記リッジ構造より高さの低いチャネル部と、
    前記チャネル部と隣接する前記チャネル部より高さの高いテラス部とを備え、
    前記多層密着層は前記テラス部および、前記チャネル部に配置されることを特徴とする請求項1に記載の半導体発光素子。
  7. 前記Pd電極が、Pdの上にTaを積層した2層構造、あるいはPdの上にTaを積層しさらにその上にPdを積層した3層構造を含む積層構造を有することを特徴とした請求項1から6のいずれかに記載の半導体発光素子。
  8. 半導体層で形成されるリッジ構造のコンタクト層上にレジストを形成するレジスト形成工程と、
    前記レジスト形成工程後のウェハ表面に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜上に多層密着層を形成する多層密着層形成工程と、
    前記多層密着層形成工程後に前記レジストを除去するリフトオフ工程と、
    前記リフトオフ工程後に前記コンタクト層上および前記多層密着層上にPd電極を一体的に形成するPd電極形成工程と、
    前記Pd電極形成後シンター熱処理を行うシンター熱処理工程とを備え、
    前記多層密着層形成工程では、絶縁膜と接する層にTi層又はCr層が形成され、
    前記多層密着層の最上層としてAu層が形成され、
    前記シンタ−熱処理により前記Au層と前記Pd電極との界面に前記Au層のAuと前記Pd層のPdとの合金が形成されることを特徴とする半導体発光素子の製造方法。
  9. 前記Pd電極が、Pdの上にTaを積層した2層構造、あるいはPdの上にTaを積層しさらにその上にPdを積層した3層構造を含む積層構造を有することを特徴とした請求項8に記載の半導体発光素子の製造方法。
JP2008013131A 2008-01-23 2008-01-23 半導体発光素子とその製造方法 Pending JP2009176900A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008013131A JP2009176900A (ja) 2008-01-23 2008-01-23 半導体発光素子とその製造方法
US12/170,503 US20090184336A1 (en) 2008-01-23 2008-07-10 Semiconductor light emitting device and manufacturing method therefor
TW097146736A TW200939588A (en) 2008-01-23 2008-12-02 Semiconductor light emitting device and manufacturing method therefor
KR1020090004031A KR20090081326A (ko) 2008-01-23 2009-01-19 반도체 발광소자와 그 제조 방법
CNA2009100027997A CN101494270A (zh) 2008-01-23 2009-01-22 半导体发光元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008013131A JP2009176900A (ja) 2008-01-23 2008-01-23 半導体発光素子とその製造方法

Publications (1)

Publication Number Publication Date
JP2009176900A true JP2009176900A (ja) 2009-08-06

Family

ID=40875761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008013131A Pending JP2009176900A (ja) 2008-01-23 2008-01-23 半導体発光素子とその製造方法

Country Status (5)

Country Link
US (1) US20090184336A1 (ja)
JP (1) JP2009176900A (ja)
KR (1) KR20090081326A (ja)
CN (1) CN101494270A (ja)
TW (1) TW200939588A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139319A (ja) * 2016-02-03 2017-08-10 浜松ホトニクス株式会社 半導体レーザ素子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129943A (ja) * 2007-11-20 2009-06-11 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
JP2011077339A (ja) * 2009-09-30 2011-04-14 Sony Corp 半導体レーザ
JP2011165869A (ja) * 2010-02-09 2011-08-25 Mitsubishi Electric Corp 半導体発光素子及びその製造方法
CN104218447B (zh) * 2013-05-31 2018-03-13 山东华光光电子股份有限公司 一种半导体激光器芯片欧姆接触电极及其制备方法与应用
CN104319621B (zh) * 2014-10-29 2017-05-10 山东华光光电子股份有限公司 一种半导体激光器芯片欧姆接触金属电极及其制备方法
TWI790984B (zh) * 2017-01-26 2023-01-21 晶元光電股份有限公司 發光元件
CN110518066B (zh) * 2019-08-13 2022-08-02 深圳市矽赫科技有限公司 一种半导体欧姆接触结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671924B1 (ko) * 2003-02-19 2007-01-24 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139319A (ja) * 2016-02-03 2017-08-10 浜松ホトニクス株式会社 半導体レーザ素子

Also Published As

Publication number Publication date
KR20090081326A (ko) 2009-07-28
TW200939588A (en) 2009-09-16
CN101494270A (zh) 2009-07-29
US20090184336A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP2009176900A (ja) 半導体発光素子とその製造方法
JP2011165869A (ja) 半導体発光素子及びその製造方法
JP5521478B2 (ja) 窒化物半導体発光素子の製造方法及び窒化物半導体発光素子
JP6720472B2 (ja) 発光素子の製造方法
JP5021693B2 (ja) 半導体発光素子
JP5707742B2 (ja) 垂直共振器型面発光レーザ
JP2005302747A (ja) 半導体発光素子
JP2007158262A (ja) 半導体発光素子の製造方法
JP5652373B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP2010153814A (ja) 複数の発光セルを有する発光素子及びその製造方法
JP2010067858A (ja) 窒化物系半導体素子およびその製造方法
JP5008911B2 (ja) 半導体発光素子およびその製造方法
JP2008205025A (ja) 光半導体素子及びその製造方法
WO2019111913A1 (ja) 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
JP4954039B2 (ja) 半導体装置の製造方法
JP2008277492A (ja) 半導体発光素子及びその製造方法
JP4301136B2 (ja) 半導体発光素子およびその製造方法
JP4640752B2 (ja) 窒化ガリウム系半導体レーザ及びその製造方法
JP2018085432A (ja) 発光素子の製造方法
JP2023041840A (ja) 垂直共振器面発光レーザ素子
JP2005094020A (ja) 発光素子及びその製造方法
JP4973258B2 (ja) 半導体レーザ素子およびその製造方法
JP5278960B2 (ja) 半導体発光素子の製造方法
JP2010034543A (ja) 半導体発光素子及びその製造方法
JP2007027164A (ja) 半導体発光装置の製造方法及び半導体発光装置