JP4973258B2 - 半導体レーザ素子およびその製造方法 - Google Patents

半導体レーザ素子およびその製造方法 Download PDF

Info

Publication number
JP4973258B2
JP4973258B2 JP2007068314A JP2007068314A JP4973258B2 JP 4973258 B2 JP4973258 B2 JP 4973258B2 JP 2007068314 A JP2007068314 A JP 2007068314A JP 2007068314 A JP2007068314 A JP 2007068314A JP 4973258 B2 JP4973258 B2 JP 4973258B2
Authority
JP
Japan
Prior art keywords
protective film
ridge
semiconductor layer
electrode
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007068314A
Other languages
English (en)
Other versions
JP2008235319A (ja
Inventor
真弘 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2007068314A priority Critical patent/JP4973258B2/ja
Publication of JP2008235319A publication Critical patent/JP2008235319A/ja
Application granted granted Critical
Publication of JP4973258B2 publication Critical patent/JP4973258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Head (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体レーザ素子およびその製造方法に係り、特に、CD・MD・DVD等の情報記録・再生録画が可能な光ディスクシステムや、レーザプリンタ、光ネットワーク等の光源等の電子デバイスに用いられる半導体レーザ素子およびその製造方法に関する。
近年、半導体装置、特に半導体レーザ素子は、小型、軽量、高信頼性および高出力化が進み、パーソナルコンピュータ、DVD等の電子機器や医療機器等の光源に利用されている。なかでも、III−V族窒化物半導体は、比較的短波長の発光が可能であるため、次世代DVD用光源等の用途があり、盛んに研究されている(例えば、特許文献1および特許文献2参照)。
特許文献1に記載された半導体発光素子は、基板を基準にしてn電極がp電極と同じ側に形成されている。一方、特許文献2に記載された半導体レーザは、基板を基準にしてn電極がp電極と反対側に形成されている。
窒化物半導体を用いて、基板を基準にしてn電極がp電極と反対側に形成されている半導体レーザの製造方法について図6を参照して説明する。図6は、従来の半導体レーザ素子の構成を模式的に示す断面図である。なお、図6は、半導体レーザの各層を積層したウェハ形状からバー形状に切り出した状態を示している。図6に示すように、半導体レーザ100は、ウェハを形成する基板110上に、窒化物半導体層120が積層される。この窒化物半導体層120は、n型半導体層121、活性層122、および、表面にリッジ123aが形成されたp型半導体層123がこの順番に積層されて構成されている。p型半導体層123のリッジ123aの上面以外の表面と、窒化物半導体層120の側面とは、例えば、酸化膜からなる保護膜140で覆われている。リッジ123aの上面にはp電極150が接続されている。p電極150は、リッジ123aの上面および保護膜140を被覆するように形成されている。また、基板110の裏面にはn電極160が形成されている。図6に示した半導体レーザ100は、ウェハ形状(図示せず)からバー形状に分割され、上下からスペーサ180,190で挟まれた状態で、フロント(光取り出し面)側やリア(背面)側の端面に保護膜が形成される。この工程で形成される保護膜は、フロント側やリア側の共振器端面をミラーとして機能させるためのものである。ミラーとしての端面保護膜が形成された後、バー形状の半導体レーザをチップ形状に劈開して、p電極150の上面のリッジ直上部150aの外側に形成されたリッジ周辺部150bにワイヤが接続されて(ワイヤボンディング)、半導体レーザ素子が製造される。
特開2000−12970号公報(段落0016−0020、図1) 特開2006−128558号公報(段落0014、図1)
このような製造方法で半導体レーザ素子を製造していく中で、以下のような問題点が分かってきた。その問題点とは、半導体レーザ素子のワイヤが剥がれ易い場合があることである。種々の検討の結果、ミラーとしての端面保護膜を形成する工程において、端面保護膜がp電極150上に回りこみ、p電極150の上面のリッジ周辺部150bにまで形成されることに起因してワイヤが剥がれ易くなることが分かった。つまり、リッジ周辺部150b上に保護膜が形成されてしまうと、ワイヤボンディングを行ってもワイヤが剥がれてしまうのである。ここで、p電極150の上面のリッジ直上部150aは、スペーサ180に当接するため、端面保護膜が回り込むことはない。剥がれ防止のために、仮にリッジ周辺部150bの代わりにリッジ直上部150aにワイヤボンディングしようとしても、リッジ直上部150aはリッジ周辺部150bに比べて脆弱であるため、ワイヤボンディングによるダメージに耐えられず、ワイヤを接続することはできない。
そこで、p電極150上のワイヤボンディング箇所がスペーサ180に当接するように、その箇所をリッジ直上部150aより高く配置させることが考えられる。例えば、特許文献2に記載された半導体レーザは、Pパッド電極の上面が、リッジ上において周辺部より低く配置されている。したがって、仮に、この半導体レーザを、ミラーとしての端面保護膜を形成する工程でスペーサ180,190に挟んだ場合には、Pパッド電極の周辺部に端面保護膜が回りこまないようにすることが可能である。
しかしながら、特許文献2に記載された半導体レーザには以下の不都合がある。すなわち、この半導体レーザでは、積層された窒化物半導体層を構成するp型半導体層上にリッジを形成する際に、p型半導体層の表面からリッジだけを突出させるのではなく、エッチングで形成した2本の溝の間に挟まれた部分をリッジとしている。そして、この2本の溝に保護膜を充填している。したがって、リッジの側面には、溝の幅と同じ幅の保護膜を介して、窒化物半導体層のp型半導体層が形成されている。窒化物半導体層は保護膜に比べて屈折率が大きいので、この半導体レーザでは、横方向の光閉じ込めを充分に行うことができない。また、特許文献1に記載された半導体発光素子では、前記した不都合に加えて製造プロセスが長いという問題もある。
本発明は、前記した問題に鑑み創案されたものであり、リッジ上の電極に接続されるワイヤの剥がれを防止できると共に横方向の光閉じ込め効果が高い半導体レーザ素子およびその製造方法を提供することを目的とする。
前記課題を解決するために、本発明の半導体レーザ素子は、基板の表面に積層された第1導電型半導体層、活性層および第2導電型半導体層からなる積層半導体層の前記第2導電型半導体層の上面に突出して形成されたストライプ状のリッジを備え、電極にワイヤが接続されて使用される半導体レーザ素子であって、前記第2導電型半導体層の上面は前記リッジ以外が平坦に形成されており、前記第2導電型半導体層よりも屈折率が低く、前記リッジから所定距離だけ離間した前記第2導電型半導体層の表面を被覆する第1保護膜と、前記第2導電型半導体層よりも屈折率が低く、前記リッジの側面と前記第2導電型半導体層の表面と前記第1保護膜とを被覆する第2保護膜と、前記リッジの上面に接続されると共に前記第2保護膜を被覆する前記電極と、を備え、前記電極の上面が、前記リッジ直上部分よりも、前記第1保護膜上の前記第2保護膜の直上部分の方が高く形成されており、前記第2保護膜を被覆する電極は、リッジ直上部の方が前記リッジを除く第2導電型半導体層の表面を直接覆う第2保護膜直上部であるリッジ周辺部よりも高く形成されていることを特徴とする。
かかる構成によれば、半導体レーザ素子は、電極の上面が、リッジ直上部分よりも、第1保護膜上の第2保護膜の直上部分の方が高く形成されているので、半導体レーザ素子のフロント(光取り出し面)側やリア側にミラーとして機能させる端面保護膜を形成する工程で、この端面保護膜が電極の第1保護膜上の第2保護膜の直上部分に回りこむことを防止できる。そのため、電極の第1保護膜上の第2保護膜の直上部分にワイヤを接続すれば、ワイヤの剥がれを防止できる。
また、半導体レーザ素子は、リッジが第2導電型半導体層の上面に突出して形成されており、リッジの側面が第2導電型半導体層よりも屈折率が低い第2保護膜で被覆されると共に、リッジから所定距離だけ離間した第2導電型半導体層の表面が、第2導電型半導体層よりも屈折率が低い第1保護膜で被覆されているので、リッジの側面に保護膜を介して第2導電型半導体層が形成されている場合と比較して横方向の光閉じ込め効果が高い。
また、半導体レーザ素子は、電極の積層半導体層側の界面が、リッジ部以外は第2保護膜だけなので、第2保護膜以外の密着膜のような他の部材と電極との界面がある場合と比較して、電極と第2保護膜との密着が良好となる。さらに、密着膜のような余分な部材を形成する必要もなく、製造効率が向上する。
また、半導体レーザ素子は、電極の上面で最も高い周縁部とリッジ直上部との間に、電極の上面で最も低いリッジ周辺部を設けたので、端面保護膜を形成する工程で端面保護膜が電極上面の周縁部に回りこむことを防止できる。
また、半導体レーザ素子は、前記第1保護膜と前記第2保護膜とが同一材料で構成されることが好ましい。かかる構成によれば、半導体レーザ素子は、第1保護膜と第2保護膜との界面の密着性が良好となり、歩留まりがさらに向上する。
また、半導体レーザ素子は、前記第2保護膜の端部が、第1保護膜の端部を被覆していることが好ましい。かかる構成によれば、光閉じ込め効果がより高くなる。
また、半導体レーザ素子は、前記リッジの上面が、前記第1保護膜の上面よりも高く形成されていることが好ましい。かかる構成によれば、製造プロセスを短縮できる。
また、前記目的を達成するために、本発明の半導体レーザ素子の製造方法は、基板の表面に積層された第1導電型半導体層、活性層および第2導電型半導体層からなる積層半導体層の前記第2導電型半導体層の上面に突出して形成されたストライプ状のリッジを備える半導体レーザ素子の製造方法であって、前記第2導電型半導体層の上面を前記リッジ以外が平坦になるように形成する工程と、前記リッジから所定距離だけ離間した前記第2導電型半導体層の表面を、前記第2導電型半導体層よりも屈折率が低い第1保護膜で被覆する工程と、前記リッジの側面と前記第2導電型半導体層の表面と前記第1保護膜とを、前記第2導電型半導体層よりも屈折率が低い第2保護膜で被覆する工程と、前記第2保護膜と前記リッジの上面とを被覆する電極層を、前記リッジ直上部分よりも前記第1保護膜上の前記第2保護膜の直上部分の方が高くなるように積層して前記リッジの上面に第2電極を形成する工程と、前記基板の裏面に第1電極を形成する工程と、前記第1および第2電極を上下からスペーサで挟み込み、上側のスペーサを前記第2電極の上面の最も高い部位に当接させた状態で共振器端面にミラーを形成する工程と、前記第2電極の上面において前記上側のスペーサを当接させた部位にワイヤを接続する工程とを有することを特徴とする。
かかる手順によれば、半導体レーザ素子の製造方法は、電極の上面を、リッジ直上部分よりも、第1保護膜上の第2保護膜の直上部分の方が高く形成したので、この電極の第1保護膜上の第2保護膜の直上部分にワイヤを接続すれば、ワイヤの剥がれを防止できる。また、半導体レーザ素子の製造方法は、第2導電型半導体層の上面に突出して形成されたリッジから所定距離だけ離間した第2導電型半導体層の表面を第1保護膜で被覆してから、第2保護膜を被覆するので、電極の積層半導体層側の界面は、リッジ部以外は第2保護膜だけになる。そのため、電極と第2保護膜との密着が良好となる。また、第1保護膜および第2保護膜が第2導電型半導体層よりも屈折率が低いので、横方向の光閉じ込め効果が高い。また、かかる手順によれば、製造プロセスが簡略化されるため、量産性が向上する。
また、半導体レーザ素子の製造方法は、前記第1保護膜と前記第2保護膜とを同一材料で構成することが好ましい。かかる手順によれば、第1保護膜と第2保護膜との界面の密着性が良好となり、歩留まりがさらに向上する。
本発明によれば、リッジ上の電極に接続されるワイヤの剥がれを防止できると共に横方向の光閉じ込め効果が高い半導体レーザ素子およびその製造方法を提供することができる。その結果、半導体レーザ素子の歩留まりを向上させることができる。
以下、図面を参照して本発明の半導体レーザ素子およびその製造方法を実施するための最良の形態(以下「実施形態」という)について詳細に説明する。
[半導体レーザ素子の構成]
図1は、本発明の実施形態に係る半導体レーザ素子の構成を模式的に示す断面図である。本実施形態に係る半導体レーザ素子1は、図1に示すように、主として、基板10と、基板10上に積層された窒化物半導体層20と、第1保護膜30と、第2保護膜40と、p電極50と、n電極60とからなる。
(基板)
基板10は、窒化物半導体(例えば、GaN、AlN、AlGaN、InGaN等)から構成される。なお、窒化物半導体と異なる異種基板を用いてもよい。異種基板としては、例えば、C面、R面およびA面のいずれかを主面とするサファイア、スピネル(MgA124)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Siおよび窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で、従来から知られている基板材料を用いることができる。この基板10は、主面及び/又は裏面にオフ角が形成された基板であることが好ましい。
(窒化物半導体層)
窒化物半導体層20は、例えば、窒化ガリウム系化合物半導体(例えば、GaN、AlGaN、InGaN等)から成り、基板10側からn型半導体層21、活性層22およびp型半導体層23がこの順番に積層されて構成されている。また、前記窒化物半導体層20は、一般式がInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で示される。n型半導体層21は、例えば、n型不純物としてSiやGe、O等を含むGaNから構成される。活性層22は、例えば、InGaNから構成される。p型半導体層23は、例えば、p型不純物としてMgを含むGaNから構成される。なお、本実施形態では、積層半導体層を窒化物半導体層20、第1導電型半導体層をn型半導体層21、第2導電型半導体層をp型半導体層23として説明する。
(リッジ)
p型半導体層23の上面には、ストライプ状のリッジ23aが突出して形成されている。リッジ23aの幅(w2:図2(c)参照)は特に限定されるものではないが、0.5〜20μm程度が好ましく、さらに、シングルスポットの光源とする場合には1〜2μm程度が好ましい。リッジ23aの高さ(t2:図2(c)参照)は、p型半導体層23の膜厚に依存して適宜調整することができ、例えば、0.2〜2μm程度が好ましく、特に、0.3〜0.8μm程度が好ましい。
(第1保護膜)
第1保護膜30は、p型半導体層23よりも屈折率が低く、p型半導体層23のリッジ23aから所定距離(W4:図2(d)参照)だけ離間したp型半導体層23の表面を被覆している。第1保護膜30は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。第1保護膜30は、例えば、Zr酸化膜(ZrO2)やSiO2からなる。
第1保護膜30は、例えば、スパッタリング法、ECR(Electron Cyclotron Resonance:電子サイクロトロン共鳴)スパッタリング法、CVD(Chemical Vapor Deposition:化学気相成長)法、ECR−CVD法、ECRプラズマCVD法、蒸着法、EB法(Electron Beam:電子ビーム蒸着法)等の公知の方法で形成することができる。なかでも、ECRスパッタリング法、ECR−CVD法、ECRプラズマCVD法等で形成することが好ましい。
(第2保護膜)
第2保護膜40は、p型半導体層23よりも屈折率が低く、p型半導体層23のリッジ23aの側面と、p型半導体層23の表面と、第1保護膜30とを被覆している。図1に示す半導体レーザ素子1のp型半導体層23および活性層22の左右の側面は、第1保護膜30の端部で被覆されており、さらに、その上から第2保護膜40の端部が、第1保護膜30の端部を被覆している。
第2保護膜40は、第1保護膜30と同一材料で形成されている。ここで同一材量とは、例えば、第1保護膜30がZr酸化膜によって形成されているのであれば、第2保護膜40もZr酸化物によって形成されていることを意味し、その製造方法等によって、組成に若干の差異が生じることがあってもよい。
(p電極)
p電極50は、p型半導体層23のリッジ23aの上面に、電気的に接続されるように形成されている。p電極50は、p電極第1層51と、このp電極第1層51の上に積層されるp電極第2層52との少なくとも2層構造で構成されている。p電極第1層51は、p型半導体層23と直接接触するオーミック電極として機能する。p電極第2層52は、p電極の最上層であり、ワイヤがボンディングされるパッド電極として機能する。尚、前記p電極第1層51とp電極第2層52との間に他の層を積層した構造としてもよい。p電極50は、p型半導体層23のリッジ23aの上面に接続されると共に第2保護膜40を被覆する。p電極50の上面は、リッジ23a直上部分よりも、第1保護膜30上の第2保護膜40の直上部分の方が高く形成されている。
p電極第1層51は、通常、電極として用いることができる材料を例示することができる。例えば、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、銀(Ag)、イットリウム(Y)等の金属、合金;ITO、ZnO、SnO2等の導電性酸化物等の単層膜又は積層膜等が挙げられる。
p電極第2層52は、例えば、金(Au)や、Ni−Ti−Au系の電極材料を用いることができる。
p電極の具体例としては、p電極第1層51/p電極第2層52の2層構造である場合には、白金(Pt)/金(Au)、パラジウム(Pd)/金(Au)、ロジウム(Rh)/金(Au)、ニッケル(Ni)/金(Au)等がある。また、p電極第1層51とp電極第2層52との間に、第3層を介する3層構造としては、ニッケル(Ni)/白金(Pt)/金(Au)、パラジウム(Pd)/白金(Pt)/金(Au)、ロジウム(Ph)/白金(Pt)/金(Au)等がある。
(n電極)
n電極60は、基板10の裏面に電気的に接続されるように形成されている。n電極60は、例えば、基板10の裏面側からTi/Al、Ti/Pt/Au、Ti/Al/Pt/Au、W/Pt/Au、V/Pt/Auのような複数の金属で構成される。なお、n電極60は、オーミック電極とパッド電極とから構成されるようにしてもよい。
[半導体レーザ素子の製造方法]
図1に示した半導体レーザ素子の製造方法について、図2ないし図5を参照(適宜図1参照)して説明する。図2ないし図4は、図1に示した半導体レーザ素子の製造工程を模式的に示す断面図である。また、図5は、図1に示した半導体レーザ素子の製造工程を模式的に示す上面図である。まず、図2(a)に示すように、ウェハ形状の基板10の上に、n型半導体層21、活性層22、p型半導体層23をこの順番に積層し、窒化物半導体層20を形成する。
次に、図2(b)に示すように、個々の半導体レーザ素子が幅w1で形成されるように、所望の形状のマスクを用いて、n型半導体層21の表面が露出するように深さt1まで窒化物半導体層20の一部をエッチングする。ここで、幅w1は、100〜600μm程度であることが好ましく、深さt1は、1.5〜3μm程度であることが好ましい。
次に、図2(c)に示すように、フォトリソグラフィおよびエッチング工程によって、p型半導体層23に、幅w2、高さt2のストライプ状のリッジ23aを形成する。ここで、幅w2は、1.2〜2μm程度であることが好ましく、高さt2は、0.3〜0.8μm程度であることが好ましい。図2(c)に仮想線で示した部分の上面図を図5(a)に示す。
次に、図2(d)に、個々の半導体レーザ素子を拡大して示すように、p型半導体層23表面に、ECRスパッタリング法によって、第1保護膜30を膜厚t3でパターン形成する。図示するように、p型半導体層23、活性層22の左右の側面およびn型半導体層21の左右の側面の一部は、第1保護膜30の端部で被覆されている。このとき、第1保護膜30は、p型半導体層23の側面と第1保護膜30の側面との距離(p型半導体層23と第1保護膜30との重なり幅)がw3であり、かつ、リッジ23a側面と第1保護膜30の側面との距離がw4であるものとする。ここで、膜厚t3は、3000〜6000Å(オングストローム)程度であることが好ましい。距離w3は、半導体レーザ素子の幅w(図2(b)参照)にも依存するものであるが、30μm以上であることが好ましい。また、半導体レーザ素子の幅wが200μm以上である場合には、前記距離wは80μm以上であることが好ましい。また、距離w4は、5〜15μm程度であることが好ましく、特に、5〜10μm程度であることが好ましい。図2(d)に示した半導体レーザ素子の上面図を図5(b)に示す。
続いて、図3(a)に、個々の半導体レーザ素子を拡大して示すように、p型半導体層23のリッジ23a側面、p型半導体層23のリッジ23aの上面以外の表面、および、第1保護膜30の上面に、ECRスパッタリング法によって、1000〜3000Å程度の膜厚で第2保護膜40を形成する。図示するように、p型半導体層23、活性層22の左右の側面およびn型半導体層21の左右の側面の一部を被覆する第1保護膜30の端部を、第2保護膜40の端部が被覆している。このとき、第1保護膜30の上面から、第1保護膜30上の第2保護膜40の上面までの高さh1は、4000Å以上であることが好ましく、4000〜5000Å程度であることがより好ましい。また、第2保護膜40は、リッジ23a側面と第1保護膜30の側面とに挟まれた部分が凹形状に形成され、この凹形状の部分の幅w5が、10μm以下であることが好ましい。また、リッジ23aの上面から、第1保護膜30上の第2保護膜40の上面までの高さh2は、500Å以上であることが好ましく、500〜2500Å程度であることがより好ましく、特に、1000Å程度であることが好ましい。その理由は第2保護膜40が2500Åより厚くなるとキンクが出やすくなるからである。図3(a)に示した半導体レーザ素子の上面図を図5(c)に示す。
次に、図3(b)に示すように、リッジ23a上面および第2保護膜40上面に、マグネトロンスパッタ法を用いて、p電極第1層51、p電極第2層52をこの順番に積層することでp電極50を形成する。このとき、p電極50の上面が、リッジ23a直上部分よりも、第1保護膜30上の第2保護膜40の上面までの高さがh3だけ高くなるように段差を設ける。これにより、p電極50の上面は、リッジ23a直上部分よりも、第1保護膜30上の第2保護膜40の直上部分の方を高く形成する。図3(b)に示した半導体レーザ素子の上面図を図5(d)に示す。
そして、p電極50を形成後、大気雰囲気下または酸素雰囲気下でアニールを行い、基板10の裏面を研磨して、その研磨面に、図3(c)に示すように、n電極60を形成する。その後、ウェハ形状からバー形状に分割する。このとき、p電極150の上面には、図4に示すように、段差が形成されている。すなわち、p電極150の上面において、リッジ直上部50aの両外側には、リッジ直上部50aより低いリッジ周辺部50bがそれぞれ形成されている。このリッジ周辺部50bの下には、第1保護膜30が積層されていない。さらに、リッジ周辺部50bの両外側には、周縁部50cがそれぞれ形成されている。この周縁部50cの下には、第1保護膜30が積層されている。
ウェハ形状からバー形状に分割された半導体レーザを、図4に示すように、上下からスペーサ80,90で挟み込み、共振器端面にミラーを形成する。このとき、上側のスペーサ80は、p電極50の上面の周縁部50cに当接するので、ミラーを形成するための端面保護膜が回り込むことはない。続いて、バー形状からチップ形状に劈開し、ワイヤ70をp電極50の周縁部50cに接続することで、図1に示した半導体レーザ素子1を製造する。なお、ミラーを形成するときに、p電極50の上面のリッジ直上部50aやリッジ周辺部50bに端面保護膜が回り込んだとしても、その部分にワイヤ70を接続するわけではないので、ワイヤ70の剥がれに対する寄与は無視できる。
本実施形態の半導体レーザ素子1によれば、p電極50の上面が、リッジ直上部50aよりも、ワイヤボンディング領域である周縁部50cの方が高く形成されるので、ミラーを形成する工程で、端面保護膜が周縁部50cに回りこむことを防止できる。そのため、ワイヤ70の剥がれを防止できる。また、半導体レーザ素子1は、リッジ23aの側面に、p型半導体層23よりも屈折率が低い第2保護膜40が形成されているので、リッジの側面方向の光閉じ込め効果が高い。
また、本実施形態の半導体レーザ素子の製造方法によれば、リッジ23aから所定距離だけ離間したp型半導体層23の上面を第1保護膜30で被覆してから、リッジ上面を除くリッジ側面からリッジ両側の底面及び前記第1保護膜30を第2保護膜40で被覆する。これにより、p電極50は、窒化物半導体層20との界面がリッジ上面のみとなり、他の領域は第2保護膜40だけの1界面となる。そのため、p電極50と第2保護膜40との密着が良好となる。
以上、本実施形態について説明したが、本発明は、これに限定されるものではなく、その趣旨を変えない範囲でさまざまに実施することができる。例えば、基板10を基準としてn電極60がp電極50と反対側に形成されている半導体レーザ素子を説明したが、これに限定されるものではなく、基板を基準にしてn電極60がp電極50と同じ側に形成されていてもよい。また、半導体レーザ素子を構成する材料は、窒化物半導体に限定されない。なお、図面に示した構成要素等の厚みや長さは、配置を明確に説明するために誇張して示してあるので、これに限定されるものではない。
(実施例1)
本発明の効果を確認するために本実施形態に係る半導体レーザ素子の製造方法を用いて、半導体レーザ素子を製造した。具体的には、図2ないし図4に示した製造工程にしたがって半導体レーザ素子1を製造した。半導体レーザ素子1を製造するために、基板10として、ウェハ形状のGaN基板を用いた。そして、このGaN基板上に、窒化物半導体層20として以下の各層を積層した(図2(a)参照)。まずは、GaN基板上に、SiドープAlGaNからなるn型クラッド層、GaNからなるn型光ガイド層を成長させた。これにより、n型半導体層21を形成した。続いて、SiドープIn0.05Ga0.95Nからなる障壁層と、アンドープIn0.1Ga0.9Nからなる井戸層とを交互2回積層させ、その上に障壁層を積層させた多重量子井戸構造(Multiple-Quantum Well:MQW)の活性層22を成長させた。次いで、MgドープAlGaNからなるp型電子閉じ込め層、アンドープGaNからなるp型光ガイド層、アンドープAl0.16Ga0.84Nからなる層とMgドープGaNからなる層とを交互積層させた超格子層からなるp型クラッド層、Mgドープp型GaNからなるp型コンタクト層を成長させた。これによりp型半導体層23を形成した。その後、窒素雰囲気中でウェハを700℃でアニーリングして、p型半導体層23をさらに低抵抗化した。
このようにして窒化物半導体層20を積層した後、所望の形状のマスクを用いて、p型半導体層23、活性層22、n型半導体層21の一部を順次エッチングし、n型クラッド層の表面を露出させた(図2(b)参照)。
その後、最上層のp型コンタクト層上に、SiO2膜およびレジスト膜を形成し、フォトリソグラフィおよびエッチング工程によって、レジスト膜を所定形状にパターニングし、さらにこのレジスト膜をマスクとしてSiO2膜をパターニングした。このようにして得られたマスクを用いて、p型半導体層23に、幅w2=1.5μm、高さt2=0.5μm程度のストライプ状のリッジ23aを形成した(図2(c)参照)。
続いて、先に形成したSiO2膜によるマスクを残したまま、p型半導体層23表面に、ECRスパッタリング法によって、第1保護膜30としてZrO2膜を、膜厚t3=4000Åでパターン形成した。このとき、リッジ23a側面と第1保護膜30の側面との距離は、w4=10μmとした(図2(d)参照)。
続いて、第1保護膜30、p型半導体層23のリッジ23a表面、リッジ23a側面上に、ECRスパッタリング法によって、第2保護膜40としてZrO2膜を、膜厚2000Åで形成した。その後、リフトオフにより、リッジ23a上のマスクと該マスク上の第2保護膜40を除去することで第2保護膜40をパターン形成した(図3(a)参照)。
次に、リッジ23a上および第2保護膜40上に、マグネトロンスパッタ法を用いて、p電極50を形成した。このp電極50は、p電極第1層51を厚さ300Åの白金(Pt)で形成し、p電極第2層52を厚さ5000Åの金(Au)で形成した(図3(b)参照)。
p電極50を形成後、酸素及び窒素を含む雰囲気下において700℃以下でアニールを行った。
そして、GaN基板の裏面を研磨して、その研磨面にn電極60を形成した。このn電極60は、基板10側から、厚さ100Åのバナジウム(V)、厚さ2000Åの白金(Pt)、厚さ3000Åの金(Au)の順に形成した(図3(c)参照)。
その後、ウェハ形状からバー形状とし、共振器端面にミラーを形成した。そして、バー形状からチップ形状に劈開した。チップ形状とした半導体レーザ素子の周縁部50c上に、ワイヤ70を接続することで半導体レーザ素子を製造した(図4参照)。
以上により得られる半導体レーザ素子は、周縁部50cにはミラーが回りこまないためリッジ上の電極に接続されるワイヤの剥がれを防止できると共に縦横の光閉じ込めが安定した半導体レーザ素子である。
(実施例2)
リッジ23aを幅w2=7.0μmで形成する他は実施例1と同様とする。以上により得られる半導体レーザ素子は、実施例1と略同様にワイヤの剥がれ防止の効果を奏するものである。
(実施例3)
p電極50のp電極第1層51を厚さ300Åのパラジウム(Pd)で形成し、p電極第2層52を厚さ5000Åの金(Au)で形成する他は実施例1と同様とする。以上により得られる半導体レーザ素子は、実施例1と略同様の効果を奏するものである。
(実施例4)
p電極50のp電極第1層51を厚さ300Åのロジウム(Rh)で形成し、p電極第2層52を厚さ5000Åの金(Au)で形成する他は実施例1と同様とする。以上により得られる半導体レーザ素子は、実施例1と略同様の効果を奏するものである。
本発明に係る半導体レーザ素子は、レーザ素子を応用することができるすべてのデバイス、例えば、CDプレーヤ、MDプレーヤ、各種ゲーム機器、DVDプレーヤ、電話回線や海底ケーブル等の基幹ライン・光通信システム、レーザメス、レーザ治療機、レーザ指圧機等の医療機器、レーザビームプリンタ、ディスプレイ等の印刷機、各種測定装置、レーザ水準器、レーザ測長機、レーザスピードガン、レーザ温度系等の光センシング機器、レーザ電力輸送等の種々の分野において利用することができる。
本発明の実施形態に係る半導体レーザ素子の構成を模式的に示す断面図である。 図1に示した半導体レーザ素子の製造工程を模式的に示す断面図(その1)である。 図1に示した半導体レーザ素子の製造工程を模式的に示す断面図(その2)である。 図1に示した半導体レーザ素子の製造工程を模式的に示す断面図(その3)である。 図1に示した半導体レーザ素子の製造工程を模式的に示す上面図である。 従来の半導体レーザ素子の構成を模式的に示す断面図である。
符号の説明
1 半導体レーザ素子
10 基板
20 窒化物半導体層
21 n型半導体層(第1導電型半導体層)
22 活性層
23 p型半導体層(第2導電型半導体層)
23a リッジ
30 第1保護膜
40 第2保護膜
50 p電極
50a リッジ直上部
50b リッジ周辺部
50c 周縁部
51 p電極第1層
52 p電極第2層
60 n電極
70 ワイヤ
80,90 スペーサ

Claims (6)

  1. 基板の表面に積層された第1導電型半導体層、活性層および第2導電型半導体層からなる積層半導体層の前記第2導電型半導体層の上面に突出して形成されたストライプ状のリッジを備え、電極にワイヤが接続されて使用される半導体レーザ素子であって、
    前記第2導電型半導体層の上面は前記リッジ以外が平坦に形成されており、
    前記第2導電型半導体層よりも屈折率が低く、前記リッジから所定距離だけ離間した前記第2導電型半導体層の表面を被覆する第1保護膜と、
    前記第2導電型半導体層よりも屈折率が低く、前記リッジの側面と前記第2導電型半導体層の表面と前記第1保護膜とを被覆する第2保護膜と、
    前記リッジの上面に接続されると共に前記第2保護膜を被覆する前記電極と、を備え、
    前記電極の上面は、前記リッジ直上部分よりも、前記第1保護膜上の前記第2保護膜の直上部分の方が高く形成されており、
    前記第2保護膜を被覆する電極は、
    リッジ直上部の方が前記リッジを除く第2導電型半導体層の表面を直接覆う第2保護膜直上部であるリッジ周辺部よりも高く形成されていることを特徴とする半導体レーザ素子。
  2. 前記第1保護膜と前記第2保護膜とが同一材料で構成されることを特徴とする請求項1に記載の半導体レーザ素子。
  3. 前記第2保護膜の端部は、第1保護膜の端部を被覆していることを特徴とする請求項1または請求項2に記載の半導体レーザ素子。
  4. 前記リッジの上面は、前記第1保護膜の上面よりも高く形成されていることを特徴とする請求項1ないし請求項のいずれか一項に記載の半導体レーザ素子。
  5. 基板の表面に積層された第1導電型半導体層、活性層および第2導電型半導体層からなる積層半導体層の前記第2導電型半導体層の上面に突出して形成されたストライプ状のリッジを備える半導体レーザ素子の製造方法であって、
    前記第2導電型半導体層の上面を前記リッジ以外が平坦になるように形成する工程と、
    前記リッジから所定距離だけ離間した前記第2導電型半導体層の表面を、前記第2導電型半導体層よりも屈折率が低い第1保護膜で被覆する工程と、
    前記リッジの側面と前記第2導電型半導体層の表面と前記第1保護膜とを、前記第2導電型半導体層よりも屈折率が低い第2保護膜で被覆する工程と、
    前記第2保護膜と前記リッジの上面とを被覆する電極層を、前記リッジ直上部分よりも前記第1保護膜上の前記第2保護膜の直上部分の方が高くなるように積層して前記リッジの上面に第2電極を形成する工程と、
    前記基板の裏面に第1電極を形成する工程と、
    前記第1および第2電極を上下からスペーサで挟み込み、上側のスペーサを前記第2電極の上面の最も高い部位に当接させた状態で共振器端面にミラーを形成する工程と、
    前記第2電極の上面において前記上側のスペーサを当接させた部位にワイヤを接続する工程とを有することを特徴とする半導体レーザ素子の製造方法。
  6. 前記第1保護膜と前記第2保護膜とを同一材料で構成したことを特徴とする請求項に記載の半導体レーザ素子の製造方法。
JP2007068314A 2007-03-16 2007-03-16 半導体レーザ素子およびその製造方法 Active JP4973258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007068314A JP4973258B2 (ja) 2007-03-16 2007-03-16 半導体レーザ素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007068314A JP4973258B2 (ja) 2007-03-16 2007-03-16 半導体レーザ素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008235319A JP2008235319A (ja) 2008-10-02
JP4973258B2 true JP4973258B2 (ja) 2012-07-11

Family

ID=39907832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068314A Active JP4973258B2 (ja) 2007-03-16 2007-03-16 半導体レーザ素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP4973258B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999756B1 (ko) 2009-03-13 2010-12-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP6705554B1 (ja) * 2018-08-20 2020-06-03 三菱電機株式会社 半導体レーザ装置の製造方法
JP6981492B2 (ja) * 2018-08-20 2021-12-15 三菱電機株式会社 半導体レーザ装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816990B2 (ja) * 2000-08-21 2011-11-16 ソニー株式会社 発光素子および半導体素子ならびにそれらの製造方法
JP4313628B2 (ja) * 2003-08-18 2009-08-12 パナソニック株式会社 半導体レーザおよびその製造方法
JP4885434B2 (ja) * 2003-11-27 2012-02-29 シャープ株式会社 半導体レーザ素子、光ディスク装置および光伝送システム
JP2006080275A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 半導体レーザ素子
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
JP2006324427A (ja) * 2005-05-18 2006-11-30 Mitsubishi Electric Corp 半導体レーザ

Also Published As

Publication number Publication date
JP2008235319A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
JP5521478B2 (ja) 窒化物半導体発光素子の製造方法及び窒化物半導体発光素子
JP5493252B2 (ja) 半導体発光素子
JP4940987B2 (ja) 窒化物半導体レーザ素子及びその製造方法
JP4272239B2 (ja) 半導体光素子の製造方法
US9196803B2 (en) Semiconductor light emitting element and method for manufacturing the same
US20060251137A1 (en) Semiconductor laser diode and method for manufacturing the same
JP6094632B2 (ja) 半導体レーザ素子
JP2010067858A (ja) 窒化物系半導体素子およびその製造方法
JP5098135B2 (ja) 半導体レーザ素子
JP2008311434A (ja) 半導体光素子の製造方法
JP4814538B2 (ja) 半導体レーザ装置及びその製造方法
JP4529372B2 (ja) 半導体レーザ素子
US7440482B2 (en) Nitride semiconductor laser element and method for manufacturing the same
JP4952184B2 (ja) 窒化物半導体レーザ素子及びその製造方法
JP4973258B2 (ja) 半導体レーザ素子およびその製造方法
JP2008016629A (ja) 3族窒化物系発光ダイオード素子の製造方法
JP2004281432A (ja) 窒化物半導体素子及びその製造方法
JP5391804B2 (ja) 半導体素子及びその製造方法
JP4640752B2 (ja) 窒化ガリウム系半導体レーザ及びその製造方法
JP5150581B2 (ja) 発光素子、発光装置及び発光素子の製造方法
JP4474887B2 (ja) 半導体レーザ素子
JP4983398B2 (ja) 半導体レーザ素子
JP4670151B2 (ja) 面発光型発光素子及びその製造方法
JP5402222B2 (ja) 半導体素子の製造方法
JP2010067868A (ja) 半導体レーザ装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Ref document number: 4973258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250