JP7222103B2 - ウェハレベルシム処理 - Google Patents
ウェハレベルシム処理 Download PDFInfo
- Publication number
- JP7222103B2 JP7222103B2 JP2021540112A JP2021540112A JP7222103B2 JP 7222103 B2 JP7222103 B2 JP 7222103B2 JP 2021540112 A JP2021540112 A JP 2021540112A JP 2021540112 A JP2021540112 A JP 2021540112A JP 7222103 B2 JP7222103 B2 JP 7222103B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- assembly
- circuit assembly
- oxide
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000004593 Epoxy Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910017083 AlN Inorganic materials 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 77
- 238000010586 diagram Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002329 infrared spectrum Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
- B81C1/0065—Mechanical properties
- B81C1/00666—Treatments for controlling internal stress or strain in MEMS structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00253—Processes for integrating an electronic processing unit with a micromechanical structure not provided for in B81C1/0023 - B81C1/00246
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
- B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
- B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14649—Infrared imagers
- H01L27/1465—Infrared imagers of the hybrid type
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0207—Bolometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/036—Fusion bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Mechanical Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
ウェハ処理は、平坦さを促進するためにシム（shims）を含むことがある。従来のダイ処理は、接合インターフェース層にボイド（voids）を残してしまうダイ・レベル・シムのためのエポキシ応用を含む場合がある。シムが、Ｚ軸シフトを付与し、かつ／或いは熱散逸を追加するための、機械的層を提供する。
いくつかのデバイスでは、平坦なダイを有することが非常に望ましい。例えば、焦点面アレイのような感知デバイスは、センサ及び／又は回路を有することができるダイを含むことができる。例えば、ダイ中の湾曲を除去するために平坦なダイを達成しようと試みる従来の技術は、厚さを制御するためにエポキシボンドライン中のガラスビーズの使用を含むことができる。エポキシ適用後にデバイスを平坦化するために、ウェイトを使用することができる。しかしながら、ダイ内の湾曲を除去するいくつかの公知の技術は、光学的表面とのウェイト接触による危険のような、焦点面などのアセンブリを危険にさらす可能性がある。
本発明の実施形態は、例えば、大気中の室温で、ウェハレベルでシムを接合するために堆積された酸化物を用いて、ウェハを処理する方法及び装置を提供する。実施形態は、ダイ内の湾曲を低減するために湾曲補償を含むことができる。接合酸化物堆積をセンサチップアセンブリ（SCA)プロセスフローに統合することは、例えば、撮像装置のデリケートなフロントサイドを損傷する可能性を低減する。実施形態では、ウェハ表面への損傷を防止するために、薄くする前に、シム付着のための酸化物層が適用される。光検出器を提供するウェハは、検出器の性能を高めるために研磨された欠陥のない表面を有するべきであることが理解されるであろう。
実施形態では、シリコンベースの画像形成アレイの製造のための酸化物-酸化物接合を使用して、複数のウェハを結合するためのイオン注入及びアニーリングを含み得る。実施例では、第１ウェハは、ROIC （読出し集積回路)ウェハとして提供される第２ウェハに接合された検出器ウェハとして提供される。実施形態において、DBH接合を使用して、第１ウェハ及び第２ウェハを取り付けることができる。実施形態において、DBH結合は、ウェハ間の共有結合を形成するために直接結合ハイブリダイゼーションを用いることを意味する。
第１ウェハ及び第２ウェハが接合された後、例えば、検出器の薄層化に先立って、酸化物をROICウェハの裏面に堆積させることができる。酸化物は、ROICウェハの裏側に堆積され、その後、シムがSCAに接合され得る。実施形態において、シムは、第１ウェハ及び第２ウェハを接合するために使用されるDBH温度よりも低い低温、例えば室温を使用してアセンブリに結合される。
例示的な工程は、例えば、フォーカルプレーンアレイ検出器のためのCTE（熱膨張係数)工学的構造の組み立てを可能にする。さらに、ウェハの湾曲は、最終アセンブリにおけるダイの平坦性を促進するように修正することができる。また、接合されたウェハは剛性を増加させて、薄い外部ウェハの接合後の処理を可能にする。さらに、酸化物のための薄膜堆積は、例えば、接着剤上のSCA/ダイZ高さ制御/平坦性を改善することができる。実施形態では、接合酸化物は、PECVD又はPVDによって堆積され、高い均一性（５０００±５００Å)を有するが、エポキシは、２００mmのウェハにわたって大きな変動（例えば、１００００～２００００±５００００Å)を有する。
光学的表面の平坦度を増加させることは、FPA内のデバイスのような検知デバイスの性能、分解能等を増加させるために望ましいことが理解されるであろう。ダイの湾曲を減少させることによって、センサの光学平面は、センサ性能を向上させるために平坦化される。
上記の例示的な処理を使用して、例示的なプロセスは、標準的なウェハ処理装置（例えば、１５００～３０００mmの厚さのウェハを取り扱わない)を可能にする標準的なウェハ厚さを可能にする。
一態様では、方法は、酸化物層を用いて、第２ウェハに接合された第１ウェハを有する回路アセンブリを配備するステップであり、第１ウェハの第１表面が第２ウェハの第１表面に接合される、第１ウェハを有する回路アセンブリを配備するステップと、第２ウェハの第２表面上に酸化物を接合するステップと、接合酸化物を堆積させた後に第１ウェハを薄くするステップと、回路アセンブリをアニーリングするステップと、回路アセンブリをアニーリングした後に第１ウェハの少なくとも一部上に被覆を適用するステップと、第２ウェハの第２表面上の接合酸化物を研磨するステップと、回路アセンブリの湾曲を低減するために、第２ウェハの第２表面上の酸化物にシムを固定するステップと、被覆を除去するステップとを含む。
方法は、さらに、以下の特徴の１つ以上を含むことができる。回路アセンブリは、接合インターフェースに埋め込まれた相互接続を有するセンサ回路アセンブリを備え、第１ウェハは検出器を備え、第２ウェハは読出し集積回路を備え、回路アセンブリは焦点面アレイのセンサを備え、回路アセンブリはエポキシを備えず、シムを接合する前に第１ウェハにフォトレジスト材料を適用し、シムを接合する前に第１ウェハに非感光材料を適用し、回路アセンブリをアニーリングする前にフォトレジスト材料を除去し、回路アセンブリをアニーリングする前に非感光材料を除去し、接合酸化物は、約５０００±５００Åの均一性を有し、かつ／或いはシムは、シリコン、AlN、及びサファイアからなる群から選択される材料を含む。
別の態様では、集積回路アセンブリは、第１ウェハの第１表面が第２ウェハの第１表面に接合された第２ウェハに酸化物層で接合された第１ウェハを有する回路アセンブリと、第２ウェハの第２表面上の接合酸化物であって、該接合酸化物の表面が研磨された接合酸化物と、回路アセンブリの湾曲を低減するために第２ウェハの第２表面上の接合酸化物に固定されたシムとを含む。
アセンブリは、以下の特徴のうちの１つ以上をさらに含むことができる。回路アセンブリは、接合インターフェースに埋め込まれた相互接続を有するセンサ回路アセンブリを備え、第１ウェハは検出器を備え、第２ウェハは読出し集積回路を備え、かつ／或いは回路アセンブリは、エポキシを備えない。
本発明の前述の特徴及び本発明自体は、図面についての以下の説明から、より十分に理解することができる。
図１は、シム（shim）を有するアセンブリを提供するための例示的なプロセスステップを示す。アセンブリにおいて、フォーカルプレーンアレイ（FPA)の一部を形成する撮像装置（イメージャ）などのアセンブリの前面への損傷を最小化するためのプロセスに 接合酸化物堆積（bonding oxide deposition）が統合される。アセンブリは、センサ内の湾曲を低減し、センサ性能を向上させるために光学面を平坦化にするために、酸化物接合シム（oxide bonded shim）を含むことができる。
図１のステップ１０において、図２を参照すると、第１ウェハ１０２が、ボンディング（接合）酸化物層（bonding oxide layer）１０６により第２ウェハ１０４に接合され、アセンブリ１０８を形成する。アセンブリは、センサチップアセンブリ（SCA）として提供され得る。実施形態において、DBHボンディング（接合）を用いることができ、埋め込み金属ポスト及び当技術分野で公知の方法での高温アニーリングを使用して、電気接続のための一体化された相互接続層によって第１ウェハ及び第２ウェハ１０２、１０４を取り付けることができる。
実施形態において、第１ウェハ１０２は検出器に対応し、第２ウェハ１０４は読出し専用集積回路（ROIC）に対応する。当技術分野で知られているように、ROICは、赤外線センサのような特定のタイプの検出器からデータを読み取るように構成された集積回路を指す。一般に、ROICは、それぞれのピクセル信号を、読出しのための出力タップに転送するために、ピクセルからの光電流を蓄積する。ピクセルは、様々なシグナルを検出するための焦点面アレイ（focal plane array）を形成することができる。
第１ウェハ及び第２ウェハには、特定の実施形態のニーズを満たす任意の適切な機能及び特徴が提供され得ることを、理解すべきである。検出器として提供される第１ウェハ及びROICとして提供される第２ウェハを有するSCAは、アセンブリ内のウェハの機能性に関して限定するものと解釈されるべきではない特定の実施形態の１つであることが理解される。このアセンブリは、用途に応じて様々な厚さを有することができる。例示的な厚さは約７２５μmである。
ステップ１２で、図３を参照すると、後にシムを取り付けるための接合酸化物１１０が、アセンブリ１０８の第２のウェハ１０４上に堆積される。実施形態では、アセンブリ１０８を反転させた後に、イオン注入及びアニーリングを用いて接合酸化物１１０を適用する。接合酸化物１１０は、ウェハの湾曲／平坦度特性の特定の調整を達成するように選択された厚さを有する。FPAのような多くの用途では、検出器及び／又は完全なハイブリッド焦点面構造の湾曲を最小化することが望ましいことが理解されるであろう。
ステップ１４において、図４を参照すると、第１ウェハ１０２の厚さ１１５が約４０μmのような所望のレベルにまで減少するように、第１ウェハ１０２が処理される。例示的な可視ハイブリッドCMOSイメージャについては、近赤外スペクトルにおける必要なスペクトル応答に依存して、その範囲は約５～１８５μmである。
実施形態では、後にシムを取り付けるための接合酸化物層１１０が、第１ウェハ１０２を薄くする前に適用される。この構成では、従来の処理技術と比較して、第１ウェハ１０２（すなわち、検出器)に対する損傷の可能性が低減される。従来の処理技術では、ウェハ薄層化（バックグラインド及びCMP)の後に、取り付け機構が第２ウェハ１０４（すなわち、ROIC)に適用され、それによりアセンブリ１０８を反転させなければならず、場合によっては損傷させる。従来のプロセスでは、接合酸化物はSCA完成後に適用される。これは、頂部素子の脆弱な結像表面をチャックに下向きに置き、表面を傷つけ、光学的欠陥又は回路損傷を引き起こす可能性のある真空ツーリングで取り扱われることを必要とする。
ステップ１６において、図５を参照すると、アセンブリ１０８は、注入及びレーザアニールを受けて、第１ウェハ１０２のための層１１６を形成する。このプロセスは、熱アニール温度（＞９００℃)に耐えられない、ハイブリッド処理が完了した後に、導電層を裏面に適用するために使用される。
オプションのステップ１８では、図６を参照すると、光反射防止コーティング（ARC）のようなコーティング１２０が、アセンブリに適用される。実施形態において、コーティング１２０は、第１ウェハ１０２の検出器層の第１領域を覆う第１部分１２０aと、検出器層の第２領域を覆う第２部分１２０bとを有する。多層ARCフィルムのどのような損傷も、センサの光学性能の低下をもたらす。
ステップ２０において、図７を参照すると、アセンブリ１０８がエッチングされて、検出器ウェハを第２ウェハ１０４の個々のダイ１２２へと個片化し、それぞれのダイ上に複数の検出器１２４、１２６を形成する。
ステップ２２において、図８を参照すると、フォトレジスト被覆１２８がアセンブリ１０８に適用され、検出器１２４、１２６を保護する。被覆されたアセンブリ１０８は、必要に応じて、フォトレジスト材料を硬化（cure）させるために焼き付ける（bake）ことができる。
ステップ２４において、図９を参照すると、シムを接合するために第２ウェハ１０４に適用された接合酸化物層１１０は、CMP（Chemical mechanical planarization）研磨などによって研磨され、溶融接合のために許容可能な表面粗さを生成する。実施形態において、アセンブリ１０８は、研磨のために反転される。
ステップ２６において、図１０を参照すると、シム１３０が、第２ウェハ１０４の表面上の酸化物層１１０に適用される。実施形態において、シム１３０は、室温又はそれに近い温度で接合することができる。一実施形態では、シム１３０はアセンブリ１０８に手動で適用される。他の実施形態では、シム１３０を取り付けるために適切な機械が使用される。層１１０の酸化物活性化のためのアニーリング温度は、ステップ１０においてアセンブリ１０８の第１ウェハ１０２及び第２ウェハ１０４にDBH接合するアニーリング中用いられるアニーリング温度よりも小さくなければならないことが理解されよう。例えば、相互接続DBH接合は３００℃で生じ得るが、シム接合は２００℃で生じ得るので、シムボンドは相互接続に影響を与えない。
実施形態において、シム１３０は、ウェハ湾曲の所望の低減を達成するための厚さ及び剛性を有するシリコンを含むことができる。シム材料の例としては、シリコン（１００～３０００μm）、AlN （５００～３０００μm）、及びサファイア（５００～３０００μm）が挙げられる。
工程２８において、図１１を参照すると、フォトレジスト材料１２８は、アセンブリ１０８から除去され得、次いで、工程３０においてアニールされ得る。実施形態において、アセンブリ１０８のアニーリングは、１５０度のオーダーの温度で実施される。アニールによって、弱いvan der Waal結合が非常に強い共有結合に変換され、ウェハの結合強度が増し、結合が永久的になる。
実施形態では、シムを使用することによって、ダイ内の既存の湾曲が著しく減少又は除去され、その結果、超平坦な光学表面が得られる。加えて、シムをアセンブリに固定するための接合酸化物の使用は、エポキシベースのシム処理において問題となり得るボイドがもし生成されることがあっても、最小限にする。エポキシ樹脂の適用は、高い粘性及び堆積方法のために、ボイド領域なしで薄く均一な層を送達することに対してチャレンジングである。層内のボイドは、ウェハボンディング後に接合ボイドとなり、不良な熱的及び機械的特性をもたらす。
本発明の実施形態は、SCA及びFPAのような、平坦性が望ましいダイを有する広範囲のデバイスに適用可能であることが理解される。センサチップアセンブリ又はフォーカルプレーンアレイ（FPA）は、レンズの焦点面に光感知ピクセルのアレイを配する画像感知デバイスを意味する。FPAは、写真又はビデオの撮影のような画像形成用途、及び非画像形成用途にも有用であり得る。例としては、分光分析、LIDAR、誘導システム、検査、波面検知、赤外線天文学、製造検査、消火のための熱画像形成、医療画像形成、及び赤外線現象が挙げられる。いくつかのFPAは、特定の波長の光子を検出することによって、かつ各ピクセルで検出された光子の数に関して電荷、電圧又は抵抗を発生することによって、動作する。次に、この電荷、電圧又は抵抗を測定し、デジタル化し、光子を放射した物体、シーン又は現象のイメージを構築するために使用する。
例示的な実施形態では、ダイは、処理の前に±５０ミクロンの例示的湾曲、及び約±５μmの例示的な範囲で処理の後に約２ミクロンの例示的湾曲を有する。例示的な実施形態では、約５０ミクロンの前処理湾曲及び約２ミクロンの後処理湾曲を有するダイは、湾曲の９６%の低減を提供する。例示的なシムは、約２ミクロン未満の湾曲を有する。
本発明の例示的な実施形態を説明してきたが、当業者には、本発明の概念を組み込んだ他の実施形態を使用することもできることが明らかになる。本明細書に含まれる実施形態は、開示された実施形態に限定されるべきではなく、むしろ添付の特許請求の範囲の精神及び範囲によってのみ限定されるべきである。本明細書で引用される全ての刊行物及び参考文献は、それらの全体が参照により本明細書に明示的に組み込まれる。
本明細書に記載される異なる実施形態の要素は、上記では特に示されない他の実施形態を形成するために組み合わされ得る。単一の実施形態の文脈において説明される種々の要素もまた、別々に、又は任意の適切なサブコンビネーションで提供され得る。本明細書に具体的に記載されていない他の実施形態も、特許請求の範囲内である。
Claims (12)
- 方法であって：
酸化物層によって第２ウェハに接合された第１ウェハを有する回路アセンブリを配置するステップであり、前記第１ウェハの第１表面が前記第２ウェハの第１表面に接合されるステップ；
前記第２ウェハの第２表面上に接合酸化物を生成するステップ；
前記接合酸化物を堆積した後に前記第１ウェハを薄層化するステップ；
回路アセンブリをアニーリングするステップ；
前記回路アセンブリをアニーリングした後、前記第１ウェハの少なくとも一部分上に被覆を適用するステップ；
前記第２ウェハの前記第２表面上の前記接合酸化物を研磨するステップ；
前記回路アセンブリの湾曲を低減するために、前記第２ウェハの前記第２表面上の前記接合酸化物にシムを固定するステップ；及び
前記被覆を除去するステップ；
を含む方法。 - 請求項１に記載の方法であって、
前記回路アセンブリは前記酸化物層に埋め込まれた相互接続を有するセンサ回路アセンブリを備える、方法。 - 請求項１に記載の方法であって、
前記第１ウェハが検出器を備える、方法。 - 請求項３に記載の方法であって、
前記第２ウェハは読出し集積回路（ROIC）を含む、方法。 - 請求項４に記載の方法であって、
前記回路アセンブリは焦点面アレイ用のセンサを提供する、方法。 - 請求項１に記載の方法であって、
前記回路アセンブリはエポキシを含まない、方法。 - 請求項１に記載の方法であって、
前記被覆はフォトレジスト材料を含む方法。 - 請求項７に記載の方法であって、
前記被覆は非感光性材料を含む方法。 - 請求項７に記載の方法であって、さらに
前記回路アセンブリをアニーリングする前に、前記フォトレジスト材料を除去するステップを含む方法。 - 請求項８に記載の方法であって、さらに
前記回路アセンブリをアニーリングする前に、前記非感光性材料を除去するステップを含む方法。 - 請求項１に記載の方法であって、
前記接合酸化物は約５０００±５００Åの均一性を有する、方法。 - 請求項１に記載の方法であって、
前記シムが、シリコン、AlN及びサファイアからなる群から選択される材料を含む、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/285,690 | 2019-02-26 | ||
| US16/285,690 US10847569B2 (en) | 2019-02-26 | 2019-02-26 | Wafer level shim processing |
| PCT/US2019/061041 WO2020176146A1 (en) | 2019-02-26 | 2019-11-12 | Wafer level shim processing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022516790A JP2022516790A (ja) | 2022-03-02 |
| JP7222103B2 true JP7222103B2 (ja) | 2023-02-14 |
Family
ID=69165554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021540112A Active JP7222103B2 (ja) | 2019-02-26 | 2019-11-12 | ウェハレベルシム処理 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10847569B2 (ja) |
| EP (1) | EP3931144A1 (ja) |
| JP (1) | JP7222103B2 (ja) |
| IL (1) | IL283688B (ja) |
| WO (1) | WO2020176146A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10847569B2 (en) | 2019-02-26 | 2020-11-24 | Raytheon Company | Wafer level shim processing |
| KR102558515B1 (ko) * | 2020-08-31 | 2023-07-21 | 트라이아이 엘티디. | 단파 적외선 초점면 어레이, 그 활용 및 제조 방법 |
| US11705471B2 (en) * | 2020-10-23 | 2023-07-18 | Raytheon Company | Close butted collocated variable technology imaging arrays on a single ROIC |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014523632A (ja) | 2011-05-10 | 2014-09-11 | オステンド・テクノロジーズ・インコーポレーテッド | 電気的相互接続部及び光学的相互接続部を組み込む半導体ウェハ接合 |
| US20180114713A1 (en) | 2016-10-21 | 2018-04-26 | Raytheon Company | Direct bond method providing thermal expansion matched devices |
| US20180190705A1 (en) | 2016-12-29 | 2018-07-05 | Raytheon Company | Hybrid sensor chip assembly and method for reducing radiative transfer between a detector and read-out integrated circuit |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0341715A (ja) | 1989-07-07 | 1991-02-22 | Toshiba Ceramics Co Ltd | スピンコーター |
| JPH07506937A (ja) | 1993-01-19 | 1995-07-27 | ヒューズ・エアクラフト・カンパニー | 熱的に整合された読取り／検出器構造とその製造方法 |
| US5376580A (en) * | 1993-03-19 | 1994-12-27 | Hewlett-Packard Company | Wafer bonding of light emitting diode layers |
| JP2690862B2 (ja) | 1994-07-29 | 1997-12-17 | シーケーディ株式会社 | 真空チャック装置からのワークの取り外し方法及びワークの取り外し装置 |
| US5672545A (en) | 1994-08-08 | 1997-09-30 | Santa Barbara Research Center | Thermally matched flip-chip detector assembly and method |
| US5804771A (en) | 1996-09-26 | 1998-09-08 | Intel Corporation | Organic substrate (PCB) slip plane "stress deflector" for flip chip deivces |
| US5868887A (en) | 1996-11-08 | 1999-02-09 | W. L. Gore & Associates, Inc. | Method for minimizing warp and die stress in the production of an electronic assembly |
| EP0886306A1 (en) | 1997-06-16 | 1998-12-23 | IMEC vzw | Low temperature adhesion bonding method for composite substrates |
| US20020134503A1 (en) | 2001-03-20 | 2002-09-26 | Accucorp Technical Services, Inc. | Silicon wafers bonded to insulator substrates by low viscosity epoxy wicking |
| DE10320375B3 (de) | 2003-05-07 | 2004-12-16 | Süss Micro Tec Laboratory Equipment GmbH | Verfahren zum temporären Fixieren zweier flächiger Werksücke |
| JP4801584B2 (ja) | 2003-07-10 | 2011-10-26 | ブルーワー サイエンス アイ エヌ シー． | トポグラフィカル表面を平坦化するための自動処理方法と装置 |
| DE602004016679D1 (de) | 2003-10-13 | 2008-10-30 | Noble Peak Vision Corp | Mit einem siliziumsubstrat und einem siliziumschaltkreis integrierte isolierte germanium-photodetektoren umfassender bildsensor |
| JP2007308678A (ja) | 2005-11-02 | 2007-11-29 | Shin Etsu Chem Co Ltd | 液状エポキシ樹脂組成物 |
| DE102006000687B4 (de) | 2006-01-03 | 2010-09-09 | Thallner, Erich, Dipl.-Ing. | Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers |
| US7592594B2 (en) | 2006-11-13 | 2009-09-22 | Raytheon Company | Method of construction of CTE matching structure with wafer processing and resulting structure |
| KR100800214B1 (ko) | 2006-12-13 | 2008-02-01 | 제일모직주식회사 | 반도체 조립용 접착 필름 조성물 및 접착 필름 |
| US20080217717A1 (en) | 2007-03-09 | 2008-09-11 | Lockheed Martin Corporation | Cte matched multiplexor |
| WO2009094558A2 (en) | 2008-01-24 | 2009-07-30 | Brewer Science Inc. | Method for reversibly mounting a device wafer to a carrier substrate |
| JP2009237202A (ja) | 2008-03-27 | 2009-10-15 | Sumitomo Chemical Co Ltd | 偏光板の製造方法 |
| US8154099B2 (en) | 2009-08-19 | 2012-04-10 | Raytheon Company | Composite semiconductor structure formed using atomic bonding and adapted to alter the rate of thermal expansion of a substrate |
| JP5737185B2 (ja) | 2009-11-13 | 2015-06-17 | 日立化成株式会社 | 半導体装置、半導体装置の製造方法及び接着剤層付き半導体ウェハ |
| EP2363887A1 (en) * | 2010-03-02 | 2011-09-07 | SensoNor Technologies AS | Focal plane array and method for manufacturing the same |
| US8852391B2 (en) | 2010-06-21 | 2014-10-07 | Brewer Science Inc. | Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate |
| US9299594B2 (en) * | 2010-07-27 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bonding system and method of modifying the same |
| WO2012118700A1 (en) | 2011-02-28 | 2012-09-07 | Dow Corning Corporation | Wafer bonding system and method for bonding and debonding thereof |
| US20130084459A1 (en) | 2011-09-30 | 2013-04-04 | 3M Innovative Properties Company | Low peel adhesive |
| JP5752639B2 (ja) | 2012-05-28 | 2015-07-22 | 東京エレクトロン株式会社 | 接合システム、接合方法、プログラム及びコンピュータ記憶媒体 |
| KR102023623B1 (ko) | 2012-07-03 | 2019-09-23 | 삼성전자 주식회사 | 반도체 소자 형성 방법 |
| KR101553801B1 (ko) | 2013-03-29 | 2015-09-30 | 도오꾜오까고오교 가부시끼가이샤 | 첩부 방법 |
| KR102258288B1 (ko) | 2013-05-29 | 2021-05-31 | 에베 그룹 에. 탈너 게엠베하 | 기판을 결합하기 위한 방법 및 장치 |
| WO2015009801A1 (en) | 2013-07-16 | 2015-01-22 | Dow Corning Corporation | Bonded wafer system and method for bonding and de-bonding thereof |
| JP2016540713A (ja) | 2013-10-18 | 2016-12-28 | コーニング インコーポレイテッド | 基板及び該基板上の保護コーティングを提供する方法及び装置 |
| US9142694B2 (en) | 2013-10-25 | 2015-09-22 | Raytheon Company | Focal plane array packaging using isostatic pressure processing |
| TWI661935B (zh) | 2014-06-13 | 2019-06-11 | 日商富士軟片股份有限公司 | 暫時接著用積層體、暫時接著用積層體的製造方法以及帶有元件晶圓的積層體 |
| US10459174B2 (en) * | 2014-12-19 | 2019-10-29 | Hewlett Packard Enterprise Development Lp | Bonded filter substrates |
| US20180068843A1 (en) | 2016-09-07 | 2018-03-08 | Raytheon Company | Wafer stacking to form a multi-wafer-bonded structure |
| US10847419B2 (en) * | 2018-03-14 | 2020-11-24 | Raytheon Company | Stress compensation and relief in bonded wafers |
| US10847569B2 (en) | 2019-02-26 | 2020-11-24 | Raytheon Company | Wafer level shim processing |
-
2019
- 2019-02-26 US US16/285,690 patent/US10847569B2/en active Active
- 2019-11-12 EP EP19836703.9A patent/EP3931144A1/en active Pending
- 2019-11-12 WO PCT/US2019/061041 patent/WO2020176146A1/en unknown
- 2019-11-12 JP JP2021540112A patent/JP7222103B2/ja active Active
-
2020
- 2020-10-20 US US17/074,736 patent/US11393869B2/en active Active
-
2021
- 2021-06-03 IL IL283688A patent/IL283688B/en unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014523632A (ja) | 2011-05-10 | 2014-09-11 | オステンド・テクノロジーズ・インコーポレーテッド | 電気的相互接続部及び光学的相互接続部を組み込む半導体ウェハ接合 |
| US20180114713A1 (en) | 2016-10-21 | 2018-04-26 | Raytheon Company | Direct bond method providing thermal expansion matched devices |
| US20180190705A1 (en) | 2016-12-29 | 2018-07-05 | Raytheon Company | Hybrid sensor chip assembly and method for reducing radiative transfer between a detector and read-out integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US10847569B2 (en) | 2020-11-24 |
| JP2022516790A (ja) | 2022-03-02 |
| US20210043665A1 (en) | 2021-02-11 |
| WO2020176146A1 (en) | 2020-09-03 |
| IL283688A (en) | 2021-07-29 |
| IL283688B (en) | 2022-01-01 |
| EP3931144A1 (en) | 2022-01-05 |
| US11393869B2 (en) | 2022-07-19 |
| US20200273893A1 (en) | 2020-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11393869B2 (en) | Wafer level shim processing | |
| US9998643B2 (en) | Methods of forming curved image sensors | |
| US7935559B1 (en) | Method for producing a non-planar microelectronic component using a cavity | |
| US9679931B2 (en) | Curved image sensor systems | |
| US20120147207A1 (en) | Solid-state imaging device and manufacturing method thereof, and electronic apparatus | |
| JP5721370B2 (ja) | 光センサの製造方法、光センサ及びカメラ | |
| WO2015146332A1 (ja) | 固体撮像装置、電子機器、および固体撮像装置の製造方法 | |
| JP2017130610A (ja) | イメージセンサ、製造方法、及び、電子機器 | |
| US11101312B2 (en) | Semiconductor apparatus and equipment | |
| KR102242125B1 (ko) | 열팽창 매칭된 장치를 제공하는 이동 방법 | |
| JP2007184680A (ja) | 固体撮像装置及びその製造方法 | |
| CN110634895B (zh) | 使用热塑性衬底材料的弯曲图像传感器 | |
| US7981718B2 (en) | Method of manufacturing solid-state image pickup element, and solid-state image pickup element | |
| US10978508B2 (en) | Infrared detector having a directly bonded silicon substrate present on top thereof | |
| JP2007059755A (ja) | 固体撮像装置及びその製造方法 | |
| US20180102390A1 (en) | Integrated imaging sensor with tunable fabry-perot interferometer | |
| US11581355B2 (en) | Fully reticulated detectors for curved focal plane arrays | |
| TWI693706B (zh) | 影像感測器製造方法 | |
| JP7477285B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP7401441B2 (ja) | 撮像素子および撮像素子の製造方法 | |
| Chambion et al. | Curved full-frame CMOS sensor: impact on electro-optical performances | |
| WO2024111532A1 (ja) | 半導体デバイスおよび製造方法、並びに、電子機器 | |
| JP2012038896A (ja) | 固体撮像素子及びその製造方法 | |
| Flusberg et al. | Thermal IR imager utilizing a thermal-to-visible transducer | |
| Jin et al. | Thinning of PLZT ceramic wafers for sensor integration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7222103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |