JP7209513B2 - 半導体チップの製造方法および半導体ウェハ - Google Patents
半導体チップの製造方法および半導体ウェハ Download PDFInfo
- Publication number
- JP7209513B2 JP7209513B2 JP2018218257A JP2018218257A JP7209513B2 JP 7209513 B2 JP7209513 B2 JP 7209513B2 JP 2018218257 A JP2018218257 A JP 2018218257A JP 2018218257 A JP2018218257 A JP 2018218257A JP 7209513 B2 JP7209513 B2 JP 7209513B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- defect
- killer
- wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
図1は、本発明の実施の形態に係る半導体チップの製造方法の処理手順を示すフローチャートである。図1に示すように、本実施の形態に係る半導体チップの製造方法は、以下のステップST1~ST3の処理を含む。
(a)サイズが200μm以上の大きな欠陥(線欠陥も含む)
(b)明確なダウンフォール欠陥
(c)サイズが50μm以上のマイクロパイプ
(d)その他、図10~図21に例示したキラー欠陥と比較して、サイズ、形状もしくはコントラストが同レベル以上の欠陥
のいずれかの条件に該当する欠陥を、キラー欠陥と判定するという方法をとる。この判定の処理は、コンピュータによる画像解析やパターンマッチングなどにより、客観的かつ自動的に行われることが好ましい。
以下の実施の形態では、チップレイアウト工程(ステップST3)で行われるチップ領域および切断ラインのレイアウトの調整(レイアウト調整処理)の具体例を示す。ここでは、欠陥マップ作成工程(ステップST2)において、図2に示す欠陥マップが作成されたものと仮定する。
レイアウト調整処理は、例えば、図5のように、チップ領域1および切断ライン2を平面視で回転させて位置調整する工程を含んでいてもよい。図5の例では、キラー欠陥a,d,e,f,g,h,kが切断ライン2上に位置するように、チップ領域1および切断ライン2の2次元座標のオフセットと回転角θとを設定することでレイアウト調整処理が行われ、キラー欠陥を含むチップ領域1は、それぞれキラー欠陥b,iを含む2つに抑えられている。
レイアウト調整処理は、例えば、図6のように、切断ライン2の幅(カーフ幅)を調整する工程を含んでいてもよい。図6の例では、キラー欠陥a,b,d,e,f,g,h,kが切断ライン2上に位置するように、2次元座標のオフセット、回転角θおよび切断ライン2の幅を設定することによってレイアウト調整処理が行われ、キラー欠陥を含むチップ領域1は、キラー欠陥iを含む1つに抑えられている。
レイアウト調整処理は、例えば、図8のように、隣り合うチップ領域1の間に配置する切断ライン2の本数を調整する工程を含んでいてもよい。図8においては、図7において幅を拡げた切断ライン2に対応する部分に、2本の切断ライン2を並べて配置することで、図7と同様のレイアウトを実現している。この場合、2本の切断ライン2を並べた部分は、ウェハ切断工程で2回に分けて切断する必要があるが、ダイシングブレードの種類は1つで済むため、ウェハ切断工程の煩雑化は抑えられる。なお、隣り合うチップ領域1の間に配置する切断ライン2の本数は3本以上でもよく、その場合、両端に位置する2本の切断ライン2のみを切断すればよい。つまり、切断ライン2を3本以上並べて配置した部分も、2回に分けて切断すればよく、3回以上に分ける必要はない。
図4~図8では、より多くのキラー欠陥を切断ライン2内に収めるようにチップ領域1および切断ライン2のレイアウトを調整した例を示した。しかし、例えば図9のように、ウェハ10のキラー欠陥が局所的に集中している場合には、キラー欠陥を積極的にチップ領域1内に収めることで、結果として、キラー領域を含むチップ領域1の数を少なくすることができる。特に、キラー欠陥が集中する領域の面積が、1つのチップ領域1の面積よりも小さい場合には、それらのキラー欠陥群を1つのチップ領域1内に収めることで、キラー欠陥を含むチップ領域1は1つだけで済む。
Claims (6)
- 半導体ウェハの欠陥を検出し、検出された欠陥がキラー欠陥か否かを判定するキラー欠陥判定工程と、
前記キラー欠陥と判定された欠陥の位置を示す欠陥マップを作成する欠陥マップ作成工程と、
前記半導体ウェハ上に、半導体チップとなる複数のチップ領域および前記複数のチップ領域を区画する複数の切断ラインをレイアウトし、前記欠陥マップに基づいて、前記キラー欠陥と判定された欠陥を含むチップ領域の数を減らす、あるいは、前記キラー欠陥と判定された欠陥を含まないチップ領域の数を増やすように、前記複数のチップ領域および前記複数の切断ラインのレイアウトを調整するチップレイアウト工程と、
前記チップレイアウト工程でレイアウトが調整された前記複数の切断ラインに沿って前記半導体ウェハを切断することで、前記半導体チップを切り出すウェハ切断工程と、
を備え、
前記チップレイアウト工程は、前記キラー欠陥判定工程においてキラー欠陥として複数の線欠陥が検出された場合に、前記複数の線欠陥の延伸方向の平均と前記複数の切断ラインの延伸方向とが一致するように、前記複数のチップ領域および前記複数の切断ラインを平面視で回転させて位置調整する工程を含む、
半導体チップの製造方法。 - 前記チップレイアウト工程は、前記複数のチップ領域および前記複数の切断ラインの2次元座標のオフセットを調整する工程を含む、
請求項1に記載の半導体チップの製造方法。 - 前記チップレイアウト工程は、前記複数の切断ラインの幅を調整する工程を含む、
請求項1または請求項2に記載の半導体チップの製造方法。 - 前記チップレイアウト工程は、隣り合うチップ領域間に配置する切断ラインの本数を調整する工程を含む、
請求項1から請求項3のいずれか一項に記載の半導体チップの製造方法。 - 前記ウェハ切断工程は、前記複数の切断ラインの幅に応じてダイシングブレードおよびその回転数を選定する工程を含む、
請求項3に記載の半導体チップの製造方法。 - 半導体チップとなる領域である複数のチップ領域と、
前記複数のチップ領域を区画する複数の切断ラインと、がレイアウトされた半導体ウェハであって、
前記半導体ウェハは、キラー欠陥として複数の線欠陥を含み、
前記複数の切断ラインは、前記複数の線欠陥の延伸方向の平均と前記複数の切断ラインの延伸方向とが一致するように、前記半導体ウェハに設けられたオリフラに対し傾いてレイアウトされている、
半導体ウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018218257A JP7209513B2 (ja) | 2018-11-21 | 2018-11-21 | 半導体チップの製造方法および半導体ウェハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018218257A JP7209513B2 (ja) | 2018-11-21 | 2018-11-21 | 半導体チップの製造方法および半導体ウェハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020088093A JP2020088093A (ja) | 2020-06-04 |
JP7209513B2 true JP7209513B2 (ja) | 2023-01-20 |
Family
ID=70910080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018218257A Active JP7209513B2 (ja) | 2018-11-21 | 2018-11-21 | 半導体チップの製造方法および半導体ウェハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7209513B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102427207B1 (ko) * | 2020-10-14 | 2022-08-01 | (주)아프로시스 | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 |
KR102459337B1 (ko) * | 2020-12-21 | 2022-10-28 | 주식회사 에타맥스 | 실리콘 카바이드 웨이퍼의 결함을 회피하는 다이 구획방법 및 검사장치 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063860A (ja) | 2002-07-30 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005142391A (ja) | 2003-11-07 | 2005-06-02 | Toshiba Corp | 光半導体装置及びその製造方法 |
JP2005277337A (ja) | 2004-03-26 | 2005-10-06 | Nec Electronics Corp | 半導体装置及びその製造方法 |
WO2010098026A1 (ja) | 2009-02-25 | 2010-09-02 | 日本電気株式会社 | キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体 |
JP2011007648A (ja) | 2009-06-26 | 2011-01-13 | Hitachi High-Technologies Corp | 基板検査装置および基板検査方法 |
JP2012173296A (ja) | 2012-05-07 | 2012-09-10 | Lasertec Corp | 検査装置及び欠陥検査方法 |
JP2015177071A (ja) | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法 |
JP2015509196A5 (ja) | 2013-01-17 | 2016-03-03 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06174445A (ja) * | 1992-12-07 | 1994-06-24 | Mitsubishi Materials Corp | 切り欠き部分を有する円板の欠陥検出装置 |
US9277186B2 (en) * | 2012-01-18 | 2016-03-01 | Kla-Tencor Corp. | Generating a wafer inspection process using bit failures and virtual inspection |
-
2018
- 2018-11-21 JP JP2018218257A patent/JP7209513B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063860A (ja) | 2002-07-30 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005142391A (ja) | 2003-11-07 | 2005-06-02 | Toshiba Corp | 光半導体装置及びその製造方法 |
JP2005277337A (ja) | 2004-03-26 | 2005-10-06 | Nec Electronics Corp | 半導体装置及びその製造方法 |
WO2010098026A1 (ja) | 2009-02-25 | 2010-09-02 | 日本電気株式会社 | キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体 |
JP2011007648A (ja) | 2009-06-26 | 2011-01-13 | Hitachi High-Technologies Corp | 基板検査装置および基板検査方法 |
JP2012173296A (ja) | 2012-05-07 | 2012-09-10 | Lasertec Corp | 検査装置及び欠陥検査方法 |
JP2015509196A5 (ja) | 2013-01-17 | 2016-03-03 | ||
JP2015177071A (ja) | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020088093A (ja) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7759223B2 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
JP7209513B2 (ja) | 半導体チップの製造方法および半導体ウェハ | |
US20190035684A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
CN103021962B (zh) | 半导体晶片及其处理方法 | |
JP7120427B2 (ja) | 炭化珪素基板および炭化珪素エピタキシャル基板 | |
TWI400743B (zh) | Silicon wafer and its manufacturing method | |
JP2016207908A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
US20180015569A1 (en) | Chip and method of manufacturing chips | |
US20160020156A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
TW200524185A (en) | Method for production of semiconductor chip and semiconductor chip | |
JP6230112B2 (ja) | ウェハの製造方法およびウェハの製造装置 | |
JP2016134427A (ja) | 半導体ウエハおよびその製造方法 | |
JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
JP7125252B2 (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
KR101192526B1 (ko) | 웨이퍼로부터 반도체 칩을 제조하기 위한 방법 및 반도체 구성 요소 | |
US20210063321A1 (en) | METHOD OF EVALUATING SiC SUBSTRATE, METHOD OF MANUFACTURING SiC EPITAXIAL WAFER, AND METHOD OF MANUFACTURING SiC DEVICE | |
JP6244431B2 (ja) | スクライブ装置 | |
US20150371901A1 (en) | Method of manufacturing semiconductor device | |
JP2009016420A (ja) | 半導体装置の製造方法 | |
TWI412073B (zh) | Wafer cutting method for contact image sensing unit | |
JP2008010818A (ja) | 基板、基板検査方法、素子および基板の製造方法 | |
JP2014086446A (ja) | SiCウェハの切断方法 | |
JP2018113288A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5989422B2 (ja) | 半導体装置の製造方法 | |
KR102190861B1 (ko) | 스크라이브 방법 및 스크라이브 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7209513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |