JP7201439B2 - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP7201439B2
JP7201439B2 JP2018562688A JP2018562688A JP7201439B2 JP 7201439 B2 JP7201439 B2 JP 7201439B2 JP 2018562688 A JP2018562688 A JP 2018562688A JP 2018562688 A JP2018562688 A JP 2018562688A JP 7201439 B2 JP7201439 B2 JP 7201439B2
Authority
JP
Japan
Prior art keywords
metal
substrate
based material
semiconductor module
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018562688A
Other languages
English (en)
Other versions
JPWO2019097790A1 (ja
Inventor
毅 川端
清己 萩原
隆 油井
修史 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2019097790A1 publication Critical patent/JPWO2019097790A1/ja
Application granted granted Critical
Publication of JP7201439B2 publication Critical patent/JP7201439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Description

本開示は、半導体モジュールおよびその製造方法に関する。
近年、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：発光ダイオード）は、消費電力が低く、白熱電球や蛍光灯に置き換わる光学素子として広く普及しつつある。このような半導体素子を実装する半導体パッケージは、搭載する筐体セットの小型化要求や電気的、光学的な設計容易性から、半導体素子もしくは半導体パッケージとは別に周辺部品を搭載したモジュール化へ移行しつつある。
そのような中、半導体モジュールは、半導体素子の高出力化に伴い高い放熱性を備えることが重要になってきており、熱伝導性の高い接合材料や放熱性の高い配線基板や金属基板を用いた半導体モジュールが開発されている（例えば、特許文献１および２参照）。
特開２０１２－１０９５２１号公報 特開２０１３－１０５９２９号公報
しかしながら、上記構成では半導体素子が実装された配線基板あるいはサブマウントを、放熱基板にマウントまたは接合する際に、Ｘ軸方向およびＹ軸方向（以下、ＸＹと略す）の搭載位置精度の確保やＺ軸方向（以下、Ｚと略す）の高さの制御が困難である。そのため、光学素子等に要求される搭載精度（高さ、傾き等）を満足するには、搭載用ヘッドツールでのサブマウントの保持時間を長く確保する必要があり、短時間で実装することは難しくなる。
そこで、本開示は上記課題に鑑みて、半導体素子が実装された配線基板またはサブマウントを、高精度に、かつ、短時間で放熱基板に実装することができる半導体モジュールおよびその製造方法を提供することを目的とする。
上記の課題を解決するために、本開示の一態様に係る半導体モジュールは半導体素子と、前記半導体素子を第１面に搭載し、前記半導体素子と電気的に接続された第１の基板と、前記第１の基板における前記第１面の反対側の第２面と対向する第３面に、前記第１の基板を搭載した第２の基板と、前記第１の基板と前記第２の基板との間に介在して前記第１の基板と前記第２の基板とを接合する第１の金属系材料と、前記第１の金属系材料と融点が異なり、前記第１の基板と前記第２の基板との間に介在して前記第１の基板と前記第２の基板とを接合する第２の金属系材料と、を備え、前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、前記第２の金属系材料と前記第１の基板、前記第２の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、少なくとも一部がそれぞれ接合されており、前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、それぞれ合金化することにより接合されている。
また、本開示の一態様に係る半導体モジュールの製造方法は、半導体素子を有する第１の基板を第２の基板に搭載する半導体モジュールの製造方法であって、前記第２の基板上に第１の金属系材料を搭載する第１の金属系材料搭載工程と、前記第２の基板上に前記第１の金属系材料より融点の高い第２の金属系材料を搭載して接合する第２の金属系材料搭載工程と、前記第２の金属系材料を塑性変形させるように、前記第１の基板を前記第２の金属系材料に接触させて加圧する加圧工程と、前記加圧によって前記第２の金属系材料を塑性変形させつつ前記第１の金属系材料を熱溶融させて、前記第２の基板と前記第１の基板とを前記第１の金属系材料および前記第２の金属系材料によって接合する加熱工程と、を含み、前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、前記第２の金属系材料と前記第１の基板、前記第２の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、少なくとも一部がそれぞれ接合されており、前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、前記第２の金属系材料と前記第１の基板、および、前記第１の金属系材料と前記第２の金属系材料は、それぞれ合金化することにより接合されている。
本開示における半導体モジュールおよびその製造方法によれば、半導体素子が実装された配線基板またはサブマウントを、高精度に、かつ短時間で放熱基板に実装することができる。
図１は、第１の実施形態に係る半導体モジュールの構成を示す概略図であり、（ａ）は平面図、（ｂ）は（ａ）のIb-Ib線における断面図、（ｃ）は（ａ）のIc-Ic線における断面図である。 図２Ａは、第１の実施形態に係る半導体モジュールの第２の金属系材料の形状の一例を示す断面概略図である。 図２Ｂは、第１の実施形態に係る半導体モジュールの配線基板と放熱基板とを第１の金属系材料と第２の金属系材料により接合した接合部分を示すＳＥＭ断面図である。 図３は、第１の実施形態の第１変形例のａに係る半導体モジュールの構成を示す概略図であり、（ａ）は平面図、（ｂ）は（ａ）のIIIb-IIIb線における断面図、（ｃ）は（ａ）のIIIc-IIIc線における断面図である。 図４は、第１の実施形態の第１変形例のｂに係る半導体モジュールの構成を示す概略図であり、（ａ）は平面図、（ｂ）は（ａ）のIVb-IVb線における断面図、（ｃ）は（ａ）のIVc-IVc線における断面図である。 図５は、第１の実施形態の第１変形例のｃに係る半導体モジュールの構成を示す概略図であり、（ａ）は平面図、（ｂ）は（ａ）のVb-Vb線における断面図、（ｃ）は（ａ）のVc-Vc線における断面図である。 図６は、第１の実施形態の第２変形例に係る半導体モジュールの構成を示す概略図であり、（ａ）は平面図、（ｂ）は（ａ）のVIb-VIb線における断面図、（ｃ）は（ａ）のVIc-VIc線における断面図である。 図７は、第１の実施形態の第３変形例に係る半導体モジュールの構成を示す概略図であり、（ａ）は平面図、（ｂ）は（ａ）のVIIb-VIIb線における断面図、（ｃ）は（ａ）のVIIc-VIIc線における断面図である。 図８は、第１の実施形態の第４変形例に係る半導体モジュールの構成を示す断面概略図である。 図９は、第２の実施形態に係る半導体モジュールの製造方法を示す工程図であり、（ａ）は平面図、（ｂ）は（ａ）のIXb-IXb線における断面図である。 図１０は、第２の実施形態に係る半導体モジュールの製造方法を示す工程断面図であり、（ａ）は平面図、（ｂ）は（ａ）のXb-Xb線における断面図である。 図１１は、第２の実施形態に係る半導体モジュールの製造方法を示す工程断面図であり、（ａ）は平面図、（ｂ）は（ａ）のXIb-XIb線における断面図である。 図１２は、第２の実施形態に係る半導体モジュールの製造方法を示す工程断面図であり、（ａ）は平面図、（ｂ）は（ａ）のXIIb-XIIb線における断面図である。 図１３は、第２の実施形態に係る半導体モジュールの製造方法を示す工程断面図であり、（ａ）は平面図、（ｂ）は（ａ）のXIIIb-XIIIb線における断面図である。 図１４は、第２の実施形態に係る半導体モジュールの製造方法を示す工程断面図であり、（ａ）は平面図、（ｂ）は（ａ）のXIVb-XIVb線における断面図である。 図１５は、比較例に係る半導体モジュールの製造方法を示す断面図である。 図１６は、第２の実施形態の変形例に係る半導体モジュールの製造方法の工程を示す断面図である。 図１７は、従来技術に係る半導体モジュールの第１例を示す断面図である。 図１８は、従来技術に係る半導体モジュールの第２例を示す斜視図である。
（本開示の基礎となった知見）
従来技術の半導体モジュールの第１例を図１７に示す。図１７に示す半導体モジュール２００では、ＬＥＤパッケージ基板２０１にＬＥＤチップ２０２が実装されている。さらに、ＬＥＤパッケージ２０３は配線基板２０４に実装されている。ＬＥＤパッケージ２０３の直下は、はんだ接続あるいは高熱伝導性の接着材２０５で放熱板２０６に接合されている。
また、従来技術の半導体モジュールの第２例を図１８に示す。図１８に示す半導体モジュール３００では、各ＬＥＤ素子（半導体素子）３２３は、実装された配線基板を含めた実装構造体であるサブマウント３２２を介して、放熱基板３２１の正極ランド３２４ａと負極ランド３２４ｂに電気接続され、サブマウント３２２は放熱基板３２１の上面にマウントされている。
しかしながら、上記構成ではＬＥＤ素子３２３が実装された配線基板あるいはサブマウント３２２を放熱基板３２１にマウントまたは接合する際に、ＸＹの搭載精度確保およびＺ軸方向の高さの制御が困難となる。その理由について具体的に以下に説明する。
一般に、複数の半導体素子が搭載され、それらを実装する配線基板あるいはサブマウント、さらに、配線基板を搭載する放熱基板を有する半導体モジュールでは、半導体素子の光学位置を基準に光学中心を定める。一方で、半導体モジュールを筐体に実装する際には、放熱基板の基準穴を基準にする。従って、半導体モジュールにおいては光学中心と放熱基板の基準位置に対する実装精度の要求が厳しい。その結果、配線基板あるいはサブマウントの放熱基板との接合には、高精度な位置合わせが要求される。
上記の従来の構成において、例えば特許文献２に記載のサブマウント実装方法では、まず放熱基板３２１を加熱した後に、放熱基板３２１上に接合材（ダイボンド材）を搭載し、温度上昇させて溶融する。その後、サブマウント３２２を搭載用ヘッドツール（図示せず）でピックアップして接合材の上に搭載する。このとき、Ｘ軸方向及びＹ軸方向の搭載精度やＺ軸方向の高さを確保するために搭載用ヘッドツールでサブマウント３２２を掴んだままで所定の位置に配置する。続けて、サブマウント３２２を接合材と接合、かつ保持して、冷却させ凝固させる。ここで、搭載用ヘッドツールでサブマウント３２２を保持せずに離すと、サブマウント３２２が位置固定されず、搭載精度や高さばらつきの制御ができなくなる。
一般的に用いられるＣｕ等の金属をベースとした放熱基板は、熱容量が高く昇温時及び冷却時において目的の温度にするために非常に時間がかかり、実装の工程タクトが長くなる。加えて、搭載用ヘッドツールでのサブマウントの保持時間を長く確保しなければ、光学素子等で要求される搭載精度や高さ、傾き等の要求精度が満足できない。つまり、工程タクトの短時間化と高精度維持の両立が困難である。
さらに、高温が要求される金属系の接合材では、接合材自体の溶融に必要な温度が高い。そのため、常温からの昇温及び降温の時間が長くなり、工程タクトが長くなる。これにより、上記の課題が顕著になる。
そこで、以下、本開示の実施例として半導体素子が実装された配線基板またはサブマウントを、高精度に、かつ、短時間で放熱基板に実装するための半導体モジュールおよびその製造方法について説明する。
以下、適宜図面を参照しながら、実施形態について詳細に説明する。なお、以下の実施形態では、実質的に同一の構成に対して同一の符号を付し、説明を省略する場合がある。
また、以下で説明する実施形態は、いずれも一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、添付図面及び以下の説明は当業者が本開示を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
（第１の実施形態）
以下、図１を用いて第１の実施形態にかかる半導体モジュール１００について説明する。
［１．半導体モジュールの構成］
図１は、本実施形態に係る半導体モジュール１００の構成を模式的に示す概略図である。図１の（ａ）は、平面図である。図１の（ｂ）は、（ａ）のIb-Ib線における断面図である。図１の（ｃ）は、（ａ）のIc-Ic線における断面図である。
図１の（ａ）から図１の（ｃ）に示す半導体モジュール１００は、半導体素子１と、半導体素子１をその第１面上に搭載し、半導体素子１と電気的に接続された配線基板２と、配線基板２の第１面の反対側の第２面と対向する第３面に配線基板２を搭載する放熱基板３と、配線基板２と放熱基板３とを接合する第１の金属系材料４および第２の金属系材料５とを備えている。本実施形態において、配線基板２は第１の基板、放熱基板３は第２の基板である。なお、半導体モジュール１００において、配線基板２の長辺方向をＸ軸方向、配線基板２の短辺方向をＹ軸方向、Ｘ軸方向およびＹ軸方向と直交する方向をＺ軸方向とする。
半導体素子１は、例えば光学素子であり、ＬＥＤやレーザー等の発光素子が用いられる。また、半導体素子１は、配線基板２に搭載され、配線基板２と電気的に接続されている。なお、半導体素子１を配線基板２に搭載した状態をサブマウントと総称することがある。
さらに、光学的な特性を確保するために、半導体素子１の表面を光透過部材６が覆っていても良い。光透過部材６は、例えば蛍光体であり、半導体素子１からの光は、光透過部材６を通じて外部へ発光される。
なお、半導体素子１としてＬＥＤを用いた場合の半導体モジュール１００の例については、後に詳述する。
配線基板２は、半導体素子１との接続に用いられる電極、および、半導体素子１と電気的に接続される配線が配置された基板である。なお、配線基板２の表面は、第１の金属膜としてめっき材料が配置されていてもよい。第１の金属膜を構成するめっき材料は、例えば、Ｎｉ／Ｐｄ／Ａｕめっき等、Ａｕを含む材料としてもよい。
配線基板２の第１面の上には、半導体素子１が複数搭載されている。配線基板２には、半導体素子１以外の別の制御用素子が搭載されていてもよい。これにより、半導体素子１の発光の仕方または明るさ等を制御してもよい。
また、配線基板２には、半導体素子１から発生する熱を放熱させるために、高い放熱性が要求される。一方で、配線基板２は、半導体素子１を高精度に実装するため、および、半導体素子１の実装位置の信頼性を確保するために、線膨張係数が比較的半導体素子１に近いことが必要である。具体的には、配線基板２には、例えば窒化アルミニウムが使用される。但し、放熱性および線膨張係数の要求が満たされるのであれば、配線基板２には、窒化アルミニウムに限らずその他のセラミック材料、樹脂材料で形成された有機基板等を使用してもよい。
また、配線基板２上には、半導体素子１との接続に用いられる電極および配線の他に、後に説明する、半導体素子１を放熱基板３と電気的に接続するための電極８も形成されている。
放熱基板３は、半導体素子１が搭載された配線基板２を搭載し、配線基板２を介して伝導された半導体素子１の熱を放熱する基板である。放熱基板３において、配線基板２の第１面と反対側の第２面と対向する第３面には、配線基板２が搭載されている。
放熱基板３には、例えば銅またはアルミニウムといった金属材料が用いられる。放熱基板３の第３面の表面は、配線基板２の第２面と接続するためのダイパッド領域部９と、配線基板２の上の電極８と電気接続するための電極１０（図８参照）とが設けられている。ダイパッド領域部９は、配線基板２を接合するための接合パッドであり、放熱基板３の第３面の上に配置されたベース材の表面に、めっき処理により第２の金属膜が配置された領域である。めっき材料は、例えばＡｕで構成される金属膜である。なお、第２の金属膜を構成するめっき材料は、Ａｕに限らず、ＮｉＡｕ等のめっきであってもよい。例えば、ダイパッド領域部９は、Ｃｕベース材の表面にＮｉ／Ｐｄ／Ａｕめっきの処理が施されたものであってもよい。
また、放熱基板３には、完成品の半導体モジュール１００として、光学機器に搭載する際に搭載基準となる基準穴（図示せず）が形成されている。なお、基準穴は、光学機器側の基準穴と一致させて、ネジ止めで半導体モジュール１００を機器側に固定するものである。
放熱基板３と配線基板２の間には、第１の金属系材料４と第２の金属系材料５が配置されている。第１の金属系材料４と第２の金属系材料５によって、放熱基板３と配線基板２とが接合されている。なお、ここでいう「接合」とは、金属結合および合金化を含むものとする。
第１の金属系材料４は、加熱により溶融することで配線基板２と放熱基板３との間に濡れ広がり、配線基板２と放熱基板３とを接合するはんだ材料である。第１の金属系材料４は、半導体モジュール１００を平面視したときに、半導体素子１の投影面を覆うように配置されている。また、第１の金属系材料４は、図１の（ｃ）に示すように、第２の金属系材料５と接合している。
第１の金属系材料４には、一般に高放熱性を有し、配線基板２や放熱基板３に対して濡れ性を有する金属系のダイボンド材を用いる。例えば、第１の金属系材料４には、ＡｕＳｎ系のはんだ材料を用いる。なお、第１の金属系材料４には、ＡｕＳｎ系のはんだ材料以外にもＳｎＡｇＣｕ系のはんだ材料、Ａｇナノ材料等、金属充填率の高い材料等を用いてもよい。
なお、第１の金属系材料４は、配線基板２と放熱基板３との熱膨張差を吸収して、配線基板２と放熱基板３との接合の信頼性を維持するため、配線基板２と放熱基板３の間の線膨張係数に設定されることが望ましい。例えば、配線基板２として窒化アルミニウムを用いる場合、窒化アルミニウムの線膨張係数は４～５ｐｐｍ／ｋであり、放熱基板３としてＣｕを用いる場合、Ｃｕの線膨張係数は１６～１８ｐｐｍ／ｋであるため、第１の金属系材料４として線膨張係数が７～１４ｐｐｍ／ｋの材料を用いてもよい。
第１の金属系材料４は、後述するように、第２の金属系材料５が放熱基板３上のダイパッド領域部９に接合された後に、同じダイパッド領域部９の別箇所に配置される。例えば、第１の金属系材料４は、第２の金属系材料５の周縁に配置されていてもよい。第１の金属系材料４と配線基板２および放熱基板３のそれぞれとの接合面積は、第２の金属系材料５と配線基板２および放熱基板３のそれぞれとの接合面積よりも大きい。また、第１の金属系材料４は、配線基板２および放熱基板３を平面視したときに、配線基板２の周辺のうちの少なくとも一辺からはみ出していてもよい。
なお、ダイパッド領域部９は、第１の金属系材料４と第２の金属系材料５が配置される同一のダイパッド領域部としてもよいし、第１の金属系材料４が配置されるダイパッド領域部として、第２の金属系材料５が配置されるダイパッド領域部とは別のダイパッド領域部が設けられてもよい。
第２の金属系材料５は、配線基板２と放熱基板３との間に配置され、配線基板２により加圧されることで配線基板２と放熱基板３とを圧着するバンプである。第２の金属系材料５は、半導体モジュール１００を平面視したときに、半導体素子１の投影面以外の領域に配置されている。なお、第２の金属系材料５は、放熱基板３において、半導体素子１および反射樹脂７が配置された領域以外の領域に配置されていてもよい。
第２の金属系材料５は、配線基板２の放熱基板３への搭載過程において、配線基板２と放熱基板３とを短時間で固定して搭載精度を維持するために配置されている。したがって、第２の金属系材料５は、第１の金属系材料４より塑性変形しやすい材料が好ましい。例えば、第２の金属系材料５には、ＡｕＳｎ、Ａｕ等の金属系のバンプ等を用いる。第１の金属系材料４と第２の金属系材料５とは異なる材料で構成されていてもよいし、同一の材料で構成されていてもよい。なお、第１の金属系材料４と第２の金属系材料５とが同一の材料で構成されている場合には、第１の金属系材料４と第２の金属系材料５とは、金属結合により接合される。
なお、第１の金属系材料４および第２の金属系材料５は、それぞれ半導体素子１および配線基板２のいずれとも電気的に接合していない。
図２Ａは、本実施形態に係る半導体モジュール１００の第２の金属系材料５の形状の一例を示す断面概略図である。図２Ａに示す第２の金属系材料５は、放熱基板３に接合され、配線基板２が接合される前の第２の金属系材料５である。配線基板２が接合される前の第２の金属系材料５は、図２Ａに示すように、放熱基板３から離れるにつれて断面積が小さくなるように細くなった先端部を有する形状をしている。なお、第２の金属系材料５は、先端部を有する形状であれば、図２Ａに示した形状に限らず、例えば円柱と円錐とが組み合わされた形状等であってもよい。
第２の金属系材料５の先端部は、配線基板２が押し付けられて荷重が加えられることにより、例えば図２Ａに示すII-II線の位置まで潰されて塑性変形し、配線基板２に接合される。なお、配線基板２が接合された後の第２の金属系材料５は、放熱基板３との接合面積Ａよりも配線基板２との接合面積Ｂのほうが小さい。
第２の金属系材料５は、第１の金属系材料４の加熱接合時に再溶融によって固定状態が崩れることを防止するために、融点が第１の金属系材料４の融点よりも高いことが好ましい。また、第１の金属系材料４が放熱基板３上で第２の金属系材料５に接触するように濡れ広がったときに、少なくとも第１の金属系材料４と第２の金属系材料５の一部が接合することで強固になる材料が好ましい。
以上の特性を満たすため、例えば第１の金属系材料４としてＡｕＳｎを用いた場合には、第２の金属系材料５には、ＡｕＳｎよりも融点が高いＡｕを用いてもよい。なお、第２の金属系材料５は、Ａｕに限らず他の金属であってもよい。
［２．接合部分の構成］
ここで、第１の金属系材料４と第２の金属系材料５とにより接合された配線基板２と放熱基板３との接合部分について、より詳細に説明する。半導体モジュール１００において、第１の金属系材料４と配線基板２、第１の金属系材料４と放熱基板３、第２の金属系材料５と配線基板２、第２の金属系材料５と放熱基板３、および、第１の金属系材料４と第２の金属系材料５は、少なくとも一部がそれぞれ接合されている。ここで、第１の金属系材料４と配線基板２、第１の金属系材料４と放熱基板３、および、第１の金属系材料４と第２の金属系材料５は、それぞれ合金化することにより接合されている。なお、合金化には、金属結合による合金化も含まれる。
図２Ｂは、本実施形態に係る半導体モジュール１００の配線基板２と放熱基板３とを第１の金属系材料４と第２の金属系材料５により接合した接合部分を示すＳＥＭ断面図である。なお、図２Ｂでは、第１の金属系材料４としてＡｕＳｎで構成されたはんだ、第２の金属系材料５としてＡｕで構成されたバンプを用いている。図２ＢのＳＥＭ写真に示された第１の金属系材料４および第２の金属系材料５において、白く示された部分はＳｎ、グレーの部分はＡｕを示している。
第２の金属系材料５は、配線基板２が配置される前に、放熱基板３の上のダイパッド領域部９に超音波接合されている。なお、第２の金属系材料５の放熱基板３への接合は、超音波接合に代えて熱圧着を用いてもよい。第２の金属系材料５は、詳細には、ダイパッド領域部９の表面に配置された第２の金属膜（めっき材料）と接合されている。このとき、第２の金属系材料５と第２の金属膜とは、金属結合、または、第２の金属系材料５と第２の金属膜とを構成する原子同士が近接または凝結することにより接合されている。
例えば、第２の金属系材料５はＡｕバンプ、ダイパッド領域部９はＣｕベース材の表面に第２の金属膜としてＮｉ／Ｐｄ／Ａｕめっき処理が施されたものであるとする。この場合、第２の金属系材料５のＡｕと第２の金属膜に含まれるＡｕとは超音波接合により一体化するため、第２の金属系材料５とダイパッド領域部９の第２の金属膜との接合界面は見られないこととなる。
また、配線基板２は、上述したように放熱基板３のダイパッド領域部９に第２の金属系材料５が接合され、さらにダイパッド領域部９に加熱前の第１の金属系材料４が載置された後、第２の金属系材料５の上部に熱圧着される。つまり、第２の金属系材料５は、配線基板２が当接され加圧されることにより塑性変形し、配線基板２（詳細には、配線基板２の表面の第１の金属膜）と接合される。これにより、配線基板２は、第２の金属系材料５を介して放熱基板３に固定されている。ここで、配線基板２は第２の金属系材料５のＡｕバンプを塑性変形させるようにして短時間で圧着（または熱圧着）されているので、配線基板２の表面の第１の金属膜と第２の金属系材料５とは一体化せず、明確な接合界面が存在する。
さらに、第１の金属系材料４は、第２の金属系材料５の塑性変形後または第２の金属系材料５を塑性変形させながら、第１の金属系材料４の融点以上かつ第２の金属系材料５の融点以下の温度で加熱されるので、熱溶融し、第２の金属系材料５の塑性変形後の高さにならって濡れ広がりながら配線基板２および放熱基板３と接合される。このとき、放熱基板３上の同一のダイパッド領域部９では、図２Ｂに示すように、第１の金属系材料４と第２の金属系材料５とが、それぞれ溶融して互いに少なくとも一部が入り込み、合金化した状態となっている。
より詳細には、第２の金属系材料５の近傍の第１の金属系材料４では、図２Ｂに示すように、第２の金属系材料５が第１の金属系材料４の共晶部分に溶け出しており、第１の金属系材料４の粒度と第２の金属系材料５の粒度の間の粒度の金属成分が明確に観察されている。つまり、第１の金属系材料４と第２の金属系材料５とが一体化して接合されていることがわかる。
なお、第２の金属系材料５およびダイパッド領域部９の表面のめっき材料の種類によっては、第１の金属系材料４と第２の金属系材料５とは、互いに固相拡散が生じるか、または、合金が形成されることにより接合される。
また、配線基板２と第１の金属系材料４、および、放熱基板３と第１の金属系材料４も、それぞれ溶融して互いに少なくとも一部が入り込み、合金化した状態となっている。詳細には、配線基板２と第１の金属系材料４、および、放熱基板３と第１の金属系材料４の接合については、配線基板２の表面めっき、および、放熱基板３のダイパッド領域部９の表面めっきのＡｕが高温によって第１の金属系材料４内に拡散されるので、配線基板２の表面めっきと第１の金属系材料４、および、放熱基板３のダイパッド領域部９の表面めっきと第１の金属系材料４とは一体化し、接合界面は見られないこととなる。
このような構成により、配線基板２、放熱基板３、第１の金属系材料４および第２の金属系材料５が一体化して接合されるため、配線基板２、放熱基板３、第１の金属系材料４および第２の金属系材料５の全体の接合強度を向上することができる。また、第２の金属系材料５が小さい場合にも、第１の金属系材料４と第２の金属系材料５とを一体化することで、配線基板２と放熱基板３の接合強度および接合の信頼性を向上することができる。
なお、配線基板２と放熱基板３とを接合した後の第１の金属系材料４および第２の金属系材料５の高さは、信頼性と放熱性とのバランスから２０～７０μｍの間に設定されることが望ましい。本実施形態にかかる半導体モジュール１００において、実際の仕上がり状態では、第１の金属系材料４および第２の金属系材料５の２つの材料を含む高さばらつきは非常に小さく、±２０μｍ程度にすることができる。また、第１の金属系材料４の材料の供給形態として金属ペレットを用いれば、第１の金属系材料４は、溶融後も高さの維持がしやすくなる。また、第１の金属系材料４は、半導体素子１の真下に大面積で配置していることにより、放熱基板３への放熱が効率よく促進させることができる。
また、放熱基板３と配線基板２との電気的な接続は、第１の金属系材料４ではなく、後述するように、別途、アルミニウム、ＡｕあるいはＣｕ等の金属ワイヤで、配線基板２上の電極８と放熱基板３上の電極１０とを直接ボンディングして接合すればよい。
また、配線基板２と放熱基板３とを第１の金属系材料４および第２の金属系材料５により接合した後、図示はしていないが、放熱基板３上に、コネクター部品やサーミスタ、チップ部品等を搭載して、リフロー等の加熱で一般的なはんだ実装を行い、半導体モジュール１００を作製してもよい。
本実施形態に係る半導体モジュール１００の構成によると、配線基板２と放熱基板３とを第１の金属系材料４および第２の金属系材料５で接合する際に、融点の高い第２の金属系材料５で配線基板２と放熱基板３とが固定された状態を維持しながら、第１の金属系材料４を溶融させて、第２の金属系材料５に接触しつつ、配線基板２と放熱基板３を短時間で接合することができる。
これにより、接合する過程で第１の金属系材料４の接合温度まで昇温させても、配線基板２と放熱基板３との搭載ずれや材料の線膨張率の差による変位を抑制することができる。さらに、第２の金属系材料５と第１の金属系材料４が接合しているため、接合後もその固定状態をより強固に維持することができる。また、従来技術のように接合時から冷却時まで搭載用ヘッドツール１１で配線基板２を長時間保持することが不要になるため、工程タクトも短くすることができる。
なお、搭載用ヘッドツール１１は、半導体素子１が搭載された配線基板２を吸着することにより保持するツールである。搭載用ヘッドツール１１は、配線基板２を吸着したまま、第２の金属系材料５に当接して加圧することができる。搭載用ヘッドツール１１は、吸着することにより配線基板２を保持するツールに限らず、配線基板２を挟持する等、他の方法で配線基板２を保持するものであってもよい。
［３．ＬＥＤを用いた半導体モジュール］
以下、半導体素子１としてＬＥＤを用いた場合の半導体モジュール１００の構造について、図１を用いて詳細に説明する。以下では、半導体素子１として用いた発光ダイオードを、ＬＥＤ素子１と呼ぶ。
窒化アルミニウムで構成される配線基板２上には、配線基板２の長辺方向に沿って、複数のＬＥＤ素子１が一列に配置されている。個々のＬＥＤ素子１は、配線基板２の上の電極（図示せず）にフリップチップ接続されている。個々のＬＥＤ素子１の上方には、接着材（図示せず）を介して光透過部材６が配置されている。配線基板２上におけるＬＥＤ素子１および光透過部材６の周囲の領域には、反射樹脂７が配置されている。反射樹脂７は、ＬＥＤ素子１の側面および光透過部材６の側面を被覆し、光透過部材６の表面を露出している。上面から見たとき、反射樹脂７の端部は、配線基板２の３辺の位置と一致している。配線基板２の上面は、図１において、下半分の領域が反射樹脂７から露出している。言い換えると、配線基板２上のＬＥＤ素子１に電気的に接続される電極の一部は反射樹脂７から延びるように露出されている。
光透過部材６は、ＬＥＤ素子１から出射された光を波長変換する蛍光体を含むセラミックプレートである。ＬＥＤ素子１から出射された青色光と蛍光体で波長変換された変換光とが光透過部材６の出射面から出射されることで白色光が得られる。蛍光体は、例えば、ＹＡＧ、ＣＡＳＮ、ＳｉＡｌＯＮ、ＬＳＮ等公知の材料である。反射樹脂７は、例えば、酸化チタンなどの反射材料を含むシリコーン樹脂である。
配線基板２は、放熱基板３上のダイパッド領域部９に固定される。配線基板２の放熱基板３と対向する面上には、配線基板２に近い側から順にＮｉＣｒ／Ａｕ／Ｎｉ／Ａｕで構成された第１の金属膜（図示せず）が設けられている。放熱基板３上のダイパッド領域部９の上には、放熱基板３に近い側から順にＮｉ／Ｐｄ／Ａｕで構成された第２の金属膜（図示せず）が設けられている。配線基板２と放熱基板３とは、配線基板２と放熱基板３との各々の第１の金属膜および第２の金属膜の間に配置された、Ａｕからなる第２の金属系材料５と、ＡｕＳｎからなる第１の金属系材料４とにより固定されている。
第２の金属系材料５は、半導体モジュール１００を上面から見たときに、配線基板２上のＬＥＤ素子１および反射樹脂７が配置された領域以外の領域の下方にのみ設けられる。本実施形態に係る半導体モジュール１００の場合、複数の第２の金属系材料５が、配線基板２上に３行８列のマトリクス状に配置されている。第１の金属系材料４は、半導体モジュール１００を上面から見たときに、ＬＥＤ素子１および反射樹脂７の形成されている領域の下方全面に配置され、さらに、マトリクス状に配置された複数の第２の金属系材料５の間を埋めるようにも配置されている。すなわち、第１の金属系材料４は、配線基板２の下方領域全面に形成されている。したがって、ＬＥＤ素子１の直下の配線基板２と放熱基板３との間には、第１の金属系材料４のみが配置されている。
また、Ａｕからなる第２の金属系材料５の側壁は、ＡｕＳｎからなる第１の金属系材料４と接触している。さらに、第１の金属系材料４が複数の第２の金属系材料５の間を埋めるように広がる過程において、第２の金属系材料５の側壁と第１の金属系材料４とは溶融して接合する。言い換えると、ダイパッド領域部９の全面に形成された第１の金属系材料４の中を貫通するように、柱状の第２の金属系材料５が形成されていることになる。
第１の金属系材料４は、放熱基板３の金属膜の最表面のＡｕ、および配線基板２の金属膜の最表面のＡｕと溶融して接合するため、その界面は明確ではない。第２の金属系材料５は、放熱基板３の金属膜の最表面のＡｕとは超音波接合により一体化されるため、部分的に、或いは全域において、金属結合が形成されることになり界面は明確ではない。また、第２の金属系材料５は、配線基板２の金属膜の最表面のＡｕとは熱圧着されるため、金属結合は形成されず、明確な界面が見られる。
高輝度のＬＥＤ素子１は発熱量が大きいが、上述した構成の半導体モジュール１００では、ＬＥＤ素子１の配置領域、および、ＬＥＤ素子１の周囲の反射樹脂７が配置された領域の裏面側の広い領域において配線基板２と放熱基板３とが第１の金属系材料４で直接固定されているため、ＬＥＤ素子１で発生した熱を放熱基板３側へ速やかに放熱することができる。
また、配線基板２において、反射樹脂７の形成されていない領域の裏面側に第２の金属系材料５を配置することにより、搭載用ヘッドツール１１で配線基板２の上面を直接加圧することができる。これにより、配線基板２よりもヤング率の小さな反射樹脂７を加圧することなく配線基板２と放熱基板３とを第２の金属系材料５により固定することができる。
なお、本実施形態において、第２の金属系材料５は３行８列のマトリクス状に配置することとしたが、第２の金属系材料５は少なくとも３つ配置されればよい。このとき、配線基板２と放熱基板３との平行度を保てるように、第２の金属系材料５が配置された放熱基板３を平面視したときに、３つの第２の金属系材料５により面が形成されるように配置してもよい。また、搭載用ヘッドツール１１の機械精度によっては、直線上に３つ配置してもよい。
［４．効果等］
以上、本実施形態に係る半導体モジュール１００の構成によると、配線基板２と放熱基板３とを第１の金属系材料４および第２の金属系材料５で接合する際に、融点の高い第２の金属系材料５で配線基板２と放熱基板３とが固定された状態を維持しながら、第１の金属系材料４を溶融させて、第２の金属系材料５に接触しつつ、配線基板２と放熱基板３を短時間で接合する。
これにより、接合する過程で第１の金属系材料４の接合温度まで昇温させても、配線基板２と放熱基板３との搭載ずれや材料の線膨張率の差による変位を抑制することができる。また、第１の金属系材料４と第２の金属系材料５が接合しているため、接合後もその固定状態をより強固に維持することができる。また、従来技術のように接合時から冷却時まで搭載用ヘッドツール１１で配線基板２を長時間保持することが不要になるため、工程タクトも短くすることができる。したがって、短時間で信頼性の高い半導体モジュール１００を得ることができる。
また、第１の金属系材料４は、半導体素子１の真下に大面積で配置していることにより、半導体素子１で発生した熱を、放熱基板３を介して効率よく放熱することができる。
なお、第１の金属系材料４は、放熱基板３のダイパッド領域部９に第１の金属系材料４が溶融することで接合されているため、第２の金属系材料５に比べて大面積である。
本実施形態に係る半導体モジュール１００では、第１の金属系材料４は第２の金属系材料５より接合面積が大きく、さらに半導体素子１側から平面視したときの投影面において、第２の金属系材料５の配置領域は、半導体素子１の直下の領域を除いた配線基板２の片側に偏在させて、第１の金属系材料４の配置領域はほぼ配線基板２直下の全面を覆うように配置、接合されている。
このような構成とすることにより、半導体素子１直下から配線基板２を通して放熱する際、さらにその直下を覆う大面積の第１の金属系材料４を通じて放熱基板３への放熱が行われ得るため、放熱面積を大きくすることができる。したがって、半導体素子１からの放熱性を高めることができる。
また、図１に示した半導体モジュール１００では、半導体素子１を配線基板２の中心からずらして、半導体素子１の直下の配線基板２の下方には第１の金属系材料４のみを配置して、第２の金属系材料５は半導体素子１が搭載されていない配線基板２の直下に配置している。つまり、第２の金属系材料５は、第２の金属系材料５が配置された放熱基板３を平面視したときに、半導体素子１が配置された領域と配線基板２の一辺との間に配置されている。
このような構成とすることにより、第２の金属系材料５を配線基板２と接合する際に、半導体素子１に接触せずに配線基板２の平坦部分を搭載用ヘッドツール１１で押さえつけることで、第２の金属系材料５の平坦性を保つことが容易になる。
（第１の実施形態の第１変形例）
次に、第１の実施形態の第１変形例のａ～ｃに係る半導体モジュール１００ｂ～１００ｄについて説明する。なお、以下に示す半導体モジュール１００ｂ～１００ｄでは、半導体素子１としてＬＥＤ素子１を用いている。
図３は、本実施形態の第１変形例のａに係る半導体モジュール１００ｂの構成を示す概略図である。図３において、（ａ）は平面図、（ｂ）は（ａ）のIIIb-IIIb線における断面図、（ｃ）は（ａ）のIIIc-IIIc線における断面図である。
図３の（ａ）～（ｃ）に示す第１変形例のａの半導体モジュール１００ｂは、図１の（ａ）～（ｃ）に示す半導体モジュール１００と比較して、配線基板２上に配置されたＬＥＤ素子１、光透過部材６、反射樹脂７は、同じ構成であり、第２の金属系材料５の個数と配置が異なる。具体的には、図３の（ａ）に示すように半導体モジュール１００ｂを上面視した場合に、配線基板２上のＬＥＤ素子１と反射樹脂７が配置された領域、および、配線基板２の電極８の配置された領域の下方を除いた領域において、第２の金属系材料５は、反射樹脂７の近傍で且つ配線基板２の両端部付近の２箇所と、反射樹脂７の配置された領域から離れた配線基板２の端部の中央付近１箇所との合計３箇所に配置されている。
また、図４は、本実施形態の第１変形例のｂに係る半導体モジュール１００ｃの構成を示す断面図である。図４において、（ａ）は平面図、（ｂ）は（ａ）のIVb-IVb線における断面図、（ｃ）は（ａ）のIVc-IVc線における断面図である。
図４の（ａ）～（ｃ）に示す第１変形例のｂの半導体モジュール１００ｃは、図３の（ａ）～（ｃ）に示す半導体モジュール１００ｂと比較して、配線基板２上に配置されたＬＥＤ素子１、光透過部材６、反射樹脂７、第２の金属系材料５の配置が異なる。具体的には、図４の（ａ）に示すように半導体モジュール１００ｃを上面視した場合に、配線基板２の中央を横断するようにＬＥＤ素子１、反射樹脂７が配置されており、その両側に配線基板２の電極８が露出されている。第２の金属系材料５は、配線基板２上のＬＥＤ素子１と反射樹脂７が配置された領域、および、配線基板２の電極８の配置された領域の下方を除いた領域において、反射樹脂７を挟み、配線基板２の片側端部の中央付近の１箇所と、他方端部の両角部付近の２箇所との合計３箇所に配置されている。
また、図５は、本実施形態の第１変形例のｃに係る半導体モジュール１００ｄの構成を示す断面図である。図５において、（ａ）は平面図、（ｂ）は（ａ）のVb-Vb線における断面図、（ｃ）は（ａ）のVc-Vc線における断面図である。
図５の（ａ）～（ｃ）に示す第１変形例ｃの半導体モジュール１００ｄは、図３の（ａ）～（ｃ）に示す半導体モジュール１００ｂと比較して、配線基板２上に配置された電極、ＬＥＤ素子１、光透過部材６、反射樹脂７、第２の金属系材料５の配置が異なる。具体的には、図５の（ａ）に示すように半導体モジュール１００ｄを上面視した場合に、ＬＥＤ素子１は、配線基板２の長辺方向に沿って、２行３列のマトリクス状に配置されている。また、反射樹脂７は、ＬＥＤ素子１、光透過部材６の側面を覆い、配線基板２の短辺方向を横断するように配置されている。配線基板２の電極８は、配線基板２の長辺方向に延びるように反射樹脂７から露出している。第２の金属系材料５は、配線基板２上のＬＥＤ素子１と反射樹脂７とが配置された領域、および、配線基板２の電極８の配置された領域の下方を除いた領域において、配線基板２の４箇所の角部付近にそれぞれ１箇所の合計４箇所に配置されている。
第１の実施形態に係る半導体モジュール１００において、第２の金属系材料５はマトリクス状に配置されたが、本変形例のａ～ｃに係る半導体モジュール１００ｂ～１００ｄでは、配線基板２上の電極８を避けた同一の厚み部分の下方に第２の金属系材料５を配置している。
この構成により、半導体モジュール１００ｂ～１００ｄにおいて、第２の金属系材料５の面積が大きくとれない場合に複数の第２の金属系材料５を分散して配置することで、搭載用ヘッドツール１１によって配線基板２と放熱基板３とを固定するときに、配線基板２と放熱基板３との平行度を維持しやすくすることができる。第２の金属系材料５は、少なくとも３箇所に、第２の金属系材料５を結んだ線が面を形成するように配置されてもよい。また、第２の金属系材料５は、搭載用ヘッドツール１１の機械精度によっては、直線上に３箇所配置してもよい。
（第１の実施形態の第２変形例）
次に、第１の実施形態の第２変形例に係る半導体モジュール１００ｅについて説明する。なお、以下に示す半導体モジュール１００ｅでは、半導体素子１としてＬＥＤ素子１を用いている。
図６は、第１の実施形態の第２変形例に係る半導体モジュールの構成を示す概略図である。図６において、（ａ）は平面図、（ｂ）は（ａ）のVIb-VIb線における断面図、（ｃ）は（ａ）のVIc-VIc線における断面図である。
図６の（ａ）～（ｃ）に示す半導体モジュール１００ｅは、図１の（ａ）～（ｃ）に示す半導体モジュール１００と比較して、配線基板２上に配置されたＬＥＤ素子１、光透過部材６、反射樹脂７、第２の金属系材料５の配置が異なる。具体的には、図６の（ａ）に示すように半導体モジュール１００ｅを上面視した場合に、配線基板２の長辺方向（Ｘ軸方向）に沿って、２行５列にＬＥＤ素子１が配置されている。また、反射樹脂７は、ＬＥＤ素子１および光透過部材６の側面を覆い、配線基板２の４つの角部を除いて配線基板２の全面に配置されている。第２の金属系材料５は、配線基板２上のＬＥＤ素子１と反射樹脂７が配置された領域の下方を除いた領域において、配線基板２の全ての角部４箇所に配置されている。
この構成により、配線基板２は平坦なので下方に第２の金属系材料５が配置された配線基板２の４つの角部を搭載用ヘッドツール１１で加圧することによって、配線基板２を放熱基板３に固定するときの平行度を維持することができる。したがって、半導体モジュール１００ｅにおいて、配線基板２と放熱基板３との良好な実装安定性が得られる。
（第１の実施形態の第３変形例）
次に、第１の実施形態の第３変形例に係る半導体モジュール１００ｆについて説明する。なお、以下に示す半導体モジュール１００ｆでは、半導体素子１としてＬＥＤ素子１を用いている。
図７は、第１の実施形態の第３変形例に係る半導体モジュール１００ｆの構成を示す概略図である。図７において、（ａ）は平面図、（ｂ）は（ａ）のVIIb-VIIb線における断面図、（ｃ）は（ａ）のVIIc-VIIc線における断面図である。
図７の（ａ）～（ｃ）に示す半導体モジュール１００ｆは、図６の（ａ）～（ｃ）に示す半導体モジュール１００ｅと比較して、配線基板２上に配置されたＬＥＤ素子１、光透過部材６、反射樹脂７、第２の金属系材料５の配置が異なる。具体的には、図７の（ａ）に示すように半導体モジュール１００ｆを上面視した場合に、配線基板２の長辺方向（Ｘ軸方向）に沿って、３個のＬＥＤ素子１が１行に配置されている。また、反射樹脂７は、ＬＥＤ素子１、光透過部材６の側面を覆い、配線基板２の端部に接しないように配置されている。第２の金属系材料５は、配線基板２上のＬＥＤ素子１と反射樹脂７とが配置された領域の下方を除いた領域、および、配線基板２の電極８の配置された領域の下方を除いた領域において、配線基板２の全ての角部４箇所と、配線基板２の長辺方向の中央付近の２箇所との合計６箇所に配置されている。言い換えると、第２の金属系材料５は、反射樹脂７の周囲を取り囲むように配置されている。
この構成により、半導体モジュール１００ｆは、第２変形例に係る半導体モジュール１００ｅと比較して、配線基板２のＬＥＤ素子１と反射樹脂７からの露出領域の面積が最も大きく、且つ、配線基板２の外周部の４辺に沿って搭載用ヘッドツール１１で加圧することができる。したがって、半導体モジュール１００ｆにおいて、配線基板２を放熱基板３に固定するときの実装傾きを最も小さくでき、配線基板２と放熱基板３とのさらに良好な実装安定性が得られる。
（第１の実施形態の第４変形例）
次に、第１の実施形態の第４変形例に係る半導体モジュール１００ｇについて説明する。図８は、本実施形態の第４変形例に係る半導体モジュール１００ｇの構成を示す断面図である。
本変形例に係る半導体モジュール１００ｇの特徴は、図８に示すように、半導体素子１を搭載した配線基板２上の電極８と放熱基板３上の電極１０とをリボンボンド等を含むＣｕ、Ａｕ、Ａｌ等の金属ワイヤ１２で電気的に接続し、第１の金属系材料４を半導体素子１、および、配線基板２のいずれとも電気的に導通させないことである。
このような構成とすることにより、半導体モジュール１００ｇは、第１の金属系材料４が半導体素子１および配線基板２と絶縁されていても、半導体素子１及び配線基板２と放熱基板３との電気的接続が、それぞれの電極８と電極１０との間で行われる。これにより、半導体モジュール１００ｆは、第２の金属系材料５および第１の金属系材料４による配線基板２と放熱基板３との接合状態に関係なく、半導体モジュールとして機能すべき電気特性を維持することができる。
ここで、第２の金属系材料５は、第１の金属系材料４より熱伝導率の高い材料を選択して、配線基板２の電極８の直下に配置することが望ましい。このようにすれば、放熱基板３に配線基板２を搭載した後、金属ワイヤ１２で配線基板２上の電極８と放熱基板３上の電極１０との電気的接続を取る際に、配線基板２の電極８の真下に第２の金属系材料５が配置されることとなる。したがって、放熱基板３と電極８の真下の配線基板２との熱伝導が良好となる。
この構成により、電極８と電極１０とを金属ワイヤ１２により接合するときに放熱基板３側から加熱が必要な場合に、電極８を良好に加熱することができる。したがって、金属ワイヤ１２による配線基板２と放熱基板３とを安定して接合することができる。
（第１の実施形態の第５変形例）
次に、第１の実施形態の第５変形例に係る半導体モジュールについて説明する。本変形例は、第２の金属系材料５と第１の金属系材料４の組み合わせを説明するものであり、各部材の配置に関係しないため、図示はしていない。
第１の金属系材料４は、第２の金属系材料５よりも融点が低い。また、第１の金属系材料４の方が、第２の金属系材料５よりも接合面積が大きい。さらに、第２の金属系材料５は第１の金属系材料に比べて、接合時に荷重に対して変形しやすく、濡れ広がりにくい。
本変形例に係る半導体モジュールでは、第２の金属系材料５は、ヤング率１５０ＧＰａ以下の金属からなるバンプとし、第１の金属系材料４ははんだとする組み合わせが望ましい。例えば、ＡｕバンプとＡｕＳｎはんだ、(Ｃｕ、Ａｇ、Ａｕ）バンプとＳｎＡｇ系はんだ、(Ｃｕ、Ａｇ、Ａｕ）バンプとＳｎＰｂ系はんだ、ＳｎバンプとＳｎＡｇ系はんだやＳｎＰｂ系はんだ、ＢｉバンプとＳｎＡｇ系はんだやＳｎＢｉ系はんだ、ＰｂバンプとＳｎＰｂ系はんだ、ＩｎバンプとＳｎＡｇ系はんだやＳｎＰｂ系はんだ、ＡｌバンプとＳｎＺｎ系はんだという組み合わせが望ましい。
以上のような材料の組み合わせの第１の金属系材料４および第２の金属系材料５を用いれば、第２の金属系材料５を放熱基板３に搭載して接合でき、その後第１の金属系材料４を放熱基板３に搭載することができる。その際、放熱基板３の下方のステージを加熱して、第１の金属系材料４の温度が融点以上になるように加熱することができる。次に、配線基板２を搭載用ヘッドツール１１で保持し、配線基板２を第２の金属系材料５に当接して第２の金属系材料５を塑性変形させるように加圧しながら第１の金属系材料４にも接触させ、配線基板２をさらに加圧することにより、第１の金属系材料４が第２の金属系材料５に接触するようにすることで、第１の金属系材料４を濡れ広げることができる。
また、第１の金属系材料４および第２の金属系材料５を、Ａｕ系、Ｃｕ系、Ａｇ系、Ｓｎ系、Ｂｉ系、Ｐｂ系、Ｉｎ系等の同一系統の金属で揃えることにより、第１の金属系材料４と第２の金属系材料５との接合時に、第１の金属系材料４および第２の金属系材料５の材料中のボイド発生を抑制することを容易にすることができる。
（第２の実施形態）
以下、図９～１４を用いて、第２の実施形態について説明する。
本実施形態では、図１の（ａ）～（ｃ）を用いて説明した第１の実施形態に係る半導体モジュール１００の製造方法について説明する。
図９～１４は、半導体モジュール１００の製造方法を示す工程断面図である。図９～１４の各図において、（ａ）は平面図、（ｂ）は各図の（ａ）にそれぞれ示すIXb-IXb線、Xb-Xb線、XIb-XIb線、XIIb-XIIb線、XIIIb-XIIIb線、XIVb-XIVb線における断面図である。
まず、図９に示すように、放熱基板３上のダイパッド領域部９の所定領域上に第２の金属系材料５を搭載する（第２の金属系材料搭載工程）。ここでは、第２の金属系材料５にＡｕやＣｕ等の金属バンプを用いた例を示しており、それを放熱基板３上に超音波接合することでスタッドバンプを形成する。
次に、図１０に示すように、放熱基板３を、加熱ステージ（図示せず）上で加熱する。その後、ダイパッド領域部９に第１の金属系材料４を搭載する（第１の金属系材料搭載工程）。第１の金属系材料４は、金属ペレットの状態で搭載され、融点以下で加熱される。例えば、金属ペレットとしてＡｕＳｎペレットを用いる場合は、ＡｕＳｎの融点以下の温度である２５０℃程度に加熱する。加熱温度は融点以下であるため、ＡｕＳｎペレットは溶融はしていない。また、第１の金属系材料４である金属ペレットの厚みは約５０μｍ程度であり、第２の金属系材料５の高さとほぼ同等か若干低めとする。なお、第１の金属系材料４の形態はペレット材に限るものではなく、ペースト材でも構わない。但し、ペレット材のほうが加熱冷却後の収縮量が小さく、本製造方法には適している。
なお、第１の金属系材料搭載工程と第２の金属系材料搭載工程とは、工程の順序を逆にしてもよいし、同時に行ってもよい。また、第１の金属系材料搭載工程と第２の金属系材料搭載工程では、第１の金属系材料４と第２の金属系材料５とは接触しないように配置しておく方が望ましい。
次に、図１１に示すように、放熱基板３を第１の金属系材料４の融点以上に加熱する（加熱工程）。その際、放熱基板３をその下方で支えている設備のステージ（図示なし）の温度は、第１の金属系材料４が融点以上になるような温度に設定されている。例えばＡｕＳｎ材料の場合には３００℃以上が望ましい。この状態で第１の金属系材料４は溶融しているが、放熱基板３上もしくはダイパッド領域部９上であまり濡れ広がらずに、図１０の時点の搭載箇所に留まっている。
次に、図１２に示すように、半導体素子１が搭載された配線基板２と放熱基板３との位置合わせを行う。放熱基板３は上述した加熱ステージ上に載置して加熱したままとし、搭載用ヘッドツール１１を用いて、半導体素子１が搭載された配線基板２を、第１の金属系材料４および第２の金属系材料５を接合した放熱基板３の上方に準備して所望の搭載位置に合わせる。
その後、図１３のように、搭載用ヘッドツール１１で配線基板２を第１の金属系材料４および第２の金属系材料５を配置した放熱基板３に接触するように押し付けて熱圧着させる（加圧工程）。これにより、配線基板２は、第１の金属系材料４および第２の金属系材料５と接合される。
この過程では、配線基板２を第２の金属系材料５の先端部に押し付けて塑性変形させながら、所望の位置で配線基板２を固定させる。また、同時に、配線基板２を溶融状態になっている第１の金属系材料４に押し付け、放熱基板３の外周方向に押し出し、所望の高さに倣うまで第１の金属系材料４および第２の金属系材料５を変形させればよい。第１の金属系材料４は、配線基板２と放熱基板３との間に濡れ広がり、第２の金属系材料５と少なくとも接触、もしくは接合される。同時に、第１の金属系材料４および第２の金属系材料５は、配線基板２および放熱基板３に溶融して接合される。
なお、搭載用ヘッドツール１１は、配線基板２の半導体素子１に接触させて荷重をかけても構わないが、本実施形態に記載のように、第２の金属系材料５の上方には半導体素子１が搭載されていないようにし、搭載用ヘッドツール１１が配線基板２の半導体素子１が搭載されていない部分を直接加圧しながら、第２の金属系材料５を塑性変形させてもよい。
さらに、本実施形態において、配線基板２上で第１の金属系材料４と第２の金属系材料５とが同一の接合用パッドや同一の電極上に配置されれば、第１の金属系材料４は第２の金属系材料５に接触するまで濡れ広がりやすくなる。さらに、放熱基板３上でも同様に、第１の金属系材料４と第２の金属系材料５とが接合されるダイパッド領域部９を同一にすれば、同様の効果が得られる。
次に、図１４に示すように、搭載用ヘッドツール１１と配線基板２との吸着を解除させる。第１の金属系材料４のＡｕＳｎはんだが溶けている状態で搭載用ヘッドツール１１と配線基板２との吸着を解除しても、第２の金属系材料５のＡｕバンプが配線基板２を固定しているために、Ｘ軸方向、Ｙ軸方向およびＺ軸方向への位置ずれは発生しない。その後、加熱ステージから配線基板２が配置された放熱基板３を取り外して冷却することで、配線基板２と放熱基板３の接合が完了する。
本実施形態に係る半導体モジュール１００の製造方法では、配線基板２と放熱基板３とを接合するときに、配線基板２と放熱基板３とを第２の金属系材料５によって固定している。そのために、第１の金属系材料４が溶融した状態で搭載用ヘッドツール１１と配線基板２との吸着を解除しても、配線基板２と放熱基板３との位置ずれは生じない。これにより、本実施形態に係る半導体モジュール１００の製造方法によると、配線基板２と放熱基板３とを短時間で接合することができ、工程処理能力を向上させることができる。
さらに、第１の金属系材料４が、配線基板２と放熱基板３とを広い面積で接合し、また第２の金属系材料５とも接合している。この両方により、接合強度が高く、信頼性の高い半導体モジュール１００を提供することができる。
ここで、第１の実施形態および第２の実施形態に共通する特徴について、従来技術と比較しながら説明する。
図１５の（ａ）～（ｃ）は、比較例に係る半導体モジュール１５０の製造方法を示す断面図である。
比較例に係る半導体モジュール１５０の製造方法では、まず、図１５の（ａ）に示すように、放熱基板１５３上に接合材１５４を配置する。続けて、図１５の（ｂ）に示すように、接合材１５４を溶融した後、半導体素子１５１が搭載された配線基板１５２を、搭載用ヘッドツール（図示せず）を用いて、接合材１５４を装着した放熱基板１５３の上方に配置する。その後、半導体素子１５１が搭載された配線基板１５２を、接合材１５４を装着した放熱基板１５３に接触するように押し付けて接合させる。さらに、図１５の（ｃ）に示すように、接合材１５４を冷却することにより、半導体モジュール１５０が完成する。
つまり、この製造方法では、半導体素子１５１が搭載された配線基板１５２を、接合材１５４を装着した放熱基板１５３の上方に配置し、その後、半導体素子１５１が搭載された配線基板１５２を、接合材１５４を装着した放熱基板１５３に接触するように押し付けて接合させる。この製造方法では、接合材１５４の冷却が完了するまで、半導体素子１５１が搭載された配線基板１５２を、搭載用ヘッドツールを用いて保持し続ける必要がある。
これに対し、本実施形態に係る半導体モジュール１００の製造方法では、第２の金属系材料５を用いているために、加熱過程では第２の金属系材料５と配線基板２が接着し、第２の金属系材料５の高さに合わせて配線基板２が放熱基板３と固定される。この固定によって、配線基板２とそれに搭載された半導体素子１の放熱基板３に対する高さばらつきや傾き等の搭載精度を高精度に制御することが可能となる。
合わせて、本実施形態に係る半導体モジュール１００の製造方法では、第２の金属系材料５により配線基板２を放熱基板３に固定した状態で、第１の金属系材料４が配線基板２と放熱基板３との間に濡れ広がり、配線基板２と放熱基板３とを接合している。したがって、第２の金属系材料５による固定により、搭載用ヘッドツール１１で配線基板２を保持し続ける必要が無い。この結果、第１の金属系材料４による配線基板２と放熱基板３との接合を短時間に行うことができ、工程処理能力を向上させることができる。
（第２の実施形態の変形例）
以下、図１６を用いて、第２の実施形態の変形例について説明する。図１６の（ａ）～（ｃ）は、第２の実施形態の変形例に係る半導体モジュールの製造方法の工程を示す断面図である。
本実施形態に係る半導体モジュール１００の製造方法は、図９～１４に示した第２の実施形態の製造方法と類似しているため、両者の相違点についてのみ説明する。
図１６の（ａ）～（ｃ）に示すように、半導体モジュール１００の製造方法は、搭載用ヘッドツール１１による配線基板２の加圧条件を変更することで、完成品としての第１の金属系材料４と第２の金属系材料５との接合状態を変えることができる。
図１６の（ａ）では、第１の金属系材料４が第２の金属系材料５の少なくとも１つに接触している状態、図１６の（ｂ）ではさらに加圧して第２の金属系材料５の全てが第１の金属系材料４と接触または接合している状態を示している。
図１６の（ａ）および図１６の（ｂ）のいずれの場合も、配線基板２を下降させて第２の金属系材料５の先端部を潰しながら、第１の金属系材料４を第２の金属系材料５に接触させ、搭載用ヘッドツール１１で加圧している部分の直下まで濡れ広げることで、所望の第１の金属系材料４と第２の金属系材料５とを接合している。
なお、図１６の（ａ）では、第２の金属系材料５の配線基板２および放熱基板３との接合状態をＸ線検査等で容易に観察できるという利点がある。
図１６の（ｂ）では、第２の金属系材料５の全てが第１の金属系材料４と接触または接合しているため、配線基板２と放熱基板３との接合信頼性が高くなる。
また、図１６の（ｃ）のように、搭載用ヘッドツール１１により配線基板２をさらに加圧すれば、配線基板２と放熱基板３の間隔は縮まり、放熱基板３上において配線基板２の端部よりも放熱基板３の外周方向に第１の金属系材料４が露出したフィレットが形成できる。これにより、配線基板２の端部まで放熱基板３に接合することができるので、両者間の接合強度を向上することができる。ここで、第２の金属系材料５の周辺部以外を含む配線基板２の４辺全ての端部から第１の金属系材料４が露出してフィレットが形成されているとなおよい。
（その他の実施形態）
以上、一つまたは複数の態様にかかる半導体モジュールおよび半導体モジュールの製造方法について、実施形態および変形例に基づいて説明したが、本開示は、この実施形態および変形例に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
本開示は、特に、ＬＥＤを用いたヘッドランプや光学精度の高い照明器具に使用されるＬＥＤを搭載した半導体モジュール等において有用である。
１、１５１、３２３ 半導体素子、ＬＥＤ素子（半導体素子）
２、１５２ 配線基板（第１の基板）
３、１５３、３２１ 放熱基板（第２の基板）
４ 第１の金属系材料
５ 第２の金属系材料
６ 光透過部材
７ 反射樹脂
８、１０ 電極
９ ダイパッド領域部（接合パッド、第２の金属膜）
１１ 搭載用ヘッドツール
１２ 金属ワイヤ
１００、１００ｂ～１００ｆ、１５０、２００、３００ 半導体モジュール
１５４ 接合材
３２２ サブマウント
３２４ａ 正極ランド
３２４ｂ 負極ランド

Claims (24)

  1. 半導体素子と、
    前記半導体素子を第１面に搭載し、前記半導体素子と電気的に接続された第１の基板と、
    前記第１の基板における前記第１面の反対側の第２面と対向する第３面に、前記第１の基板を搭載した第２の基板と、
    前記第１の基板と前記第２の基板との間に介在して前記第１の基板と前記第２の基板とを接合する第１の金属系材料と、
    前記第１の金属系材料よりも融点が高く、前記第１の基板と前記第２の基板との間に介在して前記第１の基板と前記第２の基板とを接合する第２の金属系材料と、を備え、
    前記第１の金属系材料は、前記半導体素子の直下の前記第１の基板と前記第２の基板との間に形成されており、
    前記第２の金属系材料は、前記第１の基板の直下の領域のみに形成されており、
    前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、前記第２の金属系材料と前記第１の基板、前記第２の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、少なくとも一部がそれぞれ接合されており、
    前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、それぞれ合金化することにより接合されており、
    上面視で、前記第１の基板の一方側にのみ前記半導体素子が配置されており、前記一方側とは反対側の他方側にのみ前記第２の金属系材料が配置されている
    半導体モジュール。
  2. 半導体素子と、
    前記半導体素子を第１面に搭載し、前記半導体素子と電気的に接続された第１の基板と、
    前記第１の基板における前記第１面の反対側の第２面と対向する第３面に、前記第１の基板を搭載した第２の基板と、
    前記第１の基板と前記第２の基板との間に介在して前記第１の基板と前記第２の基板とを接合する第１の金属系材料と、
    前記第１の金属系材料よりも融点が高く、前記第１の基板と前記第２の基板との間に介在して前記第１の基板と前記第２の基板とを接合する第２の金属系材料と、を備え、
    前記第１の金属系材料は、前記半導体素子の直下の前記第１の基板と前記第２の基板との間に形成されており、
    前記第２の金属系材料は、前記第１の基板の直下の領域のみに形成されており、
    前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、前記第２の金属系材料と前記第１の基板、前記第２の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、少なくとも一部がそれぞれ接合されており、
    前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、それぞれ合金化することにより接合されており、
    前記第２の金属系材料は、前記第１の金属系材料より塑性変形しやすい材料である
    半導体モジュール。
  3. 半導体素子と、
    前記半導体素子を第１面に搭載し、前記半導体素子と電気的に接続された第１の基板と、
    前記第１の基板における前記第１面の反対側の第２面と対向する第３面に、前記第１の基板を搭載した第２の基板と、
    前記第１の基板と前記第２の基板との間に介在して前記第１の基板と前記第２の基板とを接合する第１の金属系材料と、
    前記第１の金属系材料よりも融点が高く、前記第１の基板と前記第２の基板との間に介在して前記第１の基板と前記第２の基板とを接合する第２の金属系材料と、を備え、
    前記第１の金属系材料は、前記半導体素子の直下の前記第１の基板と前記第２の基板との間に形成されており、
    前記第２の金属系材料は、前記第１の基板の直下の領域のみに形成されており、
    前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、前記第２の金属系材料と前記第１の基板、前記第２の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、少なくとも一部がそれぞれ接合されており、
    前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、それぞれ合金化することにより接合されており、
    前記半導体素子は、発光ダイオードであり、
    前記第１の基板上であって前記半導体素子の側方には、反射樹脂が配置され、
    前記第２の金属系材料は、前記第２の金属系材料が配置された前記第２の基板を平面視したときに、前記半導体素子および前記反射樹脂が配置された領域以外の領域のみに配置されており、
    前記第１の金属系材料は、前記反射樹脂の領域に配置されている
    半導体モジュール。
  4. 前記第１の金属系材料は、熱溶融して前記第２の金属系材料と接合されている
    請求項１から３のいずれか１項に記載の半導体モジュール。
  5. 前記第１の基板は、前記第２面の少なくとも一部に、第１の金属膜を有し、
    前記第２の基板は、前記第３面の少なくとも一部に、第２の金属膜を有し、
    前記第２の金属系材料と前記第１の金属膜とは、一体化せずに接合界面が存在するように接合されており、
    前記第２の金属系材料と前記第２の金属膜とは、一体化して接合界面が存在しないように接合されている
    請求項１から４のいずれか１項に記載の半導体モジュール。
  6. 前記第１の金属系材料と前記第１の基板および前記第２の基板のそれぞれとの接合面積は、前記第２の金属系材料と前記第１の基板および前記第２の基板のそれぞれとの接合面積よりも大きい
    請求項１から５のいずれか１項に記載の半導体モジュール。
  7. 前記第２の金属系材料と前記第１の基板との接合面積は、前記第２の金属系材料と前記第２の基板との接合面積よりも小さい
    請求項１から６のいずれか１項に記載の半導体モジュール。
  8. 前記半導体素子の直下の前記第１の基板と前記第２の基板との間には、前記第１の金属系材料のみが配置されている
    請求項１から７のいずれか１項に記載の半導体モジュール。
  9. 前記第１の基板と前記第２の基板との間において、前記第１の金属系材料および前記第２の金属系材料は、同一の接合パッド上に配置されている
    請求項１から８のいずれか１項に記載の半導体モジュール。
  10. 前記第１の金属系材料は、前記第２の金属系材料の周縁に配置されている
    請求項１から９のいずれか１項に記載の半導体モジュール。
  11. 前記第１の金属系材料は、前記第１の基板および前記第２の基板を平面視したときに、前記第１の基板の周辺のうちの少なくとも一辺からはみ出している
    請求項１から１０のいずれか１項に記載の半導体モジュール。
  12. 前記第１の金属系材料および前記第２の金属系材料は、それぞれ前記半導体素子および前記第１の基板のいずれとも電気的に接合していない
    請求項１から１１のいずれか１項に記載の半導体モジュール。
  13. 前記半導体素子は、発光ダイオードであり、
    前記第１の基板上であって前記半導体素子の側方には、反射樹脂が配置され、
    前記第２の金属系材料は、前記第２の金属系材料が配置された前記第２の基板を平面視したときに、前記半導体素子および前記反射樹脂が配置された領域以外の領域に配置されている
    請求項１、２、および、４から１２のいずれか１項に記載の半導体モジュール。
  14. 前記第２の金属系材料は、前記第１の基板と前記第２の基板との間において少なくとも３つ配置され、
    ３つの前記第２の金属系材料は、前記第２の金属系材料が配置された前記第２の基板を平面視したときに、面を形成するように配置される
    請求項１から１３のいずれか１項に記載の半導体モジュール。
  15. 前記第２の金属系材料は、前記第２の金属系材料が配置された前記第１の基板を平面視したときに、前記半導体素子が配置された領域と前記第１の基板の一辺との間に配置されている
    請求項１４に記載の半導体モジュール。
  16. 前記第１の基板は、前記第２面の少なくとも一部に、第１の金属膜を有している
    請求項１から４、および、６から１５のいずれか１項に記載の半導体モジュール。
  17. 前記第１の金属膜は、金で構成されている
    請求項１６に記載の半導体モジュール。
  18. 前記第２の基板は、前記第３面の少なくとも一部に、第２の金属膜を有している
    請求項１から４、および、６から１７のいずれか１項に記載の半導体モジュール。
  19. 前記第２の金属膜は、金で構成されている
    請求項１８に記載の半導体モジュール。
  20. 前記第１の金属系材料と前記第２の金属系材料とは異なる材料で構成されている
    請求項１から１９のいずれか１項に記載の半導体モジュール。
  21. 前記第１の金属系材料と前記第２の金属系材料とは同一系統の金属で構成され、
    前記第１の金属系材料と前記第２の金属系材料とは、金属結合している
    請求項１から１９のいずれか１項に記載の半導体モジュール。
  22. 半導体素子を有する第１の基板を第２の基板に搭載する半導体モジュールの製造方法であって、
    前記第２の基板上に第１の金属系材料を搭載する第１の金属系材料搭載工程と、
    前記第２の基板上に前記第１の金属系材料より融点の高い第２の金属系材料を搭載して接合する第２の金属系材料搭載工程と、
    前記第２の金属系材料を塑性変形させるように、前記第１の基板を前記第２の金属系材料に接触させて加圧する加圧工程と、
    前記加圧によって前記第２の金属系材料を塑性変形させつつ前記第１の金属系材料を熱溶融させて、前記第２の基板と前記第１の基板とを前記第１の金属系材料および前記第２の金属系材料によって接合する加熱工程と、を含み、
    前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、前記第２の金属系材料と前記第１の基板、前記第２の金属系材料と前記第２の基板、および、前記第１の金属系材料と前記第２の金属系材料は、少なくとも一部がそれぞれ接合されており、
    前記第１の金属系材料と前記第１の基板、前記第１の金属系材料と前記第２の基板、前記第２の金属系材料と前記第１の基板、および、前記第１の金属系材料と前記第２の金属系材料は、それぞれ合金化することにより接合されており、
    上面視で、前記第１の基板の一方側にのみ前記半導体素子を配置し、前記一方側とは反対側の他方側にのみ前記第２の金属系材料を配置する
    半導体モジュールの製造方法。
  23. 前記第２の金属系材料搭載工程では、超音波を印加することにより前記第２の金属系材料を前記第２の基板に接合し、
    前記加圧工程では、前記第１の基板により前記第２の金属系材料の先端部を加圧して塑性変形させる
    請求項２２に記載の半導体モジュールの製造方法。
  24. 前記加熱工程では、前記加圧によって前記第２の金属系材料を塑性変形させつつ前記第２の金属系材料と前記第２の基板とを熱圧着する
    請求項２２または２３に記載の半導体モジュールの製造方法。
JP2018562688A 2017-11-15 2018-08-20 半導体モジュールおよびその製造方法 Active JP7201439B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017220115 2017-11-15
JP2017220115 2017-11-15
PCT/JP2018/030684 WO2019097790A1 (ja) 2017-11-15 2018-08-20 半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019097790A1 JPWO2019097790A1 (ja) 2020-10-08
JP7201439B2 true JP7201439B2 (ja) 2023-01-10

Family

ID=66537822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018562688A Active JP7201439B2 (ja) 2017-11-15 2018-08-20 半導体モジュールおよびその製造方法

Country Status (3)

Country Link
US (1) US10847702B2 (ja)
JP (1) JP7201439B2 (ja)
WO (1) WO2019097790A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3675190B1 (en) * 2018-12-25 2023-05-03 Nichia Corporation Method of manufacturing light source device and light source device
JP7366337B2 (ja) 2018-12-25 2023-10-23 日亜化学工業株式会社 光源装置の製造方法および光源装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230351A (ja) 2000-02-14 2001-08-24 Shibafu Engineering Corp 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法
JP2007243118A (ja) 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置
JP2015185611A (ja) 2014-03-20 2015-10-22 東芝ライテック株式会社 発光装置
WO2016147252A1 (ja) 2015-03-13 2016-09-22 株式会社日立製作所 半導体装置およびその製造方法
JP2016177979A (ja) 2015-03-20 2016-10-06 ウシオ電機株式会社 蛍光光源装置
JP2017069401A (ja) 2015-09-30 2017-04-06 日亜化学工業株式会社 基板及び発光装置、並びに発光装置の製造方法
WO2017163593A1 (ja) 2016-03-24 2017-09-28 パナソニックＩｐマネジメント株式会社 半導体モジュールおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389557A (en) * 1981-08-17 1983-06-21 Northern Telecom Limited Semiconductor laser bonding technique
JPH10189801A (ja) * 1996-12-26 1998-07-21 Matsushita Electric Ind Co Ltd 半導体装置
WO2009157160A1 (ja) * 2008-06-25 2009-12-30 パナソニック株式会社 実装構造体、及び実装構造体の製造方法
JP5245980B2 (ja) * 2008-09-30 2013-07-24 豊田合成株式会社 発光装置及びその製造方法
JP5656247B2 (ja) 2010-10-05 2015-01-21 シチズン電子株式会社 半導体発光装置及び半導体発光装置の組み込み構造
JP4910220B1 (ja) 2010-10-19 2012-04-04 国立大学法人九州工業大学 Ｌｅｄモジュール装置及びその製造方法
JP5931410B2 (ja) 2011-11-15 2016-06-08 株式会社小糸製作所 発光モジュールとその製造方法及び車両用灯具
JP2014093148A (ja) 2012-11-01 2014-05-19 Ichikoh Ind Ltd 車両用灯具の半導体型光源、車両用灯具

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230351A (ja) 2000-02-14 2001-08-24 Shibafu Engineering Corp 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法
JP2007243118A (ja) 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置
JP2015185611A (ja) 2014-03-20 2015-10-22 東芝ライテック株式会社 発光装置
WO2016147252A1 (ja) 2015-03-13 2016-09-22 株式会社日立製作所 半導体装置およびその製造方法
JP2016177979A (ja) 2015-03-20 2016-10-06 ウシオ電機株式会社 蛍光光源装置
JP2017069401A (ja) 2015-09-30 2017-04-06 日亜化学工業株式会社 基板及び発光装置、並びに発光装置の製造方法
WO2017163593A1 (ja) 2016-03-24 2017-09-28 パナソニックＩｐマネジメント株式会社 半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
US10847702B2 (en) 2020-11-24
JPWO2019097790A1 (ja) 2020-10-08
US20190189881A1 (en) 2019-06-20
WO2019097790A1 (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
US7646030B2 (en) Flip chip type LED lighting device manufacturing method
JP5038623B2 (ja) 光半導体装置およびその製造方法
JP5731674B2 (ja) 上面接続部のみを有するフォトン構成デバイス
US7795053B2 (en) Light-emitting device manufacturing method and light-emitting device
JP4359195B2 (ja) 半導体発光装置及びその製造方法並びに半導体発光ユニット
US6268239B1 (en) Semiconductor chip cooling structure and manufacturing method thereof
US10305008B2 (en) Semiconductor module and method for manufacturing the same
JP7201439B2 (ja) 半導体モジュールおよびその製造方法
JP2018152465A (ja) 半導体モジュール
JP7100980B2 (ja) Ｌｅｄパッケージ
JPWO2013108706A1 (ja) 半導体装置
JP2012165016A (ja) 発光装置
JP2011146611A (ja) 発光素子パッケージ、及びこれを用いた線状発光装置、面状発光装置
EP1524705B1 (en) Flip chip type LED lighting device and its manufacturing method
JP2006279080A (ja) 発光素子ウエハの固定方法
CN114156398A (zh) 焊料凸块及其焊盘、半导体器件及其制备方法、封装件、背光单元及照明设备
JP2006303017A (ja) 熱電変換装置
JP2007306035A (ja) 発光素子の製造方法
US11935806B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN216698418U (zh) 焊盘、半导体器件、封装件、背光单元及照明设备
KR100666990B1 (ko) Ｂｇａ 패키지 및 그 제조방법
JP2005158932A (ja) 半導体発光装置およびその製造方法
JP2022074783A (ja) 発光装置及び発光装置の製造方法
JP2022016297A (ja) 半導体装置、及び半導体装置の製造方法
TW201405892A (zh) 發光二極體裝置及其製作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221222

R150 Certificate of patent or registration of utility model

Ref document number: 7201439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150