JP7156690B2 - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP7156690B2 JP7156690B2 JP2018234601A JP2018234601A JP7156690B2 JP 7156690 B2 JP7156690 B2 JP 7156690B2 JP 2018234601 A JP2018234601 A JP 2018234601A JP 2018234601 A JP2018234601 A JP 2018234601A JP 7156690 B2 JP7156690 B2 JP 7156690B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- manufacturing
- mask
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
Claims (5)
- 基材に、底部が丸みを帯びた形状の凹部を形成する工程を含む電子デバイスの製造方法において、
前記基材上に、第1のマスク膜を積層形成する工程と、
前記第1のマスク膜上に第2のマスク膜を形成し、前記凹部の形成予定領域を開口する工程と、
前記第2のマスク膜をエッチングマスクとして使用し、前記第1のマスク膜の一部をエッチングし、底面が丸みを帯びた形状の凹状マスク部を形成する工程と、
前記第1のマスク膜と前記基材のエッチング比が等しい条件で、少なくとも前記凹状マスク部と該凹状マスク部に覆われた前記基材をエッチングし、前記基材に底部が丸みを帯びた形状の前記凹部を形成する工程と、を含むことを特徴とする電子デバイスの製造方法。 - 請求項1記載の電子デバイスの製造方法において、
前記第1のマスク膜を積層形成する工程は、前記基材上に多孔質シリコン膜を形成する工程であることを特徴とする電子デバイスの製造方法。 - 請求項1または2いずれか記載の電子デバイスの製造方法において、前記凹部内に絶縁物質を充填する工程を含むことを特徴とする電子デバイスの製造方法。
- 請求項1または2いずれか記載の電子デバイスの製造方法において、前記凹部の内壁に絶縁膜を形成し、該絶縁膜を介して前記凹部内に金属を充填する工程を含むことを特徴とする電子デバイスの製造方法。
- 請求項3記載の電子デバイスの製造方法において、前記凹部内に充填される前記絶縁物質を残し、前記基材を選択除去する工程を含むことを特徴とする電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018234601A JP7156690B2 (ja) | 2018-12-14 | 2018-12-14 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018234601A JP7156690B2 (ja) | 2018-12-14 | 2018-12-14 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020096131A JP2020096131A (ja) | 2020-06-18 |
JP7156690B2 true JP7156690B2 (ja) | 2022-10-19 |
Family
ID=71085667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018234601A Active JP7156690B2 (ja) | 2018-12-14 | 2018-12-14 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7156690B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351637A (ja) | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
JP2008085341A (ja) | 2006-09-28 | 2008-04-10 | Hynix Semiconductor Inc | 半導体素子のリセスゲートの製造方法 |
JP2017069594A (ja) | 2015-09-28 | 2017-04-06 | 新日本無線株式会社 | Mems素子 |
JP2017183410A (ja) | 2016-03-29 | 2017-10-05 | 芝浦メカトロニクス株式会社 | 処理物の処理方法、および処理物の処理装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6058636A (ja) * | 1983-09-12 | 1985-04-04 | Hitachi Ltd | 絶縁分離領域の形成方法 |
-
2018
- 2018-12-14 JP JP2018234601A patent/JP7156690B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351637A (ja) | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
JP2008085341A (ja) | 2006-09-28 | 2008-04-10 | Hynix Semiconductor Inc | 半導体素子のリセスゲートの製造方法 |
JP2017069594A (ja) | 2015-09-28 | 2017-04-06 | 新日本無線株式会社 | Mems素子 |
JP2017183410A (ja) | 2016-03-29 | 2017-10-05 | 芝浦メカトロニクス株式会社 | 処理物の処理方法、および処理物の処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020096131A (ja) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230224657A1 (en) | Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof | |
US9458009B2 (en) | Semiconductor devices and methods of forming thereof | |
KR100763538B1 (ko) | 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법 | |
US20080050920A1 (en) | Method of manufacturing semiconductor device | |
JPH10335444A (ja) | 半導体装置の製造方法 | |
JP2008547238A (ja) | 半導体構造を形成する方法 | |
KR100574999B1 (ko) | 반도체소자의 패턴 형성방법 | |
JP4610323B2 (ja) | リセスチャネル領域を備えた半導体素子の製造方法 | |
JP6151541B2 (ja) | Mems素子およびその製造方法 | |
JP2011108919A (ja) | Son半導体基板の製造方法 | |
JP7156690B2 (ja) | 電子デバイスの製造方法 | |
JP2002170877A (ja) | 半導体装置の製造方法 | |
CN107920318B (zh) | Mems麦克风及其形成方法 | |
JP2008131356A (ja) | 薄膜圧電共振子およびその製造方法 | |
JP6863545B2 (ja) | Mems素子およびその製造方法 | |
TW202042375A (zh) | 記憶體結構及其製造方法 | |
JP2007111832A (ja) | Mems素子の製造方法およびmems素子 | |
JPH1012868A (ja) | 半導体装置及びその製造方法 | |
KR100408863B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
KR930009584B1 (ko) | 커패시터 제조방법 | |
TWI244697B (en) | Method of forming a semiconductor device with a SOI wafer | |
KR20000028124A (ko) | 반도체 소자의 트렌치 소자 분리 방법 | |
KR100876785B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
JP2012164865A (ja) | 半導体装置の製造方法 | |
JP2001338975A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211029 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7156690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |