JP7154437B1 - 半導体スイッチング素子の駆動回路 - Google Patents

半導体スイッチング素子の駆動回路 Download PDF

Info

Publication number
JP7154437B1
JP7154437B1 JP2021552154A JP2021552154A JP7154437B1 JP 7154437 B1 JP7154437 B1 JP 7154437B1 JP 2021552154 A JP2021552154 A JP 2021552154A JP 2021552154 A JP2021552154 A JP 2021552154A JP 7154437 B1 JP7154437 B1 JP 7154437B1
Authority
JP
Japan
Prior art keywords
semiconductor switching
switching element
circuit
current
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021552154A
Other languages
English (en)
Other versions
JPWO2022176040A1 (ja
Inventor
拓也 酒井
航平 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022115289A priority Critical patent/JP7422815B2/ja
Publication of JPWO2022176040A1 publication Critical patent/JPWO2022176040A1/ja
Application granted granted Critical
Publication of JP7154437B1 publication Critical patent/JP7154437B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/168Modifications for eliminating interference voltages or currents in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

ゲート駆動回路(4)が半導体スイッチング素子(1)をオフして電流を遮断する期間において、半導体スイッチング素子(1)の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号(A)及び帰還電流(B)を出力する検出回路(2)を備え、制御回路(3)は、帰還信号(A)に基づいて、半導体スイッチング素子(1)の状態を診断し、もしくはゲート駆動回路(4)へ出力する信号を制御し、ゲート駆動回路(4)の出力であるゲート電流は、帰還電流(B)によって調整される。

Description

本願は、半導体スイッチング素子の駆動回路に関するものである。
電力変換装置等を構成する半導体スイッチング装置には、絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor:以下、IGBTと記す)、またはMOSゲート構造の電界効果型トランジスタ(Metal Oxide Semiconductor Field Effect Transistor:以下、MOSFETと記す)等の半導体スイッチング素子が広く用いられている。
新素材を使用した半導体スイッチング素子の実現に伴い、スイッチング損失とノイズ及びサージ電圧等のトレードオフが重要となっている。また、近年のダウンタイム短縮のニーズにより、パワーモジュールの予知保全技術及び故障箇所診断技術の開発が進められている。
例えば特許文献1では、電流センス付き半導体スイッチの保護回路において、IGBTの両端(コレクタ-エミッタ間)の電圧Vce、コレクタ電流Ic、及びエミッタ-ゲート間電圧Vgeに基づいて過電流異常及びオープン故障を検出し、所定の保護動作を行っている。
特開2017-50804号公報
電源の大容量化に伴い、スイッチング素子を多段、多並列に配置する構成が増えており、各々のスイッチング素子の駆動条件を最適化するとともに、どの素子が故障あるいは劣化しているかを検知する必要がある。従来の一般的な故障診断方法では、各々のスイッチング素子のコレクタ電流Icあるいはコレクタ-エミッタ間電圧Vceあるいはエミッタ-ゲート間電圧Vgeを個別に検知しており、回路構成が複雑になるという課題があった。
また、上記特許文献1に開示された半導体スイッチの保護回路では、IGBTの電圧Vceは両端電圧検出回路で2値化された出力信号としてしきい値と共に比較器に入力される。この特許文献1のように電圧Vceを2値判定する方法では、オープン故障の予知、素子劣化時の保全、及び並列モジュール内の部分故障等の診断は行えない。
本願は、上記のような課題を解決するための技術を開示するものであり、簡易な回路構成で半導体スイッチング素子の故障及び劣化の診断が可能となるとともに、適切なスイッチング特性を得ることができる半導体スイッチング素子の駆動回路を提供することを目的とする。
本願に開示される半導体スイッチング素子の駆動回路は、入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、駆動信号に基づいて半導体スイッチング素子を駆動するゲート駆動回路とを備えた半導体スイッチング素子の駆動回路において、ゲート駆動回路が半導体スイッチング素子をオフして電流を遮断する期間において、半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、検出回路は、高圧側主端子に接続されたコンデンサとこのコンデンサに直列に接続されたダイオードと、このダイオードに直列に接続された抵抗とを有し、抵抗の両端の電圧を帰還信号として出力し、制御回路は、帰還信号に基づいて、半導体スイッチング素子の状態を診断し、もしくはゲート駆動回路へ出力する信号を制御し、ゲート駆動回路の出力であるゲート電流は、調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路において、並列接続された複数の前記半導体スイッチング素子と、各々の半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の検出回路とを備え、
制御回路は、各々の半導体スイッチング素子に対応する帰還信号に基づいて各々の半導体スイッチング素子の温度を推定し、各々の半導体スイッチング素子のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整するものである。
また、制御回路は、各々の半導体スイッチング素子に対応する帰還信号の大きさのばらつきを検知し、各々の帰還信号に基づいて複数の半導体スイッチング素子の中のどの半導体スイッチング素子が劣化または故障しているかを診断するものである。
さらに、入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路と、ゲート駆動回路が半導体スイッチング素子をオフして電流を遮断する期間において、半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、制御回路は、帰還信号に基づいて、記半導体スイッチング素子の状態を診断し、もしくはゲート駆動回路へ出力する信号を制御し、ゲート駆動回路の出力であるゲート電流は、調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路であって、並列接続された複数の半導体スイッチング素子と、各々の半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の検出回路とを備え、
制御回路は、各々の前記半導体スイッチング素子に対応する帰還信号に基づいて各々の半導体スイッグ素子の温度を推定し、各々の半導体スイッチング素子のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整するものである。
また、制御回路は、各々の半導体スイッチング素子に対応する帰還信号の大きさのばらつきを検知し、各々の帰還信号に基づいて複数の半導体スイッチング素子の中のどの半導体スイッチング素子が劣化または故障しているかを診断するものである。
本願に開示される半導体スイッチング素子の駆動回路によれば、検出回路は半導体スイッチング素子の帰還部の電圧に基づく帰還信号を出力し、制御回路は帰還信号に基づいて半導体スイッチング素子の劣化及び故障を診断するようにしたので、簡易な回路構成で半導体スイッチング素子の劣化及び故障を検知することが可能となる。また、帰還信号に基づいてゲート駆動回路への信号を制御し、調整電流によってゲート電流を調整するようにしたので、適切なスイッチング特性を得ることができる。
本願の上記以外の目的、特徴、観点及び効果は、図面を参照する以下の詳細な説明から、さらに明らかになるであろう。
実施の形態1における半導体スイッチング素子の駆動回路の構成を示すブロック図である。 実施の形態1における半導体スイッチング素子の駆動回路の使用例を示す図である。 実施の形態1における半導体スイッチング素子の駆動回路における各部波形を示す図である。 実施の形態2における半導体スイッチング素子の駆動回路の検出回路の構成例を示す図である。 実施の形態3における半導体スイッチング素子の駆動回路の検出回路の構成例を示す図である。 実施の形態4における半導体スイッチング素子の駆動回路の検出回路の構成例を示す図である。 実施の形態4における半導体スイッチング素子の駆動回路における各部波形を示す図である。 実施の形態4における半導体スイッチング素子の温度特性を示す図である。 実施の形態5における半導体スイッチング素子の駆動波形を示す図である。 実施の形態6における半導体スイッチング素子の駆動波形を示す図である。 実施の形態7における半導体スイッチング素子の駆動回路の構成例を示す図である。 実施の形態7において半導体スイッチング素子が並列接続された場合の駆動回路の構成例を示す図である。 実施の形態8における半導体スイッチング素子の駆動回路の構成例を示す図である。
実施の形態1.
以下に、実施の形態1に係る半導体スイッチング素子の駆動回路について、図面に基づいて説明する。図1は、実施の形態1における半導体スイッチング素子の駆動回路の構成を示すブロック図、図2は、実施の形態1における半導体スイッチング素子の駆動回路の使用例を示す図、及び図3は、実施の形態1における半導体スイッチング素子の駆動回路における各部の波形を示す図である。なお、各図において、図中、同一、相当部分には同一符号を付している。
以下の説明では半導体スイッチング素子としてIGBTを用いた場合について説明するが、半導体スイッチング素子はIGBTに限定されるものではなく、その他の半導体素子、例えばMOSFET等であってもよい。電力用半導体スイッチング素子であるIGBT1は、主電流が流れる一対の主端子であるエミッタ(E)とコレクタ(C)、及び制御端子であるゲート(G)を有し、ゲートによって主端子間の開閉が制御される。
図1に示すように、検出回路2は、半導体スイッチング素子としてのIGBT1の高圧側主端子であるコレクタに接続され、IGBT1の帰還部20の電圧、すなわちコレクタ-ゲート間電圧Vcg(以下、電圧Vcgと略す)を検知し、電圧Vcgに応じた帰還信号A及び調整電流Bを出力する。実施の形態1では、帰還信号Aは制御回路3に出力され、調整電流BはIGBT1のゲートに出力される。
制御回路3は、入力端子10から入力信号であるスイッチング信号S1が入力され、スイッチング信号S1に同期してIGBT1に対する駆動信号であるオン-オフ信号S2を生成する。また、制御回路3は、帰還信号Aに基づいてオン-オフ信号S2のタイミングと大きさを調整し、IGBT1のゲート電流の大きさ及びタイミングを調整する。
制御回路3は、調整電流Bが出力されたことを帰還信号Aによって検知し、IGBT1がスイッチングを行ったことを検知する。なお、制御回路3は、帰還信号Aに基づいて調整電流Bの大きさを算出することができる。
制御回路3は、帰還信号Aに基づいてIGBT1の劣化及び故障などIGBT1の状態を診断する故障診断回路31を含む。なお、ここでいう状態の診断とは、劣化及び故障の検知と、故障または寿命の予知を含んでいる。制御回路3は、故障診断回路31がIGBT1の故障を検知した際、外部に故障信号(図示省略)を出力する。なお、以下の説明では、制御回路3と故障診断回路31とを特に区別せず、制御回路3の機能及び動作として説明する。
ゲート駆動回路4は、制御回路3の出力であるオン-オフ信号S2に基づいてIGBT1のゲート波形を制御し、IGBT1を駆動する。IGBT1のエミッタがゲート駆動回路4の基準の電位となり、IGBT1のゲートにゲート電流Ig-1が出力される。IGBT1のゲートには検出回路2から出力される調整電流Bも入力され、ゲート電流Ig-1は調整電流Bによって調整され、ゲート電流Ig-2としてゲートに供給される。
制御回路3には、外部信号により出力波形を制御することができるディジタル回路(D/A)、または論理回路で出力波形を調整することができるCRの時定数、ロジックIC等が用いられる。ゲート駆動回路には、オペアンプまたはコンプリメンタリのトランジスタを用いた増幅回路またはPWM回路等の回路、前記回路と出力電圧とゲート抵抗によって出力電流が制御される回路、またはオン-オフ信号S2に基づいて定電流ダイオード等を切り替えて出力電流が制限される回路等が用いられる。
図2は、実施の形態1における半導体スイッチング素子の駆動回路の使用例として、IGBT1をスイッチング電源に使用した例を示している。IGBT1のエミッタは負荷5に接続され、負荷5は母線コンデンサ6に接続される。母線コンデンサ6の両端は、外部の電源(図示省略)に接続される入力端子10a、10bにそれぞれ接続される。負荷5に接続されていない入力端子10aは、IGBT1のコレクタに接続される。
なお、配線インダクタ7は、この経路全体の配線インダクタを、母線コンデンサ6とIGBT1のコレクタの間にまとめて図示したものである。IGBT1の帰還部20であるコレクタ-ゲート間には、電圧Vcgを検知する検出回路2が接続され、電圧Vcgの大きさに応じた帰還信号Aを出力する。
制御回路3には、外部からスイッチング信号S1が入力され、検出回路2から帰還信号Aが入力される。制御回路3は、これらの信号に基づいてオン-オフ信号S2を生成し、ゲート駆動回路4に出力する。ゲート駆動回路4は、オン-オフ信号S2に基づいてIGBT1のゲート-エミッタ間電圧(以後、電圧Vge)を制御するためのゲート電流Ig-1を出力する。
IGBT1のゲートに供給されるゲート電流Ig-2は、ゲート駆動回路4からのゲート電流Ig-1と検出回路2からの調整電流Bによって制御される。すなわちIGBT1のスイッチングは基本的にはゲート電流Ig-1で行われ、スイッチングの状態に応じて調整電流Bにてスイッチングの速度が調整される。
図3は、スイッチング信号S1オフ時の各部波形を示している。なお、ここでは各部波形を比較するために便宜上同じ縦軸を用いており、上から順にS1はスイッチング信号、Vgeはゲート-エミッタ間電圧、Ig-1はゲート駆動回路4が出力するゲート電流、Vdcは直流母線電圧、Vceはコレクタ-エミッタ間電圧、Icはコレクタ電流、Aは帰還信号、Bは調整電流、Ig-2は調整後のゲート電流の波形をそれぞれ示している。なお、図3中、点線で示す波形部分は、IGBT1がオープン故障している際の波形を示している。
図3を用いて、IGBT1がオープン故障している際の診断方法を説明する。制御回路3は、ゲート駆動回路4がIGBT1をオフして電流を遮断する期間において、帰還信号Aの有無を検知しており、帰還信号Aが検知されない場合にIGBT1がオープン故障であると診断する。また、制御回路3は、IGBT1の故障を検知した際、ゲート駆動回路4の出力をオフに保持する。
通常、検出回路2のしきい値は、特定の保護電圧、例えば定常負荷電流スイッチング時の電圧Vceの上限等に設定されるが、ここでは回路動作が単純となるように直流母線電圧Vdc(以下、電圧Vdc)をしきい値として設定した場合を説明する。すなわち、検出回路2は、電圧Vceが電圧Vdcを超えたら帰還信号Aおよび調整電流Bを出力する。なお、検出回路2が検出する電圧は、図1、図2に示すようにコレクタ-ゲート間電圧Vcgであるが、IGBT1がオフしている時のコレクタ-エミッタ間電圧Vceの値に比較してゲート電圧Vgeの値は無視できるくらい小さい。このため、IGBT1がオフし始めると、検出回路2が検出する電圧Vcgは、電圧Vceを検出しているのと等価であることになる。
正常時の波形では、ミラー期間において電圧Vceが電圧Vdcに至ると、IGBT1のコレクタ電流Icが遮断され始める。この際の電流変化率dIc/dtにより配線インダクタ7の両端に起電圧が発生するため、電圧Vceが上昇する。検出回路2は、電圧Vceが電圧Vdcを超えたことを検知し、ゲートに調整電流Bを出力する。図3に示すように、調整電流Bは正の電流すなわちゲートに電荷を送り込む電流であり、オフ時にゲート駆動回路4から出力されるゲート電流Ig-1は負の電流すなわちゲートから電荷を引き抜く電流である。これにより、調整後のゲート電流Ig-2がゲート駆動回路から出力されるゲート電流Ig-1よりも絶対値が小さくなるよう制御され、電圧変化率dVce/dtが小さく抑えられる。これにより配線の浮遊インダクタンスによるサージ電圧を抑えることによりVceに生じるサージ電圧を抑えることができる。
制御回路3は、調整電流Bが出力されたことを検出回路2からの帰還信号Aによって検知し、IGBT1が正常にスイッチングを行ったことを検知する。このように、通常オフ時にはスイッチング速度が電圧Vceにより制御され、スイッチング損失が最小になるように電流変化率dIc/dtが調整電流Bにより制御される。
誤検知を回避するため、還流時などIGBT1と並列に接続された還流ダイオード(図示省略)に電流が流れる際、別途電流を測定し検知する。この際、スイッチングオフのタイミングでIcの方向あるいは大きさが大きく変わらないため、正常であってもオフのタイミングで帰還信号Aが出力されない。オフ時の電流方向は、電圧Vceで検知する、センスセルの電流を検知する、あるいはダイオードの電流を検知する等の方法で検知することができる。これらの方法により故障時の誤検知を回避することができるが、ここでは説明を省略する。
次に故障時の動作について説明する。制御回路3は、ゲート信号が入力されてもスイッチングが行われない状態を、スイッチングオフ時の帰還信号Aの有無で検知することができる。IGBT1がオープン故障している場合、コレクタ電流Icは流れず電圧Vceは電圧Vdcの大きさを保っている。このため電圧Vceが電圧Vdcを超えたことを検出回路2が検知することはなく、調整電流Bは出力されない。これにより、制御回路3は、オフ信号を出力し、IGBT1が電流を遮断する期間において帰還信号Aが検知されない場合に、IGBT1がオープン故障であると診断する。
なお、図3では、オープン故障を例に挙げて説明したが、制御回路3は、帰還信号Aに基づいてIGBT1のスイッチング動特性の変化を検知したり、IGBT1を流れる電流の大きさ及び変化率のいずれか一方または両方を推定したりすることができるため、オープン故障以外の故障または劣化を診断することができる。例えばIGBT1のスイッチングのオン-オフ信号S2出力からの遅れ時間を帰還信号Aに基づいて推定し、当該遅れ時間が設定値よりも長い場合、IGBT1、もしくはアルミワイヤあるいは半田などそれらを接続する機構が劣化していると診断する。例えば配線の劣化によりアルミワイヤの一部が断線した場合、配線インダクタ7が大きくなり帰還信号Aに変化が生じるため、この変化を検知してIGBT1を構成するチップあるいは上記配線の劣化を検知することができる。
以上のように、実施の形態1における半導体スイッチング素子の駆動回路によれば、IGBT1のコレクタ電流Ic、電圧Vce等を直接監視しなくても、検出回路2が出力する帰還信号Aの有無によってIGBT1のオープン故障を検知することができ、簡易な回路構成でIGBT1の故障を検知することができる。また、検出回路2が出力する調整電流Bによってゲート電流Ig-1を調整する機能を有しているため、スイッチングのトレードオフを改善することが可能であり、IGBT1のスイッチング特性を適切に保ち、劣化時の保全を行えるという効果を奏する。
実施の形態2.
図4は、実施の形態2に係る半導体スイッチング素子の駆動回路における検出回路の構成例を示している。実施の形態2における検出回路2は、コンデンサ21とダイオード22の直列回路に、電流検知器としての抵抗8が接続されている。
また、検出回路2は、電圧検出器としてのツェナーダイオードまたはバリスタ23を備えており、電圧検出器23はコンデンサ21と並列に接続される。検出回路2のコンデンサ21の電圧は、電圧検出器23によって電圧Vdcに保たれている。コンデンサ21の電圧が電圧Vdcを超えると調整電流Bが供給され、オフ時のゲート電流が調整電流Bによって制御される。制御回路3は、調整電流Bが出力されたことを検出回路2からの帰還信号Aによって検出し、IGBT1が正常にスイッチングを行ったことを検出する。
なお、コンデンサ21の電圧の検出レベルは電圧Vdcに限定されるものではなく、母線コンデンサ6またはIGBT1の許容できる電圧以下であればよい。抵抗8は、調整電流Bが出力された場合、抵抗8の両端に電圧が発生しこの電圧信号を帰還信号Aとして制御回路3に出力するための電流検知器の一例であり、複数の抵抗によって構成されていてもよい。また、抵抗8を用いず、ダイオード22の電極間の電圧Vakで検出回路2の調整電流Bの有無を検知して、帰還信号Aを出力するようにしてもよい。
ダイオード22は、コンデンサ21の電圧を制御するものであり、ダイオード22のオフ時にコンデンサ21が充電されて電圧Vdcとなる。また、ダイオード22のオン時には、コンデンサ21が放電されることを防いだり、ゲート電流Igがコンデンサ21を充電しIGBT1の駆動に支障が生じたりすることを防いでいる。
実施の形態2の回路構成では、オフスイッチング時、IGBT1の帰還部の電圧Vcgが電圧Vdcを超えると、ダイオード22がオンし、抵抗8を介してIGBT1のゲートに調整電流Bが供給される。また、制御回路3は、調整電流Bの供給による抵抗8における電圧降下を帰還信号Aとして検知し、正常にスイッチングが行われたことを認識することができる。これにより、制御回路3は、エミッタ基準の回路で電圧Vceの変化を検出してスイッチングが行われたか否かを検知し、IGBT1の故障を診断することができる。
実施の形態3.
図5は、実施の形態3に係る半導体スイッチング素子の駆動回路における検出回路の構成例を示している。実施の形態3では、P側、N側の1アームを形成したIGBT1a、1bを駆動する回路について説明する。信号源11は、絶縁されたスイッチング信号S1-1、S1-2を出力し、スイッチング信号S1-1はP側の制御回路3aに、スイッチング信号S1-2はN側の制御回路3bに、それぞれ入力される。
IGBT1aのコレクタとゲートの間に接続された検出回路2aは、コンデンサ21aとダイオード22aの直列回路に、調整電流B-1を検知する電流検知器としての抵抗8aが接続されている。また、P側のゲート駆動回路4aとIGBT1aのゲートとの間にはゲート抵抗12aが接続されている。すなわち、ゲート駆動回路4aは、ゲート抵抗12aを介してIGBT1aのゲートと検出回路2aの出力側とに接続される。
同様に、IGBT1bのコレクタとゲートの間に接続された検出回路2bは、コンデンサ21bとダイオード22bの直列回路に、調整電流B-2を検知する抵抗8bが接続されている。また、N側のゲート駆動回路4bとIGBT1bのゲートとの間にはゲート抵抗12bが接続されている。すなわち、ゲート駆動回路4bは、ゲート抵抗12bを介してIGBT1bのゲートと検出回路2bの出力側とに接続される。
また、P側の検出回路2aのコンデンサ21aとダイオード22aとの間には充電抵抗器である充電抵抗9aが接続され、充電抵抗9aはN側母線13bに接続されている。同様に、N側の検出回路2bのコンデンサ21bとダイオード22bとの間には充電抵抗9bが接続され、充電抵抗9bはP側母線13aに接続されている。
すなわち、検出回路2a、2bのコンデンサ21a、21bは、それぞれ充電抵抗9a、9bを介して母線コンデンサ6と並列に接続されている。このように、検出回路2a、2bのコンデンサ21a、21bは、充電抵抗9a、9bを介して対応するIGBT1a、1bが接続されていない直流母線の配線に接続されることにより、コンデンサ21aの両端電圧が母線電圧に、コンデンサ21bの電圧が母線電圧とゲート駆動回路4bの負の制御電源の電位差に保たれる。ここで、負の制御電源とは、ゲート駆動回路4bの電源において、ゲート駆動回路4bは、IGBT1bをオフするときに、ゲートから電荷を引き抜くためにマイナス電圧の電源が必要であり、このマイナス電圧の電源を負の制御電源と称する。ゲート駆動回路4aの電源においても、IGBT1aのゲートから電荷を引き抜くために負の制御電源を備えている。
P側の制御回路3aは、信号源11から入力されたスイッチング信号S1-1と検出回路2aの出力である帰還信号A-1に基づいて、P側のゲート駆動回路4aへオン-オフ信号S2-1を出力する。同様に、N側の制御回路3bは、信号源11から入力されたスイッチング信号S1-2と検出回路2bの出力である帰還信号A-2に基づいて、N側のゲート駆動回路4bへオン-オフ信号S2-2を出力する。
実施の形態3の回路構成によれば、スイッチングの周波数または通電率によらず、検出回路2a、2bのコンデンサ21a、21bが電圧Vdcに保持されるため、コンデンサ21a、21bの充電電流による誤検知を防ぐことができる。これにより、制御回路3a、3bにおいて故障診断ができなくなったり、必要以上にスイッチングが遅くなり損失が大きく生じたりすることを回避できる。
また電流検知器としての抵抗8a、8bがIGBT1a、1bのゲートにそれぞれ接続されることで、制御回路3a、3bは帰還信号A-1、A-2をIGBT1a、1bのエミッタ基準で直接検知することができ、簡易な回路構成で高速な制御応答が実現可能である。また、P側およびN側ともにコンデンサ21a、21bの電圧を電圧Vdcに保持することができ、検出レベルを一定値に保持することができる。
実施の形態4.
図6は、実施の形態4に係る半導体スイッチング素子の駆動回路における検出回路の構成例を示している。実施の形態4に係る半導体スイッチング素子の駆動回路は、並列接続された複数の半導体スイッチング素子としてのIGBT1a、1bと、各々のIGBT1a、1bに対応する帰還信号A-1、A-2及び調整電流B-1、B-2を出力する複数の検出回路2a、2bとを備えている。
制御回路3は、図6に示すような並列モジュールにおいて、各々のIGBT1a、1bに対応する帰還信号A-1、A-2に基づいて、各々のIGBT1a、1bに対応するオン-オフ信号S2-1、S2-2を調整し、各々のIGBT1a、1bのゲート電流の大きさ及びタイミングのいずれか一方または両方を調整する機能を有している。実施の形態4ではこの機能について説明する。
IGBT1aのコレクタとゲートとの間に接続された検出回路2aは、コンデンサ21aとダイオード22aの直列回路に、調整電流B-1を検知する抵抗8aが接続されている。また、ゲート駆動回路4aとIGBT1aのゲートとの間にはゲート抵抗12aが接続されている。すなわち、ゲート駆動回路4aは、ゲート抵抗12aを介してIGBT1aのゲートと検出回路2aの出力側とに接続される。
同様に、IGBT1bのコレクタとゲートとの間に接続された検出回路2bは、コンデンサ21bとダイオード22bの直列回路に、調整電流B-2を検知する抵抗8bが接続されている。また、ゲート駆動回路4bとIGBT1bのゲートとの間にはゲート抵抗12bが接続されている。すなわち、ゲート駆動回路4bは、ゲート抵抗12bを介してIGBT1bのゲートと検出回路2bの出力側とに接続される。
制御回路3には、スイッチング信号S1と検出回路2a、2bの出力である帰還信号A-1、A-2が入力される。制御回路3は、帰還信号A-1に基づいてIGBT1aに対するオン-オフ信号S2-1を調整し、ゲート駆動回路4aへ出力する。ゲート駆動回路4aは、オン-オフ信号S2-1の波形に基づいてIGBT1aのゲート電流を制御することによりゲート電圧Vge-1を制御する。
同様に、制御回路3は、帰還信号A-2に基づいてIGBT1bに対するオン-オフ信号S2-2を調整し、ゲート駆動回路4bへ出力する。ゲート駆動回路4bは、オン-オフ信号S2-2の波形に基づいてIGBT1bのゲート電流を制御することによりゲート電圧Vge-2を制御する。
また、IGBT1aのコレクタと入力端子10aの間には配線インダクタ7、7aが存在し、IGBT1bのコレクタと入力端子10aの間には配線インダクタ7、7bが存在する。配線インダクタ7a、7bは、IGBT1a、1bの素子内の配線を想定している。なお、各々のエミッタと入力端子10bの間にも配線インダクタは存在するが、図示を省略している。
実施の形態4による半導体スイッチング素子の駆動回路のように、複数のIGBT1a、1bが並列接続されている場合、制御回路3の特性差、またはゲート駆動回路4a、4bの特性差または劣化等によってオン-オフ信号S2-1、S2-2に時間差が生じ、IGBT1a、1bが同時に切り替わらないことがある。
このような場合の各部の波形について、図7を用いて説明する。図7に示す例では、スイッチング信号S1としてオフ信号が入力されると(図中t0)、IGBT1aへのオフ指令であるオフ信号S2-1が出力され(図中t1)、遅れてIGBT1bへのオフ信号S2-2が出力されている(図中t2)。その結果、IGBT1aのゲート電圧Vge-1が先にオフし、IGBT1bのゲート電圧Vge-2は遅れてオフする。
このため、配線インダクタ7、7aによりIGBT1aを流れていたコレクタ電流Ic-1の一部がIGBT1bに転流し、IGBT1bが遮断するコレクタ電流Ic-2がコレクタ電流Ic-1よりも大きくなる。これにより、IGBT1aの電圧Vce-1に生じるサージ電圧と、IGBT1bの電圧Vce-2に生じるサージ電圧の大きさとタイミングに差が生じる。
その結果、制御回路3には、異なる大きさの帰還信号A-1、A-2が、異なるタイミングで入力される。これにより、制御回路3は、オン-オフ信号S2-1、S2-2に時間差が生じていることを検知し、2つのIGBT1a、1bが遮断するコレクタ電流Ic-1、Ic-2が同じになるように、帰還信号A-1、A-2に基づいてオン-オフ信号S2-1、S2-2を調整する。
また、制御回路3は、各々のIGBT1a、1bに対応する帰還信号A-1、A-2に基づいて、各々のIGBT1a、1bの温度を推定し、各々のIGBT1a、1bのゲート電圧の大きさ及びタイミングのいずれか一方または両方を調整することもできる。制御回路3は、IGBT1a、1bの温度差を、素子温度を計測することなく帰還信号A-1、A-2の差によって検知する。
図8は、IGBTの温度の違いによる伝達特性の差を示している。図8において、横軸はゲート電圧Vge、縦軸はコレクタ電流Icであり、実線で示す曲線THは温度の高いIGBT、点線で示す曲線TLは温度の低いIGBTの伝達特性をそれぞれ示している。IGBTは、例えばコレクタ電流Icが図8のRCのように小電流の領域では、同じゲート電圧であっても温度が高い素子の方が低い素子よりも大きな電流が流れる特性を有している。
検出回路2a、2bは、IGBT1a、1bのコレクタ電流の大きさに応じた帰還信号A-1、A-2を出力する。制御回路3は、帰還信号A-1、A-2の差に基づいて、温度の高い素子における損失を低減するようにオン-オフ信号S2-1、S2-2を調整する。また大きなコレクタ電流Ic(例えば図8のRC2)のスイッチング時には、伝達特性の差により温度の低い素子のほうが温度の高い素子よりも流れやすい特性となる。この場合は素子温度の均衡化の面ではゲート信号を制御することはないが、Vceの過電圧など異常電圧を抑制するために、素子分流が等しくなるように制御する必要がある。この場合温度の低い素子のスイッチング電流を低減するようにオン-オフ信号S2-1、S2-2を制御回路3が調整する。
なお、2つのIGBT1a、1bの温度差の原因は、図7で説明したオン-オフ信号S2-1、S2-2の遅れ時間の差、または配線インダクタ7a、7bの差の他、IGBT1a、1bの実装状態の差による放熱状況の差の場合もある。このため、オン-オフ信号S2-1、S2-2を積極的に制御しIGBTごとに負荷調整をすることにより、並列モジュール内における複数のIGBT1a、1bの温度の均衡化が図られる。
なお、スイッチングのタイミングを調整する方法としては、オン-オフ信号S2-1、S2-2のタイミング調整(例えばオン-オフ信号S2-1を遅くし、オン-オフ信号S2-2を早くする)、ゲート振幅調整(例えばオン-オフ信号S2-1の振幅を低くし、オン-オフ信号S2-2の振幅を高くする)の他、ゲート波形の切り替え、オン-オフ信号S2-1、S2-2の立ち上がり電圧変化率(dVge/dt)の制御、ゲート抵抗値の切り替え等の方法がある。
実施の形態4における半導体スイッチング素子の駆動回路によれば、並列接続された複数のIGBT1a、1bを含む回路において、各々の帰還信号A-1、A-2に基づいてオン-オフ信号S2-1、S2-2を調整し、各々のIGBT1a、1bのゲート電流の大きさ及び(または)タイミングを調整することにより、IGBT1a、1bが遮断する電流の均等化を図ったり、IGBT1a、1bで生じる損失を均等にしたり、スイッチングノイズまたはサージ電圧のピークを抑えたりすることができる。
また、複数のIGBT1a、1bの温度を帰還信号A-1、A-2に基づいて推定し、各々のIGBT1a、1bのゲート電流の大きさ及び(または)タイミングを調整することにより、IGBT1a、1bに生じる損失を均等にしたり温度を均衡化したりすることができる。
実施の形態5.
実施の形態5では、複数のIGBTが並列接続された回路において、IGBTが部分劣化または部分故障している場合の診断方法について説明する。なお、実施の形態5における半導体スイッチング素子の駆動回路の構成は、上記実施の形態4と同様であるので図6を流用し、各構成要素の説明を省略する。
制御回路3は、並列モジュールにおいて、各々のIGBT1a、1bに対応する帰還信号A-1、A-2の大きさのばらつきを検知し、各々の帰還信号A-1、A-2に基づいて複数のIGBT1a、1bの中のどのIGBTが劣化または故障しているかを診断する。なお、制御回路3は、帰還信号A-1、A-2の大きさのばらつきを検知した際、外部に異常信号(図示省略)を出力するようにしてもよい。
例えば一方のIGBT1aが劣化している場合、他方のIGBT1bとの間で静特性に差が生じたり、IGBT1a内のワイヤボンダの一部欠損または切断、または半田クリープ等により配線インダクタ7a、7bのインピーダンスに差が生じたりする。これにより、コレクタ電流Icの変化率dIc/dtに差が生じたり、ゲート電流Igの大きさまたは変化率dIg/dtに差が生じてスイッチング時間に差が生じたりする。劣化したIGBT1aのコレクタ電流Icが減り、2つのIGBT1a、1bの間のコレクタ電流Icの分流に差が生じる。
2つのIGBT1a、1bが並列接続された図6に示す回路において、IGBT1aが劣化している場合の駆動波形について、図9を用いて説明する。図9に示す例では、2つのIGBT1a、1bは、初期状態では素子温度に差がなく、且つ配線インダクタ7a、7bのインピーダンスに差がないものを想定している。この初期状況からIGBT1aに劣化が生じると、IGBT1aのコレクタ電流Ic-1が減少し、電圧Vce-1は電圧Vce-2よりも小さくなる。
その結果、IGBT1bの電圧Vce-2の検出値である帰還信号A-2は検出レベル(図中、Dで示す)を超えたのに対し、電圧Vce-1の検出値である帰還信号A-1は検出レベルに至っていない。従って、IGBT1bに対応する検出回路2bは帰還信号A-2を出力するが、IGBT1aに対応する検出回路2aは帰還信号A-1を出力しない。制御回路3は、検出回路2bからのみ帰還信号A-2が入力されたため、IGBT1aが劣化していると診断し、スイッチングタイミング、電圧Vgeの振幅等を調整して分流の改善を図る。
実施の形態5によれば、複数のIGBT1a、1bが並列接続された回路において、各々のIGBT1a、1bのコレクタ電流Ic、電圧Vce等を個別に検知しなくても、簡易な回路構成でどのIGBT1a、1bが故障及び劣化しているかを特定することができる。また、複数のIGBT1a、1b間の分流の差を改善して損失を均等化したり、オフ時の電圧Vceのピークを抑えたりすることができ、IGBT1a、1bを効率良く使用することができる。
実施の形態6.
実施の形態6では、複数のIGBTが並列接続された回路において、いずれかのIGBTがオープン故障している場合の診断方法について説明する。なお、実施の形態6における半導体スイッチング素子の駆動回路の構成は、上記実施の形態4と同様であるので図6を流用し、各構成要素の説明を省略する。
図10は、実施の形態6における半導体スイッチング素子の駆動波形を示している。図10に示す例では、帰還信号Aの検出レベル(図中、Dで示す)を電圧Vdcとし、スイッチングタイミング等を調整してもIGBT1aの帰還信号A-1しか検知されない場合、制御回路3はIGBT1bがオープン故障していると診断する。
また、通常、過電流検知しない小さな電流レベルのスイッチングにおいて、IGBT1aの帰還信号A-1のみが検出された場合、オン-オフ信号S2-2を最大範囲まで調整する。それでも帰還信号A-2が検出されない場合、制御回路3はIGBT1bが故障していると診断する。
また、分流が正常な場合には検知されない大きさのコレクタ電流Icであっても、例えばIGBT1bの故障によって、電流がIGBT1aに集中することにより、帰還信号A-1が検知レベルに至って検知されることがある。これにより、制御回路3は、IGBT1bが故障もしくは劣化して寿命に至っていることを検知する。
実施の形態6によれば、IGBT1a、1bのように複数のIGBTが並列接続された回路において、従来の一般的な方法のようにIGBT1a、1bのコレクタ電流Ic-1、Ic-2を個別に検知することなく、帰還信号A-1、A-2の有無または大きさのばらつきに基づいて、どのIGBTが故障または寿命であるかを検知することができる。以上では、2素子並列の場合について説明したが、3以上の素子が並列接続されて構成さている場合においても、素子間の並列数あるいは分流ばらつきをふまえて特定の素子のみ検知されないことを検知し故障または素子あるいは配線が劣化したかを検知することができる。
実施の形態7.
図11は、実施の形態7における半導体スイッチング素子の駆動回路の構成例を示している。実施の形態7では、ゲート駆動回路4は、検出回路2から調整電流Bが入力され、調整電流B及びオン-オフ信号S2に基づいてIGBT1のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整する。
また、検出回路2のダイオード22は、コンデンサ21とゲート駆動回路4の負の制御電源(以下、負電源41)に接続される。ゲート駆動回路4では、IGBT1をオフするときに、ゲートから電荷を引き抜くためにマイナス電圧の電源が必要であり、この電源を負電源41と称する。検出回路2は、ダイオード22のアノード-カソード間電圧Vak(以下、電圧Vak)を検知し、帰還信号Aとして出力するとともに、電流方向の情報を出力する。これまでの実施の形態では、検出回路2は、IGBT1の高圧主端子であるコレクタとゲートの間の電圧Vcgを検出するよう、コレクタとゲートの間に接続し、ゲート駆動回路4の出力に調整電流Bを直接加える構成としていた。本実施の形態7では、検出回路2の調整電流Bの出力はゲート駆動回路の負電源41に接続するのみで、調整電流Bは、この負電源41で消費させ、調整電流Bをゲート駆動回路4の出力に直接加える構成とはしていない。この構成によれば、検出回路2はIGBT1の高圧主端子であるコレクタとエミッタ間の電圧Vceを検出する構成となっている。このように、検出回路2はVcgを検出する構成に限らず、Vceを検出する構成であってもよい。すなわち、検出回路2は、IGBT1のコレクタ、すなわち半導体スイッチング素子の高圧主端子の電圧であるVcg(高圧主端子とゲート間の電圧)を検出する構成(実施の形態1-6)、あるいはVce(主端子間の電圧)を検出する構成(実施の形態7)であればよい。
制御回路3は、帰還信号Aによって、スイッチングの際にダイオード22を通じて電流が供給されたかどうか、すなわち調整電流Bが出力されたか否かを検知する。制御回路3は、電流方向の情報と帰還信号Aに基づいてIGBT1がスイッチングを行ったことを検知し、IGBT1へ供給されるゲート電流Igを調整する。
図12は、実施の形態7においてIGBTが並列接続された場合の駆動回路の構成例を示している。各々の検出回路2a、2bは、IGBT1a、1bのコレクタとゲート駆動回路4a、4bの負電源41にそれぞれ接続される。
このような構成によれば、スイッチング時に発生する配線インダクタ7a、7bの起電圧によりコンデンサ21a、21bの電圧以上の電圧がIGBT1a、1bの帰還部に印加されると調整電流B-1、B-2が流れる。よって、IGBT1a、1bが並列の場合でも負電源41を基準として帰還信号A-1、A-2を検知することができる。制御回路3は、帰還信号A-1、A-2の大きさ及びタイミングの差異を検知し、それぞれのゲート電流Igを調整する。
図12に示す回路構成において、IGBT1aがオープン故障している場合の制御回路3の動作について説明する。正常時、制御回路3はそれぞれの帰還信号A-1、A-2を検知してゲート電流Igを調整している。IGBT1aにオープン故障が発生した場合、制御回路3がゲート駆動回路4aにオフ信号を出力した後にダイオード22aがオンし、調整電流B-1は検知されず、帰還信号A-1は出力されない。一方、調整電流B-2は検知され、帰還信号A-2は出力されるため、制御回路3はコレクタ電流Ic-2の方向が正方向であるということを認識する。
制御回路3はこれら2つの情報に基づいてIGBT1aが故障していると診断する。このような故障診断は、同じ状態が数回繰り返されたことを検知することにより、IGBT1a、1bの間の分流差等による誤検知を防ぐことができ、正確な診断を行うことができる。また、ここでは2つのIGBT1a、1bを含む回路について説明したが、電流方向検知のため、複数のIGBTの帰還信号Aに基づいて電流方向及び大きさを検出することにより、検出精度を上げることができる。
実施の形態7によれば、調整電流Bを各々のIGBT1a、1bのゲートに流さなくとも、制御回路3は、調整電流Bが流れたことを、負電源41を基準として検知することができる。また、調整電流Bの大きさによってオン-オフ信号S2-1、S2-2を調整し、ゲート電流Igを調整することにより、スイッチングを改善することができる。
実施の形態8.
図13は、実施の形態8における半導体スイッチング素子の駆動回路の構成例を示している。実施の形態8では、検出回路2とゲート駆動回路4の入力側が接続され、ゲート駆動回路4に入力されるオン-オフ信号S2は調整電流Bによって調整される。すなわち、ゲート駆動回路4は、調整電流Bに基づいて調整されたオン-オフ信号S2によってゲート電流Igを制御する。
このような構成によれば、調整電流Bによって調整されたオン-オフ信号S2によってゲート電流Igが調整されることにより、調整電流Bがゲート駆動回路4により増幅される。これにより、小さな調整電流Bで大容量のIGBT1を制御することが可能となり、検出回路2のコンデンサ21及びダイオード22の容量を他の実施の形態よりも小さくすることができる。実施の形態8によれば、他の実施の形態よりも小容量の半導体スイッチング素子の駆動回路によってIGBT1のスイッチングを改善することができる。
上記ではスイッチング素子が1個の場合について説明したが、図13の構成は、図6のように複数の素子が並列接続されている場合にも適用可能である。この場合、それぞれのゲート駆動回路5の入力であるオン-オフ信号S2にそれぞれの調整電流Bが流入して調整され、ゲート駆動回路4により増幅されてゲート電流Igが制御される。したがって、それぞれの小さな調整電流Bによって、それぞれの配線7によるVceの異常電圧を抑制する構成とすることができる。
本開示は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
1、1a、1b IGBT、2、2a、2b 検出回路、3、3a、3b 制御回路、4、4a、4b ゲート駆動回路、5 負荷、6 母線コンデンサ、7、7a、7b 配線インダクタ、8、8a、8b 抵抗、9a、9b 充電抵抗、10、10a、10b 入力端子、11 信号源、12a、12b ゲート抵抗、13a P側母線、13b N側母線、20 帰還部、21、21a、21b コンデンサ、22、22a、22b ダイオード、31 故障診断回路、41 負電源

Claims (5)

  1. 入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、前記駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路とを備え、
    前記ゲート駆動回路が、前記半導体スイッチング素子をオフして電流を遮断する期間において、前記半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、
    前記検出回路は、前記高圧側主端子に接続されたコンデンサとこのコンデンサに直列に接続されたダイオードと、このダイオードに直列に接続された抵抗とを有し、前記抵抗の両端の電圧を前記帰還信号として出力し、
    前記制御回路は、前記帰還信号に基づいて、前記半導体スイッチング素子の状態を診断し、もしくは前記ゲート駆動回路へ出力する信号を制御し、
    前記ゲート駆動回路の出力であるゲート電流は、前記調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路において、
    並列接続された複数の前記半導体スイッチング素子と、各々の前記半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の前記検出回路とを備え、
    前記制御回路は、各々の前記半導体スイッチング素子に対応する前記帰還信号に基づいて各々の前記半導体スイッチング素子の温度を推定し、各々の前記半導体スイッチング素子のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整することを特徴とする半導体スイッチング素子の駆動回路。
  2. 入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、前記駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路とを備え、
    前記ゲート駆動回路が、前記半導体スイッチング素子をオフして電流を遮断する期間において、前記半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、
    前記検出回路は、前記高圧側主端子に接続されたコンデンサとこのコンデンサに直列に接続されたダイオードと、このダイオードに直列に接続された抵抗とを有し、前記抵抗の両端の電圧を前記帰還信号として出力し、
    前記制御回路は、前記帰還信号に基づいて、前記半導体スイッチング素子の状態を診断し、もしくは前記ゲート駆動回路へ出力する信号を制御し、
    前記ゲート駆動回路の出力であるゲート電流は、前記調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路において、
    並列接続された複数の前記半導体スイッチング素子と、各々の前記半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の前記検出回路とを備え、
    前記制御回路は、各々の前記半導体スイッチング素子に対応する前記帰還信号の大きさのばらつきを検知し、各々の前記帰還信号に基づいて複数の前記半導体スイッチング素子の中のどの半導体スイッチング素子が劣化または故障しているかを診断することを特徴とする半導体スイッチング素子の駆動回路。
  3. 前記抵抗の両端の電圧は、前記ダイオードと前記抵抗との接続点の、前記半導体スイッチング素子の低圧側主端子の電位を基準とした電圧に基づいて検知されることを特徴とする請求項または請求項に記載の半導体スイッチング素子の駆動回路。
  4. 入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、前記駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路と、
    前記ゲート駆動回路が前記半導体スイッチング素子をオフして電流を遮断する期間において、前記半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、
    前記制御回路は、前記帰還信号に基づいて、前記半導体スイッチング素子の状態を診断し、もしくは前記ゲート駆動回路へ出力する信号を制御し、
    前記ゲート駆動回路の出力であるゲート電流は、前記調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路であって、
    並列接続された複数の前記半導体スイッチング素子と、各々の前記半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の前記検出回路とを備え、
    前記制御回路は、各々の前記半導体スイッチング素子に対応する前記帰還信号に基づいて各々の前記半導体スイッチング素子の温度を推定し、各々の前記半導体スイッチング素子のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整することを特徴とする半導体スイッチング素子の駆動回路。
  5. 入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、前記駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路と、
    前記ゲート駆動回路が前記半導体スイッチング素子をオフして電流を遮断する期間において、前記半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、
    前記制御回路は、前記帰還信号に基づいて、前記半導体スイッチング素子の状態を診断し、もしくは前記ゲート駆動回路へ出力する信号を制御し、
    前記ゲート駆動回路の出力であるゲート電流は、前記調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路であって、
    並列接続された複数の前記半導体スイッチング素子と、各々の前記半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の前記検出回路とを備え、
    前記制御回路は、各々の前記半導体スイッチング素子に対応する前記帰還信号の大きさのばらつきを検知し、各々の前記帰還信号に基づいて複数の前記半導体スイッチング素子の中のどの半導体スイッチング素子が劣化または故障しているかを診断することを特徴とする半導体スイッチング素子の駆動回路。
JP2021552154A 2021-02-17 2021-02-17 半導体スイッチング素子の駆動回路 Active JP7154437B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022115289A JP7422815B2 (ja) 2021-02-17 2022-07-20 半導体スイッチング素子の駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/005826 WO2022176040A1 (ja) 2021-02-17 2021-02-17 半導体スイッチング素子の駆動回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022115289A Division JP7422815B2 (ja) 2021-02-17 2022-07-20 半導体スイッチング素子の駆動回路

Publications (2)

Publication Number Publication Date
JPWO2022176040A1 JPWO2022176040A1 (ja) 2022-08-25
JP7154437B1 true JP7154437B1 (ja) 2022-10-17

Family

ID=82931238

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021552154A Active JP7154437B1 (ja) 2021-02-17 2021-02-17 半導体スイッチング素子の駆動回路
JP2022115289A Active JP7422815B2 (ja) 2021-02-17 2022-07-20 半導体スイッチング素子の駆動回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022115289A Active JP7422815B2 (ja) 2021-02-17 2022-07-20 半導体スイッチング素子の駆動回路

Country Status (5)

Country Link
US (1) US20240128966A1 (ja)
JP (2) JP7154437B1 (ja)
CN (1) CN116868509A (ja)
DE (1) DE112021007109T5 (ja)
WO (1) WO2022176040A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11501198A (ja) * 1995-03-02 1999-01-26 エービービー リサーチ リミテッド 直列接続されたパワー半導体用の保護回路
JP2008539625A (ja) * 2005-04-28 2008-11-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ツェナー電圧対称化を有する出力段
JP2014138476A (ja) * 2013-01-16 2014-07-28 Toshiba Mitsubishi-Electric Industrial System Corp 過電圧保護回路
CN104052048A (zh) * 2014-07-10 2014-09-17 北京赛德高科铁道电气科技有限责任公司 一种igbt驱动的有源钳位电路
JP2015115975A (ja) * 2013-12-09 2015-06-22 東芝三菱電機産業システム株式会社 電力変換装置
JP2016086490A (ja) * 2014-10-24 2016-05-19 株式会社日立製作所 半導体駆動装置ならびにそれを用いた電力変換装置
JP2017050804A (ja) * 2015-09-04 2017-03-09 富士電機株式会社 半導体スイッチの保護回路
CN108387830A (zh) * 2018-01-16 2018-08-10 中国矿业大学 一种基于有源钳位反馈型的igbt过流检测装置及方法
CN211089463U (zh) * 2019-10-28 2020-07-24 成都铁路机电配件厂 一种针对hxd2牵引功率模块的过压保护电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2832000B1 (fr) 2001-11-05 2006-07-21 Alstom Dispositif de protection contre les surtensions d'un composant de puissance
JP3979096B2 (ja) 2002-01-22 2007-09-19 株式会社日立製作所 半導体素子の駆動装置ならびにそれを用いた電力変換装置
CN101478143B (zh) * 2008-12-19 2011-05-11 中国电力科学研究院 一种保护半导体器件串联运行的有源保护电路
CN104702252B (zh) 2013-12-10 2018-10-12 通用电气公司 开关模组,变换器及电能变换装置
JP6749184B2 (ja) * 2016-09-01 2020-09-02 日立オートモティブシステムズ株式会社 半導体装置
CN108631557B (zh) * 2017-03-20 2020-03-10 台达电子企业管理(上海)有限公司 绝缘栅双极型晶体管的栅极电压控制电路及其控制方法
JP2019135884A (ja) 2018-02-05 2019-08-15 株式会社明電舎 電力変換装置
CN108471304B (zh) * 2018-03-29 2020-05-26 苏州汇川联合动力系统有限公司 功率开关的有源钳位电压应力抑制电路、方法及驱动电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11501198A (ja) * 1995-03-02 1999-01-26 エービービー リサーチ リミテッド 直列接続されたパワー半導体用の保護回路
JP2008539625A (ja) * 2005-04-28 2008-11-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ツェナー電圧対称化を有する出力段
JP2014138476A (ja) * 2013-01-16 2014-07-28 Toshiba Mitsubishi-Electric Industrial System Corp 過電圧保護回路
JP2015115975A (ja) * 2013-12-09 2015-06-22 東芝三菱電機産業システム株式会社 電力変換装置
CN104052048A (zh) * 2014-07-10 2014-09-17 北京赛德高科铁道电气科技有限责任公司 一种igbt驱动的有源钳位电路
JP2016086490A (ja) * 2014-10-24 2016-05-19 株式会社日立製作所 半導体駆動装置ならびにそれを用いた電力変換装置
JP2017050804A (ja) * 2015-09-04 2017-03-09 富士電機株式会社 半導体スイッチの保護回路
CN108387830A (zh) * 2018-01-16 2018-08-10 中国矿业大学 一种基于有源钳位反馈型的igbt过流检测装置及方法
CN211089463U (zh) * 2019-10-28 2020-07-24 成都铁路机电配件厂 一种针对hxd2牵引功率模块的过压保护电路

Also Published As

Publication number Publication date
JP2022140525A (ja) 2022-09-26
CN116868509A (zh) 2023-10-10
JP7422815B2 (ja) 2024-01-26
JPWO2022176040A1 (ja) 2022-08-25
DE112021007109T5 (de) 2023-12-14
WO2022176040A1 (ja) 2022-08-25
US20240128966A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
JP6190280B2 (ja) 半導体駆動装置ならびにこれを用いた電力変換装置
JP4538047B2 (ja) 電力用素子の故障検出装置
US7675763B2 (en) Semiconductor power converter apparatus
US8729914B2 (en) Detection of the conduction state of an RC-IGBT
US10338128B2 (en) Life estimation circuit and semiconductor device made using the same
JP2004229382A (ja) ゲート駆動回路、および電力変換装置
JP4942804B2 (ja) 半導体電力変換装置
WO2014136252A1 (ja) 半導体装置
JP4930866B2 (ja) 電力用素子の故障検出装置
CN110739941B (zh) 半导体装置
JP7132099B2 (ja) 電力変換装置
JP6952840B1 (ja) スイッチング装置および電力変換装置
JP7154437B1 (ja) 半導体スイッチング素子の駆動回路
JP4773172B2 (ja) 電力用スイッチング素子の電圧検出方法及びこれを用いた電力変換装置
JP4713347B2 (ja) 半導体素子の駆動回路
JP4599926B2 (ja) 電力スイッチング回路、電力変換装置、開放故障検出方法及びモジュール型半導体スイッチング素子の駆動方法
US11183834B2 (en) Semiconductor module and power conversion apparatus having a diode bridge circuit and a protection circuit
JP2021128118A (ja) 過電流検出装置
Sundaramoorthy et al. A study to improve IGBT reliability in power electronics applications
JP7106725B1 (ja) 制御装置および電流アンバランス調整方法
CN110417286B (zh) 电力变换装置的驱动电路以及电力变换装置
US11652402B2 (en) Switching apparatus and electric-power conversion apparatus
US20240142511A1 (en) Semiconductor device
Singh et al. Operation of a Digitally-Controlled IGBT Gate-Driver with Advance Protection Features During Short-Circuit Type II Conditions
JP7171946B1 (ja) 電源装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210902

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220720

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220720

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220729

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221004

R151 Written notification of patent or utility model registration

Ref document number: 7154437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151