JP7154437B1

JP7154437B1 - 半導体スイッチング素子の駆動回路

Info

Publication number: JP7154437B1
Application number: JP2021552154A
Authority: JP
Inventors: 拓也酒井; 航平恩田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2021-02-17
Filing date: 2021-02-17
Publication date: 2022-10-17
Anticipated expiration: 2041-02-17
Also published as: JP2022140525A; CN116868509A; JP7422815B2; JPWO2022176040A1; DE112021007109T5; WO2022176040A1; US20240128966A1

Abstract

ゲート駆動回路（４）が半導体スイッチング素子（１）をオフして電流を遮断する期間において、半導体スイッチング素子（１）の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号（Ａ）及び帰還電流（Ｂ）を出力する検出回路（２）を備え、制御回路（３）は、帰還信号（Ａ）に基づいて、半導体スイッチング素子（１）の状態を診断し、もしくはゲート駆動回路（４）へ出力する信号を制御し、ゲート駆動回路（４）の出力であるゲート電流は、帰還電流（Ｂ）によって調整される。

Description

本願は、半導体スイッチング素子の駆動回路に関するものである。

電力変換装置等を構成する半導体スイッチング装置には、絶縁ゲート型バイポーラトランジスタ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ：以下、ＩＧＢＴと記す）、またはＭＯＳゲート構造の電界効果型トランジスタ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：以下、ＭＯＳＦＥＴと記す）等の半導体スイッチング素子が広く用いられている。

新素材を使用した半導体スイッチング素子の実現に伴い、スイッチング損失とノイズ及びサージ電圧等のトレードオフが重要となっている。また、近年のダウンタイム短縮のニーズにより、パワーモジュールの予知保全技術及び故障箇所診断技術の開発が進められている。

例えば特許文献１では、電流センス付き半導体スイッチの保護回路において、ＩＧＢＴの両端（コレクタ－エミッタ間）の電圧Ｖｃｅ、コレクタ電流Ｉｃ、及びエミッタ－ゲート間電圧Ｖｇｅに基づいて過電流異常及びオープン故障を検出し、所定の保護動作を行っている。

特開２０１７－５０８０４号公報

電源の大容量化に伴い、スイッチング素子を多段、多並列に配置する構成が増えており、各々のスイッチング素子の駆動条件を最適化するとともに、どの素子が故障あるいは劣化しているかを検知する必要がある。従来の一般的な故障診断方法では、各々のスイッチング素子のコレクタ電流Ｉｃあるいはコレクタ－エミッタ間電圧Ｖｃｅあるいはエミッタ－ゲート間電圧Ｖｇｅを個別に検知しており、回路構成が複雑になるという課題があった。

また、上記特許文献１に開示された半導体スイッチの保護回路では、ＩＧＢＴの電圧Ｖｃｅは両端電圧検出回路で２値化された出力信号としてしきい値と共に比較器に入力される。この特許文献１のように電圧Ｖｃｅを２値判定する方法では、オープン故障の予知、素子劣化時の保全、及び並列モジュール内の部分故障等の診断は行えない。

本願は、上記のような課題を解決するための技術を開示するものであり、簡易な回路構成で半導体スイッチング素子の故障及び劣化の診断が可能となるとともに、適切なスイッチング特性を得ることができる半導体スイッチング素子の駆動回路を提供することを目的とする。

本願に開示される半導体スイッチング素子の駆動回路は、入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、駆動信号に基づいて半導体スイッチング素子を駆動するゲート駆動回路とを備えた半導体スイッチング素子の駆動回路において、ゲート駆動回路が半導体スイッチング素子をオフして電流を遮断する期間において、半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、検出回路は、高圧側主端子に接続されたコンデンサとこのコンデンサに直列に接続されたダイオードと、このダイオードに直列に接続された抵抗とを有し、抵抗の両端の電圧を帰還信号として出力し、制御回路は、帰還信号に基づいて、半導体スイッチング素子の状態を診断し、もしくはゲート駆動回路へ出力する信号を制御し、ゲート駆動回路の出力であるゲート電流は、調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路において、並列接続された複数の前記半導体スイッチング素子と、各々の半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の検出回路とを備え、
制御回路は、各々の半導体スイッチング素子に対応する帰還信号に基づいて各々の半導体スイッチング素子の温度を推定し、各々の半導体スイッチング素子のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整するものである。
また、制御回路は、各々の半導体スイッチング素子に対応する帰還信号の大きさのばらつきを検知し、各々の帰還信号に基づいて複数の半導体スイッチング素子の中のどの半導体スイッチング素子が劣化または故障しているかを診断するものである。
さらに、入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路と、ゲート駆動回路が半導体スイッチング素子をオフして電流を遮断する期間において、半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、制御回路は、帰還信号に基づいて、記半導体スイッチング素子の状態を診断し、もしくはゲート駆動回路へ出力する信号を制御し、ゲート駆動回路の出力であるゲート電流は、調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路であって、並列接続された複数の半導体スイッチング素子と、各々の半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の検出回路とを備え、
制御回路は、各々の前記半導体スイッチング素子に対応する帰還信号に基づいて各々の半導体スイッグ素子の温度を推定し、各々の半導体スイッチング素子のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整するものである。
また、制御回路は、各々の半導体スイッチング素子に対応する帰還信号の大きさのばらつきを検知し、各々の帰還信号に基づいて複数の半導体スイッチング素子の中のどの半導体スイッチング素子が劣化または故障しているかを診断するものである。

本願に開示される半導体スイッチング素子の駆動回路によれば、検出回路は半導体スイッチング素子の帰還部の電圧に基づく帰還信号を出力し、制御回路は帰還信号に基づいて半導体スイッチング素子の劣化及び故障を診断するようにしたので、簡易な回路構成で半導体スイッチング素子の劣化及び故障を検知することが可能となる。また、帰還信号に基づいてゲート駆動回路への信号を制御し、調整電流によってゲート電流を調整するようにしたので、適切なスイッチング特性を得ることができる。
本願の上記以外の目的、特徴、観点及び効果は、図面を参照する以下の詳細な説明から、さらに明らかになるであろう。

実施の形態１における半導体スイッチング素子の駆動回路の構成を示すブロック図である。実施の形態１における半導体スイッチング素子の駆動回路の使用例を示す図である。実施の形態１における半導体スイッチング素子の駆動回路における各部波形を示す図である。実施の形態２における半導体スイッチング素子の駆動回路の検出回路の構成例を示す図である。実施の形態３における半導体スイッチング素子の駆動回路の検出回路の構成例を示す図である。実施の形態４における半導体スイッチング素子の駆動回路の検出回路の構成例を示す図である。実施の形態４における半導体スイッチング素子の駆動回路における各部波形を示す図である。実施の形態４における半導体スイッチング素子の温度特性を示す図である。実施の形態５における半導体スイッチング素子の駆動波形を示す図である。実施の形態６における半導体スイッチング素子の駆動波形を示す図である。実施の形態７における半導体スイッチング素子の駆動回路の構成例を示す図である。実施の形態７において半導体スイッチング素子が並列接続された場合の駆動回路の構成例を示す図である。実施の形態８における半導体スイッチング素子の駆動回路の構成例を示す図である。

実施の形態１．
以下に、実施の形態１に係る半導体スイッチング素子の駆動回路について、図面に基づいて説明する。図１は、実施の形態１における半導体スイッチング素子の駆動回路の構成を示すブロック図、図２は、実施の形態１における半導体スイッチング素子の駆動回路の使用例を示す図、及び図３は、実施の形態１における半導体スイッチング素子の駆動回路における各部の波形を示す図である。なお、各図において、図中、同一、相当部分には同一符号を付している。

以下の説明では半導体スイッチング素子としてＩＧＢＴを用いた場合について説明するが、半導体スイッチング素子はＩＧＢＴに限定されるものではなく、その他の半導体素子、例えばＭＯＳＦＥＴ等であってもよい。電力用半導体スイッチング素子であるＩＧＢＴ１は、主電流が流れる一対の主端子であるエミッタ（Ｅ）とコレクタ（Ｃ）、及び制御端子であるゲート（Ｇ）を有し、ゲートによって主端子間の開閉が制御される。

図１に示すように、検出回路２は、半導体スイッチング素子としてのＩＧＢＴ１の高圧側主端子であるコレクタに接続され、ＩＧＢＴ１の帰還部２０の電圧、すなわちコレクタ－ゲート間電圧Ｖｃｇ（以下、電圧Ｖｃｇと略す）を検知し、電圧Ｖｃｇに応じた帰還信号Ａ及び調整電流Ｂを出力する。実施の形態１では、帰還信号Ａは制御回路３に出力され、調整電流ＢはＩＧＢＴ１のゲートに出力される。

制御回路３は、入力端子１０から入力信号であるスイッチング信号Ｓ１が入力され、スイッチング信号Ｓ１に同期してＩＧＢＴ１に対する駆動信号であるオン－オフ信号Ｓ２を生成する。また、制御回路３は、帰還信号Ａに基づいてオン－オフ信号Ｓ２のタイミングと大きさを調整し、ＩＧＢＴ１のゲート電流の大きさ及びタイミングを調整する。

制御回路３は、調整電流Ｂが出力されたことを帰還信号Ａによって検知し、ＩＧＢＴ１がスイッチングを行ったことを検知する。なお、制御回路３は、帰還信号Ａに基づいて調整電流Ｂの大きさを算出することができる。

制御回路３は、帰還信号Ａに基づいてＩＧＢＴ１の劣化及び故障などＩＧＢＴ１の状態を診断する故障診断回路３１を含む。なお、ここでいう状態の診断とは、劣化及び故障の検知と、故障または寿命の予知を含んでいる。制御回路３は、故障診断回路３１がＩＧＢＴ１の故障を検知した際、外部に故障信号（図示省略）を出力する。なお、以下の説明では、制御回路３と故障診断回路３１とを特に区別せず、制御回路３の機能及び動作として説明する。

ゲート駆動回路４は、制御回路３の出力であるオン－オフ信号Ｓ２に基づいてＩＧＢＴ１のゲート波形を制御し、ＩＧＢＴ１を駆動する。ＩＧＢＴ１のエミッタがゲート駆動回路４の基準の電位となり、ＩＧＢＴ１のゲートにゲート電流Ｉｇ－１が出力される。ＩＧＢＴ１のゲートには検出回路２から出力される調整電流Ｂも入力され、ゲート電流Ｉｇ－１は調整電流Ｂによって調整され、ゲート電流Ｉｇ－２としてゲートに供給される。

制御回路３には、外部信号により出力波形を制御することができるディジタル回路（Ｄ／Ａ）、または論理回路で出力波形を調整することができるＣＲの時定数、ロジックＩＣ等が用いられる。ゲート駆動回路には、オペアンプまたはコンプリメンタリのトランジスタを用いた増幅回路またはＰＷＭ回路等の回路、前記回路と出力電圧とゲート抵抗によって出力電流が制御される回路、またはオン－オフ信号Ｓ２に基づいて定電流ダイオード等を切り替えて出力電流が制限される回路等が用いられる。

図２は、実施の形態１における半導体スイッチング素子の駆動回路の使用例として、ＩＧＢＴ１をスイッチング電源に使用した例を示している。ＩＧＢＴ１のエミッタは負荷５に接続され、負荷５は母線コンデンサ６に接続される。母線コンデンサ６の両端は、外部の電源（図示省略）に接続される入力端子１０ａ、１０ｂにそれぞれ接続される。負荷５に接続されていない入力端子１０ａは、ＩＧＢＴ１のコレクタに接続される。

なお、配線インダクタ７は、この経路全体の配線インダクタを、母線コンデンサ６とＩＧＢＴ１のコレクタの間にまとめて図示したものである。ＩＧＢＴ１の帰還部２０であるコレクタ－ゲート間には、電圧Ｖｃｇを検知する検出回路２が接続され、電圧Ｖｃｇの大きさに応じた帰還信号Ａを出力する。

制御回路３には、外部からスイッチング信号Ｓ１が入力され、検出回路２から帰還信号Ａが入力される。制御回路３は、これらの信号に基づいてオン－オフ信号Ｓ２を生成し、ゲート駆動回路４に出力する。ゲート駆動回路４は、オン－オフ信号Ｓ２に基づいてＩＧＢＴ１のゲート－エミッタ間電圧（以後、電圧Ｖｇｅ）を制御するためのゲート電流Ｉｇ－１を出力する。

ＩＧＢＴ１のゲートに供給されるゲート電流Ｉｇ－２は、ゲート駆動回路４からのゲート電流Ｉｇ－１と検出回路２からの調整電流Ｂによって制御される。すなわちＩＧＢＴ１のスイッチングは基本的にはゲート電流Ｉｇ－１で行われ、スイッチングの状態に応じて調整電流Ｂにてスイッチングの速度が調整される。

図３は、スイッチング信号Ｓ１オフ時の各部波形を示している。なお、ここでは各部波形を比較するために便宜上同じ縦軸を用いており、上から順にＳ１はスイッチング信号、Ｖｇｅはゲート－エミッタ間電圧、Ｉｇ－１はゲート駆動回路４が出力するゲート電流、Ｖｄｃは直流母線電圧、Ｖｃｅはコレクタ－エミッタ間電圧、Ｉｃはコレクタ電流、Ａは帰還信号、Ｂは調整電流、Ｉｇ－２は調整後のゲート電流の波形をそれぞれ示している。なお、図３中、点線で示す波形部分は、ＩＧＢＴ１がオープン故障している際の波形を示している。

図３を用いて、ＩＧＢＴ１がオープン故障している際の診断方法を説明する。制御回路３は、ゲート駆動回路４がＩＧＢＴ１をオフして電流を遮断する期間において、帰還信号Ａの有無を検知しており、帰還信号Ａが検知されない場合にＩＧＢＴ１がオープン故障であると診断する。また、制御回路３は、ＩＧＢＴ１の故障を検知した際、ゲート駆動回路４の出力をオフに保持する。

通常、検出回路２のしきい値は、特定の保護電圧、例えば定常負荷電流スイッチング時の電圧Ｖｃｅの上限等に設定されるが、ここでは回路動作が単純となるように直流母線電圧Ｖｄｃ（以下、電圧Ｖｄｃ）をしきい値として設定した場合を説明する。すなわち、検出回路２は、電圧Ｖｃｅが電圧Ｖｄｃを超えたら帰還信号Ａおよび調整電流Ｂを出力する。なお、検出回路２が検出する電圧は、図１、図２に示すようにコレクタ－ゲート間電圧Ｖｃｇであるが、ＩＧＢＴ１がオフしている時のコレクタ－エミッタ間電圧Ｖｃｅの値に比較してゲート電圧Ｖｇｅの値は無視できるくらい小さい。このため、ＩＧＢＴ１がオフし始めると、検出回路２が検出する電圧Ｖｃｇは、電圧Ｖｃｅを検出しているのと等価であることになる。

正常時の波形では、ミラー期間において電圧Ｖｃｅが電圧Ｖｄｃに至ると、ＩＧＢＴ１のコレクタ電流Ｉｃが遮断され始める。この際の電流変化率ｄＩｃ／ｄｔにより配線インダクタ７の両端に起電圧が発生するため、電圧Ｖｃｅが上昇する。検出回路２は、電圧Ｖｃｅが電圧Ｖｄｃを超えたことを検知し、ゲートに調整電流Ｂを出力する。図３に示すように、調整電流Ｂは正の電流すなわちゲートに電荷を送り込む電流であり、オフ時にゲート駆動回路４から出力されるゲート電流Ｉｇ－１は負の電流すなわちゲートから電荷を引き抜く電流である。これにより、調整後のゲート電流Ｉｇ－２がゲート駆動回路から出力されるゲート電流Ｉｇ－１よりも絶対値が小さくなるよう制御され、電圧変化率ｄＶｃｅ／ｄｔが小さく抑えられる。これにより配線の浮遊インダクタンスによるサージ電圧を抑えることによりＶｃｅに生じるサージ電圧を抑えることができる。

制御回路３は、調整電流Ｂが出力されたことを検出回路２からの帰還信号Ａによって検知し、ＩＧＢＴ１が正常にスイッチングを行ったことを検知する。このように、通常オフ時にはスイッチング速度が電圧Ｖｃｅにより制御され、スイッチング損失が最小になるように電流変化率ｄＩｃ／ｄｔが調整電流Ｂにより制御される。

誤検知を回避するため、還流時などＩＧＢＴ１と並列に接続された還流ダイオード（図示省略）に電流が流れる際、別途電流を測定し検知する。この際、スイッチングオフのタイミングでＩｃの方向あるいは大きさが大きく変わらないため、正常であってもオフのタイミングで帰還信号Ａが出力されない。オフ時の電流方向は、電圧Ｖｃｅで検知する、センスセルの電流を検知する、あるいはダイオードの電流を検知する等の方法で検知することができる。これらの方法により故障時の誤検知を回避することができるが、ここでは説明を省略する。

次に故障時の動作について説明する。制御回路３は、ゲート信号が入力されてもスイッチングが行われない状態を、スイッチングオフ時の帰還信号Ａの有無で検知することができる。ＩＧＢＴ１がオープン故障している場合、コレクタ電流Ｉｃは流れず電圧Ｖｃｅは電圧Ｖｄｃの大きさを保っている。このため電圧Ｖｃｅが電圧Ｖｄｃを超えたことを検出回路２が検知することはなく、調整電流Ｂは出力されない。これにより、制御回路３は、オフ信号を出力し、ＩＧＢＴ１が電流を遮断する期間において帰還信号Ａが検知されない場合に、ＩＧＢＴ１がオープン故障であると診断する。

なお、図３では、オープン故障を例に挙げて説明したが、制御回路３は、帰還信号Ａに基づいてＩＧＢＴ１のスイッチング動特性の変化を検知したり、ＩＧＢＴ１を流れる電流の大きさ及び変化率のいずれか一方または両方を推定したりすることができるため、オープン故障以外の故障または劣化を診断することができる。例えばＩＧＢＴ１のスイッチングのオン－オフ信号Ｓ２出力からの遅れ時間を帰還信号Ａに基づいて推定し、当該遅れ時間が設定値よりも長い場合、ＩＧＢＴ１、もしくはアルミワイヤあるいは半田などそれらを接続する機構が劣化していると診断する。例えば配線の劣化によりアルミワイヤの一部が断線した場合、配線インダクタ７が大きくなり帰還信号Ａに変化が生じるため、この変化を検知してＩＧＢＴ１を構成するチップあるいは上記配線の劣化を検知することができる。

以上のように、実施の形態１における半導体スイッチング素子の駆動回路によれば、ＩＧＢＴ１のコレクタ電流Ｉｃ、電圧Ｖｃｅ等を直接監視しなくても、検出回路２が出力する帰還信号Ａの有無によってＩＧＢＴ１のオープン故障を検知することができ、簡易な回路構成でＩＧＢＴ１の故障を検知することができる。また、検出回路２が出力する調整電流Ｂによってゲート電流Ｉｇ－１を調整する機能を有しているため、スイッチングのトレードオフを改善することが可能であり、ＩＧＢＴ１のスイッチング特性を適切に保ち、劣化時の保全を行えるという効果を奏する。

実施の形態２．
図４は、実施の形態２に係る半導体スイッチング素子の駆動回路における検出回路の構成例を示している。実施の形態２における検出回路２は、コンデンサ２１とダイオード２２の直列回路に、電流検知器としての抵抗８が接続されている。

また、検出回路２は、電圧検出器としてのツェナーダイオードまたはバリスタ２３を備えており、電圧検出器２３はコンデンサ２１と並列に接続される。検出回路２のコンデンサ２１の電圧は、電圧検出器２３によって電圧Ｖｄｃに保たれている。コンデンサ２１の電圧が電圧Ｖｄｃを超えると調整電流Ｂが供給され、オフ時のゲート電流が調整電流Ｂによって制御される。制御回路３は、調整電流Ｂが出力されたことを検出回路２からの帰還信号Ａによって検出し、ＩＧＢＴ１が正常にスイッチングを行ったことを検出する。

なお、コンデンサ２１の電圧の検出レベルは電圧Ｖｄｃに限定されるものではなく、母線コンデンサ６またはＩＧＢＴ１の許容できる電圧以下であればよい。抵抗８は、調整電流Ｂが出力された場合、抵抗８の両端に電圧が発生しこの電圧信号を帰還信号Ａとして制御回路３に出力するための電流検知器の一例であり、複数の抵抗によって構成されていてもよい。また、抵抗８を用いず、ダイオード２２の電極間の電圧Ｖａｋで検出回路２の調整電流Ｂの有無を検知して、帰還信号Ａを出力するようにしてもよい。

ダイオード２２は、コンデンサ２１の電圧を制御するものであり、ダイオード２２のオフ時にコンデンサ２１が充電されて電圧Ｖｄｃとなる。また、ダイオード２２のオン時には、コンデンサ２１が放電されることを防いだり、ゲート電流Ｉｇがコンデンサ２１を充電しＩＧＢＴ１の駆動に支障が生じたりすることを防いでいる。

実施の形態２の回路構成では、オフスイッチング時、ＩＧＢＴ１の帰還部の電圧Ｖｃｇが電圧Ｖｄｃを超えると、ダイオード２２がオンし、抵抗８を介してＩＧＢＴ１のゲートに調整電流Ｂが供給される。また、制御回路３は、調整電流Ｂの供給による抵抗８における電圧降下を帰還信号Ａとして検知し、正常にスイッチングが行われたことを認識することができる。これにより、制御回路３は、エミッタ基準の回路で電圧Ｖｃｅの変化を検出してスイッチングが行われたか否かを検知し、ＩＧＢＴ１の故障を診断することができる。

実施の形態３．
図５は、実施の形態３に係る半導体スイッチング素子の駆動回路における検出回路の構成例を示している。実施の形態３では、Ｐ側、Ｎ側の１アームを形成したＩＧＢＴ１ａ、１ｂを駆動する回路について説明する。信号源１１は、絶縁されたスイッチング信号Ｓ１－１、Ｓ１－２を出力し、スイッチング信号Ｓ１－１はＰ側の制御回路３ａに、スイッチング信号Ｓ１－２はＮ側の制御回路３ｂに、それぞれ入力される。

ＩＧＢＴ１ａのコレクタとゲートの間に接続された検出回路２ａは、コンデンサ２１ａとダイオード２２ａの直列回路に、調整電流Ｂ－１を検知する電流検知器としての抵抗８ａが接続されている。また、Ｐ側のゲート駆動回路４ａとＩＧＢＴ１ａのゲートとの間にはゲート抵抗１２ａが接続されている。すなわち、ゲート駆動回路４ａは、ゲート抵抗１２ａを介してＩＧＢＴ１ａのゲートと検出回路２ａの出力側とに接続される。

同様に、ＩＧＢＴ１ｂのコレクタとゲートの間に接続された検出回路２ｂは、コンデンサ２１ｂとダイオード２２ｂの直列回路に、調整電流Ｂ－２を検知する抵抗８ｂが接続されている。また、Ｎ側のゲート駆動回路４ｂとＩＧＢＴ１ｂのゲートとの間にはゲート抵抗１２ｂが接続されている。すなわち、ゲート駆動回路４ｂは、ゲート抵抗１２ｂを介してＩＧＢＴ１ｂのゲートと検出回路２ｂの出力側とに接続される。

また、Ｐ側の検出回路２ａのコンデンサ２１ａとダイオード２２ａとの間には充電抵抗器である充電抵抗９ａが接続され、充電抵抗９ａはＮ側母線１３ｂに接続されている。同様に、Ｎ側の検出回路２ｂのコンデンサ２１ｂとダイオード２２ｂとの間には充電抵抗９ｂが接続され、充電抵抗９ｂはＰ側母線１３ａに接続されている。

すなわち、検出回路２ａ、２ｂのコンデンサ２１ａ、２１ｂは、それぞれ充電抵抗９ａ、９ｂを介して母線コンデンサ６と並列に接続されている。このように、検出回路２ａ、２ｂのコンデンサ２１ａ、２１ｂは、充電抵抗９ａ、９ｂを介して対応するＩＧＢＴ１ａ、１ｂが接続されていない直流母線の配線に接続されることにより、コンデンサ２１ａの両端電圧が母線電圧に、コンデンサ２１ｂの電圧が母線電圧とゲート駆動回路４ｂの負の制御電源の電位差に保たれる。ここで、負の制御電源とは、ゲート駆動回路４ｂの電源において、ゲート駆動回路４ｂは、ＩＧＢＴ１ｂをオフするときに、ゲートから電荷を引き抜くためにマイナス電圧の電源が必要であり、このマイナス電圧の電源を負の制御電源と称する。ゲート駆動回路４ａの電源においても、ＩＧＢＴ１ａのゲートから電荷を引き抜くために負の制御電源を備えている。

Ｐ側の制御回路３ａは、信号源１１から入力されたスイッチング信号Ｓ１－１と検出回路２ａの出力である帰還信号Ａ－１に基づいて、Ｐ側のゲート駆動回路４ａへオン－オフ信号Ｓ２－１を出力する。同様に、Ｎ側の制御回路３ｂは、信号源１１から入力されたスイッチング信号Ｓ１－２と検出回路２ｂの出力である帰還信号Ａ－２に基づいて、Ｎ側のゲート駆動回路４ｂへオン－オフ信号Ｓ２－２を出力する。

実施の形態３の回路構成によれば、スイッチングの周波数または通電率によらず、検出回路２ａ、２ｂのコンデンサ２１ａ、２１ｂが電圧Ｖｄｃに保持されるため、コンデンサ２１ａ、２１ｂの充電電流による誤検知を防ぐことができる。これにより、制御回路３ａ、３ｂにおいて故障診断ができなくなったり、必要以上にスイッチングが遅くなり損失が大きく生じたりすることを回避できる。

また電流検知器としての抵抗８ａ、８ｂがＩＧＢＴ１ａ、１ｂのゲートにそれぞれ接続されることで、制御回路３ａ、３ｂは帰還信号Ａ－１、Ａ－２をＩＧＢＴ１ａ、１ｂのエミッタ基準で直接検知することができ、簡易な回路構成で高速な制御応答が実現可能である。また、Ｐ側およびＮ側ともにコンデンサ２１ａ、２１ｂの電圧を電圧Ｖｄｃに保持することができ、検出レベルを一定値に保持することができる。

実施の形態４．
図６は、実施の形態４に係る半導体スイッチング素子の駆動回路における検出回路の構成例を示している。実施の形態４に係る半導体スイッチング素子の駆動回路は、並列接続された複数の半導体スイッチング素子としてのＩＧＢＴ１ａ、１ｂと、各々のＩＧＢＴ１ａ、１ｂに対応する帰還信号Ａ－１、Ａ－２及び調整電流Ｂ－１、Ｂ－２を出力する複数の検出回路２ａ、２ｂとを備えている。

制御回路３は、図６に示すような並列モジュールにおいて、各々のＩＧＢＴ１ａ、１ｂに対応する帰還信号Ａ－１、Ａ－２に基づいて、各々のＩＧＢＴ１ａ、１ｂに対応するオン－オフ信号Ｓ２－１、Ｓ２－２を調整し、各々のＩＧＢＴ１ａ、１ｂのゲート電流の大きさ及びタイミングのいずれか一方または両方を調整する機能を有している。実施の形態４ではこの機能について説明する。

ＩＧＢＴ１ａのコレクタとゲートとの間に接続された検出回路２ａは、コンデンサ２１ａとダイオード２２ａの直列回路に、調整電流Ｂ－１を検知する抵抗８ａが接続されている。また、ゲート駆動回路４ａとＩＧＢＴ１ａのゲートとの間にはゲート抵抗１２ａが接続されている。すなわち、ゲート駆動回路４ａは、ゲート抵抗１２ａを介してＩＧＢＴ１ａのゲートと検出回路２ａの出力側とに接続される。

同様に、ＩＧＢＴ１ｂのコレクタとゲートとの間に接続された検出回路２ｂは、コンデンサ２１ｂとダイオード２２ｂの直列回路に、調整電流Ｂ－２を検知する抵抗８ｂが接続されている。また、ゲート駆動回路４ｂとＩＧＢＴ１ｂのゲートとの間にはゲート抵抗１２ｂが接続されている。すなわち、ゲート駆動回路４ｂは、ゲート抵抗１２ｂを介してＩＧＢＴ１ｂのゲートと検出回路２ｂの出力側とに接続される。

制御回路３には、スイッチング信号Ｓ１と検出回路２ａ、２ｂの出力である帰還信号Ａ－１、Ａ－２が入力される。制御回路３は、帰還信号Ａ－１に基づいてＩＧＢＴ１ａに対するオン－オフ信号Ｓ２－１を調整し、ゲート駆動回路４ａへ出力する。ゲート駆動回路４ａは、オン－オフ信号Ｓ２－１の波形に基づいてＩＧＢＴ１ａのゲート電流を制御することによりゲート電圧Ｖｇｅ－１を制御する。

同様に、制御回路３は、帰還信号Ａ－２に基づいてＩＧＢＴ１ｂに対するオン－オフ信号Ｓ２－２を調整し、ゲート駆動回路４ｂへ出力する。ゲート駆動回路４ｂは、オン－オフ信号Ｓ２－２の波形に基づいてＩＧＢＴ１ｂのゲート電流を制御することによりゲート電圧Ｖｇｅ－２を制御する。

また、ＩＧＢＴ１ａのコレクタと入力端子１０ａの間には配線インダクタ７、７ａが存在し、ＩＧＢＴ１ｂのコレクタと入力端子１０ａの間には配線インダクタ７、７ｂが存在する。配線インダクタ７ａ、７ｂは、ＩＧＢＴ１ａ、１ｂの素子内の配線を想定している。なお、各々のエミッタと入力端子１０ｂの間にも配線インダクタは存在するが、図示を省略している。

実施の形態４による半導体スイッチング素子の駆動回路のように、複数のＩＧＢＴ１ａ、１ｂが並列接続されている場合、制御回路３の特性差、またはゲート駆動回路４ａ、４ｂの特性差または劣化等によってオン－オフ信号Ｓ２－１、Ｓ２－２に時間差が生じ、ＩＧＢＴ１ａ、１ｂが同時に切り替わらないことがある。

このような場合の各部の波形について、図７を用いて説明する。図７に示す例では、スイッチング信号Ｓ１としてオフ信号が入力されると（図中ｔ０）、ＩＧＢＴ１ａへのオフ指令であるオフ信号Ｓ２－１が出力され（図中ｔ１）、遅れてＩＧＢＴ１ｂへのオフ信号Ｓ２－２が出力されている（図中ｔ２）。その結果、ＩＧＢＴ１ａのゲート電圧Ｖｇｅ－１が先にオフし、ＩＧＢＴ１ｂのゲート電圧Ｖｇｅ－２は遅れてオフする。

このため、配線インダクタ７、７ａによりＩＧＢＴ１ａを流れていたコレクタ電流Ｉｃ－１の一部がＩＧＢＴ１ｂに転流し、ＩＧＢＴ１ｂが遮断するコレクタ電流Ｉｃ－２がコレクタ電流Ｉｃ－１よりも大きくなる。これにより、ＩＧＢＴ１ａの電圧Ｖｃｅ－１に生じるサージ電圧と、ＩＧＢＴ１ｂの電圧Ｖｃｅ－２に生じるサージ電圧の大きさとタイミングに差が生じる。

その結果、制御回路３には、異なる大きさの帰還信号Ａ－１、Ａ－２が、異なるタイミングで入力される。これにより、制御回路３は、オン－オフ信号Ｓ２－１、Ｓ２－２に時間差が生じていることを検知し、２つのＩＧＢＴ１ａ、１ｂが遮断するコレクタ電流Ｉｃ－１、Ｉｃ－２が同じになるように、帰還信号Ａ－１、Ａ－２に基づいてオン－オフ信号Ｓ２－１、Ｓ２－２を調整する。

また、制御回路３は、各々のＩＧＢＴ１ａ、１ｂに対応する帰還信号Ａ－１、Ａ－２に基づいて、各々のＩＧＢＴ１ａ、１ｂの温度を推定し、各々のＩＧＢＴ１ａ、１ｂのゲート電圧の大きさ及びタイミングのいずれか一方または両方を調整することもできる。制御回路３は、ＩＧＢＴ１ａ、１ｂの温度差を、素子温度を計測することなく帰還信号Ａ－１、Ａ－２の差によって検知する。

図８は、ＩＧＢＴの温度の違いによる伝達特性の差を示している。図８において、横軸はゲート電圧Ｖｇｅ、縦軸はコレクタ電流Ｉｃであり、実線で示す曲線ＴＨは温度の高いＩＧＢＴ、点線で示す曲線ＴＬは温度の低いＩＧＢＴの伝達特性をそれぞれ示している。ＩＧＢＴは、例えばコレクタ電流Ｉｃが図８のＲＣのように小電流の領域では、同じゲート電圧であっても温度が高い素子の方が低い素子よりも大きな電流が流れる特性を有している。

検出回路２ａ、２ｂは、ＩＧＢＴ１ａ、１ｂのコレクタ電流の大きさに応じた帰還信号Ａ－１、Ａ－２を出力する。制御回路３は、帰還信号Ａ－１、Ａ－２の差に基づいて、温度の高い素子における損失を低減するようにオン－オフ信号Ｓ２－１、Ｓ２－２を調整する。また大きなコレクタ電流Ｉｃ（例えば図８のＲＣ２）のスイッチング時には、伝達特性の差により温度の低い素子のほうが温度の高い素子よりも流れやすい特性となる。この場合は素子温度の均衡化の面ではゲート信号を制御することはないが、Ｖｃｅの過電圧など異常電圧を抑制するために、素子分流が等しくなるように制御する必要がある。この場合温度の低い素子のスイッチング電流を低減するようにオン－オフ信号Ｓ２－１、Ｓ２－２を制御回路３が調整する。

なお、２つのＩＧＢＴ１ａ、１ｂの温度差の原因は、図７で説明したオン－オフ信号Ｓ２－１、Ｓ２－２の遅れ時間の差、または配線インダクタ７ａ、７ｂの差の他、ＩＧＢＴ１ａ、１ｂの実装状態の差による放熱状況の差の場合もある。このため、オン－オフ信号Ｓ２－１、Ｓ２－２を積極的に制御しＩＧＢＴごとに負荷調整をすることにより、並列モジュール内における複数のＩＧＢＴ１ａ、１ｂの温度の均衡化が図られる。

なお、スイッチングのタイミングを調整する方法としては、オン－オフ信号Ｓ２－１、Ｓ２－２のタイミング調整（例えばオン－オフ信号Ｓ２－１を遅くし、オン－オフ信号Ｓ２－２を早くする）、ゲート振幅調整（例えばオン－オフ信号Ｓ２－１の振幅を低くし、オン－オフ信号Ｓ２－２の振幅を高くする）の他、ゲート波形の切り替え、オン－オフ信号Ｓ２－１、Ｓ２－２の立ち上がり電圧変化率（ｄＶｇｅ／ｄｔ）の制御、ゲート抵抗値の切り替え等の方法がある。

実施の形態４における半導体スイッチング素子の駆動回路によれば、並列接続された複数のＩＧＢＴ１ａ、１ｂを含む回路において、各々の帰還信号Ａ－１、Ａ－２に基づいてオン－オフ信号Ｓ２－１、Ｓ２－２を調整し、各々のＩＧＢＴ１ａ、１ｂのゲート電流の大きさ及び（または）タイミングを調整することにより、ＩＧＢＴ１ａ、１ｂが遮断する電流の均等化を図ったり、ＩＧＢＴ１ａ、１ｂで生じる損失を均等にしたり、スイッチングノイズまたはサージ電圧のピークを抑えたりすることができる。

また、複数のＩＧＢＴ１ａ、１ｂの温度を帰還信号Ａ－１、Ａ－２に基づいて推定し、各々のＩＧＢＴ１ａ、１ｂのゲート電流の大きさ及び（または）タイミングを調整することにより、ＩＧＢＴ１ａ、１ｂに生じる損失を均等にしたり温度を均衡化したりすることができる。

実施の形態５．
実施の形態５では、複数のＩＧＢＴが並列接続された回路において、ＩＧＢＴが部分劣化または部分故障している場合の診断方法について説明する。なお、実施の形態５における半導体スイッチング素子の駆動回路の構成は、上記実施の形態４と同様であるので図６を流用し、各構成要素の説明を省略する。

制御回路３は、並列モジュールにおいて、各々のＩＧＢＴ１ａ、１ｂに対応する帰還信号Ａ－１、Ａ－２の大きさのばらつきを検知し、各々の帰還信号Ａ－１、Ａ－２に基づいて複数のＩＧＢＴ１ａ、１ｂの中のどのＩＧＢＴが劣化または故障しているかを診断する。なお、制御回路３は、帰還信号Ａ－１、Ａ－２の大きさのばらつきを検知した際、外部に異常信号（図示省略）を出力するようにしてもよい。

例えば一方のＩＧＢＴ１ａが劣化している場合、他方のＩＧＢＴ１ｂとの間で静特性に差が生じたり、ＩＧＢＴ１ａ内のワイヤボンダの一部欠損または切断、または半田クリープ等により配線インダクタ７ａ、７ｂのインピーダンスに差が生じたりする。これにより、コレクタ電流Ｉｃの変化率ｄＩｃ／ｄｔに差が生じたり、ゲート電流Ｉｇの大きさまたは変化率ｄＩｇ／ｄｔに差が生じてスイッチング時間に差が生じたりする。劣化したＩＧＢＴ１ａのコレクタ電流Ｉｃが減り、２つのＩＧＢＴ１ａ、１ｂの間のコレクタ電流Ｉｃの分流に差が生じる。

２つのＩＧＢＴ１ａ、１ｂが並列接続された図６に示す回路において、ＩＧＢＴ１ａが劣化している場合の駆動波形について、図９を用いて説明する。図９に示す例では、２つのＩＧＢＴ１ａ、１ｂは、初期状態では素子温度に差がなく、且つ配線インダクタ７ａ、７ｂのインピーダンスに差がないものを想定している。この初期状況からＩＧＢＴ１ａに劣化が生じると、ＩＧＢＴ１ａのコレクタ電流Ｉｃ－１が減少し、電圧Ｖｃｅ－１は電圧Ｖｃｅ－２よりも小さくなる。

その結果、ＩＧＢＴ１ｂの電圧Ｖｃｅ－２の検出値である帰還信号Ａ－２は検出レベル（図中、Ｄで示す）を超えたのに対し、電圧Ｖｃｅ－１の検出値である帰還信号Ａ－１は検出レベルに至っていない。従って、ＩＧＢＴ１ｂに対応する検出回路２ｂは帰還信号Ａ－２を出力するが、ＩＧＢＴ１ａに対応する検出回路２ａは帰還信号Ａ－１を出力しない。制御回路３は、検出回路２ｂからのみ帰還信号Ａ－２が入力されたため、ＩＧＢＴ１ａが劣化していると診断し、スイッチングタイミング、電圧Ｖｇｅの振幅等を調整して分流の改善を図る。

実施の形態５によれば、複数のＩＧＢＴ１ａ、１ｂが並列接続された回路において、各々のＩＧＢＴ１ａ、１ｂのコレクタ電流Ｉｃ、電圧Ｖｃｅ等を個別に検知しなくても、簡易な回路構成でどのＩＧＢＴ１ａ、１ｂが故障及び劣化しているかを特定することができる。また、複数のＩＧＢＴ１ａ、１ｂ間の分流の差を改善して損失を均等化したり、オフ時の電圧Ｖｃｅのピークを抑えたりすることができ、ＩＧＢＴ１ａ、１ｂを効率良く使用することができる。

実施の形態６．
実施の形態６では、複数のＩＧＢＴが並列接続された回路において、いずれかのＩＧＢＴがオープン故障している場合の診断方法について説明する。なお、実施の形態６における半導体スイッチング素子の駆動回路の構成は、上記実施の形態４と同様であるので図６を流用し、各構成要素の説明を省略する。

図１０は、実施の形態６における半導体スイッチング素子の駆動波形を示している。図１０に示す例では、帰還信号Ａの検出レベル（図中、Ｄで示す）を電圧Ｖｄｃとし、スイッチングタイミング等を調整してもＩＧＢＴ１ａの帰還信号Ａ－１しか検知されない場合、制御回路３はＩＧＢＴ１ｂがオープン故障していると診断する。

また、通常、過電流検知しない小さな電流レベルのスイッチングにおいて、ＩＧＢＴ１ａの帰還信号Ａ－１のみが検出された場合、オン－オフ信号Ｓ２－２を最大範囲まで調整する。それでも帰還信号Ａ－２が検出されない場合、制御回路３はＩＧＢＴ１ｂが故障していると診断する。

また、分流が正常な場合には検知されない大きさのコレクタ電流Ｉｃであっても、例えばＩＧＢＴ１ｂの故障によって、電流がＩＧＢＴ１ａに集中することにより、帰還信号Ａ－１が検知レベルに至って検知されることがある。これにより、制御回路３は、ＩＧＢＴ１ｂが故障もしくは劣化して寿命に至っていることを検知する。

実施の形態６によれば、ＩＧＢＴ１ａ、１ｂのように複数のＩＧＢＴが並列接続された回路において、従来の一般的な方法のようにＩＧＢＴ１ａ、１ｂのコレクタ電流Ｉｃ－１、Ｉｃ－２を個別に検知することなく、帰還信号Ａ－１、Ａ－２の有無または大きさのばらつきに基づいて、どのＩＧＢＴが故障または寿命であるかを検知することができる。以上では、２素子並列の場合について説明したが、３以上の素子が並列接続されて構成さている場合においても、素子間の並列数あるいは分流ばらつきをふまえて特定の素子のみ検知されないことを検知し故障または素子あるいは配線が劣化したかを検知することができる。

実施の形態７．
図１１は、実施の形態７における半導体スイッチング素子の駆動回路の構成例を示している。実施の形態７では、ゲート駆動回路４は、検出回路２から調整電流Ｂが入力され、調整電流Ｂ及びオン－オフ信号Ｓ２に基づいてＩＧＢＴ１のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整する。

また、検出回路２のダイオード２２は、コンデンサ２１とゲート駆動回路４の負の制御電源（以下、負電源４１）に接続される。ゲート駆動回路４では、ＩＧＢＴ１をオフするときに、ゲートから電荷を引き抜くためにマイナス電圧の電源が必要であり、この電源を負電源４１と称する。検出回路２は、ダイオード２２のアノード－カソード間電圧Ｖａｋ（以下、電圧Ｖａｋ）を検知し、帰還信号Ａとして出力するとともに、電流方向の情報を出力する。これまでの実施の形態では、検出回路２は、ＩＧＢＴ1の高圧主端子であるコレクタとゲートの間の電圧Ｖｃｇを検出するよう、コレクタとゲートの間に接続し、ゲート駆動回路４の出力に調整電流Ｂを直接加える構成としていた。本実施の形態７では、検出回路２の調整電流Ｂの出力はゲート駆動回路の負電源４１に接続するのみで、調整電流Ｂは、この負電源４１で消費させ、調整電流Ｂをゲート駆動回路４の出力に直接加える構成とはしていない。この構成によれば、検出回路２はＩＧＢＴ1の高圧主端子であるコレクタとエミッタ間の電圧Ｖｃｅを検出する構成となっている。このように、検出回路２はＶｃｇを検出する構成に限らず、Ｖｃｅを検出する構成であってもよい。すなわち、検出回路２は、ＩＧＢＴ１のコレクタ、すなわち半導体スイッチング素子の高圧主端子の電圧であるＶｃｇ（高圧主端子とゲート間の電圧）を検出する構成（実施の形態１－６）、あるいはＶｃｅ（主端子間の電圧）を検出する構成（実施の形態７）であればよい。

制御回路３は、帰還信号Ａによって、スイッチングの際にダイオード２２を通じて電流が供給されたかどうか、すなわち調整電流Ｂが出力されたか否かを検知する。制御回路３は、電流方向の情報と帰還信号Ａに基づいてＩＧＢＴ１がスイッチングを行ったことを検知し、ＩＧＢＴ１へ供給されるゲート電流Ｉｇを調整する。

図１２は、実施の形態７においてＩＧＢＴが並列接続された場合の駆動回路の構成例を示している。各々の検出回路２ａ、２ｂは、ＩＧＢＴ１ａ、１ｂのコレクタとゲート駆動回路４ａ、４ｂの負電源４１にそれぞれ接続される。

このような構成によれば、スイッチング時に発生する配線インダクタ７ａ、７ｂの起電圧によりコンデンサ２１ａ、２１ｂの電圧以上の電圧がＩＧＢＴ１ａ、１ｂの帰還部に印加されると調整電流Ｂ－１、Ｂ－２が流れる。よって、ＩＧＢＴ１ａ、１ｂが並列の場合でも負電源４１を基準として帰還信号Ａ－１、Ａ－２を検知することができる。制御回路３は、帰還信号Ａ－１、Ａ－２の大きさ及びタイミングの差異を検知し、それぞれのゲート電流Ｉｇを調整する。

図１２に示す回路構成において、ＩＧＢＴ１ａがオープン故障している場合の制御回路３の動作について説明する。正常時、制御回路３はそれぞれの帰還信号Ａ－１、Ａ－２を検知してゲート電流Ｉｇを調整している。ＩＧＢＴ１ａにオープン故障が発生した場合、制御回路３がゲート駆動回路４ａにオフ信号を出力した後にダイオード２２ａがオンし、調整電流Ｂ－１は検知されず、帰還信号Ａ－１は出力されない。一方、調整電流Ｂ－２は検知され、帰還信号Ａ－２は出力されるため、制御回路３はコレクタ電流Ｉｃ－２の方向が正方向であるということを認識する。

制御回路３はこれら２つの情報に基づいてＩＧＢＴ１ａが故障していると診断する。このような故障診断は、同じ状態が数回繰り返されたことを検知することにより、ＩＧＢＴ１ａ、１ｂの間の分流差等による誤検知を防ぐことができ、正確な診断を行うことができる。また、ここでは２つのＩＧＢＴ１ａ、１ｂを含む回路について説明したが、電流方向検知のため、複数のＩＧＢＴの帰還信号Ａに基づいて電流方向及び大きさを検出することにより、検出精度を上げることができる。

実施の形態７によれば、調整電流Ｂを各々のＩＧＢＴ１ａ、１ｂのゲートに流さなくとも、制御回路３は、調整電流Ｂが流れたことを、負電源４１を基準として検知することができる。また、調整電流Ｂの大きさによってオン－オフ信号Ｓ２－１、Ｓ２－２を調整し、ゲート電流Ｉｇを調整することにより、スイッチングを改善することができる。

実施の形態８．
図１３は、実施の形態８における半導体スイッチング素子の駆動回路の構成例を示している。実施の形態８では、検出回路２とゲート駆動回路４の入力側が接続され、ゲート駆動回路４に入力されるオン－オフ信号Ｓ２は調整電流Ｂによって調整される。すなわち、ゲート駆動回路４は、調整電流Ｂに基づいて調整されたオン－オフ信号Ｓ２によってゲート電流Ｉｇを制御する。

このような構成によれば、調整電流Ｂによって調整されたオン－オフ信号Ｓ２によってゲート電流Ｉｇが調整されることにより、調整電流Ｂがゲート駆動回路４により増幅される。これにより、小さな調整電流Ｂで大容量のＩＧＢＴ１を制御することが可能となり、検出回路２のコンデンサ２１及びダイオード２２の容量を他の実施の形態よりも小さくすることができる。実施の形態８によれば、他の実施の形態よりも小容量の半導体スイッチング素子の駆動回路によってＩＧＢＴ１のスイッチングを改善することができる。

上記ではスイッチング素子が１個の場合について説明したが、図１３の構成は、図６のように複数の素子が並列接続されている場合にも適用可能である。この場合、それぞれのゲート駆動回路５の入力であるオン－オフ信号Ｓ２にそれぞれの調整電流Ｂが流入して調整され、ゲート駆動回路４により増幅されてゲート電流Ｉｇが制御される。したがって、それぞれの小さな調整電流Ｂによって、それぞれの配線７によるＶｃｅの異常電圧を抑制する構成とすることができる。

本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１、１ａ、１ｂＩＧＢＴ、２、２ａ、２ｂ検出回路、３、３ａ、３ｂ制御回路、４、４ａ、４ｂゲート駆動回路、５負荷、６母線コンデンサ、７、７ａ、７ｂ配線インダクタ、８、８ａ、８ｂ抵抗、９ａ、９ｂ充電抵抗、１０、１０ａ、１０ｂ入力端子、１１信号源、１２ａ、１２ｂゲート抵抗、１３ａＰ側母線、１３ｂＮ側母線、２０帰還部、２１、２１ａ、２１ｂコンデンサ、２２、２２ａ、２２ｂダイオード、３１故障診断回路、４１負電源

Claims

入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、前記駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路とを備え、
前記ゲート駆動回路が、前記半導体スイッチング素子をオフして電流を遮断する期間において、前記半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、
前記検出回路は、前記高圧側主端子に接続されたコンデンサとこのコンデンサに直列に接続されたダイオードと、このダイオードに直列に接続された抵抗とを有し、前記抵抗の両端の電圧を前記帰還信号として出力し、
前記制御回路は、前記帰還信号に基づいて、前記半導体スイッチング素子の状態を診断し、もしくは前記ゲート駆動回路へ出力する信号を制御し、
前記ゲート駆動回路の出力であるゲート電流は、前記調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路において、
並列接続された複数の前記半導体スイッチング素子と、各々の前記半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の前記検出回路とを備え、
前記制御回路は、各々の前記半導体スイッチング素子に対応する前記帰還信号に基づいて各々の前記半導体スイッチング素子の温度を推定し、各々の前記半導体スイッチング素子のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整することを特徴とする半導体スイッチング素子の駆動回路。
入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、前記駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路とを備え、
前記ゲート駆動回路が、前記半導体スイッチング素子をオフして電流を遮断する期間において、前記半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、
前記検出回路は、前記高圧側主端子に接続されたコンデンサとこのコンデンサに直列に接続されたダイオードと、このダイオードに直列に接続された抵抗とを有し、前記抵抗の両端の電圧を前記帰還信号として出力し、
前記制御回路は、前記帰還信号に基づいて、前記半導体スイッチング素子の状態を診断し、もしくは前記ゲート駆動回路へ出力する信号を制御し、
前記ゲート駆動回路の出力であるゲート電流は、前記調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路において、
並列接続された複数の前記半導体スイッチング素子と、各々の前記半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の前記検出回路とを備え、
前記制御回路は、各々の前記半導体スイッチング素子に対応する前記帰還信号の大きさのばらつきを検知し、各々の前記帰還信号に基づいて複数の前記半導体スイッチング素子の中のどの半導体スイッチング素子が劣化または故障しているかを診断することを特徴とする半導体スイッチング素子の駆動回路。
前記抵抗の両端の電圧は、前記ダイオードと前記抵抗との接続点の、前記半導体スイッチング素子の低圧側主端子の電位を基準とした電圧に基づいて検知されることを特徴とする請求項１または請求項２に記載の半導体スイッチング素子の駆動回路。
入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、前記駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路と、
前記ゲート駆動回路が前記半導体スイッチング素子をオフして電流を遮断する期間において、前記半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、
前記制御回路は、前記帰還信号に基づいて、前記半導体スイッチング素子の状態を診断し、もしくは前記ゲート駆動回路へ出力する信号を制御し、
前記ゲート駆動回路の出力であるゲート電流は、前記調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路であって、
並列接続された複数の前記半導体スイッチング素子と、各々の前記半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の前記検出回路とを備え、
前記制御回路は、各々の前記半導体スイッチング素子に対応する前記帰還信号に基づいて各々の前記半導体スイッチング素子の温度を推定し、各々の前記半導体スイッチング素子のゲート電流の大きさ及びタイミングのいずれか一方または両方を調整することを特徴とする半導体スイッチング素子の駆動回路。
入力信号に同期して半導体スイッチング素子に対する駆動信号を出力する制御回路と、前記駆動信号に基づいて前記半導体スイッチング素子を駆動するゲート駆動回路と、
前記ゲート駆動回路が前記半導体スイッチング素子をオフして電流を遮断する期間において、前記半導体スイッチング素子の高圧側主端子の電圧があらかじめ設定されたしきい値以上となった場合に帰還信号及び調整電流を出力する検出回路を備え、
前記制御回路は、前記帰還信号に基づいて、前記半導体スイッチング素子の状態を診断し、もしくは前記ゲート駆動回路へ出力する信号を制御し、
前記ゲート駆動回路の出力であるゲート電流は、前記調整電流によって調整されるよう構成された半導体スイッチング素子の駆動回路であって、
並列接続された複数の前記半導体スイッチング素子と、各々の前記半導体スイッチング素子に対応する帰還信号及び調整電流を出力する複数の前記検出回路とを備え、
前記制御回路は、各々の前記半導体スイッチング素子に対応する前記帰還信号の大きさのばらつきを検知し、各々の前記帰還信号に基づいて複数の前記半導体スイッチング素子の中のどの半導体スイッチング素子が劣化または故障しているかを診断することを特徴とする半導体スイッチング素子の駆動回路。