JP7152150B2 - 位置ずれ検出方法、位置ずれ検出装置、および表示装置 - Google Patents

位置ずれ検出方法、位置ずれ検出装置、および表示装置 Download PDF

Info

Publication number
JP7152150B2
JP7152150B2 JP2017250190A JP2017250190A JP7152150B2 JP 7152150 B2 JP7152150 B2 JP 7152150B2 JP 2017250190 A JP2017250190 A JP 2017250190A JP 2017250190 A JP2017250190 A JP 2017250190A JP 7152150 B2 JP7152150 B2 JP 7152150B2
Authority
JP
Japan
Prior art keywords
connection portion
positional deviation
electrical connection
semiconductor element
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017250190A
Other languages
English (en)
Other versions
JP2019117846A (ja
Inventor
祐太 井川
健一 村越
浩由 東坂
成之 赤瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2017250190A priority Critical patent/JP7152150B2/ja
Priority to US16/216,941 priority patent/US10991666B2/en
Priority to CN201811537784.6A priority patent/CN110034033B/zh
Publication of JP2019117846A publication Critical patent/JP2019117846A/ja
Application granted granted Critical
Publication of JP7152150B2 publication Critical patent/JP7152150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、位置ずれ検出方法、位置ずれ検出装置、および前記位置ずれ検出方法を用いた表示装置に関する。
半導体集積回路素子等の半導体素子上にマスクやデバイスを貼り合わせる際、前記半導体素子の表面に導体層を設けている。この導体層は、主として配線導体用に用いられ、その一部は半導体素子の電極取り出し部(半導体の電極部）と接続するための半導体素子接続パッド用の導体パターンを形成している。半導体集積回路上でマスクやデバイス等を接合する際には、位置合わせのための目印として十字形や円形の位置決めマークが用いられている。
しかし、微細チップ等のデバイスを接続するには、従来の位置決めマークを目視しながら位置合わせする方法では、位置ずれを生じてしまうおそれがあった。特に微小な電流値によってコントロールされる微細チップにあっては、生じた位置ずれ相当分の抵抗値がデバイスの電気特性に大きく影響する可能性があり、位置ずれに伴う輝度変化が生じることもあった。また、位置決めマークを用いた方法では、目視によってこれらの電気的な導通状態まで確認することができず、動作不良の発生を防ぐことが難しいものであった。
このような問題点に対して、例えば特許文献１には、電気的に接続する電極対の形状およびサイズ等の情報から、位置ずれ量を求める電極板の位置合わせ方法が提案されている。この種の方法では、初期状態から粗位置合わせを行った後、微小位置合わせのための修正移動を繰り返す操作が必要とされ、手間と時間がかかるとともに操作回数の多さから実用的であるとはいえない。
特開平１０－３３２７８９号公報
本発明は、前記のような従来の問題点にかんがみてなされたものであり、その目的とするところは、半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを簡便な方法で正確に検出しうる位置ずれ検出方法と位置ずれ検出装置とを提供し、さらに当該位置ずれ検出方法を用いた信頼性の高い表示装置を提供することにある。
前記の目的を達成するための本発明の解決手段は、半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを検出する検出方法として、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出することを特徴としている。
ここで、前記導通状態とは、前記半導体素子の電気接続部と前記デバイスの電気接続部との短絡または開放状態、および前記半導体素子の電気接続部と前記デバイスの電気接続部との抵抗値の変化状態を含むものである。
この特定事項により、従来の目視に頼った位置合わせに比べて格段に精度が増し、前記半導体素子の電気接続部と前記デバイスの電気接続部とを適正に位置合わせすることが可能となる。
また、前記半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを検出する検出装置も本発明の技術的思想の範疇である。すなわち、この位置ずれ検出装置として、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出する位置ずれ検出部を備えていることを特徴としている。
前記構成の位置ずれ検出装置により、前記半導体素子の電気接続部と前記デバイスの電気接続部とを適正に位置合わせすることが可能となる。前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態（電気的接続の有無）に基づいて、前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出するので、位置ずれの有無を確認することに加えて、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態をも同時に確認することができる。
前記位置ずれ検出装置における、より具体的な構成として、前記位置ずれ検出部は、前記半導体素子の電気接続部と前記デバイスの電気接続部とが導通の際に前記位置ずれがないと判定する一方、前記半導体素子の電気接続部と前記デバイスの電気接続部とが非導通の際に前記位置ずれがあると判定する構成や、該構成とは逆に、前記半導体素子の電気接続部と前記デバイスの電気接続部とが非導通の際に位置ずれがないと判定し、導通の際に位置ずれがあると判定する構成であってもよい。
これにより、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態または非導通状態を判定する簡単な構成でありながら、前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれの有無を容易に検出することが可能となる。
前記位置ずれ検出装置において、前記半導体素子の電気接続部は、複数に分割されていることが好ましい。
これにより、前記半導体素子における複数に分割された個々の電気接続部と前記デバイスの電気接続部との導通状態によってこれらの電気接続部同士の位置ずれの有無を容易に検出することができる。
また、前記位置ずれ検出装置において、前記位置ずれ検出部は、前記半導体素子の複数に分割された個々の電気接続部に電気抵抗を介して電気的に接続されていることが好ましい。
これにより、電気的に接続された電気抵抗の抵抗値の測定といった簡単な構成でありながら、前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれの有無を判定することができる。
前記位置ずれ検出装置において、前記半導体素子の電気接続部は、導通する前記デバイスの電気接続部との許容位置ずれ量に対応する大きさを有することが好ましい。
これにより、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づく位置ずれの有無を許容位置ずれ量を含めて判定することが可能となる。
また、前記位置ずれ検出装置において、前記半導体素子の電気接続部は、所定の第１方向に沿って所定の第１間隔をおいて並設された第１接続部および第２接続部と、前記第１方向に直交する所定の第２方向に沿って所定の第２間隔をおいて並設された第３接続部および第４接続部とを有することが好ましい。
これにより、電気的に接続する前記半導体素子の電気接続部と前記デバイスの電気接続部とにおける前記第１方向および前記第２方向に対する位置ずれを判定することが可能となる。
また、前記位置ずれ検出装置において、前記第１接続部および前記第２接続部と前記第３接続部および前記第４接続部とは、前記第１間隔および前記第２間隔が重なるように設けられていることが好ましい。
このような構成によって、前記半導体素子の電気接続部と前記デバイスの電気接続部との第１方向の位置ずれと第２方向の位置ずれとを、より詳細に検出することが可能となる。
また、前記位置ずれ検出装置において、前記半導体素子の電気接続部は、前記第１間隔および前記第２間隔の中央部に位置する中央接続部をさらに有することが好ましく、また、前記第１接続部および前記第２接続部は、それぞれ複数に分割されてなる目盛接続部を備え、各目盛接続部が前記第１方向に配列されてなり、前記第３接続部および前記第４接続部は、それぞれ複数に分割されてなる目盛接続部を備え、各目盛接続部が前記第２方向に配列されてなることが好ましい。
このような構成によって、前記第１接続部および前記第２接続部の目盛接続部と、前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との第１方向における位置ずれ量を容易に検出することができる。また、前記第３接続部および前記第４接続部の目盛接続部と、前記デバイスの電気接続部との導通状態に基づいて、前記半導体素子の電気接続部と前記デバイスの電気接続部との第２方向における位置ずれ量を容易に検出することができる。
前記位置ずれ検出方法における、より具体的な方法としては、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出する位置ずれ検出部を備えて、前記位置ずれ検出部は、前記半導体素子の電気接続部における第１方向に沿って間隔をおいて並設された第１接続部および第２接続部と、前記第１方向に直交する第２方向に沿って間隔をおいて並設された第３接続部および第４接続部とを一組とする接続部群ごとに、前記第１接続部ないし前記第４接続部と前記デバイスの各電気接続部とが導通および非導通のいずれか一方の際に前記位置ずれがないと判定する。また、前記半導体素子の接続部群ごとの前記第１接続部から前記第４接続部のうち、前記デバイスの電気接続部と導通する前記第１接続部ないし前記第４接続部の組み合わせと、前記デバイスの電気接続部と非導通する前記第１接続部ないし前記第４接続部の組み合わせとが、前記複数組の接続部群同士で同じ場合に、前記第１方向または前記第２方向の前記位置ずれと判定する。また、前記半導体素子の接続部群ごとの前記第１接続部から前記第４接続部のうち、前記デバイスの電気接続部と導通する前記第１接続部ないし前記第４接続部の組み合わせと、前記デバイスの電気接続部と非導通する前記第１接続部ないし前記第４接続部の組み合わせとが、前記複数組の接続部群同士で異なる場合に、前記回転方向の前記位置ずれと判定することが好ましい。
また、前記位置ずれ検出方法としては、前記位置ずれ検出部は、前記半導体素子の電気接続部における第１方向に沿って間隔をおいて並設された第１接続部および第２接続部と、前記第１方向に直交する第２方向に沿って間隔をおいて並設された第３接続部および第４接続部とに、第１電気抵抗ないし第４電気抵抗を介してそれぞれ電気的に接続されて、前記第１接続部ないし前記第４接続部と前記位置ずれ検出部との間の抵抗値に基づき、位置ずれの有無を判定することが好ましい。
このような位置ずれ検出方法の具体的構成とすることによって、前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれの有無を適切に判定することが可能となる。
また、上述した解決手段に係る位置ずれ検出方法を適用した表示装置も本発明の技術的思想の範疇である。すなわち、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出する位置ずれ検出方法を用いた表示装置であって、前記デバイスは発光デバイスからなり、前記半導体素子は前記発光デバイスを駆動する駆動素子からなることを特徴としている。また、前記表示装置において、前記駆動素子内には位置ずれ検出部が設けられていることが好ましい。
このように構成されることにより、前記発光デバイスと前記駆動素子とが適正に位置合わせして実装され、これらの良好な導通状態を確保し得て、より一層信頼性の高い表示装置を提供することが可能となる。
本発明では、半導体素子の電気接続部と、これに電気的に接続するデバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出する構成としている。このため、前記半導体素子の電気接続部と前記デバイスの電気接続部とを適正に位置合わせすることが可能となり、かかる位置ずれの有無を確認することに加えて、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態をも同時に確認することが可能となる。
また、本発明では前記位置ずれ検出方法を適用した表示装置において、発光デバイスと、この発光デバイスを駆動する駆動素子との位置ずれを精度よく検出し得て、信頼性の高い表示装置とすることが可能となる。
実施形態１に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。 実施形態１に係る位置ずれ検出方法および位置ずれ検出装置の他の例を示す説明図である。 実施形態２に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。 実施形態２に係る位置ずれ検出方法および位置ずれ検出装置の他の例を示す説明図である。 実施形態２に係る位置ずれ検出方法および位置ずれ検出装置の他の例を示す説明図である。 実施形態３に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。 実施形態３に係る位置ずれ検出方法および位置ずれ検出装置の他の例を示す説明図である。 実施形態４に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。 実施形態５に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。 実施形態５に係る位置ずれ検出方法および位置ずれ検出装置の他の例を示す説明図である。 実施形態５に係る位置ずれ検出方法および位置ずれ検出装置のさらに他の例を示す説明図である。 実施形態６に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。 実施形態７に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。
以下、本発明の実施形態に係る位置ずれ検出方法および位置ずれ検出装置について、図面を参照しつつ説明する。
（実施形態１）
図１～図２は本発明の実施形態１に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。
本発明に係る位置ずれ検出方法は、半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを検出する方法である。この位置ずれ検出方法を実施する位置ずれ検出装置は、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出する位置ずれ検出部１が備えられている。
図１に示すように、位置ずれ検出装置として半導体素子を備えており図示しない集積回路素子が形成されている。半導体素子には、集積回路素子に電気的に接続される電気接続部として電極パッド２が設けられている。電極パッド２には、この半導体素子に接続されるデバイス側の電気接続部として、例えば電極５が対向配置されて接続され、デバイスが実装される。
半導体素子の電気接続部としての電極パッド２と、デバイス側の電気接続部としての電極５との「導通状態」には、例えば電極パッド２と電極５との短絡または開放状態が含まれ、あるいは電極パッド２と電極５との抵抗値の変化状態が含まれる。
電極パッド２は、多様なレイアウトパターンにより形成されている。図１（ａ）に例示するレイアウトパターンでは、半導体素子の電極パッド２は、第１パッド２１から第４パッド２４までの４つのパッドを備えている。このうち、Ｘ方向（第１方向）に沿って、第１パッド（第１接続部）２１と第２パッド（第２接続部）２２とが並べられている。また、Ｘ方向と直交するＹ方向（第２方向）に沿って、第３パッド（第３接続部）２３と第４パッド（第４接続部）２４とが並べられている。
これらの第１パッド２１と第２パッド２２とは、所定の第１間隔ＤｘをおいてＸ方向に並設されている。また、第３パッド２３と第４パッド２４とは、所定の第２間隔ＤｙをおいてＹ方向に並設されている。第１パッド２１と第２パッド２２との間の第１間隔Ｄｘと、第３パッド２３と第４パッド２４との間の第２間隔Ｄｙとは共通し、互いに重なり合うように設けられている。
また、例示の形態では、電極パッド２は、第１パッド２１から第４パッド２４までの４つのパッドを一組として、Ｘ方向に二組の電極パッド（接続部群）２が並設されている。図１（ｂ）に示すように、半導体素子の電極パッド２に接続するデバイスには、二組の電極パッド２に対応して、２つの電極５が備えられている。
位置ずれ検出部では、電極パッド２と電極５との導通状態に基づいて位置ずれの有無を判定する。この判定は、すべての電極パッド２と電極５とが短絡したときに位置ずれがないと判定するものである。
すなわち、図１（ｂ）に示すように、第１パッド２１から第４パッド２４のすべてで短絡（導通）している場合、電極パッド２と電極５との位置ずれがないと判定する。デバイス側の電極５は、二組の電極パッド２のそれぞれに対し、Ｘ方向およびＹ方向の中心部に位置しており、正常に実装された状態にある（正常実装状態）。
これに対して、一部の電極パッド２と電極５とが開放したときは、位置ずれがあると判定する。図１（ｃ）に示す例では、二組の電極パッド２において、それぞれ、第１パッド２１と第４パッド２４とが短絡され、第２パッド２２と第３パッド２３とが開放されている（非導通）。したがって、この場合、位置ずれ検出部は位置ずれがあると判定し、電極パッド２と電極５との位置ずれが検出される。
また、図１（ｄ）に示す例では、二組の電極パッド２において、第４パッド２４が短絡され、第１パッド２１から第３パッド２３において開放されている。この場合にも、位置ずれ検出部は位置ずれがあると判定する。このように第１パッド２１から第４パッド２４のうち、短絡しているパッドが少ない場合、大きな位置ずれがあると判定し、あるいは、電気的導通が不十分であると判定する。短絡は第４パッド２４だけであるので、Ｙ方向の大きな位置ずれがあると判定し、電極パッド２と電極５との位置ずれが検出される。
これにより、作業者は電極パッド２と電極５とを目視に頼って位置合わせする必要性がなくなり、電極パッド２と電極５との導通状態に基づいて位置ずれの有無を判断することができる。しかも、電極パッド２と電極５との位置合わせとともに、電極パッド２と電極５との導通の有無を確認することができる。
また、図２に示す例では、位置ずれ検出部１において回転方向の位置ずれを検出する。この場合には、Ｘ方向およびＹ方向の双方に直交するＺ方向（第３方向）の軸線回りの回転方向の位置ずれを検出する。
図２では、図中左側の電極５については、電極パッド２に対し、Ｘ方向の第１パッド２１および第２パッド２２と、Ｙ方向の第４パッド２４で短絡し、第３パッド２３で開放した状態にある。また、図中右側の電極５については、Ｙ方向の第４パッド２４で開放し、第３パッド２３とＸ方向の第１パッド２１および第２パッド２２で短絡した状態にある。このような導通状態に基づいて、位置ずれ検出部では回転方向の位置ずれがあると判定し、電極パッド２と電極５との位置ずれを検出することができる。
なお、これらの電極パッド２や電極５の数は、例示したように二組の電極パッド２に対して２つの電極５であるに限らず、より多くの数の電極パッド２および電極５が電気的に接続される構成であってもよい。複数の電極５の相互間隔が拡げられることにより、より高精度に回転方向の位置ずれを検出することが可能となる。また、第１パッド２１と第２パッド２２との間の第１間隔Ｄｘと、第３パッド２３と第４パッド２４との間の第２間隔Ｄｙとが互いに重なり合うよう構成を例示したが、これに限定されるものではなく、第１間隔Ｄｘと第２間隔Ｄｙとを異ならせたり、相互にずらしたりして各パッド２１～２４を配置し、Ｘ方向またはＹ方向の位置ずれ量をより詳細に検出してもよい。
（実施形態２）
図３～図５は、実施形態２に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。
なお、以下に説明する実施形態２～７に係る位置ずれ検出方法および位置ずれ検出装置では、電極パッド２のレイアウトパターンに特徴を有しており、前記実施形態１と基本構成は共通することから、共通する構成には実施形態１と同様の符号を用いてその詳細な説明を省略する。
この形態に係る位置ずれ検出方法および位置ずれ検出装置では、電極パッド２と電極５との位置ずれの有無を、許容位置ずれ量を含めて判定し、前記位置ずれが許容位置ずれ量の範囲内にあれば、位置ずれがないと判定するものである。電極パッド２は、電極５との許容位置ずれ量に対応する配置形態により構成されている。
図３（ａ）に示す例では、一辺の長さがＬである正方形状の電極５に対して、第１パッド２１と第２パッド２２との第１間隔Ｄｘを、電極パッド２と電極５との許容位置ずれ量に基づいて規定している。すなわち、Ｘ方向の許容位置ずれ量をＷｘとするとき、第１間隔Ｄｘについて、
Ｄｘ＝Ｌ－２Ｗｘ＋２α（α：導通に必要な接続しろ）
として設定する。電極パッド２においては、この第１間隔Ｄｘを、第１パッド２１と第２パッド２２との間に有するように配置されている。また、同様に、第３パッド２３と第４パッド２４との第２間隔Ｄｙは、Ｙ方向の許容位置ずれ量をＷｙとするとき、
Ｄｙ＝Ｌ－２Ｗｙ＋２α（α：導通に必要な接続しろ）
とされ、この第２間隔Ｄｙを第３パッド２３と第４パッド２４との間に有するように配置されている。第１パッド２１と第２パッド２２との間の中間点は、第３パッド２３と第４パッド２４との間の中間点に合致させて配置される。
これにより、電極５の幅から電極パッド２の幅と導通に必要な接続しろαを差し引いた長さを、電極パッド２と電極５との許容位置ずれ量とすることができる。
図３（ｂ）に示す例では、許容位置ずれ量Ｗｘ、Ｗｙを小さく設定（接続しろα相当、もしくは接続しろαに僅かな裕度βを加えて設定）して、厳密な位置合わせを可能にするレイアウトパターンとされている。また、図３（ｃ）に示す例では、Ｘ方向の許容位置ずれ量Ｗｘと、Ｙ方向の許容位置ずれ量Ｗｙとを異ならせて規定し、Ｘ方向よりもＹ方向に厳密な位置合わせを可能にするレイアウトパターンとされている。
また、図３（ｄ）に示す例では、図３（ｃ）と同様に、Ｘ方向の許容位置ずれ量Ｗｘと、Ｙ方向の許容位置ずれ量Ｗｙとを異ならせて規定し、Ｘ方向よりもＹ方向に厳密な位置合わせを可能にするとともに、電極５を長方形状のものとしている。このように多様な電極パッド２のレイアウトパターンから、電極パッド２と電極５との位置合わせの度合いによって位置ずれを検出することが可能とされる。
図４（ａ）および図４（ｂ）では、電極パッド２と電極５との接続形態の例を示し、Ｘ方向の許容位置ずれ量Ｗｘと、Ｙ方向の許容位置ずれ量Ｗｙに基づいて電極パッド２が配置されている。図４（ａ）では、電極パッド２の第１パッド２１から第４パッド２４に対して電極５がほぼ均等に配置されて短絡し、位置ずれがなく、正常実装状態とされている。このとき、電極パッド２と電極５との電気的導通が確認される。
これに対して、図４（ｂ）では、図４（ａ）の例よりもＸ方向およびＹ方向に電極５の位置がずれているものの、第１パッド２１から第４パッド２４のすべてで短絡している。したがって、この場合には、許容位置ずれ量の範囲内で接続され、位置ずれがないと判定することができる。
図５（ａ）および図５（ｂ）では、電極パッド２と電極５との接続形態の例として、Ｘ方向の許容位置ずれ量Ｗｘと、Ｙ方向の許容位置ずれ量Ｗｙを小さく設定した場合を示している。図５（ａ）では、電極パッド２の第１パッド２１から第４パッド２４に対して電極５がほぼ均等に配置されて短絡し、位置ずれがなく、正常実装状態とされている。このとき、電極パッド２と電極５との電気的導通が確認される。
これに対して、図５（ｂ）では、図５（ａ）の例よりもＸ方向およびＹ方向に電極５の位置がずれており、第１パッド２１と第４パッド２４で短絡し、第２パッド２２と第３パッド２３とで開放した状態となっている。この場合、位置ずれ検出部では位置ずれがあると判定し、電極パッド２と電極５との位置ずれを検出する。
なお、半導体素子の電極パッド２として第１パッド２１ないし第４パッド２４を有する一組の電極パッド２を例示したが、電極パッド２は一組であるに限らず、前記実施形態１に示したように複数組であってもよい。これは、後述する実施形態３および実施形態４においても同様である。
（実施形態３）
図６および図７は、実施形態３に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。
この形態に係る位置ずれ検出方法および位置ずれ検出装置では、電極パッド２は、第１パッド２１ないし第４パッド２４がそれぞれ複数に分割された構成を有する。図６（ａ）に示すように、Ｘ方向に並設された第１パッド２１および第２パッド２２は、それぞれ複数に分割されてなる目盛パッド（目盛接続部）３を備えており、その目盛パッド３がＸ方向に均等に配列されている。また同様に、Ｙ方向に並列された第３パッド２３および第４パッド２４は、それぞれ複数に分割されてなる目盛パッド（目盛接続部）３を備えており、その目盛パッド３がＹ方向に均等に配列されている。
図６（ａ）に示す例では、電極パッド２の第１パッド２１から第４パッド２４に対して、電極５がそれぞれ同数の目盛パッド３に短絡するように配置されている。これにより、電極５と電極パッド２とに位置ずれがなく、電気的導通が確認され、正常実装状態とされる。
また、電極パッド２において、目盛パッド３に対する電極５の位置関係を目視によって確認し、位置ずれの有無を判断することも可能である。図６（ａ）の正常実装状態に対して、例えば図６（ｂ）に示す例では、第１パッド２１における目盛パッド３の見え方と、第２パッド２２における目盛パッド３の見え方が異なる。これにより、電極５がＸ方向（図中左方向）に位置ずれしていることが目視で判断できる。また、第３パッド２３における目盛パッド３の見え方と、第４パッド２４における目盛パッド３の見え方の違いから、Ｙ方向（図中上方向）に位置ずれしていることが目視で判断できる。
さらに、第１パッド２１ないし第４パッド２４として備えられた複数の目盛パッド３には、それぞれ検出パッド４１が電気的に接続されていることが好ましい。図７（ａ）に示すように、検出パッド４１が目盛パッド３に対して個別に接続されていることで、どの目盛パッド３において短絡しているかを検出することができる。なお、図７（ａ）および図７（ｂ）では、検出パッド４１と目盛パッド３との接続線を一部省略して示している。
例えば、図７（ａ）に示す例では、第１パッド２１から第４パッド２４まで、いずれも、３つの目盛パッド３で短絡していることが同様に検出され、位置ずれがないと判定される。また、図７（ｂ）に示す例では、第１パッド２１と第２パッド２２とで短絡する目盛パッド３の数が異なり、Ｘ方向に位置ずれがあると判定されるとともに、第３パッド２３と第４パッド２４とでも短絡する目盛パッド３の数が異なることから、Ｙ方向の位置ずれも検出される。検出パッド４１では、どの目盛パッド３で短絡があるかを検出するので、位置ずれの有無に加えて、その位置ずれ量を判定することができる。
このように、電極パッド２と電極５との位置ずれの有無を、目視によるだけでなく、複数に分割された個々の第１パッド２１および第２パッド２２と、電極５との導通状態によって、Ｘ方向における位置ずれ量を容易に検出することができる。特に、目視が困難であるような微細な位置合わせに有効である。また、複数に分割された個々の第３パッド２３および第４パッド２４と、電極５との導通状態によって、Ｙ方向における位置ずれ量を容易に検出することができる。
（実施形態４）
図８は、実施形態４に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。
この形態に係る位置ずれ検出方法および位置ずれ検出装置では、電極パッド２は、さらに中央パッド２５を備えている。図示するように、中央パッド２５は、Ｘ方向の第１パッド２１と第２パッド２２との第１間隔の中央であって、Ｙ方向の第３パッド２３と第４パッド２４との第２間隔の中央に配置されている。
複数に分割されてなる目盛パッド３に対して、検出パッド４１Ａは、個別に電気抵抗４２を介して電気的に接続されている。中央パッド２５には、検出パッド４１Ｂが個別に接続されている。
この場合、第１パッド２１から第４パッド２４は、それぞれ複数の目盛パッド３を備えており、図８に示す例では５つの目盛パッド３１～３５を備えている。このため、電極パッド２と電極５との間で、位置ずれ量を５段階に分解して判定することが可能となる。
このような電極パッド２に対し、図示しないデバイス側の電極５が接続されることで、中央パッド２５と、第１パッド２１ないし第４パッド２４の目盛パッド３の導通状態を検出するものとなる。このとき、第１パッド２１ないし第４パッド２４においては、どの目盛パッド３１～３５で短絡しているかによって、中央パッド２５との間の抵抗値が変化する（合成抵抗）。
例えば、各電気抵抗４２の抵抗値が１５ｋΩであるとき、中央パッド２５と、第１パッド２１の目盛パッド３との間の抵抗値は、第１の目盛パッド３１では１５ｋΩ、第２の目盛パッド３２では７．５ｋΩ、第３の目盛パッド３３では５ｋΩ、第４の目盛パッド３４では３．７５ｋΩ、第５の目盛パッド３５では３ｋΩと測定される。これらの測定された抵抗値に基づいて、第１パッド２１から第４パッド２４における位置ずれ量を個別に検出し、電極パッド２と電極５との位置ずれの有無を精度よく検出することができる。
このように、目盛パッド３に電気的に接続された電気抵抗４２の抵抗値の測定といった簡単な構成でありながら、電極パッド２と電極５との位置ずれの有無を判定することができ、位置ずれがある場合の位置ずれ量を容易にかつ確実に検出することが可能となる。
なお、この形態に係る電極パッド２のレイアウトパターンにおいて、複数組の電極パッド２とこれに対応する数の電極５とによって、回転方向の位置ずれの有無を検出することも可能である。その場合、前記実施形態１に示したように、電極パッド２と電極５との組合せごとに測定された抵抗値を比較することで、回転方向の位置ずれの有無を容易に判定することができる。
（実施形態５）
図９～図１１は、実施形態５に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。
この形態に係る位置ずれ検出方法および位置ずれ検出装置においては、電極パッド２のレイアウトパターンにより、より細かな分解能を持たせて位置ずれ量を判定することを可能にしている。
図９（ａ）に示す例では、電極パッド２は中央パッド２５を有しており、第１パッド２１および第２パッド２２は、それぞれ複数に分割されてＹ方向に間隔をおいて並設された目盛パッド３（３１～３５）を備えている。また、これらの目盛パッド３は、各目盛パッド３１～３５におけるＸ方向の第１間隔Ｄｘ側の端部が、第１間隔Ｄｘから次第に遠ざかるように相互にずらして配列されている。
同様に、第３パッド２３および第４パッド２４は、それぞれ複数に分割されてＸ方向に間隔をおいて並設された目盛パッド３（３１～３５）を備えている。これらの目盛パッド３は、各目盛パッド３１～３５においてＹ方向の第２間隔Ｄｙ側の端部が、第２間隔Ｄｙから次第に遠ざかるように相互にずらして配列されている。
これらの全ての目盛パッド３および中央パッド２５は、前記実施形態４と同様に、電気抵抗４２を介して図示しない検出パッド４１Ａ、４１Ｂに電気的に接続されている。
第１パッド２１および第２パッド２２における目盛パッド３相互のＸ方向のずらし量と、第３パッド２３および第４パッド２４における目盛パッド３相互のＹ方向のずらし量は、電極パッド２と電極５との間で検出すべき位置ずれ量に対応させて規定されている。かかるＸ方向のずらし量およびＹ方向のずらし量は、例えば０．１μｍとされる。
図９（ａ）に示す例では、例えば第１パッド２１の５つの目盛パッド３（３１～３５）のＸ方向の長さがすべて異なる。これらの５つの目盛パッド３のうち、図中上から４つ目までの第１から第４の目盛パッド３１～３４は、長さの差が共通であり、Ｘ方向の第１間隔Ｄｘ側の端部が、第１間隔Ｄｘから次第に遠ざかるように、均等にずらして配置されている。図中上から５つ目の第５の目盛パッド３５については、電極５が正常実装状態にあるときに必ず短絡するよう、他の目盛パッド３１～３４よりも十分に長く形成されている。これによって、正常実装状態のときの電気的導通を確実に得られるように構成されている。
かかる電極パッド２のレイアウトパターンによっても、第１パッド２１および第２パッド２２と電極５との導通状態に基づいて、電極パッド２と電極５とのＸ方向における位置ずれ量を容易に検出することができる。また、第３パッド２３および第４パッド２４と電極５との導通状態に基づいて、電極パッド２と電極５とのＹ方向における位置ずれ量を容易に検出することができる。
図９（ｂ）に示す例では、第１パッド２１と第３パッド２３において電極５との電気的導通がなく開放され、Ｘ方向およびＹ方向に大きな位置ずれが検出されることとなる。また、図９（ｃ）に示す例では、第１パッド２１ないし第４パッド２４の外方に、さらに複数の予備パッド２６が設けられている。予備パッド２６は、目盛パッド３と同様に、Ｘ方向またはＹ方向に、第１パッド２１ないし第４パッド２４と同様の配置形態で繰り返しパターンとなるように配列されている。これによって、Ｘ方向およびＹ方向に大きな位置ずれを有する場合にも、電極５の電極パッド２との位置ずれ量を詳細に判定することが可能となる。
図１０に示す例では、第１パッド２１から第４パッド２４まですべて、目盛パッド３１～３５のいずれかで電極５と電気的に導通し、短絡している。短絡する目盛パッド３は、第１パッド２１ないし第４パッド２４で、中央パッド２５に対して点対称となる対応する位置にある。これにより、電極パッド２と電極５とは、Ｘ方向およびＹ方向に位置ずれがなく、回転方向のみの位置ずれを有するものと判定される。
さらに、図１１（ａ）および図１１（ｂ）に示すように、電極パッド２として、さらに細分化した目盛パッド３を備えさせてもよい。図９（ａ）に示す例に比べ、第１パッド２１ないし第４パッド２４において、目盛パッド３は長さ方向に分割されている。これにより、第１パッド２１ないし第４パッド２４のそれぞれにおいて、目盛パッド３がＸ方向にもＹ方向にも複数列の配列形態となされている。図１１（ｂ）に示すように、目盛パッド３の数がＸ方向およびＹ方向に増えるので、より大きな位置ずれ量を容易に検出することが可能となる。
（実施形態６）
図１２は、実施形態６に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。
この形態に係る位置ずれ検出方法および位置ずれ検出装置においては、複数組の電極パッド２のレイアウトパターンにより、回転方向の位置ずれの有無を判定することを可能にしている。
図１２（ａ）に示す例では、二組の電極パッド２を備えて構成されている。各電極パッド２は、前記実施形態５（図９）に示したものと共通する構成を有している。この場合、各電極パッド２において第１パッド２１から第４パッド２４までがすべて等しく電極５と短絡したときに位置ずれがないと判定する。
これに対して、図１２（ｂ）に示すように、各電極パッド２のうち、図中左側の電極パッド２では、第１パッド２１と第３パッド２３とで開放し、第２パッド２２と第４パッド２４とで電極５と短絡する。図中右側の電極パッド２では、第１パッド２１から第３パッド２３まですべて電極５と短絡し、第４パッド２４では１つの目盛パッド３でのみ短絡する。このように、一方の電極パッド２の短絡／開放の構成と、他方の電極パッド２の短絡／開放の構成とが異なる場合には、回転方向の位置ずれと判定する。
また、一方の電極パッド２の短絡／開放の構成と、他方の電極パッド２の短絡／開放の構成とが同じ場合には、Ｘ方向またはＹ方向の位置ずれがあると判定する。この場合、回転方向の位置ずれはないと判定する。
このように、複数組の電極パッド２とこれに対応する数の電極５との短絡または開放を検出することにより、これらの電極パッド２と電極５との回転方向の位置ずれの有無を容易に検出することができる。
さらに、二組の電極パッド２に含まれる第５の目盛パッド３５における電極５との導通状態に基づき、Ｘ方向、Ｙ方向および回転方向の位置ずれを検出することも可能である。すなわち、第５の目盛パッド３５と中央パッド２５との間で、測定した抵抗値に基づいて、電気的な導通の有無を確認する。導通していると確認されたならば、すべての第５の目盛パッド３５で短絡し、図１２（ａ）に示すように正常実装状態であると判定される。
二組の電極パッド２相互間で、第５の目盛パッド３５と中央パッド２５との間の抵抗値が、一方の第１パッド２１と他方の第１パッド２１とで共通し、残る第２パッド２２から第４パッド２４においても、一方と他方とでそれぞれ共通する場合には、Ｘ方向および／またはＹ方向の位置ずれがあると判定する。また、かかる抵抗値が異なる場合には、図１２（ｂ）に示すように回転方向の位置ずれがあると判定する。
（実施形態７）
図１３は、実施形態７に係る位置ずれ検出方法および位置ずれ検出装置を示す説明図である。
前述した位置ずれ検出方法および位置ずれ検出装置は、例えば、ＬＳＩチップ上に複数の発光デバイスが２次元マトリクス状に配列されてなる半導体モジュール等の表示装置に好適に用いることができる。この場合、上述したデバイスとしては、例えばマトリクス状に配置される発光デバイス（ＬＥＤ群）からなることが好ましい。また、半導体素子としては、前記発光デバイスを点灯制御する駆動素子（ドライバ）からなることが好ましい。
なお、ＬＳＩチップ上に単体の発光デバイスを搭載した半導体モジュール等の表示装置へも適用可能であることは言うまでもない。
図１３に例示する位置ずれ検出方法および位置ずれ検出装置においては、複数組の電極パッド２のレイアウトパターンは前記実施形態４～６と共通している。位置ずれ検出部は駆動素子に設けられている。複数組の電極パッド２には、それぞれ発光デバイスの電極５が接続される。複数に分割されてなる目盛パッド３（３１～３５）に対して、それぞれ個別に電気抵抗（４２）を介して検出パッド４１に接続されている。
例えば、二組の電極パッド２において、一方の電極パッド２を、表示部を構成する発光デバイス周辺のダミー素子のアノード電極、他方の電極パッド２を該ダミー素子のカソード電極に接続し、一方と他方の電極パッド２、２間に電圧が印加される。
図示するように、発光デバイスの電極５と駆動素子の電極パッド２とが導通し、正常実装状態にあるとき、前記ダミー素子が発光状態となり点灯する。これにより、電極５と電極パッド２との位置ずれがないことが判定されるとともに、電気的導通が確認される。
また、第１パッド２１ないし第４パッド２４において少なくともいずれか一つが非導通となると、発光デバイスの電極５と駆動素子の電極パッド２とに位置ずれがあると判定され、非導通状態（ダミー素子が消灯、すなわち非点灯）を含むことがわかる。二組の電極パッド２において、一方の第１パッド２１と他方の第１パッド２１、一方の第２パッド２２と他方の第２パッド２２、…というように、対応するパッド同士の組合せごとに、前記ダミー素子を点灯の有無を確認することで、Ｘ方向またはＹ方向の位置ずれの有無を判定することが可能となる。位置ずれが発生すると、表示装置においては色ムラや色ずれといった表示性能が低下するおそれがあるが、このように、位置ずれの有無を検出するとともに導通状態の確認をすることができるので、高い発光効率が得られ、信頼性の高い表示装置とすることが可能となる。
なお、デバイスが発光デバイスであって、半導体素子が前記発光デバイスを駆動する駆動素子である場合に、位置ずれ検出装置は、例示したように表示装置に対して内蔵された構成であるに限らず、表示装置に対して外付けされた構成であってもよい。また、発光デバイスとしてマトリクス状に配列されてなる半導体モジュールについて例示したがデバイスはこれに限定されるものではなく、発光デバイスの配列形態もマトリクス状であるに限定されない。
前記実施形態にて説明したいずれの構成にあっても、電気的に接続するデバイスの電気接続部と半導体素子の電気接続部との位置ずれの有無を簡便な方法で容易に確認することができるとともに、これらの導通状態も確認し得るので、より一層、信頼性の高い表示装置を提供することが可能となる。
また、前記実施形態に係る位置ずれ検出方法、位置ずれ検出装置、および表示装置は、すべての点で例示であって、限定的な解釈の根拠となるものではない。本発明の技術的範囲は、前記実施形態のみによって解釈されるものではなく、特許請求の範囲に基づくものとされる。また、本発明の技術的範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。例えば電極パッド２に備えられる複数のパッドとして第１パッド２１から第４パッド２４に限定されるものではなく、さらに多くのパッドを備えた構成であってもよい。各電極パッド２のレイアウトパターンも前記実施形態に示したものに限定されず、どのような構成が含まれてもよい。
さらに、上述した実施形態では、前記位置ずれ検出方法および位置ずれ検出装置として、前記位置ずれ検出部は、前記半導体素子の電気接続部と前記デバイスの電気接続部とが導通の際に前記位置ずれがないと判定する一方、前記半導体素子の電気接続部と前記デバイスの電気接続部とが非導通の際に前記位置ずれがあると判定する具体的な構成を示したが、これに限らず、該構成とは逆に、前記半導体素子の電気接続部と前記デバイスの電気接続部とが非導通の際に位置ずれがないと判定し、導通の際に位置ずれがあると判定する構成であってもよい。
後者の場合の実施例として、例えば４方向に配置した第１ないし第４パッド２１～２４の外側パッドに加えて、センター（デバイスの電気接続部の真下）に１つのパッド（センターパッド）を置くことで、非導通状態の時に「位置ずれが無い状態」であるか、「電気的接続がない状態であるか」を確認することができる。さらには、前記センターパッドを２つ用いて、前記デバイスの動作（デバイスが発光素子であれば、発光）が確認されれば、位置ずれがなく実装された上で、電気的接続もとることができたと判断される。
このように、本発明に係る位置ずれ検出方法および位置ずれ装置は、前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態（電気的接続の有無）に基づいて、前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出・判定できる構成であればよいことは言うまでもない。
また、前記デバイス（発光素子：ＬＥＤ）の搭載の有無は、前記位置ずれ検出部による前記半導体素子の電気接続部と前記デバイスの電気接続部とが導通の際に前記位置ずれがないと判定することで併せて前記デバイスの搭載の有無を判断することができる。一方、前記位置ずれ検出部による前記半導体素子の電気接続部と前記デバイスの電気接続部とが非導通の際に前記位置ずれがあると判定する際には、前記デバイスの搭載の有無を前記センターパッドで、位置ずれについては前記外側パッドで検出することができる。
前記センターのパッドとデバイスとの電気的な接続を確認することで、前記デバイスが搭載されているかどうかを確認することができる。
例えば、前記デバイスがＬＥＤである場合には、アノード電極／カソード電極があるので、これらの間の順方向電圧（順電圧：Ｖｆ）を測定することや、ＬＥＤを発光させることで確認できる。すなわち、以下のような構成により確認することが可能となる。
・電気的接続無し：
アノード電極／カソード電極間の特性が開放状態、前記外側パッドは開放状態である。
・電気的接続有り／位置ずれ有り：
アノード電極／カソード電極間で発光し、Ｖｆなどの特性を取得可能である。前記外側パッドと前記センターパッド間、アノード電極／カソード電極の外側パッド間（同方向）で短絡状態（導通有り）となる。
・電気的接続有り／位置ずれ無し：
アノード電極／カソード電極間で発光し、Ｖｆなどの特性を取得可能である。前記外側パッドは開放状態となる。
なお、上記の１つのパッドで、上記の確認しようとする際には、例えばセンターパッドの分割（４分割程度）などの工夫が必要であることは言うまでもない。また、センターの分割されたパッドの分割部は、それぞれ確認用の大きな引出パッドに引き出される構成でもあってもよい。該構成によれば、上記の確認が容易となる。
１ 位置ずれ検出部
２ 電極パッド（半導体素子の電気接続部）
２１ 第１パッド
２２ 第２パッド
２３ 第３パッド
２４ 第４パッド
２５ 中央パッド
３、３１、３２、３３、３４、３５ 目盛パッド
Ｄｘ 第１間隔
Ｄｙ 第２間隔
４１、４１Ａ、４１Ｂ 検出パッド
４２ 電気抵抗
５ 電極（デバイスの電気接続部）

Claims (14)

  1. 半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを検出する検出方法であって、
    前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出する位置ずれ検出部を備え、
    前記位置ずれ検出部は、前記半導体素子の電気接続部における第１方向に沿って間隔をおいて並設された第１接続部および第２接続部と、前記第１方向に直交する第２方向に沿って間隔をおいて並設された第３接続部および第４接続部とを一組とする接続部群ごとに、前記第１接続部ないし前記第４接続部と前記デバイスの各電気接続部とが導通および非導通のいずれか一方の際に前記位置ずれがないと判定し、
    前記半導体素子の接続部群ごとの前記第１接続部から前記第４接続部のうち、前記デバイスの電気接続部と導通する前記第１接続部ないし前記第４接続部の組み合わせと、前記デバイスの電気接続部と非導通する前記第１接続部ないし前記第４接続部の組み合わせとが、複数組の前記接続部群同士で同じ場合に、前記第１方向または前記第２方向の前記位置ずれと判定し、
    前記半導体素子の接続部群ごとの前記第１接続部から前記第４接続部のうち、前記デバイスの電気接続部と導通する前記第１接続部ないし前記第４接続部の組み合わせと、前記デバイスの電気接続部と非導通する前記第１接続部ないし前記第４接続部の組み合わせとが、複数組の前記接続部群同士で異なる場合に、前記第１方向および前記第２方向の双方に直交する第３方向の軸線回りの回転方向の前記位置ずれと判定することを特徴とする位置ずれ検出方法。
  2. 半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを検出する検出方法であって、
    前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出する位置ずれ検出部を備え、
    前記位置ずれ検出部は、前記半導体素子の電気接続部における第１方向に沿って間隔をおいて並設された第１接続部および第２接続部と、前記第１方向に直交する第２方向に沿って間隔をおいて並設された第３接続部および第４接続部とに、第１電気抵抗ないし第４電気抵抗を介してそれぞれ電気的に接続され、
    前記第１接続部ないし前記第４接続部と前記位置ずれ検出部との間の抵抗値に基づき、位置ずれの有無を判定することを特徴とする位置ずれ検出方法。
  3. 半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを検出する検出装置であって、
    前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出する位置ずれ検出部を備え、
    前記半導体素子の電気接続部は、
    所定の第１方向に沿って所定の第１間隔をおいて並設された第１接続部および第２接続部と、
    前記第１方向に直交する所定の第２方向に沿って所定の第２間隔をおいて並設された第３接続部および第４接続部と、
    前記第１間隔および前記第２間隔の中央部に位置する中央接続部とを有し、
    前記第１接続部および前記第２接続部は、それぞれ複数に分割されてなる目盛接続部を備え、各目盛接続部が前記第１方向に配列されてなり、
    前記第３接続部および前記第４接続部は、それぞれ複数に分割されてなる目盛接続部を備え、各目盛接続部が前記第２方向に配列されてなることを特徴とする位置ずれ検出装置。
  4. 半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを検出する検出装置であって、
    前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれを検出する位置ずれ検出部を備え、
    前記半導体素子の電気接続部は、
    所定の第１方向に沿って所定の第１間隔をおいて並設された第１接続部および第２接続部と、
    前記第１方向に直交する所定の第２方向に沿って所定の第２間隔をおいて並設された第３接続部および第４接続部と、
    前記第１間隔および前記第２間隔の中央部に位置する中央接続部とを有し、
    前記第１接続部および前記第２接続部は、それぞれ複数に分割されてなる目盛接続部を備え、各目盛接続部が前記第２方向に配列されるとともに前記目盛接続部の第１間隔側の各端部が該第１間隔から次第に遠ざかるように相互にずらして配列されてなり、
    前記第３接続部および前記第４接続部は、それぞれ複数に分割されてなる目盛接続部を備え、各目盛接続部が前記第１方向に配列されるとともに前記目盛接続部の第２間隔側の各端部が該第２間隔から次第に遠ざかるように相互にずらして配列されてなることを特徴とする位置ずれ検出装置。
  5. 請求項３または請求項４に記載の位置ずれ検出装置において、
    前記位置ずれ検出部は、前記半導体素子の電気接続部と前記デバイスの電気接続部とが導通の際に前記位置ずれがないと判定する一方、前記半導体素子の電気接続部と前記デバイスの電気接続部とが非導通の際に前記位置ずれがあると判定することを特徴とする位置ずれ検出装置。
  6. 請求項３から請求項５までのいずれか一つの請求項に記載の位置ずれ検出装置において、
    前記半導体素子の電気接続部は、複数に分割されていることを特徴とする位置ずれ検出装置。
  7. 請求項６に記載の位置ずれ検出装置において、
    前記位置ずれ検出部は、前記半導体素子の複数に分割された個々の電気接続部に電気抵抗を介して電気的に接続されていることを特徴とする位置ずれ検出装置。
  8. 請求項３から請求項７までのいずれか一つの請求項に記載の位置ずれ検出装置において、
    前記半導体素子の電気接続部は、導通する前記デバイスの電気接続部との許容位置ずれ量に対応する大きさを有することを特徴とする位置ずれ検出装置。
  9. 請求項３から請求項８までのいずれか一つの請求項に記載の位置ずれ検出装置において、
    前記第１接続部および前記第２接続部と、前記第３接続部および前記第４接続部とは、前記第１間隔および前記第２間隔が重なるように設けられていることを特徴とする位置ずれ検出装置。
  10. 請求項３から請求項９までのいずれか一つの請求項に記載の位置ずれ検出装置において、
    前記位置ずれ検出部は、前記半導体素子の第１接続部ないし第４接続部と、前記デバイスの電気接続部とにより、前記第１方向および前記第２方向の双方に直交する第３方向の軸線回りの回転方向の前記位置ずれを検出することを特徴とする位置ずれ検出装置。
  11. 請求項１０に記載の位置ずれ検出装置において、
    前記半導体素子の電気接続部は、前記第１接続部ないし第４接続部を一組とする接続部群を複数組備え、前記デバイスの電気接続部は前記接続部群の組数に対応して複数備えられていることを特徴とする位置ずれ検出装置。
  12. 半導体素子の電気接続部と、前記半導体素子の電気接続部と電気的に接続するデバイスの電気接続部との位置ずれを検出する位置ずれ検出方法を用いた表示装置であって、
    前記半導体素子の電気接続部と前記デバイスの電気接続部との導通状態に基づいて前記半導体素子の電気接続部と前記デバイスの電気接続部との位置ずれが検出され、
    前記デバイスは発光デバイスからなり、前記半導体素子は前記発光デバイスを駆動する駆動素子からなることを特徴とする表示装置。
  13. 請求項１２に記載の表示装置において、
    前記駆動素子内には位置ずれ検出部が設けられたことを特徴とする表示装置。
  14. 請求項１３に記載の表示装置において、
    前記発光デバイスの電気接続部と前記駆動素子の電気接続部とが導通の際に前記発光デバイスが点灯し、前記発光デバイスの電気接続部と前記駆動素子の電気接続部とが非導通の際に前記発光デバイスが消灯することを特徴とする表示装置。
JP2017250190A 2017-12-26 2017-12-26 位置ずれ検出方法、位置ずれ検出装置、および表示装置 Active JP7152150B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017250190A JP7152150B2 (ja) 2017-12-26 2017-12-26 位置ずれ検出方法、位置ずれ検出装置、および表示装置
US16/216,941 US10991666B2 (en) 2017-12-26 2018-12-11 Location displacement detection method, location displacement detection device, and display device
CN201811537784.6A CN110034033B (zh) 2017-12-26 2018-12-15 位置偏移检测方法、位置偏移检测装置以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017250190A JP7152150B2 (ja) 2017-12-26 2017-12-26 位置ずれ検出方法、位置ずれ検出装置、および表示装置

Publications (2)

Publication Number Publication Date
JP2019117846A JP2019117846A (ja) 2019-07-18
JP7152150B2 true JP7152150B2 (ja) 2022-10-12

Family

ID=66951433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017250190A Active JP7152150B2 (ja) 2017-12-26 2017-12-26 位置ずれ検出方法、位置ずれ検出装置、および表示装置

Country Status (3)

Country Link
US (1) US10991666B2 (ja)
JP (1) JP7152150B2 (ja)
CN (1) CN110034033B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11099235B1 (en) 2020-04-07 2021-08-24 Winbond Electronics Corp. Semiconductor device and method for detecting needle mark shifting
JP7474964B2 (ja) 2020-08-05 2024-04-26 パナソニックＩｐマネジメント株式会社 デバイス製造装置の検査方法及びデバイス製造装置
WO2023145329A1 (ja) * 2022-01-27 2023-08-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195249A (ja) 2001-12-28 2003-07-09 Optrex Corp 液晶表示素子およびその検査方法
JP2007067197A (ja) 2005-08-31 2007-03-15 Casio Comput Co Ltd 駆動回路素子の接続構造
JP2015111061A (ja) 2013-12-06 2015-06-18 日本電信電話株式会社 接合位置検査システム、方法、および回路基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111692A (ja) * 1986-10-30 1988-05-16 日本電気ホームエレクトロニクス株式会社 プリント基板
JPH05198614A (ja) * 1992-01-23 1993-08-06 Hitachi Ltd 半導体チップ，回路基板およびフェースダウンボンディング方法
JPH10332789A (ja) 1997-06-04 1998-12-18 Jsr Corp 電極板の位置合わせ方法
US20070187844A1 (en) * 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
KR100809708B1 (ko) * 2006-10-17 2008-03-06 삼성전자주식회사 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로
US7592817B2 (en) * 2007-07-17 2009-09-22 International Business Machines Corporation Alignment correction system and method of use
KR100891531B1 (ko) * 2007-09-10 2009-04-03 주식회사 하이닉스반도체 패턴 정렬 불량 검출 장치
JP2009224523A (ja) * 2008-03-14 2009-10-01 Canon Inc 露光方法、露光装置及びデバイス製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195249A (ja) 2001-12-28 2003-07-09 Optrex Corp 液晶表示素子およびその検査方法
JP2007067197A (ja) 2005-08-31 2007-03-15 Casio Comput Co Ltd 駆動回路素子の接続構造
JP2015111061A (ja) 2013-12-06 2015-06-18 日本電信電話株式会社 接合位置検査システム、方法、および回路基板

Also Published As

Publication number Publication date
JP2019117846A (ja) 2019-07-18
CN110034033B (zh) 2023-06-27
US20190198471A1 (en) 2019-06-27
US10991666B2 (en) 2021-04-27
CN110034033A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
JP7152150B2 (ja) 位置ずれ検出方法、位置ずれ検出装置、および表示装置
US20190204381A1 (en) Sensing structure of alignment of a probe for testing integrated circuits
TWI631539B (zh) 顯示面板
JP4774071B2 (ja) プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
US20080050982A1 (en) Electronic module and method of manufacturing electronic module
EP3093705A1 (en) Electronic component
CN108984034B (zh) 触控结构以及触控结构的制造方法
TW521371B (en) Semiconductor apparatus, method of and apparatus for mounting a semiconductor-device
WO2007055012A1 (ja) コンタクトユニットおよび検査システム
US10041989B2 (en) Circuit board with inspection terminals
JP2004184839A (ja) 表示装置
JP2011197377A (ja) 表示装置及び表示装置の接続状況検査方法
JP2011129554A (ja) Ｆｐｃ基板が接続された回路基板及びｆｐｃ基板と回路基板との接続方法。
CN102998612B (zh) 具有多引脚装置触点的接触器
JP7423738B2 (ja) 自動車用のライトモジュールの電気接続アセンブリ、および方法
KR102600623B1 (ko) 프로브 카드 어셈블리
US20200011897A1 (en) Electric connection device
KR102195561B1 (ko) 전기적 접속 장치
KR101471391B1 (ko) 유기발광다이오드 표시장치 검사방법 및 검사장치
JP5797805B2 (ja) 表示装置
JP2005209894A (ja) 電子モジュールおよびこの電子モジュールを搭載した電子機器ならびに電子モジュールにおける端子間の接続状態検証方法
GB2414864A (en) Detecting short circuits
JP4255896B2 (ja) コンタクトユニットおよび検査システム
JPS61203656A (ja) 集積回路ケ−ス
KR20180017436A (ko) 하이픽스 소켓 보드 및 이를 구비하는 하이픽스 보드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220929

R150 Certificate of patent or registration of utility model

Ref document number: 7152150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150