JP7141497B1 - システム・イン・パッケージ - Google Patents

システム・イン・パッケージ Download PDF

Info

Publication number
JP7141497B1
JP7141497B1 JP2021103907A JP2021103907A JP7141497B1 JP 7141497 B1 JP7141497 B1 JP 7141497B1 JP 2021103907 A JP2021103907 A JP 2021103907A JP 2021103907 A JP2021103907 A JP 2021103907A JP 7141497 B1 JP7141497 B1 JP 7141497B1
Authority
JP
Japan
Prior art keywords
die
package
electrically connected
copper substrate
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021103907A
Other languages
English (en)
Other versions
JP2022145399A (ja
Inventor
チュン－ジュン リン
ルェイ－ティン グ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Walton Advanced Engineering Inc
Original Assignee
Walton Advanced Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Engineering Inc filed Critical Walton Advanced Engineering Inc
Application granted granted Critical
Publication of JP7141497B1 publication Critical patent/JP7141497B1/ja
Publication of JP2022145399A publication Critical patent/JP2022145399A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Packages (AREA)

Abstract

【課題】パッケージ構造において、プリント基板を有さず、金属ワイヤによって回路の導通を達成するシステム・イン・パッケージを提供する。【解決手段】システム・イン・パッケージは、パッケージ構造において、プリント基板を有さず、銅基板１０の頂上面１３にシリコン層６０を有し、シリコン層６０上の複数のダイ２０、２０’と銅基板１０の複数の情報接続ピン１１が電気的に接続し、さらに、シリコン層６０上の受動素子４０とダイ２０、２０’が電気的に接続し、ダイ２０、２０’が銅基板１０の接地ピン１２に電気的に接続し、最後に成形コンパウンド５０によって、銅基板１０の頂上面１３のダイ２０、２０’及び受動素子４０が封止される。【選択図】図１ａ

Description

本発明は、システム・イン・パッケージに関し、特に、パッケージ構造においてプリント基板を有さず、金属ワイヤによって回路の導通を達成することを特徴とするシステム・イン・パッケージに関する。
現在、集積回路（ＩＣ）の実装技術において、多くは一個のシステムまたはサブシステムの全部または大部分の電子機能が統合型基板内にコンフィギュレーションされ、チップは２Ｄ、３Ｄの方式で統合型基板に接合される実装方法であり、上記の製法はシステム・イン・パッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ， ＳｉＰ）と呼ばれている。
システム・イン・パッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ， ＳｉＰ）は、複数のチップを組み合わせられるだけでなく、一つの専門のプロセッサ、ＤＲＡＭ、フラッシュメモリとして、レジスタ及びコンデンサ、コネクタ、アンテナ等の受動素子と結合させて、全て同一基板上に設置されることも可能である。これは、一つの完全な機能単位を一つのマルチチップパッケージに構築することができることを意味する。したがって、少量の外部素子を追加するだけで、作業させることが可能である。
システム・イン・パッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ， ＳｉＰ）は、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ， ＳｏＣ）よりシステムコストを低く抑えることが可能であることで、実装体積を小さくでき、軽量化が図れる外、パワーの消耗を低く抑えることが可能であることが明らかである。しかしながら、システム・イン・パッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ， ＳｉＰ）において、一個の実装体中には、数十個のベアダイを有する可能性があり、このうち、一個のベアダイが壊れると、実装体中の他のベアダイまで無駄になる。さらに、製造業者はシステム・イン・パッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ， ＳｉＰ）を囲んで、生産ラインを配置する必要があるか、または、元の機械の配置比率を調整して、機械の利用効率を保証する必要がある。
システム・イン・パッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ， ＳｉＰ）に関する特許文献は以下のとおりである。
ＵＳ １５／９３９，０９７では、システム・イン・パッケージ構造及び組み立て方法を開示している。一実施例において、当該システム・イン・パッケージは、相対する回路基板を備えて、それぞれ設置組み立て部品を備え、相対する前記回路基板の設置組み立て部品と重畳する。相対する前記回路基板の間の隙間は、成形材料で充填され、前記成形材料は重畳する前記設置組み立て部品を追加して実装する。一部の実施例において、機械または電気的に接続される一個または複数の挿入接地装置を使用して相対する前記回路基板が互いに堆畳される。
ＵＳ ６１／９２９，１３０において開示されるシステム・イン・パッケージモジュールは、非メモリチップ、ラップアラウンドメモリ（ｗｒａｐ ａｒｏｕｎｄ ｍｅｍｏｒｙ）及び封止実装材料を備える。前記非メモリチップは、複数のパッドを有する。前記ラップアラウンドメモリは、第一メモリダイ及び第二メモリダイを備え、このうち、前記第一メモリダイ及び前記第二メモリダイは、並列に基板上に配列され、前記第一メモリダイは、第一組パッドを備え、前記第二メモリダイは第二組パッドを備える。前記封止実装材料は、前記非メモリチップ及び前記ラップアラウンドメモリを実装し、このうち、前記非メモリチップは、前記複数のパッド、前記第一組パッド及び前記第二組パッドを通過して前記ラップアラウンドメモリに電気的にカップリング接続される。前記第一組パッドは、通過して所定の角度で回転するか、前記第二組パッドに対応して鏡面反射される。
ＴＷ ２０１７３７４５２において開示されるシステム・イン・パッケージは、再配線層（ＲＤＬ）構造、前記再配線層構造の第一側上に設置され、前記再配線層構造と直接接触する主動面を有する第一半導体ダイ、前記第一半導体ダイ周囲の再配線層構造の第一側上に位置する複数の導電指部、直接前記第一半導体ダイ上に堆畳され、複数のボンディング・リードワイヤを介して前記複数導電指部に電気的に接続される第二半導体ダイ、前記第一半導体ダイ、前記導電指部、前記第二半導体ダイ及び前記再配線層構造の第一側を封止する蓋を備える。また、この発明は、システム・イン・パッケージの製造方法を提供して、配線のフレキシブル性を高めることを特徴とする。
しかしながら、市場競争が激しくなる中、さらなる製造コストの抑制、そして、実装本体の体積の縮小及び軽量化を達成する必要があることは、実装業者にとって大きな課題であり、いかに品質と供給の安定を達成できるかは難題である。
ＵＳ １５／９３９，０９７号公報 ＵＳ ６１／９２９，１３０号公報 ＴＷ ２０１７３７４５２号公報
したがって、本発明は、上記課題を解決する、パッケージ構造にプリント基板を有さないことで、大幅にコスト全体の削減を達成するシステム・イン・パッケージを提供することを課題とする。
上記課題を解決するため、本発明は、プリント基板を取り除くことで、実装の際の厚みを薄くするシステム・イン・パッケージを提供することを目的とする。
さらに、本発明は、実装後の厚みが薄いことにより、製品中の層を多くして、各種機能を追加することが可能なシステム・イン・パッケージを提供することを目的とする。
さらに、本発明は、金属ワイヤを介して直接接続することで、電気的接続の性能を高めて、廃熱の発生を抑制するシステム・イン・パッケージを提供することを目的とする。
さらに、本発明は、アルミ層構造を提供することにより、接地効果を高めて、導熱効果を向上させるシステム・イン・パッケージを提供することを目的とする。
上記目的を達成させるために、本発明のシステム・イン・パッケージが使用する主な技術手段は、以下の技術方法を採用することにより実現させる。本発明のシステム・イン・パッケージは、パッケージ構造において、プリント基板を有さず、本発明のシステム・イン・パッケージの銅基板は複数の情報接続ピン及び少なくとも１個の接地ピンを有する。前記銅基板の頂上面にはシリコン層を有する。前記シリコン層上の複数のダイと前記銅基板の前記情報接続ピンは電気的に接続する。前記シリコン層上の少なくとも１個の受動素子と前記ダイは電気的に接続する。前記ダイは、前記銅基板の前記接地ピンに電気的に接続される。成形コンパウンドは、前記銅基板の前記頂上面の前記ダイ及び前記受動素子を封止する。
本発明目的及びその技術的課題を解決するのは、以下の技術を実施することで実現させる。
本発明のシステム・イン・パッケージにおいて、前記ダイは、複数の第一金属ワイヤを介して前記銅基板の前記情報接続ピンに電気的に接続される。
本発明のシステム・イン・パッケージにおいて、前記受動素子は、複数の第二金属ワイヤを介して前記ダイを介して電気的に接続される。
本発明のシステム・イン・パッケージにおいて、前記ダイは、複数の第三金属ワイヤを介して前記銅基板の前記接地ピンに電気的に接続される。
本発明のシステム・イン・パッケージにおいて、前記受動素子は、少なくとも１個の第四金属ワイヤを介して前記銅基板の前記接地ピンに電気的に接続される。
本発明のシステム・イン・パッケージにおいて、前記受動素子は、少なくとも１個の第五金属ワイヤを介して前記銅基板の前記情報接続ピンに電気的に接続される。
本発明のシステム・イン・パッケージにおいて、前記シリコン層と前記ダイ間にはアルミ層が設置される。
本発明のシステム・イン・パッケージにおいて、前記アルミ層は、少なくとも１個の第六金属ワイヤを介して前記銅基板の前記接地ピンに電気的に接続される。
従来の技術と比較して、本発明のシステム・イン・パッケージには以下の効果を有する。（１）金属ワイヤを利用したワイヤボンディングにより、プリント基板に取って代わることで、大幅に全体コストを削減する効果を有する。（２）プリント基板を取り除いたことで、実装時の厚みを抑える。（３）アルミ層構造を提供して、接地効果を高め且つ導熱効
果を向上させる。
本発明における第一実施形態の実装を示した図である。 本発明における第二実施形態の実装を示した図である。 本発明における第三実施形態の実装を示した図である。 本発明における第四実施形態の実装を示した図である。 本発明における第五実施形態の実装を示した図である。 本発明における第一実施形態の電気的接続を示した図である。 本発明における第二実施形態の電気的接続を示した図である。 本発明における第三実施形態の電気的接続を示した図である。 本発明における第四実施形態の電気的接続を示した図である。 本発明における第五実施形態の電気的接続を示した図である。
本発明の特徴、効果をより明確にするため、以下に例を挙げて好適な実施形態を説明する。
図１ａ及び図３ａは、本発明のシステム・イン・パッケージの第一実施形態である。まず、図１ａを参照しながら説明する。銅基板（１０）は、複数の情報接続ピン（１１）及び少なくとも１個の接地ピン（１２）を有する。前記銅基板（１０）の頂上面（１３）には、シリコン層（６０）を有する。前記シリコン層（６０）上の複数のダイ（２０， ２０｀）と前記銅基板（１０）の前記情報接続ピン（１１）は電気的に接続する。前記シリコン層（６０）上の少なくとも１個の受動素子（４０）と前記ダイ（２０）は電気的に接続する。前記ダイ（２０， ２０｀）は、前記銅基板（１０）の前記接地ピン（１２）に電気的に接続される。成形コンパウンド（５０）は、前記銅基板（１０）の頂上面（１３）上の前記ダイ（２０， ２０｀）及び前記受動素子（４０）を封止する。このうち、前記ダイ（２０， ２０｀）は、複数の第三金属ワイヤ（３２）を介して前記銅基板（１０）の接地ピン（１２）に電気的に接続される。
このうち、前記シリコン層（６０）上の複数ダイ（２０， ２０｀）は、複数の第一金属ワイヤ（３０）を介して前記銅基板（１０）の前記情報接続ピン（１１）に電気的に接続される。また、受動素子（４０）は、複数の第二金属ワイヤ（３１）を介して前記ダイ（２０， ２０｀）に電気的に接続される。
具体的には、前記銅基板（１０）は、リードフレームを指し、ダイ（Ｄｉｅ）実装内部の金属構造が、ダイ（Ｄｉｅ）から外部に信号を伝達するのに用いられ、それは異なる部分から組成されて、構造的連接を介して、これらパーツ全てをフレーム構造内に固定して、リードフレーム全体を容易に自動化処理させる。さらに、前記情報接続ピン（１１）の役割は、前記ダイ（２０， ２０｀）を外界に電気的に接続させることにある。前記接地ピン（１２）は、回路設計時のアース線であり、アース線は、広い意味で電位の参考点となり、回路全体に基準電位を提供することにより、アース線上の電圧を０Ｖとして、回路全体の電位を統一する。
さらに、前記ダイ（２０， ２０｀）は、ダイ（Ｄｉｅ）が半導体材料製作により、実装されていない小さな集積回路本体となるものを指し、主にウェハーをカットしたものである。このうち、第一金属ワイヤ（３０）、第二金属ワイヤ（３１）及び第三金属ワイヤ（３２）は、実際にはワイヤ・ボンディング（Ｗｉｒｅ ｂｏｎｄｉｎｇ）の金属線材であり、線径１５－５０ミクロンの金属線材を利用して、チップ（Ｃｈｉｐ）とリードフレーム（Ｌｅａｄ Ｆｒａｍｅ）を接続させる技術により、微小のチップを外部の回路と通信させて、大きな面積を必要としないという特徴を有する。受動素子（４０）パッシブ素子（Ｐａｓｓｉｖｅ ｃｏｍｐｏｎｅｎｔｓ）で、無源デバイスとも呼ばれる。そして、消費はするが、エネルギーを生産しない電子素子を指すか、または、増幅や整流を行わない電子素子を指す。前記成形コンパウンド（５０）は、半導体実装材料で、一般には、高分子樹脂を使用して、電子素子及びチップ（Ｃｈｉｐ）の封止材料とする。また、シリコン層（６０）は、絶縁構造層で、シリコン層（６０）は、シリコン（Ｓｉｌｉｃｏｎ， Ｓｉ）により構成され、灰色を帯びた青い金属で、光沢があり、硬く、砕けやすい結晶体である。さらに、前記シリコン層は、４価の半金属の半導体で、頂上面（１３）は、ダイ（２０， ２０｀）及び受動素子（４０）を載せるシリコン層（６０）のうちの一面である。
さらに、図３ａを参照しながら説明する。ダイ（２０）は、それぞれ情報接続ピン（１１）、接地ピン（１２）及び受動素子（４０）に電気的に接続される。このうち、ダイ（２０）と情報接続ピン（１１）間は、第一金属ワイヤ（３０）を介して電気的に接続されることで、外部信号と電源をダイ（２０）に電気的に接続させて、信号を伝達送信する。さらに、ダイ（２０）と接地ピン（１２）間は、第三金属ワイヤ（３２）を介して電気的に接続されて、接地ピン（１２）は、電位の参考点となり、回路全体に基準電位を提供することにより、接地ピン（１２）上の電圧が０Ｖとなって、回路全体の電位を統一する。さらに、ダイ（２０）と受動素子（４０）間は、第二金属ワイヤ（３１）を介して電気的に接続され、ここで、受動素子（４０）は、水晶振動子（ｑｕａｒｔｚ ｃｒｙｓｔａｌ ｕｎｉｔまたはＸｔａｌ）、レジスタ、コンデンサ、インダクタ等であり、ダイ（２０）の運行を補助する。実際には、さらにメモリ等を組み合わせることも可能である。
さらに、図１ｂ及び図３ｂを参照しながら説明する。これらは、本発明のシステム・イン・パッケージにおける第二実施形態である。第二実施形態が第一実施形態と異なるのは、第四金属ワイヤ（３３）を追加される点である。まず、図１ｂを参照しながら説明する。前記受動素子（４０）は、第四金属ワイヤ（３３）と銅基板（１０）の接地ピン（１２）を介して電気的に接続する。
具体的には、前記受動素子（４０）は、接地レジスタ、接地コンデンサ等であるため、前記受動素子（４０）を追加して接地ピン（１２）に電気的に接続される必要がある。前記第四金属ワイヤ（３３）は、実際にはワイヤ・ボンディング（Ｗｉｒｅ ｂｏｎｄｉｎｇ）の金属線材であり、線径１５－５０ミクロンの金属線材を利用してチップ（Ｃｈｉｐ）とリードフレーム（Ｌｅａｄ Ｆｒａｍｅ）を接続させる技術で、微小のチップを外部の回路と通信することで、大きな面積を必要とせずに済む。
実際には、ダイ（２０）は、間接的に一部が受動素子（４０）を介し、第四金属ワイヤ（３３）を経由して、銅基板（１０）の接地ピン（１２）に電気的に接続されて、ダイ（２０）は一部が第一実施形態のダイ（２０）と同様に、第三金属ワイヤ（３２）を介して前記接地ピン（１２）に電気的に接続される。
さらに、図１ｂを参照しながら説明する。銅基板（１０）は、複数の情報接続ピン（１１）及び少なくとも１個の接地ピン（１２）を有する。前記銅基板（１０）の頂上面（１３）上にはシリコン層（６０）を有する。前記シリコン層（６０）上の複数のダイ（２０， ２０｀）は、複数の第一金属ワイヤ（３０）を介して前記銅基板（１０）の前記情報接続ピン（１１）に電気的に接続する。前記シリコン層（６０）上の少なくとも１個の受動素子（４０）は、複数の第二金属ワイヤ（３１）を介して前記ダイ（２０， ２０｀）に電気的に接続される。前記ダイ（２０， ２０｀）は、前記銅基板（１０）の前記接地ピン（１２）に電気的に接続される。成形コンパウンド（５０）は、前記銅基板（１０）の頂上面（１３）上の前記ダイ（２０， ２０｀）及び前記受動素子（４０）を封止する。このうち、前記ダイ（２０， ２０｀）は、複数の第三金属ワイヤ（３２）を介して前記銅基板（１０）の前記接地ピン（１２）に電気的に接続される。前記受動素子（４０）は、第四金属ワイヤ（３３）を介して前記銅基板（１０）の前記接地ピン（１２）に電気的に接続される。
さらに、図３ｂを参照しながら説明する。ダイ（２０）は、それぞれ情報接続ピン（１１）、接地ピン（１２）及び受動素子（４０）に電気的に接続されていることが明らかである。このうち、ダイ（２０）と情報接続ピン（１１）間は、第一金属ワイヤ（３０）を介して電気的に接続されることで、外部信号と電源がダイ（２０）によって電気的に接続されて、信号が伝達送信される。さらに、ダイ（２０）と受動素子（４０）間は、第二金属ワイヤ（３１）を介して電気的に接続される。ここで、受動素子（４０）は、水晶振動子（ｑｕａｒｔｚ ｃｒｙｓｔａｌ ｕｎｉｔまたはＸｔａｌ）、レジスタ、コンデンサ、インダクタ等であり、ダイ（２０）の運行を補助する。さらに、受動素子（４０）と接地ピン（１２）間は、第四金属ワイヤ（３３）を介して電気的に接続される。接地ピン（１２）は、電位の参考点で、回路全体に基準電位を提供して、接地ピン（１２）上における電圧が０Ｖとなって、回路全体の電位を統一する。実際には、さらに、メモリ等を組み合わせることも可能である。
さらに、図１ｃ及び図３ｃを参照しながら説明する。本発明のシステム・イン・パッケージにおける第三実施形態である。第三実施形態が第一実施形態と異なるのは、第五金属ワイヤ（３４）が追加されている点である。図１ｃを参照しながら説明する。前記受動素子（４０）は、第五金属ワイヤ（３４）を介して前記銅基板（１０）の前記情報接続ピン（１１）に電気的に接続する。
具体的には、前記受動素子（４０）は、フィルター回路、レジスタ、コンデンサ等であり、ダイ（２０）信号を処理伝達して、第五金属ワイヤ（３４）の電気的的接続を介して情報接続ピン（１１）に導通する。前記第五金属ワイヤ（３４）は、ワイヤ・ボンディング（Ｗｉｒｅ ｂｏｎｄｉｎｇ）の金属線材であり、線径１５－５０ミクロンの金属線材を利用して、チップ（Ｃｈｉｐ）及びリードフレーム（Ｌｅａｄ Ｆｒａｍｅ）を接続させる技術により、微小のチップを外部の回路と通信させて、大きな面積を必要とせずに済む。
図３ｃを参照しながら説明する。ダイ（２０）はそれぞれ情報接続ピン（１１）、接地ピン（１２）及び受動素子（４０）に対して電気的に接続する。このうち、ダイ（２０）と受動素子（４０）間は、第二金属ワイヤ（３１）（または第一金属ワイヤ（３０））を介して電気的に接続し、ここで、受動素子（４０）は、水晶振動子（ｑｕａｒｔｚ ｃｒｙｓｔａｌ ｕｎｉｔまたはＸｔａｌ）、レジスタ、コンデンサ、インダクタ等で、ダイ（２０）の運行を補助する。さらに、ダイ（２０）と接地ピン（１２）間は、第三金属ワイヤ（３２）を介して電気的に接続し、接地ピン（１２）は、電位の参考点となって、回路全体に基準電位を提供することで、接地ピン（１２）上の電圧が０Ｖとなって、回路全体の電位を統一する。受動素子（４０）と情報接続ピン（１１）間は、第五金属ワイヤ（３４）を介して電気的に接続して、間接的に外部信号と電源をダイ（２０）に電気的に接続させることで、信号を伝達送信させる。実際には、さらにメモリ等を組み合わせることが可能である。
図２ａ及び図４ａを参照しながら説明する。これらは、本発明のシステム・イン・パッケージにおける第四実施形態である。第四実施形態が第三実施形態と異なるのは、アルミ層（６１）が追加されている点である。先ず図２ａを参照しながら説明する。前記シリコン層（６０）と前記ダイ（２０）間には、アルミ層（６１）が設置され、前記アルミ層（６１）は第六金属ワイヤ（３５）を介して前記銅基板（１０）の前記接地ピン（１２）と電気的に接続する。
具体的には、前記アルミ層（６１）は、金属導電層で、集中接地接続を提供するためのインターフェースとしての役割を有する。前記第六金属ワイヤ（３５）は、ワイヤ・ボンディング（Ｗｉｒｅ ｂｏｎｄｉｎｇ）の金属線材で、線径１５－５０ミクロンの金属線材で、チップ（Ｃｈｉｐ）及びリードフレーム（Ｌｅａｄ Ｆｒａｍｅ）を接続させる技術により、微小のチップを外部の回路と通信させるもので、大きな面積を必要とせずに済む。
さらに、図４ａを参照しながら説明する。ダイ（２０）は、それぞれ情報接続ピン（１１）、接地ピン（１２）、受動素子（４０）及びアルミ層（６１）に対して電気的に接続することが明らかである。このうち、ダイ（２０）と受動素子（４０）間は、第二金属ワイヤ（３１）（または第一金属ワイヤ（３０））を介して電気的に接続し、ここで、受動素子（４０）は、水晶振動子（ｑｕａｒｔｚ ｃｒｙｓｔａｌ ｕｎｉｔまたは Ｘｔａｌ）、レジスタ、コンデンサ、インダクタ等で、ダイ（２０）の運行を補助する。さらに、ダイ（２０）とアルミ層（６１）間は、第三金属ワイヤ（３２）を介して電気的に接続し、アルミ層（６１）により集中接地接続する。さらに、アルミ層（６１）と接地ピン（１２）間は、第六金属ワイヤ（３５）を介して電気的に接続し、接地ピン（１２）は電位の参考点となり、回路全体に基準電位を提供することで、接地ピン（１２）上の電圧が０Ｖとなって、回路全体の電位を統一する。受動素子（４０）と情報接続ピン（１１）間は、第五金属ワイヤ（３４）を介して電気的に接続し、間接的に外部信号と電源をダイ（２０）によって電気的に接続させることで信号を伝達送信する。実際には、メモリ等を組み合わせることも可能である。
さらに、図２ｂ及び図４ｂを参照しながら説明する。これらは、本発明のシステム・イン・パッケージにおける第五実施形態である。第五実施形態が第二実施形態と異なるのは、アルミ層（６１）が追加される点である。まず、図２ｂを参照しながら説明する。前記シリコン層（６０）と前記ダイ（２０）間には、アルミ層（６１）が設置されて、前記アルミ層（６１）は、第六金属ワイヤ（３５）を介して前記銅基板（１０）の接地ピン（１２）に電気的に接続される。
さらに、図４ｂを参照しながら説明する。ダイ（２０）は、それぞれ情報接続ピン（１１）、接地ピン（１２）、受動素子（４０）及びアルミ層（６１）に対して電気的に接続される。このうち、ダイ（２０）と情報接続ピン（１１）間は、第一金属ワイヤ（３０）を介して電気的に接続されることで、外部信号と電源をダイ（２０）に電気的に接続させて、信号を伝達送信する。さらに、ダイ（２０）と受動素子（４０）間は、第二金属ワイヤ（３１）を介して電気的に接続して、ここでは、受動素子（４０）は、水晶振動子（ｑｕａｒｔｚ ｃｒｙｓｔａｌ ｕｎｉｔまたはＸｔａｌ）、レジスタ、コンデンサ、インダクタ等であり、ダイ（２０）の運行を補助する。さらに、受動素子（４０）とアルミ層（６１）間は、透過第四金属ワイヤ（３３）を介して電気的に接続され、アルミ層（６１）によって集中接地接続される。さらに、アルミ層（６１）と接地ピン（１２）間は、第六金属ワイヤ（３５）を介して電気的に接続されて、接地ピン（１２）は 電位の参考点となり、回路全体に基準電位を提供することで、接地ピン（１２）上の電圧が０Ｖとなることで、回路全体の電位を統一する。実際には、メモリ等を組み合わせることも可能である。
以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、これらの実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更などがあっても、本発明に含まれる。
１０ 銅基板
１１ 情報接続ピン
１２ 接地ピン
１３ 頂上面
２０ ダイ
２０｀ ダイ
３０ 第一金属ワイヤ
３１ 第二金属ワイヤ
３２ 第三金属ワイヤ
３３ 第四金属ワイヤ
３４ 第五金属ワイヤ
３５ 第六金属ワイヤ
４０ 受動素子
５０ 成形コンパウンド
６０ シリコン層
６１ アルミ層

Claims (8)

  1. パッケージ構造においてプリント基板を有さず、
    複数の情報接続ピン及び少なくとも１個の接地ピンを有する銅基板を備えて、
    前記銅基板の頂上面にシリコン層が設置され、
    前記シリコン層上の複数のダイと前記銅基板の前記情報接続ピンは電気的に接続し、
    前記シリコン層上の少なくとも１個の受動素子と前記ダイは電気的に接続し、
    前記ダイは、前記銅基板の前記接地ピンに電気的に接続されて、
    さらに、前記銅基板の前記頂上面の前記ダイ及び前記受動素子を封止する成形コンパウンドを備えることを特徴とするシステム・イン・パッケージ。
  2. 前記ダイは、複数の第一金属ワイヤを介して前記銅基板の前記情報接続ピンに電気的に接続されることを特徴とする請求項１に記載のシステム・イン・パッケージ。
  3. 前記受動素子は、複数の第二金属ワイヤを介して前記ダイに電気的に接続されることを特徴とする請求項１に記載のシステム・イン・パッケージ。
  4. 前記ダイは、複数の第三金属ワイヤを介して前記銅基板の前記接地ピンに電気的に接続されることを特徴とする請求項１に記載のシステム・イン・パッケージ。
  5. 前記受動素子は、少なくとも１個の第四金属ワイヤを介して前記銅基板の前記接地ピンに電気的に接続されることを特徴とする請求項１に記載のシステム・イン・パッケージ。
  6. 前記受動素子は、少なくとも１個の第五金属ワイヤを介して前記銅基板の前記情報接続ピンに電気的に接続されることを特徴とする請求項１に記載のシステム・イン・パッケージ。
  7. 前記シリコン層と前記ダイ間にはアルミ層が設置されることを特徴とする請求項１に記載のシステム・イン・パッケージ。
  8. 前記アルミ層は、少なくとも１個の第六金属ワイヤを介して前記銅基板の前記接地ピンに電気的に接続されることを特徴とする請求項７に記載のシステム・イン・パッケージ。
JP2021103907A 2021-03-12 2021-06-23 システム・イン・パッケージ Active JP7141497B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110108825A TW202236570A (zh) 2021-03-12 2021-03-12 系統級封裝
TW110108825 2021-03-12

Publications (2)

Publication Number Publication Date
JP7141497B1 true JP7141497B1 (ja) 2022-09-22
JP2022145399A JP2022145399A (ja) 2022-10-04

Family

ID=83194029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021103907A Active JP7141497B1 (ja) 2021-03-12 2021-06-23 システム・イン・パッケージ

Country Status (5)

Country Link
US (1) US11587854B2 (ja)
JP (1) JP7141497B1 (ja)
KR (1) KR102559873B1 (ja)
CN (1) CN115084118A (ja)
TW (1) TW202236570A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053239B (zh) * 2023-04-03 2023-07-25 中科华艺(天津)科技有限公司 一种多芯片组件的封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577878A (en) * 1980-06-13 1982-01-16 Nippon Electric Co Method of bonding metal plate to ceramic substrate
JP2011119653A (ja) * 2009-09-09 2011-06-16 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板及びパワーモジュール
US20130277813A1 (en) * 2012-04-24 2013-10-24 Infineon Technologies Ag Chip package and method of forming the same
WO2013172420A1 (ja) * 2012-05-18 2013-11-21 京セラ株式会社 半導体素子収納用パッケージ、半導体装置および実装構造体
CN210778596U (zh) * 2019-10-12 2020-06-16 中山市东翔微电子有限公司 一种led驱动ic封装结构
CN211182190U (zh) * 2020-01-07 2020-08-04 广东美的制冷设备有限公司 绝缘栅双极型晶体管、智能功率模块及空调器
JP2022086775A (ja) * 2020-11-30 2022-06-09 有限会社Mtec Ｌｓｉ素子の熱伝構造及びその熱伝構造を備えるｌｓｉ素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089877A (en) * 1990-06-06 1992-02-18 Sgs-Thomson Microelectronics, Inc. Zero power ic module
US5161304A (en) * 1990-06-06 1992-11-10 Sgs-Thomson Microelectronics, Inc. Method for packaging an electronic circuit device
JP2005123542A (ja) * 2003-10-20 2005-05-12 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
US8981564B2 (en) * 2013-05-20 2015-03-17 Invensas Corporation Metal PVD-free conducting structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577878A (en) * 1980-06-13 1982-01-16 Nippon Electric Co Method of bonding metal plate to ceramic substrate
JP2011119653A (ja) * 2009-09-09 2011-06-16 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板及びパワーモジュール
US20130277813A1 (en) * 2012-04-24 2013-10-24 Infineon Technologies Ag Chip package and method of forming the same
WO2013172420A1 (ja) * 2012-05-18 2013-11-21 京セラ株式会社 半導体素子収納用パッケージ、半導体装置および実装構造体
CN210778596U (zh) * 2019-10-12 2020-06-16 中山市东翔微电子有限公司 一种led驱动ic封装结构
CN211182190U (zh) * 2020-01-07 2020-08-04 广东美的制冷设备有限公司 绝缘栅双极型晶体管、智能功率模块及空调器
JP2022086775A (ja) * 2020-11-30 2022-06-09 有限会社Mtec Ｌｓｉ素子の熱伝構造及びその熱伝構造を備えるｌｓｉ素子の製造方法

Also Published As

Publication number Publication date
US20220293495A1 (en) 2022-09-15
JP2022145399A (ja) 2022-10-04
US11587854B2 (en) 2023-02-21
TW202236570A (zh) 2022-09-16
CN115084118A (zh) 2022-09-20
KR102559873B1 (ko) 2023-07-25
KR20220128239A (ko) 2022-09-20

Similar Documents

Publication Publication Date Title
TW510034B (en) Ball grid array semiconductor package
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
JPH0846076A (ja) 半導体パッケージのパッキング構造
US20020000652A1 (en) Board on chip ball grid array
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN211150513U (zh) 封装体
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
JP2003516637A (ja) 二重ダイ集積回路パッケージ
KR20090065434A (ko) 플립 칩을 갖춘 집적회로 패키지 시스템
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
JP7141497B1 (ja) システム・イン・パッケージ
JP7141498B1 (ja) 薄型システム・イン・パッケージ
US11004776B2 (en) Semiconductor device with frame having arms and related methods
US7227249B1 (en) Three-dimensional stacked semiconductor package with chips on opposite sides of lead
TWI411051B (zh) 封裝層疊方法與結構及其電路板系統
JP2000299432A (ja) 半導体装置の製造方法
KR102578797B1 (ko) 반도체 패키지
US20080164620A1 (en) Multi-chip package and method of fabricating the same
WO2007139132A1 (ja) 半導体装置
JP4174008B2 (ja) 半導体装置
JP2000299433A (ja) 積層型パッケージフレーム
CN113497022B (zh) 电子系统、晶粒组件及元件晶粒
CN220400586U (zh) 电子元件
CN216671634U (zh) 一种多芯片封装件
TWI244715B (en) Semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220909

R150 Certificate of patent or registration of utility model

Ref document number: 7141497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150