JP7133766B2 - 静電チャック - Google Patents

静電チャック Download PDF

Info

Publication number
JP7133766B2
JP7133766B2 JP2021200294A JP2021200294A JP7133766B2 JP 7133766 B2 JP7133766 B2 JP 7133766B2 JP 2021200294 A JP2021200294 A JP 2021200294A JP 2021200294 A JP2021200294 A JP 2021200294A JP 7133766 B2 JP7133766 B2 JP 7133766B2
Authority
JP
Japan
Prior art keywords
dielectric substrate
ceramic dielectric
bonding layer
electrostatic chuck
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021200294A
Other languages
English (en)
Other versions
JP2022036105A (ja
JP2022036105A5 (ja
Inventor
大 籾山
均 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=72717508&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP7133766(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toto Ltd filed Critical Toto Ltd
Publication of JP2022036105A publication Critical patent/JP2022036105A/ja
Priority to JP2022100807A priority Critical patent/JP7140297B2/ja
Publication of JP2022036105A5 publication Critical patent/JP2022036105A5/ja
Application granted granted Critical
Publication of JP7133766B2 publication Critical patent/JP7133766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Ceramic Products (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明の態様は、一般的に、静電チャックに関する。
エッチング、CVD(Chemical Vapor Deposition)、スパッタリング、イオン注入、アッシング、露光、検査などを行う基板処理装置において、半導体ウェーハやガラス基板などの被吸着物(対象物)を吸着保持する手段として静電チャックが用いられている。
静電チャックは、アルミナ等のセラミック誘電体基板の間に電極を挟み込み、焼成することで作製される。静電チャックは、内蔵する電極に静電吸着用電力を印加し、シリコンウェーハ等の基板を静電力によって吸着するものである。
近年、このような基板処理装置において、プロセスの微細化に伴い、加工精度の向上のために、従来よりも低温の環境下で処理を行うことが検討されている。これに伴い、静電チャックにおいても、従来よりも低温の環境下で使用できる低温耐性が求められている。
特開2003-273202号公報
従来の静電チャックは、例えば-20℃程度の低温の環境下では使用可能であるが、-60℃以下の極低温の環境下では、セラミック誘電体基板とベースプレートとを接合する接合層の柔軟性が低下し、セラミック誘電体基板がベースプレートから剥離したり、例えば表面パターン、形状、厚さ等によってはセラミック誘電体基板が割れて破損したりするおそれがあるとの知見を得た。
本発明は、かかる課題の認識に基づいてなされたものであり、極低温の環境下における、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れを抑制できる静電チャックを提供することを目的とする。
第1の発明は、セラミック誘電体基板と、前記セラミック誘電体基板を支持する金属製のベースプレートと、前記セラミック誘電体基板と前記ベースプレートとの間に設けられ、樹脂材料を含む接合層と、を備え、前記樹脂材料は、シリコーンを含み、前記シリコーンは、シロキサン骨格にメチル基、エチル基、プロピル基、ブチル基、フェニル基、及びヘキシル基のうち少なくとも1つが結合した分子構造を有し、-60℃における前記接合層の接合強度β1は、0.4MPa以上10MPa以下であって、-60℃における前記接合層の伸び率α1は、200%以上であることを特徴とする静電チャックである。
この静電チャックによれば、-60℃以下の極低温の環境下において、セラミック誘電体基板の及びベースプレートの間に位置する接合層のアンカー効果が弱くなり過ぎない。これにより、極低温の環境下において、セラミック誘電体基板とベースプレートとをより確実に接合させることができる。また、この静電チャックによれば、-60℃以下の極低温の環境下において、セラミック誘電体基板及びベースプレートの間に位置する接合層のアンカー効果が強くなり過ぎない。これにより、極低温の環境下において、セラミック誘電体基板にかかる応力を抑制し、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れを抑制できる。
第2の発明は、第1の発明において、前記接合強度β1は、0.4MPa2.0MPa以下であることを特徴とする静電チャックである。
この静電チャックによれば、-60℃以下の極低温の環境下において、セラミック誘電体基板及びベースプレートの間に位置する接合層のアンカー効果が弱くなり過ぎることをさらに抑制できる。これにより、極低温の環境下において、セラミック誘電体基板とベースプレートとをさらに確実に接合させることができる。また、この静電チャックによれば、-60℃以下の極低温の環境下において、セラミック誘電体基板及びベースプレートの間に位置する接合層のアンカー効果が強くなり過ぎることをさらに抑制できる。これにより、極低温の環境下において、セラミック誘電体基板にかかる応力をさらに抑制し、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れをさらに抑制できる。
第3の発明は、セラミック誘電体基板と、前記セラミック誘電体基板を支持する金属製のベースプレートと、前記セラミック誘電体基板と前記ベースプレートとの間に設けられ、樹脂材料を含む接合層と、を備え、前記樹脂材料は、シリコーンを含み、前記シリコーンは、シロキサン骨格にメチル基、エチル基、プロピル基、ブチル基、フェニル基、及びヘキシル基のうち少なくとも1つが結合した分子構造を有し、25℃における前記接合層の接合強度β2に対する-60℃における前記接合層の接合強度β1の比β1/β2は、0.6以上10以下であって、-60℃における前記接合層の伸び率α1は、200%以上であることを特徴とする静電チャックである。
この静電チャックによれば、室温でも-60℃以下の極低温の環境下でも、セラミック誘電体基板及びベースプレートの間に位置する接合層の十分な接合強度を維持することができ、セラミック誘電体基板とベースプレートとの強固な接合を維持することができる。また、この静電チャックによれば、室温でも-60℃以下の極低温の環境下でも、セラミック誘電体基板及びベースプレートの間に位置する接合層の効果を十分に抑制することができる。これにより、室温から極低温の環境下においた際に、セラミック誘電体基板にかかる応力を抑制し、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れを抑制できる。
第4の発明は、第3の発明において、前記比β1/β2は、0.8以上であることを特徴とする静電チャックである。
この静電チャックによれば、室温でも-60℃以下の極低温の環境下でも、セラミック誘電体基板及びベースプレートの間に位置する接合層の十分な接合強度をより確実に維持することができ、セラミック誘電体基板とベースプレートとの強固な接合をより確実に維持することができる。また、この静電チャックによれば、室温でも-60℃以下の極低温の環境下でも、セラミック誘電体基板及びベースプレートの間に位置する接合層の効果をより確実に抑制することができる。これにより、室温から極低温の環境下においた際に、セラミック誘電体基板にかかる応力をさらに抑制し、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れをさらに抑制できる。
第5の発明は、第1~第4のいずれか1つの発明において、-60℃における前記接合層の弾性率γ1は、0.1MPa以上10MPa以下であることを特徴とする静電チャックである。
この静電チャックによれば、-60℃以下の極低温の環境下において、接合層が十分な復元性を有するため、セラミック誘電体基板とベースプレートとの間に応力が生じた際にも、セラミック誘電体基板の反りを抑制しやすい。これにより、極低温の環境下における、対象物の面内温度均一性の悪化を抑制できる。また、この静電チャックによれば、-60℃以下の極低温の環境下において、接合層が硬くなり過ぎることを抑制できる。これにより、極低温の環境下において、セラミック誘電体基板にかかる応力を抑制し、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れを抑制できる。
第6の発明は、第1~第5のいずれか1つの発明において、25℃における前記接合層の弾性率γ2に対する-60℃における前記接合層の弾性率γ1の比γ1/γ2は、0.6以上30以下であることを特徴とする静電チャックである。
この静電チャックによれば、室温でも-60℃以下の極低温の環境下でも、接合層が十分な復元性を維持するため、セラミック誘電体基板とベースプレートとの間に応力が生じた際にも、セラミック誘電体基板の反りを抑制しやすい。これにより、室温から極低温の環境下においた際に、対象物の面内温度均一性の悪化を抑制できる。また、この静電チャックによれば、室温でも-60℃以下の極低温の環境下でも、接合層が硬くなり過ぎることを抑制できる。これにより、室温から極低温の環境下においた際に、セラミック誘電体基板にかかる応力を抑制し、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れを抑制できる。
第7の発明は、第1~第6のいずれか1つの発明において、前記シリコーンは、シロキサン骨格にフェニル基が結合した分子構造を有することを特徴とする静電チャックである。
この静電チャックによれば、-60℃以下の極低温の環境下において、接合層が十分な伸び率を有しているため、接合層に十分な柔軟性を確保することができる。これにより、極低温の環境下において、セラミック誘電体基板にかかる応力を抑制し、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れを抑制できる。
第8の発明は、第1~第7のいずれか1つの発明において、25℃における前記接合層の伸び率α2に対する-60℃における前記接合層の伸び率α1の比α1/α2は、0.60以上であることを特徴とする静電チャックである。
この静電チャックによれば、室温から-60℃以下の極低温の環境下においた際に、セラミック誘電体基板とベースプレートとの間の熱膨張率差を緩和することができる。これにより、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れを抑制できる。
第9の発明は、第3~第8のいずれか1つの発明において、-60℃における前記接合層の接合強度β1は、0.4MPa以上1.9MPa以下であることを特徴とする静電チャックである。
この静電チャックによれば、-60℃以下の極低温の環境下において、セラミック誘電体基板及びベースプレートの間に位置する接合層のアンカー効果が弱くなり過ぎない。これにより、極低温の環境下において、セラミック誘電体基板とベースプレートとをより確実に接合させることができる。また、この静電チャックによれば、-60℃以下の極低温の環境下において、セラミック誘電体基板及びベースプレートの間に位置する接合層のアンカー効果が強くなり過ぎない。これにより、極低温の環境下において、セラミック誘電体基板にかかる応力を抑制し、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れを抑制できる。
第10の発明は、第1~第9のいずれか1つの発明において、前記セラミック誘電体基板は、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、及び酸化イットリウムのうち少なくとも1つを含むことを特徴とする静電チャックである。
実施形態に係る静電チャックにおいては、例えば、これらのセラミックを含むセラミック誘電体基板を用いることで、耐プラズマ性、機械的特性の安定性、熱伝導性、電気絶縁性等の種々の特性に優れた静電チャックを提供することができる。
第11の発明は、第10の発明において、前記セラミック誘電体基板は、酸化アルミニウムを含むことを特徴とする静電チャックである。
この静電チャックによれば、セラミック誘電体基板が酸化アルミニウムを含むことで、耐プラズマ性と機械的強度を両立することができる。
本発明の態様によれば、-60℃以下の極低温の環境下における、セラミック誘電体基板のベースプレートからの剥離や、セラミック誘電体基板の割れを抑制できる静電チャックが提供される。
実施形態に係る静電チャックを模式的に表す断面図である。 図2(a)~図2(c)は、接合層の伸び率及び接合強度の測定方法を表す説明図である。 接合層の弾性率の算出方法を表す説明図である。 接合層の伸び率及び接合強度の測定箇所を例示する説明図である。 実施形態に係る静電チャックの接合層の一例の物性を表すグラフである。 実施形態に係る静電チャックの接合層の一例の物性を表すグラフである。 実施形態に係る静電チャックの接合層の一例の物性を表す表である。 実施形態に係る静電チャックの接合層の一例の物性を表す表である。 実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、実施形態に係る静電チャックを例示する模式的断面図である。
図1に表したように、静電チャック110は、セラミック誘電体基板11と、ベースプレート50と、接合層60と、を備える。
セラミック誘電体基板11は、例えば焼結セラミックによる平板状の基材である。セラミック誘電体基板11は、例えば、酸化アルミニウム(アルミナ:Al)、窒化アルミニウム、炭化ケイ素、窒化ケイ素、及び酸化イットリウム(イットリア:Y)のうち少なくとも1つを含む。実施形態に係る静電チャック110においては、例えば、これらのセラミックを含むセラミック誘電体基板11を用いることで、耐プラズマ性、機械的特性(例えば、機械的強度)の安定性、熱伝導性、電気絶縁性等の種々の特性に優れた静電チャックを提供することができる。
セラミック誘電体基板11は、酸化アルミニウムを含むことが好ましい。セラミック誘電体基板11が酸化アルミニウムを含むことで、耐プラズマ性と機械的強度を両立することができる。また、セラミック誘電体基板11が酸化アルミニウムを含むことで、セラミック誘電体基板11の透明性を高くして、赤外線透過率を向上させ熱伝達を促進させることができる。また、高い焼結性を備えているため、例えば焼結助剤を用いることなく緻密な焼結体を形成でき、面内の熱分布を最小に保つことができる。
セラミック誘電体基板11は、高純度の酸化アルミニウムで形成されることが好ましい。セラミック誘電体基板11における酸化アルミニウムの濃度は、例えば、90質量パーセント(mass%)以上100mass%以下、好ましくは、95質量パーセント(mass%)以上100mass%以下、より好ましくは、99質量パーセント(mass%)以上100mass%以下である。高純度の酸化アルミニウムを用いることで、セラミック誘電体基板11の耐プラズマ性を向上させることができる。なお、酸化アルミニウムの濃度は、蛍光X線分析などにより測定することができる。
セラミック誘電体基板11は、第1主面11aと、第2主面11bと、を有する。第1主面11aは、吸着の対象物Wが載置される面である。第2主面11bは、第1主面11aとは反対側の面である。吸着の対象物Wは、例えば、シリコンウェーハなどの半導体基板である。
なお、本願明細書において、ベースプレート50からセラミック誘電体基板11に向かう方向をZ軸方向とする。Z軸方向は、例えば、各図に例示する通り、第1主面11aと第2主面11bとを結ぶ方向である。Z軸方向は、例えば、第1主面11a及び第2主面11bに対して略垂直な方向である。Z軸方向と直交する方向の1つをX軸方向、Z軸方向及びX軸方向に直交する方向をY軸方向ということにする。本願明細書において、「面内」とは、例えばX-Y平面内である。
セラミック誘電体基板11の内部には、電極層12が設けられる。電極層12は、第1主面11aと、第2主面11bと、の間に設けられる。すなわち、電極層12は、セラミック誘電体基板11の中に挿入されるように設けられる。電極層12は、例えば、セラミック誘電体基板11に一体焼結されることで内蔵されてもよい。
電極層12は、セラミック誘電体基板11の第1主面11a及び第2主面11bに沿って薄膜状に設けられている。電極層12は、対象物Wを吸着保持するための吸着電極である。電極層12は、単極型でも双極型でもよい。図1に表した電極層12は双極型であり、同一面上に2極の電極層12が設けられている。
電極層12には、セラミック誘電体基板11の第2主面11b側に延びる接続部20が設けられている。接続部20は、電極層12と導通するビア(中実型)やビアホール(中空型)、もしくは金属端子をロウ付けなどの適切な方法で接続したものである。
静電チャック110は、吸着用電源505(図9参照)から電極層12に電圧(吸着用電圧)を印加することによって、電極層12の第1主面11a側に電荷を発生させ、静電力によって対象物Wを吸着保持する。
セラミック誘電体基板11の厚さT1は、例えば、5mm以下である。セラミック誘電体基板11の厚さT1は、Z軸方向におけるセラミック誘電体基板11の長さである。換言すれば、セラミック誘電体基板11の厚さT1は、Z軸方向における第1主面11aと第2主面11bとの間の距離である。このように、セラミック誘電体基板11を薄くすることで、高周波電源504(図9参照)に接続されるベースプレート50と上部電極510(図9参照)との間の距離を短くすることができる。
ベースプレート50は、セラミック誘電体基板11を支持する部材である。セラミック誘電体基板11は、接合層60を介してベースプレート50の上に固定される。つまり、接合層60は、セラミック誘電体基板11と、ベースプレート50と、の間に設けられている。
接合層60は、樹脂材料を含む。実施形態において、接合層60は、極低温下において柔軟性を保つことが可能に構成される。例えば、接合層60は、シリコーン系、アクリル系、変性シリコーン系、あるいはエポキシ系の高分子材料であって炭素(C)、水素(H)、窒素(N)、ケイ素(Si)、及び酸素(O)の少なくとも1つを主成分とする高分子材料を含む。
ここで、本願明細書において、「極低温」とは、-60℃以下の低温環境をいう。具体的には、-60℃~-120℃をいう。
接合層60は、シリコーンを含むことが好ましい。接合層60が柔軟性に優れたシリコーンを含むことで、極低温の環境下において、接合層60の柔軟性が維持されやすい。これにより、極低温の環境下における、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れをより確実に抑制できる。
接合層60において、シリコーンとして、シロキサン骨格に種々の官能基が結合した分子構造を有するシリコーンを用いることができる。より具体的には、シロキサン骨格に結合した官能基は、例えばメチル基、エチル基、プロピル基、ブチル基、フェニル基、及びヘキシル基のうち少なくとも1つを含むことが好ましい。接合層60にこのような官能基を含むシリコーンを用いることで、極低温の環境下において、接合層60の耐寒性、強度、伸び率等を高めることができる。
接合層60は、無機フィラーをさらに含むことが好ましい。接合層60が無機フィラーをさらに含むことで、極低温の環境下における、対象物Wの面内温度均一性を向上させることができる。
無機フィラーは、ケイ素(Si)及びアルミニウム(Al)のうち少なくとも1つの元素と、炭素(C)、窒素(N)、及び酸素(O)のうち少なくとも1つの元素と、を有する少なくとも1つの化合物を含むことが好ましい。より具体的には、無機フィラーは、例えば、Al、SiC、AlN、Si、AlON、SIALON、及びSiOのうち少なくとも1つを含むことが好ましい。接合層60がこのような無機フィラーを含むことで、極低温の環境下において、接合層60の熱伝導性や機械的特性の安定性を高めることができる。
ベースプレート50は、例えば、アルミニウムなどの金属製である。ベースプレート50は、例えば、上部50aと下部50bとに分けられており、上部50aと下部50bとの間に連通路55が設けられている。連通路55は、一端側が入力路51に接続され、他端側が出力路52に接続される。
ベースプレート50は、静電チャック110の温度調整を行う役目も果たす。例えば、静電チャック110を冷却する場合には、入力路51からヘリウムガスなどの冷却媒体を流入し、連通路55を通過させ、出力路52から流出させる。これにより、冷却媒体によってベースプレート50の熱を吸収し、その上に取り付けられたセラミック誘電体基板11を冷却することができる。一方、静電チャック110を保温する場合には、連通路55内に保温媒体を入れることも可能である。セラミック誘電体基板11やベースプレート50に発熱体を内蔵させることも可能である。ベースプレート50やセラミック誘電体基板11の温度を調整することで、静電チャック110によって吸着保持される対象物Wの温度を調整することができる。
この例では、セラミック誘電体基板11の第1主面11a側に、溝14が設けられている。溝14は、第1主面11aから第2主面11bに向かう方向(Z軸方向)に窪み、X-Y平面内において連続して延びている。第1主面11aにおいて、溝14が設けられていない領域の少なくとも一部には、複数の凸部13(ドット)が設けられる。対象物Wは、複数の凸部13の上に載置され、複数の凸部13により支持される。凸部13は、対象物Wの裏面と接する面である。複数の凸部13が設けられていれば、静電チャック110に載置された対象物Wの裏面と第1主面11aとの間に空間が形成される。凸部13の高さ、数、凸部13の面積比率、形状などを適宜選択することで、例えば、対象物Wに付着するパーティクルを好ましい状態にすることができる。例えば、複数の凸部13の高さ(Z軸方向における寸法)は、1μm以上100μm以下、好ましくは1μm以上30μm以下、より好ましくは5μm以上15μm以下とすることができる。
セラミック誘電体基板11は、溝14と接続された貫通孔15を有する。貫通孔15は、第2主面11bから第1主面11aにかけて設けられる。すなわち、貫通孔15は、第2主面11bから第1主面11aまでZ軸方向に延び、セラミック誘電体基板11を貫通する。
ベースプレート50には、ガス導入路53が設けられる。ガス導入路53は、例えば、ベースプレート50を貫通するように設けられる。ガス導入路53は、ベースプレート50を貫通せず、他のガス導入路53の途中から分岐してセラミック誘電体基板11側まで設けられていてもよい。また、ガス導入路53は、ベースプレート50の複数箇所に設けられてもよい。
ガス導入路53は、貫通孔15と連通する。すなわち、ガス導入路53に流入した伝達ガス(ヘリウム(He)等)は、ガス導入路53を通過した後に、貫通孔15に流入する。
貫通孔15に流入した伝達ガスは、貫通孔15を通過した後に、対象物Wと溝14との間に設けられた空間に流入する。これにより、対象物Wを伝達ガスによって直接冷却することができる。
従来の静電チャックは、例えば-20℃程度の低温の環境下では使用可能であるが、-60℃程度の極低温の環境下では、セラミック誘電体基板11とベースプレート50とを接合する接合層60の柔軟性が低下し、セラミック誘電体基板11がベースプレート50から剥離したり、場合によってはセラミック誘電体基板11が割れて破損したりするおそれがある。
そこで、実施形態においては、接合層60の柔軟性に関わる物性として、例えば、伸び率αに着目する。以下の説明においては、-60℃における接合層60の伸び率をα1、25℃における接合層60の伸び率をα2とする。
実施形態において、-60℃における接合層60の伸び率α1は、例えば、120%以上、好ましくは175%以上、より好ましくは200%以上、さらに好ましくは220%以上、さらに好ましくは240%以上である。
伸び率α1が120%以上であれば、極低温の環境下において、接合層60が十分な伸び率αを有しているため、接合層60に十分な柔軟性を確保することができる。これにより、極低温の環境下において、セラミック誘電体基板11にかかる応力を抑制し、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制できる。なお、伸び率α1の上限は、特に限定されないが、例えば、1000%以下である。
また、25℃における接合層60の伸び率α2は、例えば、150%以上、好ましくは200%以上、より好ましくは250%以上である。
伸び率α2が150%以上であれば、室温の環境下において、接合層60が十分な伸び率αを有しているため、接合層60に十分な柔軟性を確保することができる。これにより、室温の環境下において、セラミック誘電体基板11にかかる応力を抑制し、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制できる。なお、伸び率α2の上限は、特に限定されないが、例えば、1650%以下である。
また、伸び率α2に対する伸び率α1の比α1/α2は、例えば、0.60以上、好ましくは0.80以上、さらに好ましくは0.90以上である。
伸び率αの比α1/α2が0.60以上であれば、室温から極低温の環境下においた際に、セラミック誘電体基板11とベースプレート50との間の熱膨張率差を緩和することができる。これにより、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制できる。なお、伸び率αの比α1/α2の上限は、特に限定されないが、例えば、1.5以下である。
また、実施形態においては、接合層60の柔軟性に関わる物性として、例えば、接合強度βに着目する。以下の説明においては、-60℃における接合層60の接合強度をβ1、25℃における接合層60の接合強度をβ2とする。
実施形態において、-60℃における接合層60の接合強度β1は、例えば、0.4MPa以上10MPa以下、好ましくは0.4MPa以上2.0MPa以下、より好ましくは0.4MPa以上1.9MPa以下、さらに好ましくは0.4MPa以上1.4MPa以下である。また、接合強度β1は、好ましくは0.7MPa以上である。
接合強度β1が0.4MPa以上であれば、極低温の環境下において、セラミック誘電体基板11及びベースプレート50の間に位置する接合層60のアンカー効果が弱くなり過ぎない。これにより、極低温の環境下において、セラミック誘電体基板11とベースプレート50とをより確実に接合させることができる。
接合強度β1が10MPa以下であれば、極低温の環境下において、セラミック誘電体基板11及びベースプレート50の間に位置する接合層60のアンカー効果が強くなり過ぎない。これにより、極低温の環境下において、セラミック誘電体基板11にかかる応力を抑制し、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制できる。
また、25℃における接合層60の接合強度β2は、例えば、0.5MPa以上1.5MPa以下、好ましくは0.5MPa以上0.8MPa以下である。
接合強度β2が0.5MPa以上であれば、室温の環境下において、セラミック誘電体基板11の表面及びベースプレート50の表面に浸透している接合層60のアンカー効果が弱くなり過ぎない。これにより、室温の環境下において、セラミック誘電体基板11とベースプレート50とをより確実に接合させることができる。
接合強度β2が1.5MPa以下であれば、室温の環境下において、セラミック誘電体基板11の表面に接着している接合層60のアンカー効果が強くなり過ぎない。これにより、室温の環境下において、セラミック誘電体基板11にかかる応力を抑制し、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制できる。
また、接合強度β2に対する接合強度β1の比β1/β2は、例えば、0.6以上10以下、好ましくは0.6以上5以下、より好ましくは0.6以上3以下である。また、比β1/β2は、好ましくは0.8以上、より好ましくは1.1以上である。また、比β1/β2は、好ましくは1.9以下である。
接合強度βの比β1/β2が0.6以上であれば、室温でも極低温の環境下でも、セラミック誘電体基板11及びベースプレート50の間に位置する接合層60の十分な接合強度を維持することができ、セラミック誘電体基板11とベースプレート50との強固な接合を維持することができる。
接合強度βの比β1/β2が10以下であれば、室温でも極低温の環境下でも、セラミック誘電体基板11及びベースプレート50の間に位置する接合層60の効果を十分に抑制することができる。これにより、室温から極低温の環境下においた際に、セラミック誘電体基板11にかかる応力を抑制し、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制できる。
また、実施形態においては、接合層60の柔軟性に関わる物性として、例えば、弾性率γに着目する。以下の説明においては、-60℃における接合層60の弾性率をγ1、25℃における接合層60の弾性率をγ2とする。
実施形態において、-60℃における接合層60の弾性率γ1は、例えば、0.1MPa以上10MPa以下、好ましくは0.1MPa以上3MPa以下、より好ましくは0.1MPa以上1MPa以下である。また、弾性率γ1は、好ましくは0.3MPa以上、より好ましくは0.4MPa以上である。
弾性率γ1が0.1MPa以上であれば、極低温の環境下において、接合層60が十分な復元性を有するため、セラミック誘電体基板11とベースプレート50との間に応力が生じた際にも、セラミック誘電体基板11の反りを抑制しやすい。これにより、極低温の環境下における、対象物Wの面内温度均一性の悪化を抑制できる。
弾性率γ1が10MPa以下であれば、極低温の環境下において、接合層60が硬くなり過ぎることを抑制できる。これにより、極低温の環境下において、セラミック誘電体基板11にかかる応力を抑制し、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制できる。
また、25℃における接合層60の弾性率γ2は、例えば、0.2MPa以上1.0MPa以下、好ましくは0.2MPa以上0.4MPa以下である。
弾性率γ2が0.2MPa以上であれば、室温の環境下において、接合層60が十分な復元性を有するため、セラミック誘電体基板11とベースプレート50との間に応力が生じた際にも、セラミック誘電体基板11の反りを抑制しやすい。これにより、室温の環境下における、対象物Wの面内温度均一性の悪化を抑制できる。
弾性率γ2が1.0MPa以下であれば、室温の環境下において、接合層60が硬くなり過ぎることを抑制できる。これにより、室温の環境下において、セラミック誘電体基板11にかかる応力を抑制し、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制できる。
弾性率γ2に対する弾性率γ1の比γ1/γ2は、例えば、0.6以上30以下、好ましくは0.6以上10以下、より好ましくは0.6以上3以下である。また、比γ1/γ2は、好ましくは0.8以上、より好ましくは0.9以上である。また、比γ1/γ2は、好ましくは2.1以下である。
弾性率γの比γ1/γ2が0.6以上であれば、室温でも極低温の環境下でも、接合層60が十分な復元性を維持するため、セラミック誘電体基板11とベースプレート50との間に応力が生じた際にも、セラミック誘電体基板11の反りを抑制しやすい。これにより、室温から極低温の環境下においた際に、対象物Wの面内温度均一性の悪化を抑制できる。
弾性率γの比γ1/γ2が30以下であれば、室温でも極低温の環境下でも、接合層60が硬くなり過ぎることを抑制できる。これにより、室温から極低温の環境下においた際に、セラミック誘電体基板11にかかる応力を抑制し、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制できる。
また、上記のように、高周波電源504に接続されるベースプレート50と上部電極510との間の距離を短くするために、あるいは、熱の均一性の観点からもセラミック誘電体基板11は薄くすることが好ましい。一方、セラミック誘電体基板11が薄い場合には、極低温の環境下において接合層60が柔軟性を失うと、セラミック誘電体基板11が割れて破損するおそれがある。これに対し、実施形態によれば、極低温の環境下において、接合層60が十分な柔軟性を有しているため、セラミック誘電体基板11が5mm以下の薄い場合においても、破損等の不具合を効果的に抑制することができる。
図2(a)~図2(c)は、接合層の伸び率及び接合強度の測定方法を表す説明図である。
図3は、接合層の弾性率の算出方法を表す説明図である。
図4は、接合層の伸び率及び接合強度の測定箇所を例示する説明図である。
実施形態において、接合層60の伸び率α及び接合強度βは、図2(a)~図2(c)に示した方法で測定することができる。
接合層60の伸び率α及び接合強度βを測定する際には、まず、図2(a)に表したように、静電チャック110から試験片TPを採取する。試験片TPは、静電チャック110をZ軸方向に貫通するように採取される。つまり、試験片TPは、Z軸方向に積層されたベースプレート50、接合層60、及びセラミック誘電体基板11を含むように採取される。試験片TPは、直径30mmの円柱形で採取される。採取方法は、例えばヘリカル加工、ウォータージェット切断加工などである。
次に、図2(b)に表したように、試験片TPのセラミック誘電体基板11及びベースプレート50に対し、それぞれX-Y平面に沿う対向する向きに圧力をかける。この例では、セラミック誘電体基板11に対してX軸方向の負の向きに圧力をかけ、ベースプレート50に対してX軸方向の正の向きに圧力をかけている。圧力は、例えばオートグラフにより印加する。接合層60の伸び率α及びせん断応力を測定しながら、試験片TPにかける圧力を大きくしていき、図2(c)に表したように、接合層60を破断させる。
上記の方法で測定された伸び率α及びせん断応力の関係は、例えば、図3に示す曲線で表される。図3に表したように、せん断応力は、接合層60が破断するまで大きくなり、接合層60が破断すると小さくなる。すなわち、せん断応力が最大となる時点を接合層60が破断した時点とみなすことができる。
伸び率αは、100×(破断したときの接合層60の伸びL1)/(接合層60の厚さT2)で表される。破断したときの接合層60の伸びL1は、破断した時点の、加圧方向(この例では、X軸方向)における接合層60の長さの変化量である。接合層60の厚さT2は、Z軸方向における接合層60の長さである。接合強度βは、接合層60が破断したときのせん断応力の大きさである。すなわち、接合層60が破断したときのせん断応力の大きさから接合強度βを求めることができる。
伸び率α及び接合強度βの測定には、例えば、オートグラフ(島津製作所製 AGS-X(5kN))を用いることができる。測定条件は、例えば、圧縮速度:0.1~10mm/min、使用ロードセル:5kN、測定温度:25℃、-60℃である。
図3に表したように、接合層60の弾性率γは、接合層60が破断するまでの曲線の傾きで表される。換言すれば、弾性率γは、伸び率α及び接合強度βから算出される。具体的には、弾性率γは、(破断したときの接合層60の接合強度β)/(破断したときの接合層60の歪み((破断したときの接合層60の伸びL1)/(接合層60の厚さT2)))で表される。
実施形態においては、静電チャック110の少なくとも1箇所から採取された試験片TPにおいて、接合層60が上記のような伸び率α(伸び率比)、接合強度β(接合強度比)、または弾性率γ(弾性率比)を有していればよい。静電チャック110の複数箇所から採取された試験片TPのそれぞれにおいて、接合層60が上記のような伸び率α(伸び率比)、接合強度β(接合強度比)、または弾性率γ(弾性率比)を有していることが好ましい。また、静電チャック110の複数箇所から採取された試験片TPの伸び率α(伸び率比)、接合強度β(接合強度比)、または弾性率γ(弾性率比)の平均値が、上記の伸び率α(伸び率比)、接合強度β(接合強度比)、または弾性率γ(弾性率比)を満たしていることも好ましい。
静電チャック110の複数箇所から試験片TPを採取する場合、例えば、図4に表したように、静電チャック110のX-Y平面の複数個所から試験片TPを採取し、それぞれに対して、図2(b)及び図2(c)に示す方法で接合層60の伸び率α及び接合強度βを測定する。この例では、静電チャック110のX-Y平面の中央部110a、外周部110bで4箇所、及び中央部110aと外周部110bとの中間部110cで4箇所の計9箇所から試験片TPを採取する場合を示している。
例えば、上記の9箇所から採取された試験片TPの少なくとも1つにおいて、接合層60が上記のような伸び率α(伸び率比)、接合強度β(接合強度比)、または弾性率γ(弾性率比)を有していればよい。
図5及び図6は、実施形態に係る静電チャックの接合層の一例の物性を表すグラフである。
図6は、図5のA部を拡大したグラフである。
図7は、実施形態に係る静電チャックの接合層の一例の物性を表す表である。
実施例1は、実施形態に係る静電チャック110の一例である。参考例1は、実施例1とは物性が異なる接合層60を有する静電チャックの一例である。
図2(a)~図2(c)及び図3に示した測定・算出方法で測定・算出した実施例1及び参考例1の接合層60の伸び率α、接合強度β、及び弾性率γを図5~図7に示す。
また、実施例1及び参考例1に対して、剥離/割れ試験を行った結果を図7に示す。剥離/割れ試験では、セラミック誘電体基板11とベースプレート50とを接合層60で接合したサンプルを作製し、サンプルを-60℃に少なくとも3000時間放置した後、室温に戻し、セラミック誘電体基板11のベースプレート50からの剥離の有無、及び、セラミック誘電体基板11の割れの有無を評価した。接合層60の剥離の有無は、接合層60の断面を顕微鏡で観察しクラックなどの有無を評価する直接観察と、超音波を当てて接合層60の内部のクラックなどの有無を評価する超音波探傷と、で行った。直接観察及び超音波探傷の少なくともいずれかでクラックが見られたものを剥離「あり」、直接観察及び超音波探傷の両方でクラックが見られなかったものを剥離「なし」と評価した。また、セラミック誘電体基板11の割れの有無は、セラミック誘電体基板11を目視で観察し、割れが見られたものを割れ「あり」、割れが見られなかったものを割れ「なし」と評価した。
図5~図7に表したように、参考例1において、伸び率α1は107%、伸び率α2は195%、伸び率αの比α1/α2は0.5である。参考例1においては、接合層60がこのような伸び率α(伸び率比)を有するため、室温(25℃)の環境下では、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生していないものの、極低温(-60℃)の環境下では、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生している。
これに対し、実施例1において、伸び率α1は225%、伸び率α2は190%、伸び率αの比α1/α2は1.2である。実施例1においては、接合層60がこのような伸び率α(伸び率比)を有するため、室温(25℃)の環境下及び極低温(-60℃)の環境下のいずれでも、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生していない。
このように、接合層60の伸び率α1を120%以上、または、伸び率αの比α1/α2を0.60以上にすることで、極低温の環境下における、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制することができる。
また、図5~図7に表したように、参考例1において、接合強度β1は29.8MPa、接合強度β2は0.56MPa、接合強度βの比β1/β2は53.2である。参考例1においては、接合層60がこのような接合強度β(接合強度比)を有するため、室温(25℃)の環境下では、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生していないものの、極低温(-60℃)の環境下では、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生している。
これに対し、実施例1において、接合強度β1は1.42MPa、接合強度β2は0.83MPa、接合強度βの比β1/β2は1.7である。実施例1においては、接合層60がこのような接合強度β(接合強度比)を有するため、室温(25℃)の環境下及び極低温(-60℃)の環境下のいずれでも、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生していない。
このように、接合層60の接合強度β1を0.4MPa以上10MPa以下にすることで、極低温の環境下における、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制することができる。
また、図5~図7に表したように、参考例1において、弾性率γ1は28MPa、弾性率γ2は0.29MPa、弾性率γの比γ1/γ2は96.6である。参考例1においては、接合層60がこのような弾性率γ(弾性率比)を有するため、室温(25℃)の環境下では、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生していないものの、極低温(-60℃)の環境下では、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生している。
これに対し、実施例1において、弾性率γ1は0.63MPa、弾性率γ2は0.44MPa、弾性率γの比γ1/γ2は1.4である。実施例1においては、接合層60がこのような弾性率γ(弾性率比)を有するため、室温(25℃)の環境下及び極低温(-60℃)の環境下のいずれでも、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生していない。
このように、接合層60の弾性率γ1を0.1MPa以上10MPa以下、または、弾性率γの比γ1/γ2を0.6以上30以下にすることで、極低温の環境下における、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制することができる。
図8は、実施形態に係る静電チャックの接合層の一例の物性を表す表である。
実施例2~14は、実施形態に係る静電チャック110の一例である。
実施例1及び参考例1と同様にして測定・算出した実施例2~14の接合層60の伸び率α、接合強度β、及び弾性率γを図8に示す。また、実施例1及び参考例1と同様にして剥離/割れ試験を行った結果を図8に示す。
図8に表したように、実施例2~14において、伸び率α1は175%以上247%以下、伸び率α2は150%以上280%以下、伸び率αの比α1/α2は0.80以上1.17以下である。実施例2~14においては、接合層60がこのような伸び率α(伸び率比)を有するため、室温(25℃)の環境下及び極低温(-60℃)の環境下のいずれでも、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生していない。
このように、接合層60の伸び率α1を120%以上、または、伸び率αの比α1/α2を0.60以上にすることで、極低温の環境下における、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制することができる。
図8に表したように、実施例2~14において、接合強度β1は0.70MPa以上1.90MPa以下、接合強度β2は0.51MPa以上1.60MPa以下、接合強度βの比β1/β2は0.8以上1.9以下である。実施例2~14においては、接合層60がこのような接合強度β(接合強度比)を有するため、室温(25℃)の環境下及び極低温(-60℃)の環境下のいずれでも、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生していない。
このように、接合層60の接合強度β1を0.4MPa以上10MPa以下にすることで、極低温の環境下における、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制することができる。
図8に表したように、実施例2~14において、弾性率γ1は0.34MPa以上1.02MPa以下、弾性率γ2は0.19MPa以上0.81MPa以下、弾性率γの比γ1/γ2は0.9以上2.1以下である。実施例2~14においては、接合層60がこのような弾性率γ(弾性率比)を有するため、室温(25℃)の環境下及び極低温(-60℃)の環境下のいずれでも、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れが発生していない。
このように、接合層60の弾性率γ1を0.1MPa以上10MPa以下、または、弾性率γの比γ1/γ2を0.6以上30以下にすることで、極低温の環境下における、セラミック誘電体基板11のベースプレート50からの剥離や、セラミック誘電体基板11の割れを抑制することができる。
図9は、実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。
図9に表したように、ウェーハ処理装置500は、処理容器501と、高周波電源504と、吸着用電源505と、上部電極510と、静電チャック110と、を備えている。処理容器501の天井には、処理ガスを内部に導入するための処理ガス導入口502、及び、上部電極510が設けられている。処理容器501の底板には、内部を減圧排気するための排気口503が設けられている。静電チャック110は、処理容器501の内部において、上部電極510の下に配置されている。静電チャック110のベースプレート50及び上部電極510は、高周波電源504と接続されている。静電チャック110の電極層12は、吸着用電源505と接続されている。
ベースプレート50と上部電極510とは、互いに所定の間隔を隔てて略平行に設けられている。対象物Wは、ベースプレート50と上部電極510との間に位置する第1主面11aに載置される。
高周波電源504からベースプレート50及び上部電極510に電圧(高周波電圧)が印加されると、高周波放電が起こり処理容器501内に導入された処理ガスがプラズマにより励起、活性化されて、対象物Wが処理される。
吸着用電源505から電極層12に電圧(吸着用電圧)が印加されると、電極層12の第1主面11a側に電荷が発生し、静電力によって対象物Wが静電チャック110に吸着保持される。
以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、静電チャックが備える各要素の形状、寸法、材質、配置、設置形態などは、例示したものに限定されるわけではなく適宜変更することができる。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
11 セラミック誘電体基板、 11a 第1主面、 11b 第2主面、 12 電極層、 13 凸部、 14 溝、 15 貫通孔、 20 接続部、 50 ベースプレート、 50a 上部、 50b 下部、 51 入力路、 52 出力路、 53 ガス導入路、 55 連通路、 60 接合層、 110 静電チャック、 110a 中央部、 110b 外周部、 110c 中間部、 500 ウェーハ処理装置、 501 処理容器、 502 処理ガス導入口、 503 排気口、 504 高周波電源、 505 吸着用電源、 510 上部電極、 TP 試験片、 W 対象物

Claims (11)

  1. セラミック誘電体基板と、
    前記セラミック誘電体基板を支持する金属製のベースプレートと、
    前記セラミック誘電体基板と前記ベースプレートとの間に設けられ、樹脂材料を含む接合層と、
    を備え、
    前記樹脂材料は、シリコーンを含み、
    前記シリコーンは、シロキサン骨格にメチル基、エチル基、プロピル基、ブチル基、フェニル基、及びヘキシル基のうち少なくとも1つが結合した分子構造を有し、
    -60℃における前記接合層の接合強度β1は、0.4MPa以上10MPa以下であって、-60℃における前記接合層の伸び率α1は、200%以上であることを特徴とする静電チャック。
  2. 前記接合強度β1は、0.4MPa以上2.0MPa以下であることを特徴とする請求項1記載の静電チャック。
  3. セラミック誘電体基板と、
    前記セラミック誘電体基板を支持する金属製のベースプレートと、
    前記セラミック誘電体基板と前記ベースプレートとの間に設けられ、樹脂材料を含む接合層と、
    を備え、
    前記樹脂材料は、シリコーンを含み、
    前記シリコーンは、シロキサン骨格にメチル基、エチル基、プロピル基、ブチル基、フェニル基、及びヘキシル基のうち少なくとも1つが結合した分子構造を有し、
    25℃における前記接合層の接合強度β2に対する-60℃における前記接合層の接合強度β1の比β1/β2は、0.6以上10以下であって-60℃における前記接合層の伸び率α1は、200%以上であることを特徴とする静電チャック。
  4. 前記比β1/β2は、0.8以上であることを特徴とする請求項3記載の静電チャック。
  5. -60℃における前記接合層の弾性率γ1は、0.1MPa以上10MPa以下であることを特徴とする請求項1~4のいずれか1つに記載の静電チャック。
  6. 25℃における前記接合層の弾性率γ2に対する-60℃における前記接合層の弾性率γ1の比γ1/γ2は、0.6以上30以下であることを特徴とする請求項1~5のいずれか1つに記載の静電チャック。
  7. 前記シリコーンは、シロキサン骨格にフェニル基が結合した分子構造を有する、請求項1~6のいずれか1つに記載の静電チャック。
  8. 25℃における前記接合層の伸び率α2に対する-60℃における前記接合層の伸び率α1の比α1/α2は、0.60以上であることを特徴とする請求項1~7のいずれか1つに記載の静電チャック。
  9. -60℃における前記接合層の接合強度β1は、0.4MPa以上1.9MPa以下であることを特徴とする請求項3~8のいずれか1つに記載の静電チャック。
  10. 前記セラミック誘電体基板は、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、及び酸化イットリウムのうち少なくとも1つを含むことを特徴とする請求項1~9のいずれか1つに記載の静電チャック。
  11. 前記セラミック誘電体基板は、酸化アルミニウムを含むことを特徴とする請求項10記載の静電チャック。
JP2021200294A 2019-03-28 2021-12-09 静電チャック Active JP7133766B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022100807A JP7140297B2 (ja) 2019-03-28 2022-06-23 静電チャック

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019062371 2019-03-28
JP2019062371 2019-03-28
JP2020051447A JP2020167405A (ja) 2019-03-28 2020-03-23 静電チャック

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020051447A Division JP2020167405A (ja) 2019-03-28 2020-03-23 静電チャック

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022100807A Division JP7140297B2 (ja) 2019-03-28 2022-06-23 静電チャック

Publications (3)

Publication Number Publication Date
JP2022036105A JP2022036105A (ja) 2022-03-04
JP2022036105A5 JP2022036105A5 (ja) 2022-07-08
JP7133766B2 true JP7133766B2 (ja) 2022-09-09

Family

ID=72717508

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020051447A Pending JP2020167405A (ja) 2019-03-28 2020-03-23 静電チャック
JP2021200294A Active JP7133766B2 (ja) 2019-03-28 2021-12-09 静電チャック
JP2022100807A Active JP7140297B2 (ja) 2019-03-28 2022-06-23 静電チャック

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020051447A Pending JP2020167405A (ja) 2019-03-28 2020-03-23 静電チャック

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022100807A Active JP7140297B2 (ja) 2019-03-28 2022-06-23 静電チャック

Country Status (1)

Country Link
JP (3) JP2020167405A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7441187B2 (ja) * 2021-01-28 2024-02-29 日本特殊陶業株式会社 保持装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258072A (ja) 2002-03-07 2003-09-12 Ngk Insulators Ltd セラミックス−金属接合体
WO2019176544A1 (ja) 2018-03-13 2019-09-19 日本碍子株式会社 ウエハー保持台

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287344A (ja) * 1991-03-15 1992-10-12 Kyocera Corp 静電チャックの接合構造
JP3188057B2 (ja) * 1993-06-28 2001-07-16 東京エレクトロン株式会社 静電チャック
JPH07183279A (ja) * 1993-12-24 1995-07-21 Tokyo Electron Ltd 処理装置
JP6176771B2 (ja) * 2010-12-28 2017-08-09 住友大阪セメント株式会社 静電チャック装置
JP6250949B2 (ja) * 2013-04-15 2017-12-20 日本特殊陶業株式会社 半導体製造装置用部品及びその製造方法
JP2017174853A (ja) * 2016-03-18 2017-09-28 日本特殊陶業株式会社 保持装置の製造方法
JP6886439B2 (ja) * 2018-08-07 2021-06-16 日本特殊陶業株式会社 複合部材および接着剤組成物

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258072A (ja) 2002-03-07 2003-09-12 Ngk Insulators Ltd セラミックス−金属接合体
WO2019176544A1 (ja) 2018-03-13 2019-09-19 日本碍子株式会社 ウエハー保持台

Also Published As

Publication number Publication date
JP2020167405A (ja) 2020-10-08
JP7140297B2 (ja) 2022-09-21
JP2022125091A (ja) 2022-08-26
JP2022036105A (ja) 2022-03-04

Similar Documents

Publication Publication Date Title
JP6047506B2 (ja) 静電チャック装置
JP5633766B2 (ja) 静電チャック
TWI660453B (zh) 用於高溫處理之靜電吸座組件
US7701693B2 (en) Electrostatic chuck with heater and manufacturing method thereof
JP2024096458A (ja) 静電チャック
JP7140297B2 (ja) 静電チャック
JP2006089290A (ja) メタライズ基板
JP6909447B2 (ja) 静電チャック
JP6909448B2 (ja) 静電チャック
KR102575234B1 (ko) 정전 척
TWI860193B (zh) 靜電吸盤
JP2002121083A (ja) セラミック部材と金属部材の接合体及びこれを用いたウエハ支持部材
JP3037669B1 (ja) セラミック部材と金属部材の接合体及びこれを用いたウエハ支持部材
WO2018221436A1 (ja) 試料保持具
JP2004179262A (ja) 静電チャック及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220630

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220811

R150 Certificate of patent or registration of utility model

Ref document number: 7133766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150