JP7120331B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP7120331B2
JP7120331B2 JP2020569405A JP2020569405A JP7120331B2 JP 7120331 B2 JP7120331 B2 JP 7120331B2 JP 2020569405 A JP2020569405 A JP 2020569405A JP 2020569405 A JP2020569405 A JP 2020569405A JP 7120331 B2 JP7120331 B2 JP 7120331B2
Authority
JP
Japan
Prior art keywords
graphite sheet
ground conductor
wiring board
multilayer wiring
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020569405A
Other languages
English (en)
Other versions
JPWO2020158151A1 (ja
Inventor
敦司 岸本
政俊 角江
秋一 川田
博 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2020158151A1 publication Critical patent/JPWO2020158151A1/ja
Application granted granted Critical
Publication of JP7120331B2 publication Critical patent/JP7120331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B32B9/007—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile comprising carbon, e.g. graphite, composite carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、多層配線基板に関する。
高周波信号を処理するために使用される多層配線基板には、信号の更なる高速化及び複雑化、並びに基板の薄型化に伴い、高い放熱性が求められている。
例えば、特許文献１には、導体層と、上記導体層上に重なる絶縁層と、を備え、上記絶縁層は、電気絶縁性を有する母材と、上記母材に埋まっているグラファイトシート及びガイド部材と、を含む、金属張積層板が開示されている。特許文献１に記載の金属張積層板では、上記ガイド部材と上記グラファイトシートとは、特定の位置関係にあり、上記ガイド部材は、金属を含む。
特開２０１８－８４９６号公報
特許文献１に記載の金属張積層板においては、絶縁層が放熱材料としてグラファイトシートを母材内に備えることで、グラファイトシートの破損を抑制することができるとともに、ガイド部材によって、絶縁層におけるグラファイトシートの位置を容易に確認することができるとされている。
しかしながら、特許文献１に記載の金属張積層板を高周波回路で使用する場合、導体層とグラファイトシートとの間で本来意図していない回路が形成されてしまい、予め設定した特性が得られないという不具合が生じるおそれがあることが判明した。その理由としては、導体層とグラファイトシートとの間で浮遊容量が発生すること、グラファイトシート自体が抵抗体となること等が考えられる。また、特許文献１に記載の金属張積層板を高周波回路で使用する場合、グラファイトシートが共振し、ノイズが発生するおそれがあることも判明した。
本発明は、上記の問題を解決するためになされたものであり、放熱材料としてのグラファイトシートを備えながらも、予め設定した特性が得られないという不具合を抑制することができる多層配線基板を提供することを目的とする。
本発明の多層配線基板は、誘電体シートが複数積層されてなる誘電体素体と、上記誘電体素体に設けられた信号線と、上記誘電体シートの積層方向において上記信号線に対向するように上記誘電体素体の内部に設けられ、かつ、上記積層方向から平面視したときに上記信号線と重なっているグランド導体と、上記積層方向において上記グランド導体と同じ側で上記信号線に対向するように上記誘電体素体の内部に設けられたグラファイトシートと、を備え、上記積層方向において、上記信号線側を上側、上記グランド導体側を下側としたとき、上記グランド導体の上面と同一平面上、又は、上記グランド導体の上面よりも下側に上記グラファイトシートの上面が位置する。
本発明の多層配線基板によれば、放熱材料としてのグラファイトシートを備えながらも、予め設定した特性が得られないという不具合を抑制することができる。
図１は、本発明の第１実施形態に係る多層配線基板の一例を模式的に示す断面図である。 図２（ａ）、図２（ｂ）及び図２（ｃ）は、図１に示す多層配線基板の分解平面図である。 図３は、本発明の第１実施形態に係る多層配線基板の具体例を模式的に示す断面図である。 図４は、本発明の第２実施形態に係る多層配線基板の一例を模式的に示す断面図である。 図５（ａ）及び図５（ｂ）は、図４に示す多層配線基板の分解平面図である。 図６は、本発明の第２実施形態に係る多層配線基板の別の一例を模式的に示す断面図である。 図７は、図６に示す多層配線基板の変形例を模式的に示す断面図である。 図８は、図６に示す多層配線基板の別の変形例を模式的に示す断面図である。 図９は、本発明の第２実施形態に係る多層配線基板のさらに別の一例を模式的に示す断面図である。 図１０は、電子部品がグランド導体と接続されている多層配線基板の一例を模式的に示す断面図である。 図１１は、本発明の第３実施形態に係る多層配線基板の一例を模式的に示す断面図である。 図１２（ａ）及び図１２（ｂ）は、図１１に示す多層配線基板の分解平面図である。 図１３は、電子部品がグランド導体と接続されている多層配線基板の別の一例を模式的に示す断面図である。
以下、本発明の多層配線基板について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
本発明の多層配線基板は、誘電体シートが複数積層されてなる誘電体素体と、上記誘電体素体に設けられた信号線と、上記誘電体シートの積層方向において上記信号線に対向するように上記誘電体素体の内部に設けられ、かつ、上記積層方向から平面視したときに上記信号線と重なっているグランド導体と、上記積層方向において上記グランド導体と同じ側で上記信号線に対向するように上記誘電体素体の内部に設けられたグラファイトシートと、を備える。
本発明の多層配線基板では、上記積層方向において、上記信号線側を上側、上記グランド導体側を下側としたとき、上記グランド導体の上面と同一平面上、又は、上記グランド導体の上面よりも下側に上記グラファイトシートの上面が位置することを特徴としている。
本発明の多層配線基板では、誘電体素体の内部にグラファイトシートを設けることにより、放熱性を向上させることができる。この際、信号線とグランド導体との間で回路設計を行った上で、抵抗値が大きいグラファイトシートをグランド導体よりも信号線から遠ざけて配置する。これにより、信号線からグラファイトシートに電界が回りこまないことから、実質容量成分は形成されない。そのため、信号線とグラファイトシートとの間で本来意図していない回路が形成されてしまい、予め設定した特性が得られないといった不具合を抑制することができる。また、グラファイトシートをグランド導体よりも信号線から遠ざけて配置することにより、グラファイトシートの共振が抑えられるため、ノイズの発生を抑制することができる。
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
［第１実施形態］
本発明の第１実施形態では、グランド導体の下面よりも下側にグラファイトシートの上面が位置する。
図１は、本発明の第１実施形態に係る多層配線基板の一例を模式的に示す断面図である。
図２（ａ）、図２（ｂ）及び図２（ｃ）は、図１に示す多層配線基板の分解平面図である。
図１、図２（ａ）、図２（ｂ）及び図２（ｃ）において、多層配線基板１の長手方向をｘ軸方向、幅方向をｙ軸方向、積層方向をｚ軸方向と定義する。ここで、長手方向と幅方向と積層方向とは互いに直交する。また、図１に示す各部分の厚みは、図面の明瞭化と簡略化のために適宜に変更されており、実際の厚みの関係を表してはいない。他の図面においても同様である。
図１に示す多層配線基板１は、誘電体素体１１と、信号線１２と、グランド導体１３と、グラファイトシート１４とを備えている。信号線１２は、誘電体素体１１の表面に設けられており、グランド導体１３及びグラファイトシート１４は、いずれも誘電体素体１１の内部に設けられている。
誘電体素体１１は、図２（ａ）に示す誘電体シート１１ａ、図２（ｂ）に示す誘電体シート１１ｂ、及び、図２（ｃ）に示す誘電体シート１１ｃがｚ軸方向の正方向から負方向へとこの順に積層され、圧着されることによって構成されている。以下の説明においては、誘電体シート１１ａ、１１ｂ及び１１ｃのｚ軸方向の正方向側の主面をおもて面、負方向側の主面を裏面と称す。
信号線１２は、図２（ａ）に示すように、誘電体シート１１ａのおもて面に設けられることにより、誘電体素体１１の表面に設けられている。信号線１２は、線状の導体であり、誘電体シート１１ａのおもて面をｘ軸方向に延在している。
グランド導体１３は、図１に示すように、信号線１２よりもｚ軸方向の負方向側に設けられており、積層方向であるｚ軸方向において信号線１２に対向している。
グランド導体１３は、図２（ｂ）に示すように、誘電体シート１１ｂのおもて面に設けられることにより、誘電体素体１１の内部に設けられている。グランド導体１３は、誘電体シート１１ｂのおもて面をｘ軸方向に延在している。さらに、グランド導体１３の面積は、信号線１２の面積よりも大きい。したがって、グランド導体１３は、積層方向であるｚ軸方向から平面視したときに信号線１２と重なっている。
グラファイトシート１４は、図１に示すように、信号線１２よりもｚ軸方向の負方向側に設けられており、積層方向であるｚ軸方向においてグランド導体１３と同じ側で信号線１２に対向している。
グラファイトシート１４は、図２（ｃ）に示すように、誘電体シート１１ｃのおもて面に設けられることにより、誘電体素体１１の内部に設けられている。グラファイトシート１４は、誘電体シート１１ｃのおもて面の略全面に設けられている。
以下、積層方向において、信号線１２側を上側、グランド導体１３側を下側とする。すなわち、ｚ軸方向の正方向側を上側、ｚ軸方向の負方向側を下側とする。また、信号線１２、グランド導体１３及びグラファイトシート１４の上側の主面を上面、下側の主面を下面と称す。
このように、「上」及び「下」とは、多層配線基板における相対的な向きを意味するものであり、「鉛直上方」及び「鉛直下方」を意味するものではない。
図１に示す多層配線基板１では、グランド導体１３の上面よりも下側にグラファイトシート１４の上面が位置している。さらに言えば、グランド導体１３の下面よりも下側にグラファイトシート１４の上面が位置している。
本発明の第１実施形態に係る多層配線基板では、グランド導体の下面よりも下側にグラファイトシートの上面が位置している限り、グラファイトシートの上面とグランド導体の下面との間隔は特に限定されない。しかし、グラファイトシートの上面とグランド導体の下面との間隔が大きくなるほど、基板全体の厚みが大きくなる。また、グラファイトシートの上面とグランド導体の下面との間隔が大きくなるほど、基板全体で容量が変わりやすくなるため、目的の特性が得られにくくなる。そのため、グラファイトシートの上面とグランド導体の下面との間隔は、グランド導体の上面と信号線の下面との間隔の３００％以下であることが好ましく、２０％以上であることが好ましい。また、グラファイトシートの上面とグランド導体の下面との間隔は、限りなく０に近くてもよい。
（誘電体シート）
誘電体素体を構成する誘電体シートの材料としては、例えば、樹脂材料、セラミック材料等が挙げられる。また、誘電体シートは、可撓性を有することが好ましい。
セラミック材料としては、例えば、低温焼結セラミック（ＬＴＣＣ）材料等が挙げられる。低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、銅や銀等との同時焼成が可能である材料を意味する。
低温焼結セラミック材料としては、例えば、クオーツやアルミナ、フォルステライト等のセラミック材料にホウ珪酸ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ－ＭｇＯ－Ａｌ２Ｏ３－ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ－Ａｌ２Ｏ３－ＳｉＯ２系セラミック材料やＡｌ２Ｏ３－ＣａＯ－ＳｉＯ２－ＭｇＯ－Ｂ２Ｏ３系セラミック材料等を用いた非ガラス系低温焼結セラミック材料等が挙げられる。
樹脂材料としては、例えば、液晶ポリマー（ＬＣＰ）、熱可塑性ポリイミド樹脂、ポリエーテルエーテルケトン樹脂（ＰＥＥＫ）、ポリフェニレンスルフィド樹脂（ＰＰＳ）、ポリテトラフルオロエチレン樹脂（ＰＴＦＥ）、ガラスエポキシ樹脂等が挙げられる。樹脂材料は、熱可塑性樹脂でも熱硬化性樹脂でもよいが、ＬＣＰ等の熱可塑性樹脂であることが好ましい。熱可塑性樹脂のシートを用いると、接着層を介さずに誘電体シート同士を接合させることができる。
（信号線及びグランド導体）
信号線及びグランド導体としては、公知の配線基板に用いられる信号線及びグランド導体を使用することができる。
信号線及びグランド導体の材料としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）、及び、これらの合金等が挙げられる。これらの中では、銅が特に好ましい。また、信号線及びグランド導体は、導体箔からなることが好ましく、銅箔からなることが特に好ましい。
（グラファイトシート）
グラファイトシートは、グラファイトをシート状に加工したものである。グラファイトシートは、図１に示すように、その上面及び下面が誘電体素体に露出していないことが好ましい。すなわち、グラファイトシートは、その上面及び下面が誘電体素体に埋設されていることが好ましい。グラファイトシートが誘電体素体に埋まっていることで、グラファイトシートの破損を抑えることができる。また、グラファイトシートが誘電体素体に埋まっていることで、グラファイトシートを挟んだ両側に、信号線及びグランド導体を配置することができる。
グラファイトシートは、複数の炭素原子が六角網目状に結合した面構造を有するグラフェンがファンデルワールス力により層状に積層されたグラフェンシートであることが好ましい。グラフェンシートは、グラフェンの面方向（ＸＹ面）が厚み方向（Ｚ方向）と直交するように積層された構造を有することがより好ましい。この場合、グラファイトシートの面方向の熱伝導率を厚み方向の熱伝導率よりも高くすることができる。
グラファイトシートの厚みは、特に限定されないが、１０μｍ以上であることが好ましく、２０μｍ以上であることがより好ましい。一方、グラファイトシートの厚みは、２００μｍ以下であることが好ましく、１００μｍ以下であることがより好ましく、８０μｍ以下であることがさらに好ましい。
なお、グラファイトシートの厚みは、任意の１０点における厚みを測定し、当該測定値の平均値として算出する。
グラファイトシートの面方向の熱伝導率は、特に限定されないが、７００Ｗ／ｍｋ以上であることが好ましく、１０００Ｗ／ｍｋ以上であることがより好ましく、１５００Ｗ／ｍｋ以上であることがさらに好ましく、１８００Ｗ／ｍｋ以上であることが特に好ましい。
なお、グラファイトシートの面方向の熱伝導率は、次式（１）によって算出する。
Ａ＝α×ｄ×Ｃｐ・・・・（１）
ここで、Ａはグラファイトシートの熱伝導率、αはグラファイトシートの熱拡散率、ｄはグラファイトシートの密度、Ｃｐはグラファイトシートの比熱容量をそれぞれ表している。
グラファイトシートの熱拡散率は、スポット周期加熱放射測温法に基づく熱拡散率測定装置（例えば、ベテル社製サーモウェーブアナライザＴＡ）を用い、５０ｍｍ×５０ｍｍの形状に切り取られたグラファイトシートのサンプルについて、２５℃の雰囲気下で測定する。
グラファイトシートの密度は、５０ｍｍ×５０ｍｍの形状に切り取られたグラファイトシートのサンプルについて、重量及び厚さを測定し、測定された重量の値を、算出された体積の値（５０ｍｍ×５０ｍｍ×厚さ）にて割ることにより算出する。
グラファイトシートの比熱容量は、示差走査熱量計（例えば、ＴＡインスツルメント社製のＤＳＣ Ｑ２０００）を用い、２０℃から２６０℃まで１０℃／ｍｉｎの昇温条件下で測定する。
グラファイトシートの電気伝導率は、特に限定されないが、７０００Ｓ／ｃｍ以上であることが好ましく、１００００Ｓ／ｃｍ以上であることがより好ましく、１３０００Ｓ／ｃｍ以上であることがさらに好ましく、１８０００Ｓ／ｃｍ以上であることが特に好ましい。一方、グラファイトシートの電気伝導率は、２５０００Ｓ／ｃｍ以下であることが好ましく、２００００Ｓ／ｃｍ以下であることがより好ましい。
なお、グラファイトシートの電気伝導率は、例えば、三菱化学アナリテック社製ロレスタＧＰを用い、４探針法で定電流を印加することによって測定することができる。
グラファイトシートの密度は、特に限定されないが、０．８ｇ／ｃｍ３以上であることが好ましく、１．８ｇ／ｃｍ３以上であることがより好ましい。一方、グラファイトシートの密度は、２．２ｇ／ｃｍ３以下であることが好ましい。
市販されているグラファイトシートとして、例えば、カネカ社製のグラフィニティ、パナソニック社製のＰＧＳ（登録商標）等を使用することができる。
本発明の第１実施形態に係る多層配線基板は、好ましくは、以下のように製造される。
以下では、図１に示す多層配線基板１を１つ作製する場合を例にとって説明するが、大判の誘電体シートが積層及び切断されることにより、複数の多層配線基板１を同時に作製してもよい。
まず、銅箔等の導体箔が表面に貼り付けられた誘電体シート１１ａを準備する。誘電体シートの材料としては、上述した液晶ポリマー等が用いられる。次に、図２（ａ）に示す信号線１２を誘電体シート１１ａの表面に形成する。具体的には、フォトリソグラフィ工程により、誘電体シート１１ａの導体箔上に、図２（ａ）に示す信号線１２と同じ形状のレジストを形成する。そして、導体箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の導体箔を除去する。その後、レジストを除去する。これにより、信号線１２が誘電体シート１１ａの表面に形成される。
別途、銅箔等の導体箔が表面に貼り付けられた誘電体シート１１ｂを準備し、フォトリソグラフィ工程により、図２（ｂ）に示すグランド導体１３を誘電体シート１１ｂの表面に形成する。グランド導体１３を形成するためのフォトリソグラフィ工程は、信号線１２を形成するためのフォトリソグラフィ工程と同様である。
さらに、グラファイトシート１４が表面に貼り付けられた誘電体シート１１ｃを準備する。
次に、信号線１２が形成された誘電体シート１１ａと、グランド導体１３が形成された誘電体シート１１ｂと、グラファイトシート１４が表面に設けられた誘電体シート１１ｃとをこの順に積層して、加熱圧着する。これにより、図１に示す多層配線基板１が得られる。
本発明の第１実施形態に係る多層配線基板は、誘電体素体に搭載された電子部品をさらに備えてもよい。この場合、電子部品は、サーマルビアを介してグラファイトシートと接続されていることが好ましい。特に、多層配線基板は、上記電子部品として能動部品を備え、上記能動部品がサーマルビアを介してグラファイトシートと接続されていることが好ましい。
電子部品としては、能動部品又は受動部品が挙げられる。また、電子部品として、能動部品及び受動部品の複合体が搭載されていてもよい。
能動部品としては、例えば、トランジスタ、ダイオード、ＩＣ又はＬＳＩ等の半導体素子が挙げられる。受動部品としては、例えば、抵抗、コンデンサ又はインダクタ等のチップ状部品や、振動子、フィルタ等が挙げられる。
図３は、本発明の第１実施形態に係る多層配線基板の具体例を模式的に示す断面図である。
図３に示す多層配線基板１００は、フレキシブル基板であり、誘電体素体１１と、信号線１２ａ及び１２ｂと、グランド導体１３ａ及び１３ｂと、グラファイトシート１４とを備えている。信号線１２ａ及びグランド導体１３ａは、グラファイトシート１４よりも誘電体素体１１の一方主面側に設けられており、信号線１２ｂ及びグランド導体１３ｂは、グラファイトシート１４よりも誘電体素体１１の他方主面側に設けられている。
積層方向において、信号線１２ａ側を上側、グランド導体１３ａ側を下側としたとき、グランド導体１３ａの上面よりも下側にグラファイトシート１４の上面が位置している。さらに言えば、グランド導体１３ａの下面よりも下側にグラファイトシート１４の上面が位置している。
一方、積層方向において、信号線１２ｂ側を上側、グランド導体１３ｂ側を下側としたとき、グランド導体１３ｂの上面よりも下側にグラファイトシート１４の上面が位置している。さらに言えば、グランド導体１３ｂの下面よりも下側にグラファイトシート１４の上面が位置している。
図３に示す多層配線基板１００では、誘電体素体１１の一方主面上には、電子部品としての能動部品２１及び受動部品２２が搭載されている。能動部品２１は、サーマルビア１５を介してグラファイトシート１４と接続されている。
さらに、誘電体素体１１の一方主面上及び他方主面上には、コネクタ２３が搭載されている。また、誘電体素体１１の一方主面上には、放熱部材２４が搭載されていてもよい。放熱部材２４は、サーマルビア１５を介してグラファイトシート１４と接続されている。放熱部材２４としては、例えば、ヒートシンク、筐体等が挙げられる。
図３に示す多層配線基板１００は、さらに、信号線１２ａ及び１２ｂを保護するための保護層２５を備えている。保護層２５は、例えば、カバーレイフィルム、ソルダーレジスト膜等である。保護層２５は、誘電体素体１１の両側の主面に設けられていてもよいし、いずれか一方の主面に設けられていてもよい。また、保護層２５は、必須の構成ではないため、誘電体素体１１の主面に設けられていなくてもよい。
［第２実施形態］
本発明の第２実施形態では、グラファイトシートの上面の少なくとも一部がグランド導体に接している。
図４は、本発明の第２実施形態に係る多層配線基板の一例を模式的に示す断面図である。
図５（ａ）及び図５（ｂ）は、図４に示す多層配線基板の分解平面図である。
図４に示す多層配線基板２は、誘電体素体１１と、信号線１２と、グランド導体１３と、グラファイトシート１４とを備えている。信号線１２は、誘電体素体１１の表面に設けられており、グランド導体１３及びグラファイトシート１４は、いずれも誘電体素体１１の内部に設けられている。
誘電体素体１１は、図５（ａ）に示す誘電体シート１１ａ、及び、図５（ｂ）に示す誘電体シート１１ｄがｚ軸方向の正方向から負方向へとこの順に積層され、圧着されることによって構成されている。
信号線１２は、図５（ａ）に示すように、誘電体シート１１ａのおもて面に設けられることにより、誘電体素体１１の表面に設けられている。
グラファイトシート１４は、図５（ｂ）に示すように、誘電体シート１１ｄのおもて面に設けられることにより、誘電体素体１１の内部に設けられている。グラファイトシート１４は、誘電体シート１１ｄのおもて面の略全面に設けられている。
グランド導体１３は、図５（ｂ）に示すように、グラファイトシート１４の表面に設けられることにより、誘電体素体１１の内部に設けられている。
図４に示す多層配線基板２では、グランド導体１３の上面よりも下側にグラファイトシート１４の上面が位置している。さらに、グランド導体１３の下面と同一平面上にグラファイトシート１４の上面が位置し、グラファイトシート１４の上面の一部がグランド導体１３の下面に接している。
本発明の第２実施形態に係る多層配線基板では、第１実施形態と異なり、グランド導体とグラファイトシートとが接しているため、基板全体の厚みを小さくすることができる。また、第１実施形態と異なり、グランド導体とグラファイトシートとの間に誘電体素体が存在しないため、目的の特性が得られやすくなる。さらに、後述する第３実施形態と比べて、グランド導体の面積に関係なくグラファイトシートの面積を確保することができるため、高い放熱効果を得ることができる。
図６は、本発明の第２実施形態に係る多層配線基板の別の一例を模式的に示す断面図である。
図６に示す多層配線基板２Ａでは、グラファイトシート１４ａは、積層方向であるｚ軸方向に貫通孔Ｈを有し、貫通孔Ｈを充填するようにグランド導体１３ｃが設けられている。グランド導体１３ｃの上面は、グラファイトシート１４ａの上面よりも上側に位置し、誘電体素体１１に接している。グランド導体１３ｃの下面の一部は、グラファイトシート１４ａの下面と同一平面上に位置し、誘電体素体１１に接している。グランド導体１３ｃの下面の残りは、グラファイトシート１４ａの上面と同一平面上に位置し、グラファイトシート１４ａの上面の一部に接している。
図７は、図６に示す多層配線基板の変形例を模式的に示す断面図である。
図７に示す多層配線基板２Ｂでは、貫通孔Ｈを有するグラファイトシート１４ａの上面にグランド導体１３が設けられている。図６に示す多層配線基板２Ａと異なり、貫通孔Ｈにはグランド導体１３は設けられておらず、誘電体素体１１が設けられている。グランド導体１３の下面は、グラファイトシート１４ａの上面と同一平面上に位置し、グラファイトシート１４ａの上面の一部と誘電体素体１１に接している。
図８は、図６に示す多層配線基板の別の変形例を模式的に示す断面図である。
図８に示す多層配線基板２Ｃでは、グラファイトシート１４ａの貫通孔Ｈを充填するように銅などの金属Ｍが設けられており、上記グラファイトシート１４ａの上面にグランド導体１３が設けられている。グランド導体１３と金属Ｍとは接合されている。グランド導体１３の下面は、グラファイトシート１４ａの上面と同一平面上に位置し、グラファイトシート１４ａの上面の一部と金属Ｍに接している。
図９は、本発明の第２実施形態に係る多層配線基板のさらに別の一例を模式的に示す断面図である。
図９に示す多層配線基板２Ｄでは、グラファイトシート１４ａの貫通孔Ｈを充填するようにグランド導体１３ｄが設けられている。グランド導体１３ｄの上面は、グラファイトシート１４ａの上面よりも上側に位置し、誘電体素体１１に接している。グランド導体１３ｄの下面は、グラファイトシート１４ａの下面よりも下側に位置し、誘電体素体１１に接している。図９に示す多層配線基板２Ｄでは、グランド導体１３ｄの内部にグラファイトシート１４ａが設けられているため、グラファイトシート１４ａの上面の一部及び下面の一部がグランド導体１３ｄに接している。
本発明の第２実施形態に係る多層配線基板では、図６又は図９に示すように、グラファイトシートは、積層方向に貫通孔を有し、上記貫通孔を充填するようにグランド導体が設けられ、上記グランド導体の下面の少なくとも一部が誘電体素体に接していることが好ましい。
この場合、誘電体素体によりグランド導体とグラファイトシートとを固定することができるため、機械的強度を高くすることができる。
本発明の第２実施形態に係る多層配線基板において、グラファイトシートが貫通孔を有する場合、貫通孔の大きさや数、配置等は特に限定されない。
また、本発明の第２実施形態に係る多層配線基板では、グランド導体とグラファイトシートとの密着性を向上させるため、ロウ材等を介してグランド導体とグラファイトシートとを接着させてもよい。
本発明の第２実施形態に係る多層配線基板は、本発明の第１実施形態に係る多層配線基板と同様の方法により製造することができる。
例えば、図４に示す多層配線基板２は、信号線１２が形成された誘電体シート１１ａと、グラファイトシート１４が表面に設けられ、該グラファイトシート１４の表面にグランド導体１３が形成された誘電体シート１１ｄとをこの順に積層して、加熱圧着することにより作製される。
本発明の第２実施形態に係る多層配線基板は、誘電体素体に搭載された電子部品をさらに備えてもよい。この場合、電子部品は、導体ビアを介してグランド導体と接続されていることが好ましい。特に、多層配線基板は、上記電子部品として能動部品を備え、上記能動部品が導体ビアを介してグランド導体と接続されていることが好ましい。
本発明の第２実施形態に係る多層配線基板では、グランド導体とグラファイトシートとが接しているため、電子部品をグランド導体と接続させることにより、電子部品から生じる熱を熱伝導性の高いグラファイトシートに伝えることが可能となる。さらに、導体ビアが信号の経路を兼ねる場合、信号をグランド導体に伝えることが可能である。
図１０は、電子部品がグランド導体と接続されている多層配線基板の一例を模式的に示す断面図である。
図１０に示す多層配線基板２００では、誘電体素体１１の一方主面上には、電子部品としての能動部品２１が搭載されている。能動部品２１は、導体ビア１６を介してグランド導体１３と接続されている。
［第３実施形態］
本発明の第３実施形態では、グランド導体の上面と同一平面上にグラファイトシートの上面が位置するか、グランド導体の下面と同一平面上にグラファイトシートの下面が位置するか、あるいは、その両方であり、グランド導体の側面がグラファイトシートに接している。
図１１は、本発明の第３実施形態に係る多層配線基板の一例を模式的に示す断面図である。
図１２（ａ）及び図１２（ｂ）は、図１１に示す多層配線基板の分解平面図である。
図１１に示す多層配線基板３は、誘電体素体１１と、信号線１２と、グランド導体１３と、グラファイトシート１４ｂとを備えている。信号線１２は、誘電体素体１１の表面に設けられており、グランド導体１３及びグラファイトシート１４ｂは、いずれも誘電体素体１１の内部に設けられている。
誘電体素体１１は、図１２（ａ）に示す誘電体シート１１ａ、及び、図１２（ｂ）に示す誘電体シート１１ｅがｚ軸方向の正方向から負方向へとこの順に積層され、圧着されることによって構成されている。
信号線１２は、図１２（ａ）に示すように、誘電体シート１１ａのおもて面に設けられることにより、誘電体素体１１の表面に設けられている。
グランド導体１３は、図１２（ｂ）に示すように、誘電体シート１１ｅのおもて面に設けられることにより、誘電体素体１１の内部に設けられている。
グラファイトシート１４ｂは、図１２（ｂ）に示すように、誘電体シート１１ｅのおもて面に設けられることにより、誘電体素体１１の内部に設けられている。グラファイトシート１４ｂは、誘電体シート１１ｅのおもて面のうち、グランド導体１３が設けられていない領域に設けられている。
図１１に示す多層配線基板３では、グランド導体１３の上面と同一平面上にグラファイトシート１４ｂの上面が位置するとともに、グランド導体１３の下面と同一平面上にグラファイトシート１４ｂの下面が位置し、グランド導体１３の側面がグラファイトシート１４ｂに接している。
本発明の第３実施形態に係る多層配線基板では、第２実施形態に比べて、基板全体の厚みをさらに小さくすることができる。また、第２実施形態と同様、グランド導体とグラファイトシートとの間に誘電体素体が存在しないため、目的の特性が得られやすくなる。
本発明の第３実施形態に係る多層配線基板では、グランド導体の上面と同一平面上にグラファイトシートの上面が位置する場合、グランド導体の下面と同一平面上にグラファイトシートの下面が位置していなくてもよい。また、グランド導体の下面と同一平面上にグラファイトシートの下面が位置する場合、グランド導体の上面と同一平面上にグラファイトシートの上面が位置していなくてもよい。
本発明の第３実施形態に係る多層配線基板は、本発明の第１実施形態に係る多層配線基板と同様の方法により製造することができる。
例えば、図１１に示す多層配線基板３は、信号線１２が形成された誘電体シート１１ａと、グランド導体１３が形成されるとともに、グランド導体１３が形成されていない領域にグラファイトシート１４ｂが設けられた誘電体シート１１ｅとをこの順に積層して、加熱圧着することにより作製される。
本発明の第３実施形態に係る多層配線基板は、誘電体素体に搭載された電子部品をさらに備えてもよい。この場合、電子部品は、導体ビアを介してグランド導体と接続されていることが好ましい。特に、多層配線基板は、上記電子部品として能動部品を備え、上記能動部品が導体ビアを介してグランド導体と接続されていることが好ましい。
本発明の第３実施形態に係る多層配線基板においても、第２実施形態と同様、グランド導体とグラファイトシートとが接しているため、電子部品をグランド導体と接続させることにより、電子部品から生じる熱を熱伝導性の高いグラファイトシートに伝えることが可能となる。さらに、導体ビアが信号の経路を兼ねる場合、信号をグランド導体に伝えることが可能である。
図１３は、電子部品がグランド導体と接続されている多層配線基板の別の一例を模式的に示す断面図である。
図１３に示す多層配線基板３００では、誘電体素体１１の一方主面上には、電子部品としての能動部品２１が搭載されている。能動部品２１は、導体ビア１６を介してグランド導体１３と接続されている。
［その他の実施形態］
本発明の多層配線基板は、グランド導体の上面と同一平面上、又は、グランド導体の上面よりも下側にグラファイトシートの上面が位置する限り、上記実施形態に限定されるものではない。したがって、多層配線基板の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
例えば、第１実施形態及び第２実施形態においては、グラファイトシートよりも誘電体素体の一方主面側に信号線及びグランド導体が設けられているだけでなく、グラファイトシートよりも誘電体素体の他方主面側にも信号線及びグランド導体が設けられていてもよい。この場合、他方主面側に設けられる信号線及びグランド導体のサイズや配置等は、一方主面側と同じであってもよいし、異なっていてもよい。
同様に、第３実施形態においては、グランド導体及びグラファイトシートよりも誘電体素体の一方主面側に信号線が設けられているだけでなく、グランド導体及びグラファイトシートよりも誘電体素体の他方主面側にも信号線が設けられていてもよい。この場合、他方主面側に設けられる信号線のサイズや配置等は、一方主面側と同じであってもよいし、異なっていてもよい。
本発明の多層配線基板において、グラファイトシートは、その上面及び下面が誘電体素体に埋設されていることが好ましいが、グラファイトシートの上面又は下面が誘電体素体に露出していてもよい。また、第３実施形態では、グランド導体の上面又は下面が誘電体素体に露出していてもよい。
本発明の多層配線基板において、信号線は、その上面が誘電体素体に露出していなくてもよく、誘電体素体に埋設されていてもよい。
本発明の多層配線基板において、グランド導体の下面と同一平面上にグラファイトシートの上面が位置する場合、グランド導体の下面がグラファイトシートに接していなくてもよい。また、グランド導体の上面と同一平面上にグラファイトシートの上面が位置するか、グランド導体の下面と同一平面上にグラファイトシートの下面が位置するか、あるいは、その両方である場合、グランド導体の側面がグラファイトシートに接していなくてもよい。
本発明の多層配線基板は、フレキシブル基板であってもよいし、リジッド基板であってもよい。
１，２，２Ａ，２Ｂ，２Ｃ，２Ｄ，３，１００，２００，３００ 多層配線基板
１１ 誘電体素体
１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ 誘電体シート
１２，１２ａ，１２ｂ 信号線
１３，１３ａ，１３ｂ，１３ｃ，１３ｄ グランド導体
１４，１４ａ，１４ｂ グラファイトシート
１５ サーマルビア
１６ 導体ビア
２１ 能動部品
２２ 受動部品
２３ コネクタ
２４ 放熱部材
２５ 保護層
Ｈ 貫通孔
Ｍ 金属

Claims (5)

  1. 誘電体シートが複数積層されてなる誘電体素体と、
    前記誘電体素体に設けられた信号線と、
    前記誘電体シートの積層方向において前記信号線に対向するように前記誘電体素体の内部に設けられ、かつ、前記積層方向から平面視したときに前記信号線と重なっているグランド導体と、
    前記積層方向において前記グランド導体と同じ側で前記信号線に対向するように前記誘電体素体の内部に設けられたグラファイトシートと、を備え、
    前記グラファイトシートは、前記積層方向に貫通孔を有し、
    前記積層方向において、前記信号線側を上側、前記グランド導体側を下側としたとき、
    前記グランド導体の上面よりも下側に前記グラファイトシートの上面が位置し、
    前記グラファイトシートの上面の少なくとも一部が前記グランド導体に接し、
    前記貫通孔を充填するように前記グランド導体が設けられ、前記グランド導体の下面の少なくとも一部が前記誘電体素体に接している、多層配線基板。
  2. 前記グランド導体の下面は、前記グラファイトシートの下面よりも下側に位置し、前記誘電体素体に接している、請求項１に記載の多層配線基板。
  3. 誘電体シートが複数積層されてなる誘電体素体と、
    前記誘電体素体に設けられた信号線と、
    前記誘電体シートの積層方向において前記信号線に対向するように前記誘電体素体の内部に設けられ、かつ、前記積層方向から平面視したときに前記信号線と重なっているグランド導体と、
    前記積層方向において前記グランド導体と同じ側で前記信号線に対向するように前記誘電体素体の内部に設けられたグラファイトシートと、を備え、
    前記グラファイトシートは、前記積層方向に貫通孔を有し、
    前記積層方向において、前記信号線側を上側、前記グランド導体側を下側としたとき、
    前記グランド導体の上面よりも下側に前記グラファイトシートの上面が位置し、
    前記貫通孔内には前記誘電体素体の一部が設けられ、
    前記グランド導体の下面は、前記グラファイトシートの上面と同一平面上に位置し、前記グラファイトシートの上面の一部と前記誘電体素体に接している、多層配線基板。
  4. 前記誘電体素体に搭載された電子部品をさらに備え、
    前記電子部品は、導体ビアを介して前記グランド導体と接続されている、請求項１～３のいずれか１項に記載の多層配線基板。
  5. 前記グラファイトシートは、その上面及び下面が前記誘電体素体に埋設されている、請求項１～４のいずれか１項に記載の多層配線基板。
JP2020569405A 2019-01-31 2019-11-29 多層配線基板 Active JP7120331B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019015481 2019-01-31
JP2019015481 2019-01-31
PCT/JP2019/046694 WO2020158151A1 (ja) 2019-01-31 2019-11-29 多層配線基板

Publications (2)

Publication Number Publication Date
JPWO2020158151A1 JPWO2020158151A1 (ja) 2021-11-18
JP7120331B2 true JP7120331B2 (ja) 2022-08-17

Family

ID=71840433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020569405A Active JP7120331B2 (ja) 2019-01-31 2019-11-29 多層配線基板

Country Status (4)

Country Link
US (1) US11864313B2 (ja)
JP (1) JP7120331B2 (ja)
CN (1) CN113366925A (ja)
WO (1) WO2020158151A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12087658B2 (en) * 2020-06-01 2024-09-10 Intel Corporation Hybrid thermal interface material (TIM) with reduced 3D thermal resistance
CN115735420A (zh) * 2020-07-02 2023-03-03 株式会社村田制作所 多层电路基板以及电子部件安装多层基板
TWI748740B (zh) * 2020-11-11 2021-12-01 宸寰科技有限公司 散熱導電軟板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812792A (en) 1983-12-22 1989-03-14 Trw Inc. High-frequency multilayer printed circuit board
JP2015523037A (ja) 2012-07-23 2015-08-06 タレス 無線周波数または高周波信号が一方向に伝わるようにすることができる受動マイクロ電子部品
WO2016163436A1 (ja) 2015-04-09 2016-10-13 株式会社村田製作所 複合伝送線路および電子機器
WO2017130731A1 (ja) 2016-01-27 2017-08-03 株式会社村田製作所 信号伝送線路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165415A (ja) * 2005-12-09 2007-06-28 Japan Matekkusu Kk 複合基板
KR100962369B1 (ko) * 2008-06-26 2010-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8085531B2 (en) * 2009-07-14 2011-12-27 Specialty Minerals (Michigan) Inc. Anisotropic thermal conduction element and manufacturing method
JP2011233734A (ja) * 2010-04-28 2011-11-17 Nippon Drawing Co Ltd 複合熱伝導部材
US10485095B2 (en) * 2011-03-10 2019-11-19 Mediatek, Inc. Printed circuit board design for high speed application
US9304636B2 (en) * 2013-09-20 2016-04-05 Eastman Kodak Company Micro-wire touch screen with unpatterned conductive layer
KR101400305B1 (ko) * 2013-08-27 2014-05-27 주식회사 쎄미라이팅 그래핀을 이용한 인쇄회로기판
KR102411998B1 (ko) * 2015-06-25 2022-06-22 삼성전기주식회사 회로 기판 및 그 제조방법
JP6791621B2 (ja) * 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6748110B2 (ja) * 2015-11-30 2020-08-26 株式会社カネカ エネルギーデグレーダ、及びそれを備えた荷電粒子線照射システム
JP2018008496A (ja) * 2016-07-15 2018-01-18 パナソニックＩｐマネジメント株式会社 金属張積層板及びその製造方法
WO2018012445A1 (ja) * 2016-07-15 2018-01-18 パナソニックＩｐマネジメント株式会社 金属張積層板及びプリント配線板
CN111182998B (zh) * 2017-09-29 2022-06-21 株式会社钟化 石墨层积体加工物、其制造方法以及用于石墨层积体加工物的激光切割装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812792A (en) 1983-12-22 1989-03-14 Trw Inc. High-frequency multilayer printed circuit board
JP2015523037A (ja) 2012-07-23 2015-08-06 タレス 無線周波数または高周波信号が一方向に伝わるようにすることができる受動マイクロ電子部品
WO2016163436A1 (ja) 2015-04-09 2016-10-13 株式会社村田製作所 複合伝送線路および電子機器
WO2017130731A1 (ja) 2016-01-27 2017-08-03 株式会社村田製作所 信号伝送線路

Also Published As

Publication number Publication date
US20210337663A1 (en) 2021-10-28
CN113366925A (zh) 2021-09-07
JPWO2020158151A1 (ja) 2021-11-18
WO2020158151A1 (ja) 2020-08-06
US11864313B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
JP7120331B2 (ja) 多層配線基板
US10535581B2 (en) Module for heat generating electronic component
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
TWI403251B (zh) 具有減小穿孔導體棒之高速電路化基板，製造該基板之方法及使用該基板之資料處理系統
EP2312921B1 (en) Interconnect board, printed circuit board unit, and method
JPH11312868A (ja) 素子内蔵多層配線基板およびその製造方法
JP7151784B2 (ja) 樹脂多層基板および電子機器
JP5127315B2 (ja) 部品内蔵モジュール
JP4882562B2 (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP4798237B2 (ja) Ｉｃ搭載基板、及び多層プリント配線板
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
US8829361B2 (en) Wiring board and mounting structure using the same
CN215453372U (zh) 树脂多层基板
US10939548B2 (en) Component carrier with improved toughness factor
JP7343056B2 (ja) 多層回路基板および電子部品実装多層基板
WO2022004280A1 (ja) 多層回路基板および電子部品実装多層基板
JP5507278B2 (ja) マシナブルセラミックス回路基板及びその製造方法
JP7234651B2 (ja) 多層基板の製造方法
US7112877B2 (en) High density package with wrap around interconnect
TW200931458A (en) Capacitors and method for manufacturing the same
JP5515755B2 (ja) 放熱多層基板、電子装置及び放熱多層基板の製造方法
JP2015119090A (ja) 配線基板および多層配線基板
JP2011066117A (ja) 回路モジュールおよび回路モジュールの実装方法
JPH1126942A (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220718

R150 Certificate of patent or registration of utility model

Ref document number: 7120331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150