JP5515755B2 - 放熱多層基板、電子装置及び放熱多層基板の製造方法 - Google Patents

放熱多層基板、電子装置及び放熱多層基板の製造方法 Download PDF

Info

Publication number
JP5515755B2
JP5515755B2 JP2010004894A JP2010004894A JP5515755B2 JP 5515755 B2 JP5515755 B2 JP 5515755B2 JP 2010004894 A JP2010004894 A JP 2010004894A JP 2010004894 A JP2010004894 A JP 2010004894A JP 5515755 B2 JP5515755 B2 JP 5515755B2
Authority
JP
Japan
Prior art keywords
substrate
heat
hole
multilayer substrate
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010004894A
Other languages
English (en)
Other versions
JP2011146468A (ja
Inventor
政裕 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010004894A priority Critical patent/JP5515755B2/ja
Publication of JP2011146468A publication Critical patent/JP2011146468A/ja
Application granted granted Critical
Publication of JP5515755B2 publication Critical patent/JP5515755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、複数の導体層を有するとともに電子部品及び放熱板が実装される放熱多層基板等に関する。
図6は、関連技術としてのRF(Radio Frequency)用トランジスタ実装基板の一例を示す断面図である。以下、この図面に基づき説明する。なお、本明細書における各断面図は、断面構造をわかりやすくするために、厚さ方向を他の方向よりも拡大して示している。
RF用トランジスタ実装基板80は、基板81と放熱板82との積層構造になっている。基板81は、高周波材料からなる本体部810と、表面のマイクロストリップライン811と、裏面のグランドライン812と、電子部品83を収容する貫通孔813とを有する。放熱板82は、熱伝導性に優れた金属からなり、図示しないはんだや樹脂を介して、基板81及び電子部品83が載置されている。電子部品83は、RF用トランジスタが内蔵されたパッケージ831と、パッケージ831に設けられたヒートシンク832と、パッケージ831内のRF用トランジスタから導き出されたリード端子833とを有する。リード端子833とマイクロストリップライン811とは、はんだ84によって電気的に接続されている。マイクロストリップライン811及びグランドライン812は、高周波回路のパターンを形成している。
電子部品83内のRF用トランジスタから発生した熱は、ヒートシンク832及び放熱板82を介して外へ放出される。これにより、RF用トランジスタが冷却されるので、RF用トランジスタの動作が安定する。例えば、マイクロストリップライン811とグランドライン812との間の電気的接続を得るには、基板81にスルーホール(図示せず)を穿設して、スルーホールの内壁を導体で覆う。
その他の関連技術として、特許文献1〜3が挙げられる。
特許文献1には、図6における基板と放熱板とを、スルーホール内を通したビスによって貼り合せた例が開示されている。マイクロストリップラインとグランドラインとの間は、スルーホール及びビスによって電気的に接続されている。
特許文献2、3には、図6と類似の構成が開示されている。複数の導体層間は、スルーホールによって電気的に接続されている。
特開2009−123736号公報 特開2002−353366号公報 特開平04−127497号公報
上記関連技術では、複数の導体層間をスルーホールによって電気的に接続するために、次のような問題があった。1.基板にスルーホールを設けるための面積を必要とするため、基板の小型化を妨げていた。2.基板にスルーホールを穿設するための特別の工程を必要とするため、製造工程が複雑になっていた。近年、更なる小型化の要請に伴い、スルーホールの直径も小さくなっているので、スルーホールの形成がますます難しくなっている。
そこで、本発明の目的は、小型化を達成しつつ複数の導体層間の電気的接続を可能にする放熱多層基板を提供することにある。
本発明に係る放熱多層基板は、
表面及び裏面の少なくとも一方に基板導体層を有する第一の基板と、
表面及び裏面の少なくとも一方に基板導体層を有する第二の基板と、
前記第一の基板の表面と前記第二の基板の裏面とを貼り合わせる貼り合わせ層と、
前記第一の基板に形成された第一の貫通孔と、
この第一の貫通孔に埋め込まれた放熱板と、
前記放熱板上に載置する電子部品を収容するために前記貼り合せ層及び前記第二の基板に形成された第二の貫通孔と、
この第二の貫通孔の内壁面において複数の前記基板導体層のうちの少なくとも二つの基板導体層同士を電気的に接続する内壁面導体層と、
を備えたことを特徴とする。
本発明に係る電子装置は、
本発明に係る放熱多層基板と、
前記放熱板上に載置された前記電子部品と、
を備えたことを特徴とする電子装置。
本発明に係る放熱多層基板の製造方法は、本発明に係る放熱多層基板を製造する方法において、
前記第一及び第二の基板にそれぞれ前記第一及び第二の貫通孔を形成し、
前記第一の貫通孔に前記放熱板を埋め込み、
前記放熱板が埋め込まれた前記第一の基板と前記第二の貫通孔が形成された前記第二の基板とを前記貼り合わせ層を介して貼り合せ、
前記内壁面に前記内壁面導体層を形成する、
ことを特徴とする。
本発明によれば、電子部品を収納するための貫通孔の内壁面導体層によって、スルーホールを設けなくても複数の基板導体層間を電気的に接続できるので、小型化を達成できる。
本発明に係る放熱多層基板の一実施形態を示す断面図である。 図1の放熱多層基板の各製造工程における状態(その1)を示し、図2[1]は平面図であり、図2[2]は図2[1]におけるII-II線縦断面図である。 図1の放熱多層基板の各製造工程における状態(その2)を示し、図3[1]は平面図であり、図3[2]は図3[1]におけるIII-III線縦断面図である。 図1の放熱多層基板の各製造工程における状態(その3)を示し、図4[1]は平面図であり、図4[2]は図4[1]におけるIV-IV線縦断面図である。 図1の放熱多層基板の各製造工程における状態(その4)を示し、図5[1]は平面図であり、図5[2]は図5[1]におけるV-V線縦断面図である。 関連技術としてのRF用トランジスタ実装基板の一例を示す断面図である。
図1は、本発明に係る放熱多層基板の一実施形態を示す断面図である。以下、この図面に基づき説明する。図において、上側の面を「表面」、下側の面を「裏面」と呼ぶ。
本実施形態の放熱多層基板10は、表面及び裏面にそれぞれ基板導体層111,112を有する第一の基板11と、表面及び裏面にそれぞれ基板導体層121,122を有する第二の基板12と、基板11の表面と基板12の裏面とを貼り合わせる貼り合わせ層13と、基板11に形成された第一の貫通孔113と、貫通孔113に埋め込まれた放熱板14と、放熱板14上に載置する電子部品15を収容するために貼り合せ層13及び基板12に形成された第二の貫通孔16と、貫通孔16の内壁面において基板導体層121,122,111,112のうち少なくとも二つの基板導体層同士を電気的に接続する内壁面導体層161と、を備えている。本実施形態の電子装置20は、放熱多層基板10と、放熱板14上に載置された電子部品15と、を備えている。
本実施形態の放熱多層基板10及び電子装置20によれば、電子部品15を収納するための貫通孔16内の内壁面導体層161を用いることによって、スルーホールを設けなくても基板導体層121,122,111,112間を電気的に接続できるので、小型化を達成できる。しかも、電子部品15を収容するために設けられた既存の貫通孔16を利用するので、基板12にスルーホールを穿設するための特別の工程が不要となり、これによって製造工程を簡素化できる。
放熱板14は導電性を有する。内壁面導体層161は、基板導体層122と放熱板14とを電気的に接続している。電子部品15はRF高出力トランジスタである。基板導体層121からマイクロストリップラインが形成され、基板導体層122からグランドラインが形成されている。このグランドラインを成す基板導体層122は、内壁面導体層161を介して放熱板14に電気的に接続されている。内壁面導体層161は銅めっき皮膜からなる。
マイクロストリップラインを成す基板導体層121には、電子部品15のリード端子153が電気的に接続される。リード端子153の近傍となる貫通孔16の周縁には切り欠き部123が形成されている。この場合は、リード端子153と内壁面導体層161との距離を切り欠き部123によって十分に得られるので、これらの電気的な短絡を防止できる。
貫通孔113と放熱板14との間隙には、放熱板14と基板11との熱膨張係数の差に起因する応力を吸収する樹脂114が充填されている。この場合は、放熱板14と基板11との熱膨張係数の差に起因する応力を樹脂114が吸収することにより、放熱多層基板10の信頼性を向上できる。
電子部品15は、RF高出力トランジスタが内蔵されたパッケージ151と、パッケージ151に設けられたヒートシンク152と、パッケージ151内のRF高出力トランジスタから導き出されたリード端子153とを有する。
なお、基板11は、基板導体層111,112のどちらか一方のみを有するものでもよい。同様に、基板12は、基板導体層121,122のどちらか一方のみを有するものでもよい。内壁面導体層161は、基板導体層111,112,121,122及び放熱板14のうち、いずれか二つを電気的に接続するものでもよい。
次に、本実施形態の放熱多層基板の製造方法について、図1乃至図5に基づき説明する。
図2に示すように、コア基板となる基板12を用意する。まず、高周波材料からなる本体部120を用意する。高周波材料としては、誘電正接が小さいという特長を有するポリテトラフルオロエチレンやアルミナコンポジットが好適である。続いて、無電解銅めっきなどの方法によって、本体部120の全体を銅めっき皮膜で覆う。続いて、不要な銅めっき皮膜をフォトリソグラフィ及びエッチングによって取り除くことにより、基板導体層121,122を得る。このとき、基板導体層121からマイクロストリップラインを形成し、基板導体層122からグランドラインを形成する。つまり、基板導体層121,122によって高周波回路のパターンを形成する。その後、本体部120及び基板導体層121,1を穿設して貫通孔16を形成する。
図3に示すように、コア基板となる基板11を用意する。まず、ガラスエポキシ樹脂からなる本体部110を用意する。続いて、本体部110に貫通孔113を穿設し、貫通孔113内に樹脂114及び放熱板14を埋め込む。続いて、無電解銅めっきなどの方法によって、本体部110、樹脂114及び放熱板14の全体を銅めっき皮膜で覆う。続いて、不要な銅めっき皮膜をフォトリソグラフィ及びエッチングによって取り除くことにより、基板導体層111,112を得る。このとき、基板導体層111,112によって低周波回路のパターンを形成してもよい。
続いて、図4に示すように、図2の基板12と図3の基板11とを貼り合せ層13を介して貼り合わせる。貼り合せ層13は、ガラスエポキシ樹脂などのプリプレグからなり、熱圧着によって基板11の表面と基板12の裏面とを貼り合わせる。プリプレグとは、補強材のガラス布に熱硬化性樹脂を含浸させた接着シートのことである。続いて、無電解銅めっきなどの方法によって、基板11、貼り合せ層13及び基板12の全体を、銅めっき皮膜で覆う。続いて、不要な銅めっき皮膜をフォトリソグラフィ及びエッチングによって取り除くことにより、内壁面導体層161を得る。
続いて、図5に示すように、貫通孔16の周縁に切り欠き部123を形成する。切り欠き部123の形成方法としては、機械的な切削方法、例えばエンドミル加工が挙げられる。切り欠き部123の大きさ及び形状は、リード端子の大きさ、形状及び本数に応じて、任意に設計してよい。これによって、放熱多層基板10が完成する。
続いて、図1に示すように、電子部品15を放熱多層基板10に実装する。つまり、はんだや樹脂(図示せず)を介して良好な熱伝導性を保ちつつ、ヒートシンク152を放熱板14上に固定する。続いて、リード端子153とマイクロストリップラインを成す基板導体層121とを、はんだ17によって電気的に接続する。これによって、電子装置20が完成する。
本実施形態の放熱多層基板の製造方法によれば、電子部品15を収納するための貫通孔16内の内壁面導体層161を用いることによって、スルーホールを設けなくても基板導体層121,122,111,112間を電気的に接続できるので、小型化を達成できる。しかも、電子部品15を収容するために設けられた既存の貫通孔16を利用するので、基板12にスルーホールを穿設するための特別の工程が不要となり、これによって製造工程を簡素化できる。
なお、銅の代わりに他の金属を用いてもよく、めっきの代わりに蒸着、スパッタなどを用いてもよい。プリプレグの代わりに接着剤などを用いてもよい。
本実施形態の放熱多層基板の製造方法は、次のように表現することができる。
本実施形態の放熱多層基板の製造方法は、放熱多層基板10を製造する方法において、
基板11,12にそれぞれ貫通孔113,16を形成し、貫通孔113に放熱板14を埋め込み、放熱板14が埋め込まれた基板11と貫通孔16が形成された基板12とを貼り合わせ層13を介して貼り合せ、貫通孔16の内壁面に内壁面導体層161を形成する、ことを特徴とする。
貫通孔16の内壁面に内壁面導体層161を形成する際に、銅めっきを用いる、としてもよい。貫通孔113に放熱板14を埋め込む際に、貫通孔113と放熱板14との間隙に、放熱板14と基板11との熱膨張係数の差に起因する応力を吸収する樹脂114を充填する、としてもよい。
次に、本発明についての補足説明を付記する。
本発明は、基板11の放熱が必要な部分にのみ、金属からなる放熱板14を埋め込み、基板12の裏面の導体層をRFマイクロストリップラインのGND部とすることにより、低価格化及び小型化を達成することができる。導体層は4層であり、上から1、2層目が高周波材料からなる基板12に設けられ、3、4層目がガラスエポキシ樹脂からなる基板11に設けられている。図1において、RFトランジスタからなる電子部品15を実装する箇所の基板12を切り抜き、基板11の放熱が必要な部分のみに放熱板14を埋め込むことにより、RFトランジスタを実装可能となる。また、放熱板14と基板12の2層目とをつなぎ、2層目をRFマイクロストリップラインのGND部分とすることにより、高価な高周波材料を用いる基板を1、2層目の基板12のみにできる。更に、3、4層目を自由に配線できるので、表層部にあった配線を内層部に変更することにより、基板の小型化が可能となる。
本発明は、二つのコア基板材料をプリプレグで貼り付けた4層の導体層を有する基板構成となっている。図2に示すように、RFトランジスタを実装する箇所において1、2層目を有するコア基板を切り抜く。図3に示すように、貫通孔に金属からなる放熱板を埋め込み、放熱板の周りを樹脂で埋め、全体にメッキをつける。図4に示すように二つのコア基板をプリプレグで積層して、放熱板と2層目とをメッキでつなぐ。図5に示すように、1、2層目を有するコア基板に切り込みを入れる。
本発明においては、以下に記載するような効果を奏する。第1の効果:金属からなる放熱板を基板に埋め込んでいるので、RF用高出力トランジスタを実装できる。第2の効果:放熱板と2層目とを接続しているので、3、4層目に配線の引き回しができ、全体を小型化できる。第3の効果:放熱板と2層目とを接続しているので、二つのコア基板を積層するのに高価な高周波用プリプレグを使わなくてよくなり、これによって価格を低減できる。第4の効果:切り込みがあるのでトランジスタのリードとGNDとのショートを防止可能である。第5の効果:埋め込まれた放熱板を樹脂で埋めてメッキ及びプリプレグで固定しているので、放熱板の放熱性が良く、かつ機械的な保持力も強い。
以上、上記実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。
本発明は、複数の導体層を有するとともに電子部品及び放熱板が実装される放熱多層基板を用いる装置、例えば、無線基地局などのパワーアンプ基板などに利用可能である。
10 放熱多層基板
11 第一の基板
110 本体部
111 基板導体層(表面)
112 基板導体層(裏面)
113 第一の貫通孔
114 樹脂
12 第二の基板
120 本体部
121 基板導体層(表面)
122 基板導体層(裏面)
123 切り欠き部
13 貼り合わせ層
14 放熱板
15 電子部品
151 パッケージ
152 ヒートシンク
153 リード端子
16 第二の貫通孔
161 内壁面導体層
17 はんだ
20 電子装置
80 RF用トランジスタ実装基板
81 基板
810 本体部
811 マイクロストリップライン
812 グランドライン
813 貫通孔
82 放熱板
83 電子部品
831 パッケージ
832 ヒートシンク
833 リード端子
84 はんだ

Claims (9)

  1. 表面及び裏面の少なくとも一方に基板導体層を有する第一の基板と、
    表面及び裏面の少なくとも表面に基板導体層を有する第二の基板と、
    前記第一の基板の表面と前記第二の基板の裏面とを貼り合わせる貼り合わせ層と、
    前記第一の基板に形成された第一の貫通孔と、
    この第一の貫通孔に埋め込まれた放熱板と、
    前記放熱板上に載置する電子部品としてのRF高出力トランジスタを収容するために前記貼り合せ層及び前記第二の基板に形成された第二の貫通孔と、
    この第二の貫通孔の内壁面において複数の前記基板導体層のうちの少なくとも二つの基板導体層同士を電気的に接続する内壁面導体層と、
    を備え、
    前記第二の基板の前記表面の前記基板導体層からマイクロストリップラインが形成され、
    このマイクロストリップラインは前記RF高出力トランジスタのリード端子が電気的に接続されるものであり、
    前記リード端子の近傍となる前記第二の貫通孔の周縁には切り欠き部が形成された、
    ことを特徴とする放熱多層基板。
  2. 請求項1記載の放熱多層基板において、
    前記放熱板は導電性を有し、
    前記内壁面導体層は、複数の前記基板導体層のうちの少なくとも一つの基板導体層と前記放熱板とを電気的に接続する、
    ことを特徴とする放熱多層基板。
  3. 請求項2記載の放熱多層基板において、
    前記第二の基板は表面及び裏面の両方に基板導体層を有し、
    当該裏面の基板導体層からグランドラインが形成され、
    このグランドラインが前記内壁面導体層を介して前記放熱板に電気的に接続された、
    ことを特徴とする放熱多層基板。
  4. 請求項3記載の放熱多層基板において、
    前記内壁面導体層が銅めっき皮膜からなる、
    ことを特徴とする放熱多層基板。
  5. 請求項1乃至のいずれか一項記載の放熱多層基板において、
    前記第一の貫通孔と前記放熱板との間隙に、前記放熱板と前記第一の基板との熱膨張係数の差に起因する応力を吸収する樹脂が充填された、
    ことを特徴とする放熱多層基板。
  6. 請求項1乃至のいずれか一項記載の放熱多層基板と、
    前記放熱板上に載置された前記電子部品と、
    を備えたことを特徴とする電子装置。
  7. 請求項1乃至3のいずれか一項記載の放熱多層基板を製造する方法において、
    前記第一及び第二の基板にそれぞれ前記第一及び第二の貫通孔を形成し、
    前記第一の貫通孔に前記放熱板を埋め込み、
    前記放熱板が埋め込まれた前記第一の基板と前記第二の貫通孔が形成された前記第二の基板とを前記貼り合わせ層を介して貼り合せ、
    前記内壁面に前記内壁面導体層を形成し、
    前記第二の貫通孔の周縁に前記切り欠き部を形成する、
    ことを特徴とする放熱多層基板の製造方法。
  8. 請求項記載の放熱多層基板の製造方法において、
    前記内壁面に前記内壁面導体層を形成する際に銅めっきを用いる、
    ことを特徴とする放熱多層基板の製造方法。
  9. 請求項7又は8記載の放熱多層基板の製造方法において、
    前記第一の貫通孔に前記放熱板を埋め込む際に、前記第一の貫通孔と前記放熱板との間隙に、前記放熱板と前記第一の基板との熱膨張係数の差に起因する応力を吸収する樹脂を充填する、
    ことを特徴とする放熱多層基板の製造方法。
JP2010004894A 2010-01-13 2010-01-13 放熱多層基板、電子装置及び放熱多層基板の製造方法 Active JP5515755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010004894A JP5515755B2 (ja) 2010-01-13 2010-01-13 放熱多層基板、電子装置及び放熱多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010004894A JP5515755B2 (ja) 2010-01-13 2010-01-13 放熱多層基板、電子装置及び放熱多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011146468A JP2011146468A (ja) 2011-07-28
JP5515755B2 true JP5515755B2 (ja) 2014-06-11

Family

ID=44461079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010004894A Active JP5515755B2 (ja) 2010-01-13 2010-01-13 放熱多層基板、電子装置及び放熱多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP5515755B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263141A (ja) * 1989-04-05 1990-03-02 Ibiden Co Ltd 電子部品搭載用基板の製造方法
JP2784523B2 (ja) * 1990-09-17 1998-08-06 イビデン株式会社 電子部品搭載用基板
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2000151306A (ja) * 1998-11-06 2000-05-30 Toshiba Corp 半導体装置
JP2006156432A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Works Ltd 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
JP2011146468A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
US10595413B2 (en) Board having electronic element, method for manufacturing the same, and electronic element module including the same
US20180226366A1 (en) Semiconductor package and manufacturing method thereof
CN108347820B (zh) 容纳部件的基底结构上的高导热涂层
US20080006928A1 (en) Composite multi-layer substrate and module using the substrate
US9173290B2 (en) Wiring board having an engineered metallization layer
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2018046297A (ja) 回路基板
EP3053187B1 (en) High power rf circuit
JP2006332449A (ja) 多層プリント配線板及びその製造方法
JP4875925B2 (ja) 多層配線板及びその製造方法
JP2006261387A (ja) モジュールとその製造方法
JP2007128929A (ja) メタルコア基板及びその製造方法並びに電気接続箱
CN111132476A (zh) 双面线路散热基板的制备方法
CN111031687A (zh) 制备散热电路板的方法
CN111148353B (zh) 具有铜基散热体的电路板的制备方法
JP6587795B2 (ja) 回路モジュール
JP4875926B2 (ja) 多層配線板及びその製造方法
JP2010003718A (ja) 放熱基板とその製造方法及びこれを用いたモジュール
JP5515755B2 (ja) 放熱多層基板、電子装置及び放熱多層基板の製造方法
CN112533349B (zh) 电路板及其制作方法
JP2013115110A (ja) 段差構造のプリント配線板
KR102026197B1 (ko) 인쇄회로기판, 이를 포함하는 디스플레이장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150