以下、本発明の実施の形態に係る電源装置について図面を参照しながら説明する。以下の図面および説明において、同一または同様の構成要素を示す場合には同一の符号を付すものとする。
実施の形態1.
図1は、本発明の実施の形態1に係る電源装置の構成を示す図である。図1に示すように、実施の形態1に係る電源装置100は、電力出力部1、バイパス部2、制御部5および電流検出部6を備える。
電力出力部1は、一対の出力端子1A,1Bを有し、この出力端子1A,1Bから絶対値が互いに異なる3レベル以上の電圧を選択的に出力可能に構成される。出力端子1A,1Bは、請求項における第1および第2の出力端子に該当する。例えば、電力出力部1は、-2V1、-V1、0、V1および2V1の5レベルの電圧を選択的に出力可能に構成される。ここで、V1は、0より大きい正の電圧である。この場合、0、V1および2V1は絶対値が互いに異なるので、電力出力部1は、絶対値が互いに異なる3レベル以上の電圧を選択的に出力することができる。電力出力部1の具体的な構成については後述する。
電力出力部1の一対の出力端子1A,1Bに、誘導性負荷20の一対の端子がそれぞれ電気的に接続される。誘導性負荷20は、例えば、磁気共鳴画像診断装置(MRI装置)において傾斜磁場を生成する傾斜磁場コイルである。
バイパス部2は、互いに直列に接続された容量性素子21および切替部4を含む。容量性素子21としてはコンデンサが用いられる。バイパス部2は、誘導性負荷20と並列に電力出力部1の一対の出力端子1A,1Bに接続される。
切替部4は、容量性素子21を電力出力部1の出力端子1A,1Bに電気的に接続するオン状態と、容量性素子21を出力端子1A,1Bから電気的に切り離すオフ状態とに切替可能に構成される。切替部4は、例えば、双方向の遮断性能を有する自己消弧型の半導体スイッチング素子、または機械的スイッチからなる。切替部4が半導体スイッチング素子からなる場合、例えば、IGBT(Insulated Gate Bipolar Transistor)等の自己消弧形バイポーラ素子またはMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の自己消弧形ユニポーラ素子が逆直列接続されることにより切替部4が構成される。また、切替部4が半導体スイッチング素子からなる場合、オン状態とは、ゲート信号の論理がオンであることを意味し、半導体スイッチング素子が低抵抗となる飽和領域で動作する場合だけでなく、半導体スイッチング素子が非飽和領域でダンピング抵抗として動作する場合も含む。
制御部5は、出力制御部51および切替制御部52を含む。出力制御部51および切替制御部52には、外部装置から電流指令Iout*が与えられる。電流指令Iout*は、誘導性負荷20に供給されるべき電流の大きさを示す。電流検出部6は、誘導性負荷20に供給される電流(以下、負荷電流と呼ぶ。)を検出し、その検出結果を出力制御部51および切替制御部52に与える。
出力制御部51は、外部装置から与えられる電流指令Iout*および電流検出部6により検出された負荷電流に基づいて、負荷電流が電流指令Iout*に追従するように、電力出力部1を制御する。切替制御部52は、外部装置から与えられる電流指令Iout*に基づいて、切替部4に切替信号SSを与えることにより、切替部4を制御する。
図2は、電力出力部1の一構成例を示す図である。図2に示す電力出力部1は、互いに直列に接続された単位変換器10A,10Bを含む。単位変換器10A,10Bの各々は、一対の入出力端子101,102を含む。単位変換器10Aの入出力端子101は出力端子1Aに接続され、単位変換器10Aの入出力端子102は単位変換器10Bの入出力端子101に接続され、単位変換器10Bの入出力端子102は出力端子1Bに接続される。
図3は、電力出力部1の他の構成例を示す図である。図3に示す電力出力部1は、互いに並列に接続された単位変換器10C,10Dを含む。図2の単位変換器10A,10Bと同様に、単位変換器10C,10Dの各々は、一対の入出力端子101,102を含む。単位変換器10C,10Dの入出力端子101は、横流を抑制するためのリアクトルL1,L2を介して出力端子1Aにそれぞれ接続される。単位変換器10C,10Dの各々の入出力端子102は出力端子1Bに接続される。なお、リアクトルL1の代わりに、またはリアクトルL1に加えて、単位変換器10Cの入出力端子102と出力端子1Bとの間に他のリアクトルが接続されてもよい。また、リアクトルL2の代わりに、またはリアクトルL2に加えて、単位変換器10Dの入出力端子102と出力端子1Bとの間に他のリアクトルが接続されてもよい。
以下、単位変換器10A,10B,10C,10Dを総称して単位変換器10という。図4は、単位変換器10の回路構成例を示す図である。図4に示す単位変換器10は、いわゆるフルブリッジ回路であり、半導体スイッチング素子111,112,113,114と、直流電圧部としての直流コンデンサ12とを含む。図4の例では、半導体スイッチング素子111~114の各々として、ダイオードが逆並列に接続されたIGBTが用いられるが、MOSFETまたはサイリスタ等の他の半導体スイッチング素子が用いられてもよい。また、直流電圧部として、直流コンデンサ12の代わりに、蓄電池が用いられてもよい。あるいは、外部電源から電力供給を受ける受電部が直流電圧部として設けられてもよい。
半導体スイッチング素子111,112は互いに直列に接続され、半導体スイッチング素子113,114は互いに直列に接続される。半導体スイッチング素子111,112からなる直列体と、半導体スイッチング素子113,114からなる直列体と、直流コンデンサ12とが互いに並列に接続される。直流コンデンサ12は、図示しない外部電源から電力が供給されることにより充電される。半導体スイッチング素子111と半導体スイッチング素子112との接続点が入出力端子101に接続され、半導体スイッチング素子113と半導体スイッチング素子114との接続点が入出力端子102に接続される。
図1の出力制御部51は、電流指令Iout*に基づいて、図4の半導体スイッチング素子111~114のオンオフを制御する。これにより、単位変換器10は、負電圧、零電圧および正電圧を含む3レベルの電圧を選択的に入出力端子101,102から出力することができる。具体的には、直流コンデンサ12の端子間電圧がV1である場合、-V1、0およびV1の電圧を選択的に入出力端子101,102から出力することができる。
図2の単位変換器10A,10Bの各々が図4に示す構成を有する場合、電力出力部1は、単位変換器10A,10Bの各々の出力電圧を切り替えることにより、絶対値が互いに異なる3レベル以上の電圧を選択的に出力することが可能となる。例えば、単位変換器10A,10Bの各々の直流コンデンサ12の端子間電圧がV1である場合、電力出力部1は、-2V1、-V1、0、V1、2V1の5レベルの電圧を選択に出力することが可能となる。
また、図3の単位変換器10C,10Dの各々が図4に示す構成を有する場合、単位変換器10C,10Dの各々の出力電圧を切り替えることにより、電力出力部1は、絶対値が互いに異なる3レベル以上の電圧を選択的に出力することが可能となる。この場合、電力出力部1の出力電圧は、単位変換器10C,10Dの各々の出力電圧、ならびに図3のリアクトルL1,L2による電圧降下に依存して定まる。
単位変換器10として、図4に示すフルブリッジ回路に代えて、ハーフブリッジ回路が用いられてもよい。ハーフブリッジ回路は、一対の半導体スイッチング素子が直列に接続され、その一方の半導体スイッチング素子と並列に直流電圧部が接続された構成を有する。ハーフブリッジ回路は零電圧および正電圧を含む2レベルの電圧を出力することができる。単位変換器10としてハーフブリッジ回路を用いる場合には、電力出力部1が負電圧、零電圧および正電圧を選択的に出力することができるように、一方の単位変換器10の出力電圧と他方の単位変換器10の出力電圧の正負が互いに逆になるように2つの単位変換器10が接続されることが好ましい。
電力出力部1の構成は、上記の例に限定されない。例えば、電力出力部1が、互いに直列または並列に接続された3つ以上の単位変換器10を含んでもよい。また、電力出力部1は、絶対値が互いに異なる3レベル以上の電圧を選択的に出力可能であれば、6レベル以上または4レベル以下の電圧を選択的に出力可能に構成されてもよい。また、電力出力部1は、互いに異なる構成を有する複数の単位変換器10を含んでもよい。また、各単位変換器10は、ブリッジ回路に限らず、ダイオードクランプ回路等の他の構成であってもよい。あるいは、電力出力部1が、ダイオードクランプ方式、フライングキャパシタ方式、複数の単位変換器10をカスケード接続したカスケードHブリッジ方式、容量が異なる複数の単位変換器10を多重直列接続した階調方式等の種々の方式で構成されてもよい。
次に、電源装置100の基本動作について説明する。ここでは、電源装置100から誘導性負荷20に1つの矩形波電流が供給される場合を説明する。矩形波電流とは、パルス状または台形状に上昇、維持および下降する電流をいう。本実施の形態では、負荷電流が、第1の期間に基準値から目標値に向かって上昇し、第1の期間に続く第2の期間に目標値に維持され、第2の期間に続く第3の期間に目標値から基準値に向かって下降する。この場合、第1の期間の開始時点で負荷電流が基準値から変化を開始し、第1の期間の終了時点(第2の期間の開始時点)で負荷電流が目標値に達する。また、第3の期間の開始時点(第2の期間の終了時点)で負荷電流が目標値から変化を開始し、第3の期間の終了時点で負荷電流が基準値に達する。なお、負荷電流が目標値に維持されるとは、負荷電流が目標値と一致するように完全に一定に維持される場合に限定されず、同等の効果が得られる範囲で負荷電流が目標値から僅かにずれるように微小に変動する場合も含む。
図5は、電源装置100の基本動作について説明するためのタイミングチャートである。図5には、電流指令Iout*、負荷電流Iload、電力出力部1からの出力電圧Vout、および切替部4の状態の変化が示される。切替部4の状態として、ローレベルがオフ状態を表し、ハイレベルがオン状態を表す。また、横軸は時間軸である。後述の図6、図9および図10においても、切替部4の状態および時間軸を同様に示す。
図5の例では、時点t1から時点t2までの期間が第1の期間に相当し、時点t2から時点t3までの期間が第2の期間に相当し、時点t3から時点t4までの期間が第3の期間に相当する。また、電力出力部1は、出力電圧Voutとして、-2V1、0、V1および2V1を選択的に出力可能とする。また、負荷電流の基準値は0であり、負荷電流の目標値はI1である。
図5に示すように、時点t0において、電流指令Iout*は0である。この場合、負荷電流Iload、出力電圧Voutがそれぞれ0である。また、切替部4はオフ状態である。
時点t1において、電流指令Iout*が0からI1に変化する。これに応答して、出力制御部51は、出力電圧Voutが0から2V1に変化するように電力出力部1を制御する。2V1は、請求項における第1の値に該当する。これにより、誘導性負荷20が励磁され、負荷電流Iloadが0から増加する。負荷電流Iloadの変化率(傾き)は、出力電圧Voutと誘導性負荷20のインダクタンスとから定まる。時点t2において、負荷電流Iloadが目標値であるI1に達する。
時点t2で負荷電流IloadがI1に達すると、出力制御部51は、負荷電流IloadがI1に維持されるように電力出力部1を制御する。具体的には、出力電圧Voutが0に維持されると、回路内の抵抗成分等による電圧降下によって負荷電流Iloadが徐々に低下する。そこで、電力出力部1は、出力電圧Voutで電圧降下による負荷電流Iloadの低下分を補填する。このとき、電力出力部1は、高速スイッチングを行うことで、負荷電流Iloadを高速に制御する。図5の例では、電力出力部1の出力電圧Voutが0とV1とに短周期で変化される。0は、請求項における第3の値に該当し、V1は、請求項における第4の値に該当する。なお、図5においては、第2の期間における出力電圧Voutの変化が簡略的に示されており、第2の期間における出力電圧Voutの変化の周期が第1および第2の期間の各々の長さとほぼ同じであるが、実際には、第2の期間における出力電圧Voutの変化の周期は、第1および第2の期間の各々の長さよりも大幅に小さい。
時点t3において、電流指令Iout*がI1から0に変化する。これに応答して、出力制御部51は、出力電圧Voutが-2V1に変化するように、電力出力部1を制御する。-2V1は、請求項における第2の値に該当する。これにより、誘導性負荷20が消磁されるので、負荷電流IloadがI1から減少し、時点t4において負荷電流Iloadが0となる。
時点t4で負荷電流Iloadが0となると、電力出力部1の出力電圧Voutが-2V1から0に変化される。それにより、負荷電流Iloadが0に維持される。
このようにして、出力制御部51は、第1の期間に負荷電流Iloadが0からI1に向かって変化し、第2の期間に負荷電流IloadがI1に維持され、第3の期間に負荷電流IloadがI1から0に向かって変化するように、電力出力部1を制御する。
第1の期間には、出力電圧Voutの実効値が大きいほど、誘導性負荷20が励磁される時間が短くなり、負荷電流Iloadを0からI1に迅速に変化させることが可能となる。同様に、第3の期間には、出力電圧Voutの実効値が大きいほど、誘導性負荷20が消磁される時間が短くなり、負荷電流IloadをI1から0に迅速に変化させることができる。すなわち、第1および第3の期間には、出力電圧Voutの実効値が大きいほど、電源装置100の高スルーレート性能が得られる。なお、高スルーレート性能とは、上記のように、負荷電流が目標値に迅速に追従させる性能をいう。一方、第2の期間には、負荷電流Iloadを変化させる必要がないので、出力電圧Voutの実効値を必要以上に高める必要がない。
そこで、本実施の形態では、出力制御部51が、第1および第3の期間における電力出力部1の出力電圧Voutの実効値が第2の期間における出力電圧Voutの実効値よりも大きくなるように、電力出力部1を制御する。具体的には、出力制御部51は、第1の期間において出力電圧Voutが2V1に維持され、第3の期間において出力電圧Voutが-2V1に維持され、第2の期間において出力電圧Voutが0とV1と間で周期的に変化するように、電力出力部1を制御する。なお、本例では、第1の期間における出力電圧Voutの絶対値と第3の期間における出力電圧Voutの絶対値とが互いに等しいが、これらが異なっていてもよい。
切替制御部52は、第1および第3の期間に切替部4がオフ状態に維持され、第2の期間に切替部4がオン状態に維持されるように、切替部4を制御する。具体的には、切替制御部52は、時点t2において、切替部4をオフ状態からオン状態に切り替え、時点t3において、切替部4をオン状態からオフ状態に切り替える。これにより、第1および第3の期間において、容量性素子21が電力出力部1の出力端子1A,1Bから電気的に切り離され、第2の期間において、容量性素子21が電力出力部1の出力端子1A,1Bに電気的に接続される。
第2の期間には、電力出力部1からの出力電流に、出力電圧Voutの周波数と同じ周波数のリップル成分が重畳される。この場合、容量性素子21が電力出力部1の出力端子1A,1Bに電気的に接続されているので、電力出力部1からの出力電流に含まれるリップル成分は、容量性素子21にバイパスされることによって除去される。それにより、負荷電流Iloadは、リップル成分が含まれないほぼ一定の値に維持される。その結果、電源装置100の低リップル性能が得られる。なお、低リップル性能とは、上記のように、負荷電流のリップル成分を小さく抑制する性能をいう。
切替制御部52は、例えば、電流検出部6による検出される負荷電流Iloadの変化に基づいて、切替部4をオン状態とオフ状態とに切り替える。具体的には、時点t2で負荷電流Iloadが目標値であるI1に達すると、切替制御部52は、切替部4をオフ状態からオン状態に切り替える。また、時点t3で負荷電流IloadがI1から減少し始めると、切替制御部52は、切替部4をオン状態からオフ状態に切り替える。これにより、負荷電流Iloadの変化に応じた適切なタイミングで切替部4をオン状態とオフ状態とに切り替えることができる。
切替制御部52は、出力電圧Voutの変化に基づいて、切替部4をオン状態とオフ状態とに切り替えてもよい。この場合、出力制御部51が、出力電圧Voutの変化を表す電圧情報を切替制御部52に与える。切替制御部52は、出力制御部51からの電圧情報に基づいて、切替部4をオン状態とオフ状態とに切り替える。具体的には、時点t2で出力電圧Voutが2V1から0に変化すると、切替制御部52は、切替部4をオフ状態からオン状態に切り替える。また、時点t3で出力電圧Voutが0から-2V1に変化すると、切替制御部52は、切替部4をオン状態からオフ状態に切り替える。これにより、出力電圧Voutの変化に応じた適切なタイミングで切替部4をオン状態とオフ状態とに切り替えることができる。
電源装置100が、出力電圧Voutを検出する電圧検出部を有してもよい。この場合、切替制御部52は、出力制御部51からの電圧情報の代わりに、電圧検出部による出力電圧Voutの検出結果に基づいて、切替部4をオン状態とオフ状態とに切り替えることができる。
また、切替制御部52は、電流指令Iout*と、負荷電流Iloadの変化時間を表す変化時間情報とに基づいて、切替部4の状態を切り替えてもよい。具体的には、変化時間情報は、電流指令Iout*がI1に変化した時点から負荷電流Iloadが目標値であるI1に達する時点までの時間を示す。
上記のように、負荷電流Iloadの変化率は、出力電圧Voutと誘導性負荷20のインダクタンスとから定まる。そのため、第1の期間における出力電圧Voutおよび誘導性負荷20のインダクタンスが既知であれば、電流指令Iout*がI1に変化してから負荷電流Iloadが目標値であるI1に達するまでの時間を変化時間情報として算出することができる。変化時間情報は、事前に算出されて記憶されていてもよく、リアルタイムで算出されてもよい。切替制御部52は、時点t1で電流指令Iout*がI1に変化すると、変化時間情報に基づいて、負荷電流IloadがI1に達する時点t2を予測し、その予測に基づいて、時点t2で切替部4をオフ状態からオン状態に切り替える。一方、時点t3においては、切替制御部52は、電流指令Iout*が0に変化すると、切替部4をオン状態からオフ状態に切り替える。これにより、電流および電圧を検出することなく、適切なタイミングで切替部4をオン状態とオフ状態とに切り替えることができる。
ただし、後述のように、切替制御部52が切替部4の切替を制御する時点(切替信号SSが変化する時点)と、実際に切替部4の状態が切り替わる時点との間には、ずれが生じ得る。したがって、そのようなずれを考慮して、切替制御部52が切替部4を制御することが好ましい。あるいは、出力制御部51が、切替部4の状態を監視し、切替部4が実際に切り替わったか否かに基づいて、負荷電流Iloadおよび出力電圧Voutを制御してもよい。なお、図5の例では、電流指令Iout*がパルス状に変化し、負荷電流Iloadが台形状に変化するが、電流指令Iout*が負荷電流Iloadと同様に台形状に変化してもよい。
本実施の形態では、第1および第3の期間に切替部4がオフ状態に維持され、第2の期間に切替部4がオン状態に維持される。それにより、容量性素子21の小型化および低コスト化が可能となる。以下、その理由について、容量性素子21が電力出力部1の出力端子1A,1Bに常時接続される場合を比較例として説明する。
比較例に係る電源装置は、切替部4が設けられずに容量性素子21が電力出力部1の出力端子1A,1Bに常時接続される点を除いて、上記図1の電源装置100と同じ構成を有する。
図6は、比較例における作用について説明するためのタイミングチャートある。図6には、電流指令Iout*、負荷電流Iload、出力電圧Vout、バイパス部2の容量性素子21に印加される電圧(以下、容量性素子電圧と呼ぶ。)Vcap、およびバイパス部2の容量性素子21に流れる電流(以下、容量性素子電流と呼ぶ。)Icapが示される。図6の例における電流指令Iout*、負荷電流Iloadおよび出力電圧Voutの変化は、図5の例における電流指令Iout*、負荷電流Iloadおよび出力電圧Voutの変化と同じである。
容量性素子21が電力出力部1の出力端子1A,1Bに常時接続されていると、図6に示すように、第1~第3の期間の各々において、電力出力部1の出力電圧Voutが、容量性素子21に印加される。
上記のように、第1の期間において、負荷電流Iloadを0からI1に迅速に変化させるためには、出力電圧Voutの実効値が大きく設定されることが望ましい。同様に、第3の期間には、負荷電流IloadをI1から0に迅速に変化させるためには、出力電圧Voutの実効値が大きく設定されることが望ましい。しかしながら、出力電圧Voutの実効値を大きくするためには、出力電圧Voutの絶対値を大きくする必要があり、容量性素子21の印加電圧が高くなる。そのため、容量性素子21には、このような高電圧に耐え得る耐電圧性能が必要となる。
また、第1の期間の開始時および終了時、ならびに第3の期間の開始時および終了時には、容量性素子電圧Vcapの実効値が急変することにより、図6に示すように、容量性素子21に瞬間的に大きな電流が流れる。そのため、容量性素子21には、このような大電流に耐え得る耐電流性能が必要となる。
さらに、上記のように、第1および第3の期間には、電力出力部1の出力電圧Voutが一定に維持される。一方、第2の期間には、出力電圧Voutが短周期で変化する。これにより、第1および第3の期間の出力電圧Voutで支配的となる周波数は、第2の期間の出力電圧Voutにおいて支配的となる周波数よりも低い。以下、第1および第3の期間の出力電圧Voutにおいて支配的となる周波数成分を低周波数成分と呼び、第2の期間の出力電圧Voutで支配的となる周波数成分を高周波成分と呼ぶ。高周波成分の周波数は、例えば、第2の期間におけるリップル成分の周波数と同じまたはそれよりも高い。
図7は、出力電圧Voutの低周波成分に着目した場合の比較例に係る電源装置および誘導性負荷20の等価回路を示す図である。図8は、出力電圧Voutの高周波成分に着目した場合の比較例に係る電源装置および誘導性負荷20の等価回路を示す図である。ここでは、電力出力部1が図3に示す構成を有する場合を例に説明する。
一般的に、誘導成分については、印加される電圧の周波数が低いほどインピーダンスが低く、容量成分については、印加される電圧の周波数が低いほどインピーダンスが高い。そのため、出力電圧Voutの低周波成分に着目すると、誘導性負荷20のインピーダンスに比べて容量性素子21のインピーダンスが十分に高い。この場合、容量性素子21を介して流れる電流を0とみなすことができる。したがって、図7に示すように、等価回路として、電力出力部1と誘導性負荷20との直列回路が形成される。この場合、単位変換器10Cの出力電圧は、リアクトルL1と誘導性負荷20とに分圧され、単位変換器10Dの出力電圧は、リアクトルL2と誘導性負荷20とに分圧される。
実用上、誘導性負荷20のインピーダンスはリアクトルL1,L2のインピーダンスよりも十分に大きい。そのため、単位変換器10C,10Dの出力電圧の大部分が、誘導性負荷20に印加される。容量性素子21は、誘導性負荷20と並列に接続されているので、容量性素子21には、誘導性負荷20と同じく、単位変換器10C,10Dの出力電圧の大部分が印加される。
一方、出力電圧Voutの高周波成分に着目すると、容量性素子21のインピーダンスに比べて誘導性負荷20のインピーダンスが十分に高い。この場合、誘導性負荷20に流れる電流を0とみなすことができる。したがって、図8に示すように、等価回路として、電力出力部1と容量性素子21との直列回路が形成される。この場合、単位変換器10Cの出力電圧は、リアクトルL1と容量性素子21とに分圧され、単位変換器10Dの出力電圧は、リアクトルL1と容量性素子21とに分圧される。
単位変換器10C,10Dの出力電圧の周波数が高いほど、リアクトルL1,L2のインピーダンスは大きい。そのため、単位変換器10C,10Dの高周波成分に着目すると、リアクトルL1,L2のインピーダンスが容量性素子21のインピーダンスに比べて十分に大きい。その結果、単位変換器10C,10Dの出力電圧の大部分がリアクトルL1,L2に印加される。なお、出力電圧Voutの周波数成分は、単位変換器10C,10Dの出力電圧の周波数成分を含むので、出力電圧Voutにおける周波数成分は、単位変換器10C,10Dの出力電圧における周波数成分に依存する。
したがって、出力電圧Voutにおいて低周波成分が支配的となる第1および第3の期間には、出力電圧Voutにおいて高周波成分が支配的となる第2の期間に比べて、容量性素子21に印加される電圧が高くなる傾向がある。
その結果、比較例では、第1および第3の期間における高電圧および大電流に耐え得るように、容量性素子21の耐電圧性能および耐電流性能を高める必要があり、容量性素子21が大型化および高コスト化する。
それに対し、本実施の形態では、容量性素子21の小型化および低コスト化が可能となる。図9は、本実施の形態に係る電源装置100における作用について説明するためのタイミングチャートである。図9には、電流指令Iout*、負荷電流Iload、出力電圧Vout、容量性素子電圧Vcap、容量性素子電流Icapおよび切替部4の状態の変化が示される。
図9に示すように、本実施の形態では、第1および第3の期間に、切替部4がオフ状態に維持されることによって容量性素子21が電力出力部1の出力端子1A,1Bから電気的に切り離される。この場合、出力電圧Voutが切替部4の容量成分と容量性素子21とに分圧されるが、切替部4の容量値は容量性素子21の容量値に比べて極めて小さいため、容量性素子電圧Vcapはほぼ0に維持される。
これにより、第1および第3の期間において、容量性素子21に高電圧が印加することがなく、かつ出力電圧Voutの低周波成分が容量性素子21に印加されることも防止される。また、第1の期間の開始時および終了時、ならびに第3の期間の開始時および終了時に、容量性素子電圧Vcapの実効値が急変することがないので、容量性素子21に瞬間的に大きな電流が流れることもない。これにより、容量性素子21の耐電圧性能および耐電流性能を必要以上に高めることなく、出力電圧Voutの実効値を高めることができる。出力電圧Voutの実効値を高めることにより、高スルーレート性能が得られる。
一方、第2の期間には、切替部4がオン状態に維持されるので、容量性素子21が電力出力部1の出力端子1A,1Bに電気的に接続され、負荷電流Iloadのリップル成分が低減される。これにより、低リップル性能が得られる。
なお、第2の期間には、電力出力部1の出力電圧Voutが容量性素子21に印加されるが、上記のように、第2の期間における出力電圧Voutの実効値は、第1および第3の期間における実効値よりも低いので、容量性素子21への印加電圧は抑制される。
以上説明したように、実施の形態1では、電力出力部1が絶対値が異なる3レベル以上の電圧を選択的に出力可能に構成されるので、第1および第3の期間における出力電圧Voutと第2の期間における出力電圧Voutとを異なる値に設定することができる。この場合、第1および第3の期間で切替部4がオフ状態に維持されることにより、容量性素子21が電力出力部1の出力端子1A,1Bから電気的に切り離される。そのため、出力電圧Voutの絶対値を比較的大きく設定し、出力電圧Voutの実効値を大きくすることで、容量性素子21に高電圧および大電流を生じさせることなく、負荷電流Iloadを迅速に目標値に変化させることができる。また、第2の期間で切替部4がオン状態に維持されることにより、容量性素子21が電力出力部1の出力端子1A,1Bに電気的に接続される。そのため、出力電圧Voutの絶対値を比較的小さく設定し、出力電圧Voutの実効値を小さくすることで、容量性素子21への印加電圧を抑制しつつ、容量性素子21により負荷電流Iloadのリップル成分を低減することができる。これにより、容量性素子21の耐電圧性能および耐電流性能を必要以上に高めることなく、高スルーレート性能および低リップル性能を確保することができる。それにより、高スルーレート性能および低リップル性能を確保しつつ、容量性素子21の小型化および低コスト化が可能となる。また、容量性素子21の小型化および低コスト化により、電源装置100の小型化および低コスト化も可能となる。
なお、上記の例では、第2の期間の全体で切替部4がオン状態に維持されるが、第2の期間において一時的に切替部4がオフ状態に切り替えられてもよい。低リップル性能を確保するためには、第2の期間の少なくとも一部で切替部4がオン状態に維持される必要があるが、短時間だけ切替部4がオフ状態に切り替えられても、低リップル性能を確保することは可能である。
また、上記の例では、第1および第3の期間の全体で切替部4がオフ状態に維持されるが、第1および第3の期間が、負荷電流Iloadが変化しない期間を含む場合には、負荷電流Iloadが変化する期間のみ、切替部4がオフ状態に維持されてもよい。例えば、第1および第3の期間において、負荷電流Iloadが段階的に(ステップ状に)に変化される場合には、負荷電流Iloadの変化時にのみ切替部4がオフ状態に維持され、負荷電流Iloadが維持される期間には切替部4がオン状態に維持されてもよい。この場合、負荷電流Iloadの変化時に切替部4がオフ状態に維持されることにより、容量性素子21に高電圧が印加されること、および容量性素子21を介して大電流が流れることが防止される。
次に、図1の切替制御部52から出力される切替信号SSと切替部4との関係について説明する。図10は、電流指令Iout*、負荷電流Iload、切替信号SSおよび切替部4の状態の変化を示すタイミングチャートである。
図10の例では、切替信号SSがローレベルである場合、切替部4がオフ状態に制御され、切替信号SSがハイレベルである場合、切替部4がオン状態に制御される。それにより、切替信号SSがローレベルからハイレベルに変化することに応答して、切替部4がオフ状態からオン状態に切り替えられ、切替信号SSがハイレベルからローレベルに変化することに応答して、切替部4がオン状態からオフ状態に切り替えられる。なお、切替信号SSのハイレベルは、請求項における切替信号の第1の状態に該当し、切替信号SSのローレベルは、請求項における切替信号の第2の状態に該当する。
ここで、切替信号SSが変化してから実際に切替部4の状態が切り替わるまでの間には、切替部4の特性に依存した遅れ時間Tmが生じる。そこで、切替制御部52は、第2の期間の開始時点t2で、切替部4がオフ状態からオン状態に切り替わるように、第2の期間の開始時点t2よりも前の時点で切替信号SSをローレベルからハイレベルに変化させてもよい。また、切替制御部52は、第2の期間の終了時点t3で、切替部4がオン状態からオフ状態に切り替わるように、第2の期間の終了時点t3よりも前の時点で切替信号SSをハイレベルからローレベルに変化させてもよい。
図10の例では、時点t2よりも遅れ時間Tmだけ前の時点t2aで、切替制御部52が切替信号SSをローレベルからハイレベルに変化させる。これにより、時点t2aから遅れ時間Tmが経過した時点t2において、切替部4がオフ状態からオン状態に切り替わる。また、時点t3よりも遅れ時間Tmだけ前の時点t3で、切替制御部52が切替信号SSをハイレベルからローレベルに変化させる。これにより、時点t3aから遅れ時間Tmが経過した時点t3において、切替部4がオン状態からオフ状態に切り替わる。
このように、切替部4の状態が切り替えられるべき時点よりも前に切替信号SSが変化されることにより、適切なタイミングで容量性素子21を電力出力部1の出力端子1A,1Bに電気的に接続する、または容量性素子21を電力出力部1の出力端子1A,1Bから電気的に切り離すことができる。これにより、第1および第3の期間で容量性素子21に高電圧および高電流が生じることを防止することができ、かつ第2の期間で負荷電流Iloadのリップル成分を低減することができる。
切替信号SSの変化時点は、電流指令Iout*、変化時間情報および遅れ時間Tmに基づいて決定することができる。上記のように、第1の期間における出力電圧Voutおよび誘導性負荷20のインダクタンスが既知であれば、電流指令Iout*がI1に変化してから負荷電流IloadがI1に達するまでの時間を変化時間情報として算出することができる。また、遅れ時間Tmは、実証またはシミュレーション等により予め取得することができる。これにより、切替制御部52は、時点t1で電流指令Iout*がI1に変化すると、変化時間情報に基づいて、負荷電流IloadがI1に達する時点t2を予測し、予測した時点t2より遅れ時間Tmだけ前の時点を、切替信号SSをハイレベルに変化させるべき時点t2aとして決定することができる。
また、第2の期間の長さ(時点t2から時点t3までの時間)が予め定められている場合には、時点t2に基づいて時点t3を予測することができる。そのため、予測した時点t3より遅れ時間Tmだけ前の時点を、切替信号SSをローレベルに変化させるべき時点t3aとして決定することができる。
あるいは、電流指令Iout*がI1に変化した時点t1から切替信号SSをハイレベルに変化させるべき時点までの時間、電流指令Iout*がI1に変化した時点t1から切替信号SSをローレベルに変化させるべき時点までの時間等が予め定められ、その時間情報に基づいて、切替制御部52が切替信号SSを変化させてもよい。
なお、図10の例では、切替信号SSがローレベルからハイレベルに変化される時点t2aが、第2の期間の開始時点t2から遅れ時間Tmだけ前に設定され、切替信号SSがハイレベルからローレベルに変化される時点t3aが、第2の期間の終了時点t3から遅れ時間Tmだけ前に設定されるが、切替信号SSが他の時点で変化されてもよい。
例えば、切替制御部52は、第2の期間の開始時点t2よりも後の時点であって第2の期間内の時点で、切替部4がオフ状態からオン状態に切り替わるように、第2の終了期間の開始時点t2よりも前の時点で切替信号SSをローレベルからハイレベルに変化させてもよい。具体的には、時点t2aより後であって時点t2より前の時点で切替信号SSがローレベルからハイレベルに変化されてもよい。この場合、第2の期間が開始された後に切替部4がオフ状態からオン状態に切り替わる。そのため、第2の期間が開始されてから切替部4がオン状態に切り替わるまでの期間、負荷電流Iloadにリップル成分が含まれる可能性があるが、第1の期間において容量性素子21に高電圧が印加されることおよび容量性素子21を介して大電流が流れることが十分に防止される。
また、切替制御部52は、第2の期間の終了時点t3よりも前の時点であって第2の期間内の時点で、切替部4がオン状態からオフ状態に切り替わるように、第2の期間の終了時点t3よりも前の時点で切替信号SSをハイレベルからローレベルに変化させてもよい。具体的には、時点t2より後であって時点3aより前の時点で切替信号SSがローレベルからハイレベルに変化されてもよい。この場合、第2の期間が終了する前に切替部4がオフ状態からオン状態に切り替わる。そのため、切替部4がオフ状態に切り替わってから第2の期間が終了するまでの期間、負荷電流Ilaodにリップル成分が含まれる可能性があるが、第3の期間において容量性素子21に高電圧が印加されることおよび容量性素子21を介して大電流が流れることが十分に防止される。
制御部5の出力制御部51および切替制御部52の機能は、電子回路等のハードウェアで実現されてもよく、ソフトウェアで実現されてもよい。図11は、制御部5の少なくとも一部の機能がソフトウェアで実現される例を示す図である。図11の例では、制御部5が、処理装置(プロセッサ)501および記憶装置(メモリ)502を備える。処理装置501は、例えばCPU(中央演算処理装置)であり、記憶装置502に記憶されたプログラムを読み出して実行することにより、出力制御部51および切替制御部52の機能を実現することができる。処理装置501としては、ASIC(特定用途向け集積回路)、DSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)等が用いられてもよい。また、記憶装置502としては、ROM(Read only Memory)、RAM(Random Access Memory)、HDD(Hard disk drive)等が用いられてもよい。
なお、図1の出力制御部51と切替制御部52とが互いに別個のハードウェアにより実現されてもよい。この場合、出力制御部51と切替制御部52とが信号線を介して互いに接続され、その信号線を介して出力制御部51と切替制御部との間で各種情報(例えば上記の電圧情報)が伝達される。
実施の形態2.
本発明の実施の形態2に係るMRI装置について説明する。図12は、本発明の実施の形態2に係るMRI装置の構成を示す図である。
図12に示すように、MRI装置1000は、上記実施の形態1に係る電源装置100を備えるとともに、上記の誘導性負荷20に相当する傾斜磁場コイル200を備える。本実施の形態では、傾斜磁場をX軸方向、Y軸方向、Z軸方向に発生させるため、3軸分の電源装置100および傾斜磁場コイル200がそれぞれ設けられる。なお、図12においては、3軸分の傾斜磁場コイル200が簡略的に1つの傾斜磁場コイル200として示される。
また、MRI装置1000は、載置部201、静磁場電源202、静磁場コイル203、送信部204、受信部206、画像データ生成部207、表示部208およびシーケンサ210をさらに備える。
載置部201に被検体Mが載置される。被検体Mは、例えば人体である。静磁場電源202は、静磁場コイル203に電力を供給する。静磁場コイル203は、静磁場電源202から供給された電力により励磁され、載置部201に載置された被検体Mに対して静磁場を発生する。各電源装置100は、対応する傾斜磁場コイル200に電力を供給する。各傾斜磁場コイル200は、電源装置100から供給された電力により励磁され、載置部201に載置された被検体Mに対して傾斜磁場を発生する。
送信部204は、載置部201に載置された被検体Mに対してRF(RadioFrequency)パルスを照射するRFコイルを含む。送信部204からのRFパルスの照射により、被検体Mにおいて核磁気共鳴が生じる。受信部206は、核磁気共鳴によって生じる核磁気共鳴信号を受信する受信コイルを含む。画像データ生成部207は、受信部206により受信された核磁気共鳴信号に基づいて被検体Mの断層画像データを生成する。表示部208は、受信部206により生成された断層画像データに基づいて、被検体Mの断層画像を表示する。断層画像に基づいて、被検体Mを診断することができる。シーケンサ210は、送信部204および画像データ生成部207を制御する。また、シーケンサ210は、実施の形態1における外部装置に相当し、各電源装置100に電流指令Iout*を与えることにより、各電源装置100を制御する。
3つの電源装置100からX軸、Y軸およびZ軸にそれぞれ対応する傾斜磁場コイル200にそれぞれ矩形波電流が供給されることにより、3軸の傾斜磁場が合成される。各軸の傾斜磁場は強力な静磁場に重畳されて被検体Mに印加される。
静磁場に置かれた原子核スピンが固有の周波数(ラーモア周波数)の電磁波と共鳴する核磁気共鳴により原子核スピンは励起され、その後の緩和に伴って発生する核磁気共鳴信号を受信部206が取得し、その核磁気共鳴信号を画像データ生成部207が断層画像データに変換する。
上記のように、各電源装置100においては、高スルーレート性能および低リップル性能を確保しつつ、容量性素子21の小型化および低コスト化が可能である。各電源装置100の高スルーレート性能が確保されることにより、MRI装置1000が短時間で撮像を行うことができる。また、各電源装置100の低リップル性能が確保されることにより、傾斜磁場コイル200による傾斜磁場の変動が抑制され、MRI装置1000によって生成される画像の品質を高めることができる。さらに、容量性素子21の小型化および低コスト化によって電源装置100が小型化および低コスト化が実現されると、MRI装置1000の小型化および低コスト化も可能となる。
他の実施の形態.
上記実施の形態においては、バイパス部2が切替部4および容量性素子21を含み、切替部4がオン状態である場合に容量性素子21によって電力出力部1の出力電流からリップル成分が除去されるが、バイパス部2の構成はこれに限らない。例えば、カットオフ周波数以上の周波数成分を除去するローパスフィルタ、共振周波数付近の周波数成分を除去するノッチフィルタ、トランスの磁気結合を利用してリップル相殺しつつ高周波成分を除去するリップルキャンセル回路等がバイパス部2に含まれてもよい。
上記実施の形態では、負荷電流Iloadが電流指令Iout*に追従するように、出力制御部51が電力出力部1を制御するが、出力制御部51による電力出力部1の制御態様はこれに限定されない。例えば、負荷電流Iloadの目標値の変化が予め定められ、その目標値の変化に追従するように、出力制御部51が電力出力部1を制御してもよい。
上記実施の形態1に係る電源装置100は、MRI装置に限らず、加速装置等の誘導性負荷を備える他の装置に用いることが可能である。
本願は、様々な例示的な実施の形態が記載されているが、1つまたは複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。