JPWO2020208699A1 - 傾斜磁場電源装置およびそれを備えた磁気共鳴画像診断装置 - Google Patents

Abstract

傾斜磁場電源装置（１００）は、シリコン半導体から成る複数のスイッチング素子を有する第１インバータ回路（ＩＮＶ１）と、ワイドバンドギャップ半導体から成る複数のスイッチング素子を有する第２インバータ回路（ＩＮＶ２）との交流出力端を直列接続して、傾斜磁場コイル（５０）に電力供給する。制御装置（３０）は、電流立ち上げ期間（Ｔａ）と定電流出力期間（Ｔｂ）と電流立ち下げ期間（Ｔｃ）とを有し、電流立ち上げ期間（Ｔａ）および前記電流立ち下げ期間（Ｔｃ）では、第１、第２インバータ回路（ＩＮＶ１，ＩＮＶ２）の各スイッチング状態を固定にして定電圧を出力させ、定電流出力期間（Ｔｂ）では、第１インバータ回路（ＩＮＶ１）を０電圧出力させると共に、第２インバータ回路（ＩＮＶ２）を、定電流指令値に基づいて高周波スイッチング制御する。

Description

本願は、傾斜磁場電源装置およびそれを備えた磁気共鳴画像診断装置に関するものである。

磁気共鳴画像診断装置（以下、ＭＲＩ装置と称す）は、核磁気共鳴法を用いた画像診断装置である。核磁気共鳴とは、静磁場に置かれた原子核スピンが固有の周波数（ラーモア周波数）の電磁波と共鳴する現象である。ＭＲＩ装置では、核磁気共鳴により原子核スピンを励起し、その後の緩和に伴って発生する磁気共鳴信号を取得し、画像データに変換している。
ＭＲＩ装置の構成要素の１つである傾斜磁場コイルには、Ｘ軸、Ｙ軸、Ｚ軸の３軸のコイルが用いられ、これらに傾斜磁場電源装置から電力供給することで３軸の傾斜磁場が合成される。そして、これらの傾斜磁場は強力な静磁場に重畳されて被検体に印加される。

静磁場に重畳される傾斜磁場は、静磁場の変動量よりも十分に大きいことが求められ、傾斜磁場コイルには大電流を流す必要がある。また、傾斜磁場コイルに流れる電流には、傾斜磁場の変動量を抑制するためにリップルの小さい高精度な電流が求められる。さらに、ＭＲＩ装置における撮像の高速化のために、傾斜磁場には高電圧による高いスルーレートが求められる。このため、傾斜磁場電源装置は大電流を高精度に出力可能で、かつ高電圧を出力可能であることが求められる。

特許文献１に記載される従来の傾斜磁場電源装置では、高電圧源から供給される高電圧をスイッチングして駆動波形を生成するフルブリッジ回路を有する複数のパワーステージがカスケード接続され、高電圧の出力を可能にしている。
また、特許文献２に記載される従来の電源装置では、複数のスイッチング電源を並列に接続し、各スイッチング電源は、位相をずらして駆動制御する。これにより出力のリップルは高周波化されると共に低減される。

特開２００９−３９２４７号公報 特開平８−２１１１３９号公報

上記特許文献１に記載される従来の傾斜磁場電源装置では、パワーステージの多段化により高電圧が出力可能になるが、装置の大型化を招くものであった。また電流の出力精度を向上するのは困難であった。
また上記特許文献２に記載される従来の電源装置では、高電圧、大電流を出力するには限界があった。

本願は、上記のような課題を解決するための技術を開示するものであり、高電圧および大電流の出力と、高精度な電流制御とが可能で、小型の装置構成の傾斜磁場電源装置を提供することを目的とする。
さらに、この傾斜磁場電源装置を備えて、高速、高画質で撮像できるＭＲＩ装置を提供する事を目的とする。

本願に開示される第１の傾斜磁場電源装置は、第１直流電圧部と複数のスイッチング素子を有する第１インバータ回路と、第２直流電圧部と複数のスイッチング素子を有する第２インバータ回路と、出力電流を検出する電流検出部と、前記第１、第２インバータ回路を出力制御する制御装置とを備える。前記第１インバータ回路の前記複数のスイッチング素子は、シリコン半導体から成り、前記第２インバータ回路の前記複数のスイッチング素子は、シリコン半導体よりもバンドギャップが広いワイドバンドギャップ半導体から成る。前記第１インバータ回路の交流出力端と、前記第２インバータ回路の交流出力端とを直列接続して、傾斜磁場コイルに電力供給する。

また、本願に開示される第２の傾斜磁場電源装置は、第１直流電圧部と複数のスイッチング素子を有する第１インバータ回路と、第２直流電圧部と複数のスイッチング素子を有する第２インバータ回路と、出力電流を検出する電流検出部と、前記第１、第２インバータ回路を出力制御する制御装置とを備えて、前記第１インバータ回路の交流出力端と、前記第２インバータ回路の交流出力端とを直列接続して、傾斜磁場コイルに電力供給する。前記制御装置は、電流立ち上げ期間と、該電流立ち上げ期間に続く定電流出力期間と、該定電流出力期間に続く電流立ち下げ期間とを有して、前記出力電流である台形波電流を前記傾斜磁場コイルに出力するように前記第１、第２インバータ回路を出力制御する。前記制御装置は、前記電流立ち上げ期間および前記電流立ち下げ期間では、前記第１、第２インバータ回路の各スイッチング状態を固定にして、該第１、第２インバータ回路の出力電圧和による定電圧を出力させる定電圧制御を行う。そして前記定電流出力期間では、前記第１インバータ回路を０電圧出力させると共に、前記第２インバータ回路を、定電流指令値に基づいて高周波スイッチング制御する、定電流制御を行う。

また、本願に開示される磁気共鳴画像診断装置は、前記第１または第２の傾斜磁場電源装置と、該傾斜磁場電源装置から電力供給されて励磁される前記傾斜磁場コイルとを備える。

本願に開示される傾斜磁場電源装置によれば、小型の装置構成にて高電圧および大電流の出力と、高精度な電流制御とが可能となる。
また、本願に開示される磁気共鳴画像診断装置によれば、高速、高画質で撮像できる。

実施の形態１による傾斜磁場電源装置の回路構成を示す図である。 実施の形態１による傾斜磁場電源装置の出力電流波形を示す図である。 実施の形態１による傾斜磁場電源装置の動作を説明する各部の波形図である。 実施の形態１による傾斜磁場電源装置の動作を説明する各部の波形図である。 実施の形態１による定電流制御における第２インバータ回路の制御ブロック図である。 実施の形態２による傾斜磁場電源装置の回路構成を示す図である。 実施の形態２による第２インバータ回路の横流経路を示す図である。 実施の形態２による第２インバータ回路の横流経路を示す図である。 実施の形態２による第２インバータ回路の横流経路を示す図である。 実施の形態２による第２インバータ回路の構成を示す図である。 実施の形態２による第２インバータ回路の横流抑制制御を説明する電流経路図である。 実施の形態２による第２インバータ回路の横流抑制制御を説明する電流経路図である。 実施の形態２による第２インバータ回路の横流抑制制御を説明する電流経路図である。 実施の形態２による第２インバータ回路の横流抑制制御を説明する電流経路図である。 実施の形態２による第２インバータ回路の別例を示す構成図である。 実施の形態３による傾斜磁場電源装置の回路構成を示す図である。 実施の形態３による第２インバータ回路の構成を示す図である。 実施の形態４による傾斜磁場電源装置の動作を説明する各部の波形図である。 実施の形態６によるＭＲＩ装置の全体構成を示す図である。

実施の形態１．
図１は、実施の形態１による傾斜磁場電源装置の回路構成を示す図である。
図１に示すように、傾斜磁場電源装置１００は、第１インバータ回路ＩＮＶ１と第２インバータ回路ＩＮＶ２とを備え、第１インバータ回路ＩＮＶ１の交流出力端と、第２インバータ回路ＩＮＶ２の交流出力端とを直列接続して、傾斜磁場コイル５０に電力供給する。また、傾斜磁場電源装置１００は、第１インバータ回路ＩＮＶ１および第２インバータ回路ＩＮＶ２を出力制御する制御装置３０と、傾斜磁場電源装置１００から傾斜磁場コイル５０に出力される出力電流Ｉｏｕｔを検出する電流検出部４０とを備える。

第１インバータ回路ＩＮＶ１は、シリコン半導体から成る複数のスイッチング素子１１、１２、１３、１４と第１直流電圧部１０とを備えるフルブリッジ回路で、第１直流電圧部１０の直流電力を交流電力に変換して出力する。この場合、スイッチング素子１１〜１４には、ダイオードが逆並列に接続されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が用いられるが、高耐圧であればサイリスタ等、他のスイッチング素子でも良い。
第１インバータ回路ＩＮＶ１では、２直列のスイッチング素子１１、１２から成る第１レグ（１１−１２）の交流出力端と、２直列のスイッチング素子１３、１４から成る第２レグ（１３−１４）の交流出力端との間に、＋Ｖ１、−Ｖ１、０の３レベルの電圧が出力される。なお、Ｖ１は第１直流電圧部１０の電圧で、例えば１２００Ｖとする。

第２インバータ回路ＩＮＶ２は、シリコン半導体よりもバンドギャップが広いワイドバンドギャップ半導体から成る複数のスイッチング素子２１、２２、２３、２４と第２直流電圧部２０とを備えるフルブリッジ回路で、第２直流電圧部２０の直流電力を交流電力に変換して出力する。この場合、スイッチング素子２１〜２４には、シリコンカーバイド（ＳｉＣ）から成り、ソース・ドレイン間にダイオードが接続されたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が用いられる。なお、スイッチング素子２１〜２４は、ガリウムナイトライド等、他のワイドバンドギャップ半導体から成るものでも良く、またＭＯＳＦＥＴに限るものではない。

第２インバータ回路ＩＮＶ２では、２直列のスイッチング素子２１、２２から成る第１レグ（２１−２２）の交流出力端と、２直列のスイッチング素子２３、２４から成る第２レグ（２３−２４）の交流出力端との間に、＋Ｖ２、−Ｖ２、０の３レベルの電圧が出力される。なお、Ｖ２は第２直流電圧部２０の電圧で、第１インバータ回路ＩＮＶ１の第１直流電圧部１０の電圧Ｖ１よりも低電圧であり、例えば８００Ｖとする。
なお、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２はフルブリッジ回路としたが、３レベルインバータであれば、フルブリッジ回路に限るものではない。

制御装置３０には、電流検出部４０が検出した出力電流Ｉｏｕｔの値が入力される。そして、この出力電流（値）Ｉｏｕｔと、定電流指令値としての出力電流指令Ｉｏｕｔ＊とに基づいて、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の各スイッチング素子１１〜１４、２１〜２４へのゲート信号Ｇ１１〜Ｇ１４、Ｇ２１〜Ｇ２４を生成して、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２を出力制御する。

次に、傾斜磁場電源装置１００の動作について説明する。例として、傾斜磁場電源装置１００が、図２に示すような台形波電流である出力電流Ｉｏｕｔを傾斜磁場コイル５０に出力するときの動作を説明する。
図３は、傾斜磁場電源装置１００の動作を説明する各部の波形図である。ここでは、出力電流Ｉｏｕｔ、第１インバータ回路ＩＮＶ１の出力電圧Ｖ−ＩＮＶ１、第２インバータ回路ＩＮＶ２の出力電圧Ｖ−ＩＮＶ２、各スイッチング素子１１〜１４、２１〜２４へのゲート信号Ｇ１１〜Ｇ１４、Ｇ２１〜Ｇ２４を示す。
図に示すように、制御装置３０は、電流立ち上げ期間Ｔａと、電流立ち上げ期間Ｔａに続く定電流出力期間Ｔｂと、定電流出力期間Ｔｂに続く電流立ち下げ期間Ｔｃとを有して、主回路である第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２から台形波電流（出力電流Ｉｏｕｔ）を出力する。

電流立ち上げ期間Ｔａでは、制御装置３０は、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和による定電圧（Ｖ１＋Ｖ２）を出力する定電圧制御を行う。
第１インバータ回路ＩＮＶ１は、スイッチング素子１１、１４をオン状態に、スイッチング素子１２、１３をオフ状態に固定して、第１直流電圧部１０の電圧Ｖ１を出力する。第２インバータ回路ＩＮＶ２は、スイッチング素子２１、２４をオン状態に、スイッチング素子２２、２３をオフ状態に固定して、第２直流電圧部２０の電圧Ｖ２を出力する。

第１インバータ回路ＩＮＶ１と第２インバータ回路ＩＮＶ２とは直列接続されているため、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和による電圧（Ｖ１＋Ｖ２）が、傾斜磁場電源装置１００から出力され、傾斜磁場コイル５０が励磁される。そして、出力電流Ｉｏｕｔは、出力電流指令Ｉｏｕｔ＊に向かって速やかに増大する。このとき、電流の傾斜（単位時間当たりの電流：（ｄＩ／ｄＴ））は、出力電圧（Ｖ１＋Ｖ２）と傾斜磁場コイル５０のインダクタンスから決定される。

定電流出力期間Ｔｂでは、制御装置３０は、第１インバータ回路ＩＮＶ１を０電圧出力させると共に、第２インバータ回路ＩＮＶ２を、出力電流指令Ｉｏｕｔ＊に基づいて高周波スイッチング制御する、定電流制御を行う。
第１インバータ回路ＩＮＶ１は、スイッチング素子１２、１４をオン状態に、スイッチング素子１１、１３をオフ状態に固定して、０電圧を出力する。第２インバータ回路ＩＮＶ２は、出力電流Ｉｏｕｔが出力電流指令Ｉｏｕｔ＊に追従するように高周波スイッチング制御される。この場合、第２インバータ回路ＩＮＶ２は、第１レグ（２１−２２）と第２レグ（２３−２４）とを半周期ずらせて高周波スイッチングされ、出力電圧Ｖ−ＩＮＶ２の周波数は、スイッチング周波数の２倍となる。

なお、傾斜磁場コイル５０に第２インバータ回路ＩＮＶ２の出力電圧Ｖ−ＩＮＶ２が印加されることで、出力電圧Ｖ−ＩＮＶ２の周波数と同じ周波数のリップル電流が出力電流Ｉｏｕｔに重畳されるが、図示しないフィルタ回路にてリップル成分を除去し、出力電流Ｉｏｕｔを高精度な直流電流にできる。出力電流指令Ｉｏｕｔ＊は一定であるため、出力電流Ｉｏｕｔは一定の直流電流に高精度に維持される。

電流立ち下げ期間Ｔｃでは、制御装置３０は、電流立ち上げ期間Ｔａと逆の動作を行い、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和による定電圧（−Ｖ１−Ｖ２）を出力する定電圧制御を行う。
第１インバータ回路ＩＮＶ１は、スイッチング素子１１、１４をオフ状態に、スイッチング素子１２、１３をオン状態に固定して、第１直流電圧部１０の電圧Ｖ１を逆極性で出力する。第２インバータ回路ＩＮＶ２は、スイッチング素子２１、２４をオフ状態に、スイッチング素子２２、２３をオン状態に固定して、第２直流電圧部２０の電圧Ｖ２を逆極性に出力する。そして、電圧（−Ｖ１−Ｖ２）が、傾斜磁場電源装置１００から出力され、傾斜磁場コイル５０が消磁される。そして、出力電流Ｉｏｕｔは、速やかに低減する。

以上のように、制御装置３０は、電流立ち上げ期間Ｔａと定電流出力期間Ｔｂと電流立ち下げ期間Ｔｃとを有して、台形波電流（出力電流Ｉｏｕｔ）を出力する。
傾斜磁場電源装置１００は、ＭＲＩ装置に要求される撮像に応じた出力電流Ｉｏｕｔが求められ、即ち、撮像に応じた定電流指令値である出力電流指令Ｉｏｕｔ＊を用いる。制御装置３０は、電流立ち上げ期間Ｔａおよび電流立ち下げ期間Ｔｃにおいて、出力電流指令Ｉｏｕｔ＊に基づいて、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和のレベルを決定し、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の各出力電圧レベルを決定する。そして、各出力電圧レベルに基づいて、定電圧制御を行う。

なお、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和のレベルは、０、±Ｖ１、±（Ｖ１−Ｖ２）、±Ｖ２、±（Ｖ１＋Ｖ２）の９レベル、特に、Ｖ１＝２（Ｖ２）である場合は、０、±Ｖ１、±Ｖ２、±（Ｖ１＋Ｖ２）の７レベルである。この複数の電圧レベルの中から、出力電流指令Ｉｏｕｔ＊に応じて第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和のレベルが決定される。

出力電流Ｉｏｕｔのレベルが、図３で示す場合より低い場合について、図４に基づいて以下に説明する。この場合、出力電流指令Ｉｏｕｔ＊に応じて第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和が（Ｖ１−Ｖ２）と決定されるものとする。
電流立ち上げ期間Ｔａでは、制御装置３０は、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和による定電圧（Ｖ１−Ｖ２）を出力する定電圧制御を行う。
第１インバータ回路ＩＮＶ１は、スイッチング素子１１、１４をオン状態に、スイッチング素子１２、１３をオフ状態に固定して、第１直流電圧部１０の電圧Ｖ１を出力する。第２インバータ回路ＩＮＶ２は、スイッチング素子２２、２３をオン状態に、スイッチング素子２１、２４をオフ状態に固定して、第２直流電圧部２０の電圧Ｖ２を逆極性で出力する。そして、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和による電圧（Ｖ１−Ｖ２）が、傾斜磁場電源装置１００から出力され、傾斜磁場コイル５０が励磁される。そして、出力電流Ｉｏｕｔは、出力電流指令Ｉｏｕｔ＊に向かって速やかに増大する。

定電流出力期間Ｔｂでは、制御装置３０は、図３で示す場合と同様に、第１インバータ回路ＩＮＶ１を０電圧出力させると共に、第２インバータ回路ＩＮＶ２を、出力電流指令Ｉｏｕｔ＊に基づいて高周波スイッチング制御する、定電流制御を行う。
第１インバータ回路ＩＮＶ１は、スイッチング素子１２、１４をオン状態に、スイッチング素子１１、１３をオフ状態に固定して、０電圧を出力する。第２インバータ回路ＩＮＶ２は、出力電流Ｉｏｕｔが出力電流指令Ｉｏｕｔ＊に追従するように高周波スイッチング制御される。

電流立ち下げ期間Ｔｃでは、制御装置３０は、電流立ち上げ期間Ｔａと逆の動作を行い、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和による定電圧（−Ｖ１＋Ｖ２）を出力する定電圧制御を行う。
第１インバータ回路ＩＮＶ１は、スイッチング素子１１、１４をオフ状態に、スイッチング素子１２、１３をオン状態に固定して、第１直流電圧部１０の電圧Ｖ１を逆極性で出力する。第２インバータ回路ＩＮＶ２は、スイッチング素子２２、２３をオフ状態に、スイッチング素子２１、２４をオン状態に固定して、第２直流電圧部２０の電圧Ｖ２を出力する。そして、電圧（−Ｖ１＋Ｖ２）が、傾斜磁場電源装置１００から出力され、傾斜磁場コイル５０が消磁される。そして、出力電流Ｉｏｕｔは、速やかに低減する。

次に、定電流出力期間Ｔｂにおける定電流制御の詳細について説明する。
図５は、定電流制御における第２インバータ回路ＩＮＶ２の制御ブロック図である。図５に示すように、制御装置３０では、減算器３１にて出力電流指令Ｉｏｕｔ＊と出力電流Ｉｏｕｔとの偏差が演算され、該偏差は比例積分（ＰＩ）制御器３２にてＰＩ制御されて制御量３２ａが演算される。即ち、出力電流Ｉｏｕｔが出力電流指令Ｉｏｕｔ＊に追従するフィードバック制御により制御量３２ａが演算される。

また、電流通流時に発生する各種電圧降下を補償するフィードフォワード制御を、上記フィードバック制御と併せて行う。傾斜磁場コイル５０の抵抗成分Ｒｃｏｉｌによって発生する電圧降下に基づくフィードフォワード項３３ａと、第２インバータ回路ＩＮＶ２のスイッチング素子２１〜２４のオン抵抗Ｒｄｓに電流が流れることによって発生する電圧降下に基づくフィードフォワード項３３ｂとを加算器３４ａにて加算する。さらに、第１インバータ回路ＩＮＶ１のスイッチング素子１１〜１４に電流が流れることによって発生するコレクタ・エミッタ間電圧Ｖｃｅとエミッタ・コレクタ間電圧Ｖｅｃとの電圧降下を補償するフィードフォワード項３３ｃを加算器３４ｂにて加算する。さらに、第２インバータ回路ＩＮＶ２のスイッチング素子２１〜２４のスイッチングの際のデッドタイムＴｄによって発生する電圧降下に基づくフィードフォワード項３３ｄを加算器３４ｃにて加算する。

このように各種電圧降下を補償するフィードフォワード項３３ａ〜３３ｄを合算した値３３を、加算器３５にてフィードバック制御による制御量３２ａに加算して電圧指令Ｖｏｕｔ＊が演算される。電圧指令Ｖｏｕｔ＊は、除算器３６にて第２直流電圧部２０の電圧Ｖ２で除算され、第２インバータ回路ＩＮＶ２のＤｕｔｙ比Ｄが生成される。
このように、制御装置３０では、フィードバック制御とフィードフォワード制御とを合成して出力電圧Ｖ−ＩＮＶ２の電圧指令Ｖｏｕｔ＊を演算して第２インバータ回路ＩＮＶ２のＤｕｔｙ比Ｄを生成する。そして、制御装置３０は、Ｄｕｔｙ比Ｄに基づいて、第２インバータ回路ＩＮＶ２の各スイッチング素子２１〜２４へのゲート信号Ｇ２１〜Ｇ２４を生成して、スイッチング素子２１〜２４を高周波スイッチング制御する。

なお、フィードバック制御と合成されるフィードフォワード制御について、４種のフィードフォワード項３３ａ〜３３ｄの合算するものを示したが、この組み合わせに限るものではなく、電流通流時に発生する電圧降下を補償するものであれば良い。

次に、電流立ち上げ期間Ｔａにおける定電圧制御から、定電流出力期間Ｔｂにおける定電流制御への切り替えについて説明する。
制御装置３０は、電流立ち上げ期間Ｔａにおける定電圧制御において、出力電流Ｉｏｕｔが設定電流値ＩＡに到達すると、定電圧制御から、出力電流Ｉｏｕｔが出力電流指令Ｉｏｕｔ＊に追従する定電流制御に切り替えて定電流出力期間Ｔｂに移行する。設定電流値ＩＡは、出力電流指令Ｉｏｕｔ＊より小さい電流値に予め設定される。
このような制御の切り替えにより、出力電流Ｉｏｕｔが出力電流指令Ｉｏｕｔ＊を超えてオーバーシュートすることが無く、かつ高速に出力電流Ｉｏｕｔを立ち上げることが可能になる。
なお、設定電流値ＩＡは、出力電流Ｉｏｕｔのオーバーシュートが回避できれば不要に小さくし過ぎず、出力電流指令Ｉｏｕｔ＊に近い値が望ましい。

また、電流立ち上げ期間Ｔａにおける定電圧制御から、定電流出力期間Ｔｂにおける定電流制御への切り替えは、切り替えの時間を予め設定することで切り替えても良い。制御装置３０は、電流立ち上げ期間Ｔａにおける定電圧制御において、設定時間ＴＡが経過すると、出力電流Ｉｏｕｔが出力電流指令Ｉｏｕｔ＊に追従する定電流制御に切り替えて定電流出力期間Ｔｂに移行する。この場合、出力電流Ｉｏｕｔが出力電流指令Ｉｏｕｔ＊に到達する時間よりも短い設定時間ＴＡが予め設定され、この設定時間ＴＡは、電流立ち上げ期間Ｔａに対応する時間となる。
この場合も、出力電流Ｉｏｕｔが出力電流指令Ｉｏｕｔ＊を超えてオーバーシュートすることが無く、かつ高速に出力電流Ｉｏｕｔを立ち上げることが可能になる。
なお、設定時間ＴＡは、出力電流Ｉｏｕｔのオーバーシュートが回避できれば不要に短くし過ぎず、出力電流指令Ｉｏｕｔ＊に到達する時間に近い値が望ましい。

定電流出力期間Ｔｂにおける定電流制御から、電流立ち下げ期間Ｔｃにおける定電圧制御への切り替えについては、通常、予め設定された時間に基づいて切り替える。

以上のように、この実施の形態による傾斜磁場電源装置１００では、第１インバータ回路ＩＮＶ１のスイッチング素子１１〜１４はシリコン半導体から成り、第２インバータ回路ＩＮＶ２のスイッチング素子２１〜２４はワイドバンドギャップ半導体から成り、第１インバータ回路ＩＮＶ１の交流出力端と第２インバータ回路ＩＮＶ２の交流出力端とを直列接続して、傾斜磁場コイル５０に電力供給するものとした。
ワイドバンドギャップ半導体から成るスイッチング素子２１〜２４は、シリコン半導体に比べて、オン抵抗が低く、スイッチング損失が格段と小さいため高周波スイッチングに好適であると共に、小型化にも適している。傾斜磁場電源装置１００は、シリコン半導体による第１インバータ回路ＩＮＶ１と、高周波スイッチング動作に適したワイドバンドギャップ半導体による第２インバータ回路ＩＮＶ２との組み合わせとなる。このため、装置構成の大型化が抑制されて小型の装置構成にて高電圧、大電流が出力可能で、高精度な電流制御も可能になる。

また、制御装置３０は、電流立ち上げ期間Ｔａと定電流出力期間Ｔｂと電流立ち下げ期間Ｔｃとを有する。そして、電流立ち上げ期間Ｔａおよび電流立ち下げ期間Ｔｃでは、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の出力電圧和による定電圧を出力させる定電圧制御を行う。これにより、高電圧を出力可能で、速やかに出力電流Ｉｏｕｔを立ち上げまたは立ち下げる事ができる。
また定電流出力期間Ｔｂでは、第１インバータ回路ＩＮＶ１を０電圧出力させ、第２インバータ回路ＩＮＶ２のみを、定電流指令値である出力電流指令Ｉｏｕｔ＊に基づいて高周波スイッチング制御する。これにより、低損失で高精度な電流制御が達成できる。また定電流出力期間Ｔｂは、電流立ち上げ期間Ｔａ後に行うため、大電流での高精度な電流制御も可能になる。

また、制御装置３０は、電流立ち上げ期間Ｔａおよび電流立ち下げ期間Ｔｃにおいて、出力電流指令Ｉｏｕｔ＊に基づいて、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の各出力電圧レベルを決定して、定電圧制御する。このため、要求される出力電流指令Ｉｏｕｔ＊に応じて、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の各出力電圧レベルを容易に適切に決定して定電圧制御でき、出力電流Ｉｏｕｔを速やかにかつ確実に立ち上げまたは立ち下げる事ができる。

また、制御装置３０は、定電流出力期間Ｔｂにおいて、フィードバック制御とフィードフォワード制御との組み合わせにより定電流制御を行うことにより、出力電流Ｉｏｕｔを高速、高精度に制御できる。

また、第１インバータ回路ＩＮＶ１の第１直流電圧部１０の電圧Ｖ１を、第２インバータ回路ＩＮＶ２の第２直流電圧部２０の電圧Ｖ２よりも高くすることにより、高周波スイッチングによる定電流制御に低電圧Ｖ２を用い、高電圧Ｖ１は定電圧制御の際のみに用いることができる。これにより、第２インバータ回路ＩＮＶ２のスイッチング素子２１〜２４の負担を軽減できると共に、効果的に定電圧制御および定電流制御の双方を行う事ができ、装置構成の小型化を促進できる。

なお、電圧Ｖ１が電圧Ｖ２より高いことに限るものではなく、制御装置３０が第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２を、この実施の形態と同様に制御することで、高電圧、大電流が出力可能で、高精度な電流制御が可能になる。

また、この実施の形態では、傾斜磁場電源装置１００は台形波電流である出力電流Ｉｏｕｔを出力する場合のみを示したが、必要に応じて台形波以外の電流も出力可能である。

実施の形態２．
図６は、実施の形態２による傾斜磁場電源装置の回路構成を示す図である。この実施の形態２では、ワイドバンドギャップ半導体から成るスイッチング素子を用いた第２インバータ回路を複数並列構成にするものである。なお、上記実施の形態１と同様の箇所は適宜説明を省略する。
図６に示すように、傾斜磁場電源装置１００Ａは、第１インバータ回路ＩＮＶ１と第２インバータ回路ＩＮＶ２Ａとを備え、第１インバータ回路ＩＮＶ１の交流出力端と、第２インバータ回路ＩＮＶ２Ａの交流出力端とを直列接続して、傾斜磁場コイル５０に電力供給する。第１インバータ回路ＩＮＶ１は実施の形態１と同様であり、シリコン半導体から成る複数のスイッチング素子１１、１２、１３、１４と第１直流電圧部１０とを備えるフルブリッジ回路である。

第２インバータ回路ＩＮＶ２Ａは、複数（この場合、２個）の同様のユニット回路２Ａ、２Ｂを接続点ＡＡ、ＢＢで並列接続して構成される。なお、接続点ＡＡ、ＢＢは、第２インバータ回路ＩＮＶ２Ａの交流出力端となる。
各ユニット回路２Ａ、２Ｂは、上記実施の形態１の第２インバータ回路ＩＮＶ２と同様に構成される。即ち、ユニット回路２Ａは、例えばＳｉＣ−ＭＯＳＦＥＴ等、ワイドバンドギャップ半導体から成る複数のスイッチング素子２１ａ、２２ａ、２３ａ、２４ａと第２直流電圧部２０Ａとを備えるフルブリッジ回路で、第２直流電圧部２０Ａの直流電力を交流電力に変換して出力する。ユニット回路２Ｂも同様に、ワイドバンドギャップ半導体から成る複数のスイッチング素子２１ｂ、２２ｂ、２３ｂ、２４ｂと第２直流電圧部２０Ｂとを備えるフルブリッジ回路で、第２直流電圧部２０Ｂの直流電力を交流電力に変換して出力する。また、第２直流電圧部２０Ａと第２直流電圧部２０Ｂとは並列接続される。

また、傾斜磁場電源装置１００Ａは、第１インバータ回路ＩＮＶ１と第２インバータ回路ＩＮＶ２Ａ内の各ユニット回路２Ａ、２Ｂとを出力制御する制御装置３０Ａと、傾斜磁場電源装置１００Ａから傾斜磁場コイル５０に出力される出力電流Ｉｏｕｔを検出する電流検出部４０とを備える。

第２インバータ回路ＩＮＶ２Ａ内の各ユニット回路２Ａ、２Ｂは、第１レグ（２１ａ−２２ａ）、（２１ｂ−２２ｂ）の交流出力端Ａ１、Ｂ１と、第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）の交流出力端Ａ２、Ｂ２との間に、＋Ｖ２、−Ｖ２、０の３レベルの電圧が出力される。
なお、第２直流電圧部２０Ａ、２０Ｂの電圧Ｖ２は、第１インバータ回路ＩＮＶ１の第１直流電圧部１０の電圧Ｖ１よりも低電圧である。

制御装置３０Ａには、電流検出部４０が検出した出力電流Ｉｏｕｔの値が入力される。そして、この出力電流（値）Ｉｏｕｔと、定電流指令値としての出力電流指令Ｉｏｕｔ＊とに基づいて、第１インバータ回路ＩＮＶ１、および第２インバータ回路ＩＮＶ２Ａ内の各ユニット回路２Ａ、２Ｂ内の各スイッチング素子１１〜１４、２１ａ〜２４ａ、２１ｂ〜２４ｂへのゲート信号Ｇ１１〜Ｇ１４、Ｇ２１ａ〜Ｇ２４ａ、Ｇ２１ｂ〜Ｇ２４ｂを生成して、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２Ａを出力制御する。

次に、傾斜磁場電源装置１００Ａの動作について説明する。
制御装置３０Ａは、上記実施の形態１と同様に、電流立ち上げ期間Ｔａと定電流出力期間Ｔｂと電流立ち下げ期間Ｔｃとを有して、主回路である第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２Ａから台形波電流（出力電流Ｉｏｕｔ）を出力する。制御装置３０Ａは、第１インバータ回路ＩＮＶ１を上記実施の形態１と同様に制御する。また、第２インバータ回路ＩＮＶ２Ａ内の各ユニット回路２Ａ、２Ｂを、上記実施の形態１による第２インバータ回路ＩＮＶ２と同様に制御すると共に、ユニット回路２Ａ、２Ｂ間の横流抑制制御を併せて行う。

ユニット回路２Ａ、２Ｂを並列接続することで第２インバータ回路ＩＮＶ２Ａに流れる電流が分流されるが、並列したユニット回路２Ａ、２Ｂのインピーダンスの違い、またはスイッチングタイミングの僅かなズレなどによって、無効電流となる横流が発生する。
図７〜図９は、第２インバータ回路ＩＮＶ２Ａ内の横流Ｉａの経路の例を示す図である。この場合、ユニット回路２Ａでは、スイッチング素子２１ａ、２４ａがオン、スイッチング素子２２ａ、２３ａがオフであり、ユニット回路２Ｂでは、スイッチング素子２１ｂ、２４ｂがオン、スイッチング素子２２ｂ、２３ｂがオフである。
いずれの経路の横流Ｉａも傾斜磁場コイル５０には電流が流れず第２インバータ回路ＩＮＶ２Ａ内を循環する無効電流であり、電流検出部４０では検出されない。

次に、ユニット回路２Ａ、２Ｂ間の横流抑制制御について説明する。
図１０に示すように、第２インバータ回路ＩＮＶ２Ａの各ユニット回路２Ａ、２Ｂの第１、第２レグにそれぞれ入出力される回路電流Ｉ１〜Ｉ４を検出する電流検出器４１〜４４を備える。この場合、電流検出器４１はユニット回路２Ａの交流出力端Ａ１から接続点ＡＡとの間に流れる回路電流Ｉ１を検出する。電流検出器４２はユニット回路２Ｂの交流出力端Ｂ１から接続点ＡＡとの間に流れる回路電流Ｉ２を検出する。電流検出器４３はユニット回路２Ａの交流出力端Ａ２から接続点ＢＢとの間に流れる回路電流Ｉ３を検出する。電流検出器４４はユニット回路２Ｂの交流出力端Ｂ２から接続点ＢＢとの間に流れる回路電流Ｉ４を検出する。

なお、電流検出器４１〜４４は、インダクタンス成分となるリアクトルＬ１〜Ｌ４を流れる電流を検出する構成とする。これにより、インダクタンス成分が横流Ｉａの経路内に挿入されることに成り、横流が抑制される。

制御装置３０Ａは、定電流出力期間Ｔｂにおいて、出力電流指令Ｉｏｕｔ＊に基づく回路電流指令に各回路電流Ｉ１〜Ｉ４が追従するようにＤｕｔｙ比を演算して、該Ｄｕｔｙ比を用いて各ユニット回路２Ａ、２Ｂの第１、第２レグを高周波スイッチング制御する。その際、各ユニット回路２Ａ、２Ｂの第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）のスイッチングを調整して横流抑制制御を行う。なお、各ユニット回路２Ａ、２Ｂの回路電流指令は、出力電流指令Ｉｏｕｔ＊をユニット回路２Ａ、２Ｂの並列数で除算したもので、この場合Ｉｏｕｔ＊／２である。
図１１〜図１４は、第２インバータ回路ＩＮＶ２Ａの横流抑制制御を説明する電流経路図である。この場合、便宜上、リアクトルＬ１〜Ｌ４を図示し、電流検出器４１〜４４の図示は省略する。

制御装置３０Ａは、各ユニット回路２Ａ、２Ｂの入出力電流である回路電流Ｉ１〜Ｉ４の値を入力し、各回路電流Ｉ１〜Ｉ４が回路電流指令（Ｉｏｕｔ＊／２）に追従するようにＤｕｔｙ比を演算する。この定電流制御は、上記実施の形態１と同様にフィードバック制御とフィードフォワード制御とを組み合わせて行う事ができる。
そして、各ユニット回路２Ａ、２Ｂの第１レグ（２１ａ−２２ａ）、（２１ｂ−２２ｂ）は、演算されたＤｕｔｙ比を用いて高周波スイッチング制御する。即ち、ユニット回路２Ａの第１レグ（２１ａ−２２ａ）のスイッチング素子２１ａ、２２ａは、回路電流Ｉ１が回路電流指令（Ｉｏｕｔ＊／２）に追従するように演算されたＤｕｔｙ比で制御される。またユニット回路２Ｂの第１レグ（２１ｂ−２２ｂ）のスイッチング素子２１ｂ、２２ｂは、回路電流Ｉ２が回路電流指令（Ｉｏｕｔ＊／２）に追従するように演算されたＤｕｔｙ比で制御される。

一方、横流抑制制御に用いる第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）では、回路電流Ｉ３、Ｉ４を比較し、差分が無い場合は、上述した定電流制御によって演算されたＤｕｔｙ比を用いて高周波スイッチング制御する。即ち、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）は、回路電流Ｉ３が回路電流指令（Ｉｏｕｔ＊／２）に追従するように、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）は、回路電流Ｉ４が回路電流指令（Ｉｏｕｔ＊／２）に追従するように制御される。
回路電流Ｉ３、Ｉ４に差分が生じると、並列したユニット回路２Ａ、２Ｂ間に横流が発生しているため、演算されたＤｕｔｙ比を用いた高周波スイッチング制御におけるスイッチングのタイミングを以下に示すように調整する。

図１１〜図１４は、第２インバータ回路ＩＮＶ２Ａの横流抑制制御を説明する電流経路図であり、第２インバータ回路ＩＮＶ２Ａの主電流である出力電流Ｉｏｕｔ、および２つのユニット回路２Ａ、２Ｂ間を流れる横流Ｉａの電流経路を示す。
図１１に示す場合では、スイッチング素子２１ａ、２４ａ、２１ｂ、２４ｂがオンしており、横流Ｉａが流れることにより、リアクトルＬ３を流れる回路電流Ｉ３がリアクトルＬ４を流れる回路電流Ｉ４より大きい。ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）の交流出力端Ｂ２は、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）の交流出力端Ａ２よりも高電位である。
この場合、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）内における横流Ｉａの通流素子であるスイッチング素子２４ａのオン時間を短縮することで、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）の交流出力端Ａ２の電位を上昇させることができる。

図１２に示す場合では、スイッチング素子２２ａ、２３ａ、２２ｂ、２３ｂがオンしており、横流Ｉａが流れることにより、リアクトルＬ３を流れる回路電流Ｉ３がリアクトルＬ４を流れる回路電流Ｉ４より大きい。ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）の交流出力端Ｂ２は、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）の交流出力端Ａ２よりも高電位である。
この場合、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）内における横流Ｉａの通流素子であるスイッチング素子２３ｂのオン時間を短縮することで、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）の交流出力端Ｂ２の電位を下降させることができる。

図１１および図１２で示す場合は、回路電流Ｉ３が回路電流Ｉ４より大きく横流Ｉａが検出されるものであるが、２種のいずれの横流経路かは検出されない。このため、制御装置３０Ａは、回路電流Ｉ３＞回路電流Ｉ４、であることを検出すると、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）内の低電圧側のスイッチング素子２４ａと、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）内の高電圧側のスイッチング素子２３ｂとの双方のオン時間を短縮する。
これにより、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）の交流出力端Ａ２と、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）の交流出力端Ｂ２との電位差が低減され、横流Ｉａが抑制される。

スイッチング素子２４ａ、２３ｂのオン時間の短縮は、例えばターンオンのタイミングを遅らせることで容易に実現できる。このとき、スイッチング素子２４ａ、２３ｂのオン時間の短縮量は固定値でもよく、回路電流Ｉ３、Ｉ４の差分に応じて変動させてもよい。
各第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）でオン時間を調整されないスイッチング素子２３ａ、２４ｂは、演算されたＤｕｔｙ比によるオン時間にてスイッチング制御される。

なお、横流Ｉａの抑制は、各第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）のデッドタイムを確保できれば、横流Ｉａの通流素子であるスイッチング素子２４ｂ、２３ａのオン時間を長くすることでも可能である。

図１３に示す場合では、スイッチング素子２１ａ、２４ａ、２１ｂ、２４ｂがオンしており、横流Ｉａが流れることにより、リアクトルＬ４を流れる回路電流Ｉ４がリアクトルＬ３を流れる回路電流Ｉ３より大きい。ユニット回路２Ａの第２レグ（２３ａ−２４ａ）の交流出力端Ａ２は、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）の交流出力端Ｂ２よりも高電位である。
この場合、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）内における横流Ｉａの通流素子であるスイッチング素子２４ｂのオン時間を短縮することで、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）の交流出力端Ｂ２の電位を上昇させることができる。

図１４に示す場合では、スイッチング素子２２ａ、２３ａ、２２ｂ、２３ｂがオンしており、横流Ｉａが流れることにより、リアクトルＬ４を流れる回路電流Ｉ４がリアクトルＬ３を流れる回路電流Ｉ３より大きい。ユニット回路２Ａの第２レグ（２３ａ−２４ａ）の交流出力端Ａ２は、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）の交流出力端Ｂ２よりも高電位である。
この場合、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）内における横流Ｉａの通流素子であるスイッチング素子２３ａのオン時間を短縮することで、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）の交流出力端Ａ２の電位を下降させることができる。

図１３および図１４で示す場合は、回路電流Ｉ３が回路電流Ｉ４より小さく、横流Ｉａが検出されるものであるが、２種のいずれの横流経路かは判別されない。このため、制御装置３０Ａは、回路電流Ｉ３＜回路電流Ｉ４、であることを検出すると、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）内の高電圧側のスイッチング素子２３ａと、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）内の低電圧側のスイッチング素子２４ｂとの双方のオン時間を短縮する。
これにより、ユニット回路２Ａの第２レグ（２３ａ−２４ａ）の交流出力端Ａ２と、ユニット回路２Ｂの第２レグ（２３ｂ−２４ｂ）の交流出力端Ｂ２との電位差が低減され、横流Ｉａが抑制される。

スイッチング素子２３ａ、２４ｂのオン時間の短縮は、例えばターンオンのタイミングを遅らせることで容易に実現できる。このとき、スイッチング素子２３ａ、２４ｂのオン時間の短縮量は固定値でもよく、回路電流Ｉ３、Ｉ４の差分に応じて変動させてもよい。
各第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）でオン時間を調整されないスイッチング素子２４ａ、２３ｂは、演算されたＤｕｔｙ比によるオン時間にてスイッチング制御される。

この場合も、横流Ｉａの抑制は、各第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）のデッドタイムを確保できれば、横流Ｉａの通流素子であるスイッチング素子２３ｂ、２４ａのオン時間を長くすることでも可能である。

なお、上記実施の形態では、各第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）を用いて横流抑制制御を行うものであったが、各第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）を演算されたＤｕｔｙ比によるオン時間にて制御し、各第１レグ（２１ａ−２２ａ）、（２１ｂ−２２ｂ）を用いて横流抑制制御を行っても良い。

この実施の形態２においても、第１インバータ回路ＩＮＶ１のスイッチング素子１１〜１４はシリコン半導体から成り、第２インバータ回路ＩＮＶ２Ａのスイッチング素子２１ａ〜２４ａ、２１ｂ〜２４ｂはワイドバンドギャップ半導体から成り、第１インバータ回路ＩＮＶ１の交流出力端と第２インバータ回路ＩＮＶ２Ａの交流出力端とを直列接続して、傾斜磁場コイル５０に電力供給する。また、制御装置３０Ａは、電流立ち上げ期間Ｔａと定電流出力期間Ｔｂと電流立ち下げ期間Ｔｃとを有して、電流立ち上げ期間Ｔａおよび電流立ち下げ期間Ｔｃでは、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２Ａの出力電圧和による定電圧を出力させる定電圧制御を行う。そして、定電流出力期間Ｔｂでは、第１インバータ回路ＩＮＶ１を０電圧出力させ、第２インバータ回路ＩＮＶ２Ａを、定電流指令値である出力電流指令Ｉｏｕｔ＊に基づいて高周波スイッチング制御する。これにより、実施の形態１と同様に、構成の大型化が抑制されて小型の装置構成にて高電圧、大電流が出力可能で、高精度な電流制御も可能になる。

また、この実施の形態では、第２インバータ回路ＩＮＶ２Ａは、複数（この場合、２個）の同様のユニット回路２Ａ、２Ｂを接続点ＡＡ、ＢＢで並列接続して構成され、各ユニット回路２Ａ、２Ｂ内のスイッチング素子２１ａ〜２４ａ、２１ｂ〜２４ｂを流れる電流を小さく、この場合１／２にできる。これによりスイッチング素子２１ａ〜２４ａ、２１ｂ〜２４ｂで発生する導通損失を低減することができる。また、スイッチング素子２１ａ〜２４ａ、２１ｂ〜２４ｂに求められる電流定格が低減したことで、オン抵抗の特性およびスイッチング損失特性の良いスイッチング素子２１ａ〜２４ａ、２１ｂ〜２４ｂが適用でき、第２インバータ回路ＩＮＶ２Ａの損失が低減できる。これにより冷却器も小型化でき装置構成を小型化できる。

また、制御装置３０Ａは、定電流出力期間Ｔｂにおいて、ユニット回路２Ａ、２Ｂ間を流れる横流Ｉａを、各第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）の高電圧側、低電圧側の一方のスイッチング素子のオン時間を調整して抑制制御する。ユニット回路２Ａ、２Ｂ間を流れる横流Ｉａは無効電流であり、スイッチング素子２１ａ〜２４ａ、２１ｂ〜２４ｂの損失増加および発熱を助長するものであるが、横流Ｉａを抑制でき、低損失で信頼性の高い傾斜磁場電源装置１００Ａが得られる。さらに、第２インバータ回路ＩＮＶ２Ａ内の各ユニット回路２Ａ、２Ｂを流れる電流が平衡し、高精度で信頼性の高い定電流制御が実現できる。

また、ユニット回路２Ａ、２Ｂの各第２直流電圧部２０Ａ、２０Ｂが並列接続されるため、いずれか一方の第２直流電圧部２０Ａのみ外部の電源から電力供給すれば良く、傾斜磁場電源装置１００Ａ全体の装置構成が簡略化できる。

なお、各回路電流Ｉ１〜Ｉ４を検出する電流検出器４１〜４４を備えるため、出力電流Ｉｏｕｔを検出する電流検出部４０は、出力電流Ｉｏｕｔを直接計測するものでなく、各回路電流Ｉ１〜Ｉ４から演算するものでも良い。

逆に、出力電流Ｉｏｕｔを検出する電流検出部４０があれば、電流検出器４１〜４４は、ユニット回路２Ａ、２Ｂの並列数Ｍとすると、少なくともＭ−１個あれば良い。この場合、回路電流Ｉ１、Ｉ２の一方と、回路電流Ｉ３、Ｉ４の一方とを少なくとも計測できれば、残りの回路電流は演算できる。
図１５は、リアクトルＬ１、Ｌ４を備え、リアクトルＬ２、Ｌ３を省略した場合を示す。この場合、リアクトルＬ１、Ｌ４を流れる回路電流Ｉ１、Ｉ４を検出して、回路電流Ｉ２、Ｉ３は演算にて求める。

また、この実施の形態では、制御装置３０Ａが横流抑制制御を行うものであるが、リアクトルＬ１〜Ｌ４のインダクタンス成分により横流抑制の効果もある。このため、電流検出器４１〜４４とは別にリアクトルＬ１〜Ｌ４を挿入しても良い。この場合、制御装置３０Ａによる横流抑制制御によりリアクトルＬ１〜Ｌ４の容量を小さくできる。

さらにまた、制御装置３０Ａが横流抑制制御をしない場合も、リアクトルＬ１〜Ｌ４を挿入することにより、横流を抑制することができる。リアクトルＬ１〜Ｌ４は、各横流経路内に少なくとも１個挿入されれば、横流抑制効果がある。

実施の形態３．
図１６は、実施の形態３による傾斜磁場電源装置の回路構成を示す図である。上記実施の形態２では、ユニット回路２Ａ、２Ｂの各第２直流電圧部２０Ａ、２０Ｂが並列接続されるものを示したが、この実施の形態３では、第２インバータ回路ＩＮＶ２Ｂのユニット回路２Ａ、２Ｂの各第２直流電圧部２０Ｃ、２０Ｄをそれぞれ独立構成とする。その他の回路構成は上記実施の形態２と同様である。

この実施の形態では、複数の第２直流電圧部２０Ｃ、２０Ｄがそれぞれ独立構成で、第２直流電圧部２０Ｃ、２０Ｄ間の結線が無いため、ユニット回路２Ａ、２Ｂ間を流れる横流経路の数が削減される。例えば、上記実施の形態２の図７〜図９で示した横流経路では、図９に示す横流経路のみとなる。
また、上記実施の形態２と同様に、横流経路にリアクトルＬ１〜Ｌ４を挿入することで、リアクトルＬ１〜Ｌ４のインダクタンス成分により横流が抑制される。

この実施の形態では、横流経路と主電流の経路とが重なっているため、主電流である出力電流Ｉｏｕｔを制御することにより横流が抑制される。このため、上記実施の形態２で示した横流抑制制御は実施しない。
また、各ユニット回路２Ａ、２Ｂの入出力電流である回路電流Ｉ１〜Ｉ４は、Ｉ１＝Ｉ３、Ｉ２＝Ｉ４となるため、電流検出器４１、４２のみ設け、電流検出器４３、４４は省略される。

制御装置３０Ａは、定電流出力期間Ｔｂにおいて、各ユニット回路２Ａ、２Ｂの入出力電流である回路電流Ｉ１、Ｉ２が回路電流指令（Ｉｏｕｔ＊／２）に追従するようにＤｕｔｙ比を演算する。そして、各ユニット回路２Ａ、２Ｂの第１、第２レグは、演算されたＤｕｔｙ比によるオン時間にて高周波スイッチング制御される。
これにより、第２インバータ回路ＩＮＶ２Ａ内の各ユニット回路２Ａ、２Ｂを流れる電流が平衡し、高精度で信頼性の高い定電流制御が実現でき、上記実施の形態２と同様の効果が得られる。また、横流経路が少ないために、損失低減が容易に行える。

また、この実施の形態においても、上記実施の形態２と同様に、横流経路にリアクトルＬ１〜Ｌ４を挿入することで、リアクトルＬ１〜Ｌ４のインダクタンス成分により横流抑制の効果がある。
さらに、横流経路の数が低減されているため、リアクトルＬ１〜Ｌ４の数も低減できる。ユニット回路２Ａ、２Ｂの並列数が２個の場合、図１７に示すように、１個のリアクトルＬ１を設ければ横流が抑制できる。

実施の形態４．
上記実施の形態２において、複数のユニット回路２Ａ、２Ｂを並列構成して第２インバータ回路ＩＮＶ２Ａ、ＩＮＶ２Ｂを構成するものを示した。この実施の形態では、傾斜磁場電源装置１００Ａの制御装置３０Ａが、定電流出力期間Ｔｂにおいて、複数のユニット回路２Ａ、２Ｂのスイッチング周期に位相差を設けるものを示す。
この場合、横流抑制制御をしていないが、各横流経路には少なくとも１個のリアクトルＬ１〜Ｌ４が挿入されているものとする。

図１８は、この実施の形態４による傾斜磁場電源装置１００Ａの動作を説明する各部の波形図である。ここでは、出力電流Ｉｏｕｔ、第１インバータ回路ＩＮＶ１の出力電圧Ｖ−ＩＮＶ１、第２インバータ回路ＩＮＶ２Ａの出力電圧Ｖ−ＩＮＶ２Ａ、第１インバータ回路ＩＮＶ１および第２インバータ回路ＩＮＶ２Ａ内の各スイッチング素子１１〜１４、２１ａ〜２４ａ、２１ｂ〜２４ｂへのゲート信号Ｇ１１〜Ｇ１４、Ｇ２１ａ〜Ｇ２４ａ、Ｇ２１ｂ〜Ｇ２４ｂを示す。

図に示すように、制御装置３０は、電流立ち上げ期間Ｔａと、定電流出力期間Ｔｂと、電流立ち下げ期間Ｔｃとを有して、主回路である第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２Ａから台形波電流（出力電流Ｉｏｕｔ）を出力する。
電流立ち上げ期間Ｔａでは、制御装置３０Ａは、上記実施の形態１と同様に、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２Ａの出力電圧和による定電圧、この場合（Ｖ１＋Ｖ２）を出力する定電圧制御を行う。

定電流出力期間Ｔｂでは、制御装置３０Ａは、第１インバータ回路ＩＮＶ１を０電圧出力させると共に、第２インバータ回路ＩＮＶ２Ａを、出力電流指令Ｉｏｕｔ＊に基づいて高周波スイッチング制御する、定電流制御を行う。
第２インバータ回路ＩＮＶ２Ａでは、各ユニット回路２Ａ、２Ｂの出力電流となる回路電流Ｉ１、Ｉ２を検出し、回路電流Ｉ１、Ｉ２が出力電流指令（Ｉｏｕｔ＊／２）に追従するように制御される。その際、ユニット回路２Ａのスイッチング周期の位相と、ユニット回路２Ｂのスイッチング周期の位相とを、（１／４）周期ずらしてゲート信号Ｇ２１ａ〜Ｇ２４ａ、Ｇ２１ｂ〜Ｇ２４ｂを生成する。

この場合、各ユニット回路２Ａ、２Ｂでは、第１レグ（２１ａ−２２ａ）、（２１ｂ−２２ｂ）と、第２レグ（２３ａ−２４ａ）、（２３ｂ−２４ｂ）とを半周期ずらせて高周波スイッチングされており、出力電圧Ｖ−ＩＮＶ２Ａの周波数は、スイッチング周波数の４倍となる。
これにより、出力電流Ｉｏｕｔに重畳されるリップル電流の高周波化につながり、図示しないフィルタ回路の小型化または低リップル電流化による出力電流Ｉｏｕｔのさらなる高精度化が可能となる。逆に、リップル電流の高周波化が満足されている場合、第２インバータ回路ＩＮＶ２のスイッチング周波数を低減できる。これにより、スイッチング素子２１ａ〜２４ａ、２１ｂ〜２４ｂの損失を低減でき、冷却器を小型化することができる。

なお、上記実施の形態による制御は、上記実施の形態３による傾斜磁場電源装置１００Ｂの構成にも適用でき、同様の効果が得られる。
また、横流抑制制御を用いない制御を示したが、上記実施の形態２で示した横流抑制制御を併せて行っても良く、さらに高精度な電流制御を低損失で行える。

実施の形態５．
上記各実施の形態１〜４では、第１インバータ回路ＩＮＶ１のスイッチング素子１１〜１４は、シリコン半導体から成り、第２インバータ回路ＩＮＶ２のスイッチング素子２１〜２４は、ワイドバンドギャップ半導体から成るものとしたが、これに限るものではなく、例えば、第１、第２インバータ回路ＩＮＶ１、ＩＮＶ２の双方のスイッチング素子１１〜１４、２１〜２４をワイドバンドギャップ半導体から成る、あるいは双方をシリコン半導体から成るものとしても良い。その場合も、上記各実施の形態と同様の制御を行う事により、高電圧および大電流の出力と、高精度な電流制御とが可能となると共に、装置構成が小型化できる。

実施の形態６．
図１９は、実施の形態６によるＭＲＩ装置の全体構成を示す図である。この場合、実施の形態１による傾斜磁場電源装置１００を備えたＭＲＩ装置１を示すが、実施の形態２〜５による傾斜磁場電源装置１００Ａ、１００Ｂを備えたものでも同様の構成となる。
ＭＲＩ装置１は、被検体Ｍに対して静磁場を発生する静磁場コイル２０１と、この静磁場コイル２０１を励磁する静磁場電源２００と、被検体Ｍに対して傾斜磁場を発生する傾斜磁場コイル５０と、その傾斜磁場コイル５０を励磁する傾斜磁場電源装置１００と、被検体Ｍに対してＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パルスを照射する送信コイル２０２および送信部２０５と、核磁気共鳴信号を受信する受信コイル２０３および受信部２０６と、受信された核磁気共鳴信号を処理して画像データを生成する画像データ生成部２０７と、その画像データを表示する表示部２０８と、傾斜磁場電源装置１００送信部２０５、画像データ生成部２０７の制御を行うシーケンサ２１０と、被検体Ｍを配置するベッド２０４とを備える。

傾斜磁場は互いに直行するＸ軸方向、Ｙ軸方向、Ｚ軸方向に発生させるため、３軸分の傾斜磁場電源装置１００と傾斜磁場コイル５０が設けられる。傾斜磁場コイル５０には、Ｘ軸、Ｙ軸、Ｚ軸の３軸の空芯コイルが用いられており、これらに傾斜磁場電源装置１００からパルス電力を供給することで３軸の傾斜磁場が合成され、互いに直交するスライス選択傾斜磁場、位相エンコード傾斜磁場、周波数エンコード傾斜磁場を任意の方向に設定することが可能となる。そして、各方向の傾斜磁場は強力な静磁場に重畳されて被検体Ｍに印加される。
静磁場に置かれた原子核スピンが固有の周波数（ラーモア周波数）の電磁波と共鳴する核磁気共鳴により原子核スピンは励起され、その後の緩和に伴って発生する核磁気共鳴信号を受信コイル２０３および受信部２０６が取得し、画像データ生成部２０７が画像データに変換する。

傾斜磁場電源装置１００は、上述したように、小型の装置構成で、大電流を高精度に出力可能で、かつ高電圧を出力可能である。このため、静磁場の変動量よりも十分に大きな傾斜磁場を重畳させる事ができ、傾斜磁場の変動量の抑制と、高スルーレート化も可能になる。これにより、高速、高画質で撮像できるＭＲＩ装置１が得られると共に、ＭＲＩ装置１の小型化も促進される。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１ ＭＲＩ装置、２Ａ，２Ｂ ユニット回路、１０ 第１直流電圧部、１１〜１４ スイッチング素子、２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ 第２直流電圧部、２１〜２４，２１ａ〜２４ａ，２１ｂ〜２４ｂ スイッチング素子、３０，３０Ａ 制御装置、４０ 電流検出部、４１〜４４ 電流検出器、５０ 傾斜磁場コイル、１００，１００Ａ，１００Ｂ 傾斜磁場電源装置、ＩＮＶ１ 第１インバータ回路、ＩＮＶ２，ＩＮＶ２Ａ，ＩＮＶ２Ｂ 第２インバータ回路、Ｌ１〜Ｌ４ リアクトル。

本願に開示される第１の傾斜磁場電源装置は、第１直流電圧部と複数のスイッチング素子を有する第１インバータ回路と、第２直流電圧部と複数のスイッチング素子を有する第２インバータ回路と、出力電流を検出する電流検出部と、前記第１、第２インバータ回路を出力制御する制御装置とを備える。前記第１インバータ回路の前記複数のスイッチング素子は、シリコン半導体から成り、前記第２インバータ回路の前記複数のスイッチング素子は、シリコン半導体よりもバンドギャップが広いワイドバンドギャップ半導体から成る。前記第１インバータ回路の交流出力端と、前記第２インバータ回路の交流出力端とを直列接続して、傾斜磁場コイルに電力供給する。そして前記制御装置は、前記傾斜磁場コイルに電力供給時に定電流制御を行い、該定電流制御では、前記第１インバータ回路のスイッチング状態を固定にして、該第１インバータ回路から定電圧を出力させると共に、前記第２インバータ回路を、定電流指令値に基づいて高周波スイッチング制御する。

Claims (15)

1. 第１直流電圧部と複数のスイッチング素子を有する第１インバータ回路と、第２直流電圧部と複数のスイッチング素子を有する第２インバータ回路と、出力電流を検出する電流検出部と、前記第１、第２インバータ回路を出力制御する制御装置とを備え、
   前記第１インバータ回路の前記複数のスイッチング素子は、シリコン半導体から成り、前記第２インバータ回路の前記複数のスイッチング素子は、シリコン半導体よりもバンドギャップが広いワイドバンドギャップ半導体から成り、
   前記第１インバータ回路の交流出力端と、前記第２インバータ回路の交流出力端とを直列接続して、傾斜磁場コイルに電力供給する傾斜磁場電源装置。
2. 前記制御装置は、
   電流立ち上げ期間と、該電流立ち上げ期間に続く定電流出力期間と、該定電流出力期間に続く電流立ち下げ期間とを有して、前記出力電流である台形波電流を前記傾斜磁場コイルに出力するように前記第１、第２インバータ回路を出力制御し、
   前記電流立ち上げ期間および前記電流立ち下げ期間では、前記第１、第２インバータ回路の各スイッチング状態を固定にして、該第１、第２インバータ回路の出力電圧和による定電圧を出力させる定電圧制御を行い、
   前記定電流出力期間では、前記第１インバータ回路を０電圧出力させると共に、前記第２インバータ回路を、定電流指令値に基づいて高周波スイッチング制御する、定電流制御を行う、
   請求項１に記載の傾斜磁場電源装置。
3. 前記第１、第２インバータ回路は、それぞれ正、負、０の３レベルの電圧を出力可能であり、
   前記制御装置は、
   前記定電流指令値に基づいて、前記電流立ち上げ期間および前記電流立ち下げ期間における前記第１、第２インバータ回路の各出力電圧レベルを決定し、
   前記電流立ち上げ期間および前記電流立ち下げ期間において、決定された前記各出力電圧レベルに基づいて、前記定電圧制御を行う、
   請求項２に記載の傾斜磁場電源装置。
4. 前記第１直流電圧部の電圧は、前記第２直流電圧部の電圧よりも高い、
   請求項２または請求項３に記載の傾斜磁場電源装置。
5. 前記制御装置は、前記定電流出力期間において、前記電流検出部にて検出された前記出力電流が前記定電流指令値に追従するフィードバック制御と、電流経路内の電圧降下を補償するフィードフォワード制御との組み合わせにより前記定電流制御を行う、
   請求項２から請求項４のいずれか１項に記載の傾斜磁場電源装置。
6. 前記制御装置は、前記電流立ち上げ期間における前記定電圧制御において、前記電流検出部にて検出された前記出力電流が、前記定電流指令値よりも小さい設定電流値に到達すると、前記定電圧制御から前記定電流制御に切り替えて、前記定電流出力期間に移行する、
   請求項２から請求項５のいずれか１項に記載の傾斜磁場電源装置。
7. 前記第２インバータ回路は、複数のユニット回路を並列接続して構成され、
   前記各ユニット回路は、前記第２直流電圧部と、前記ワイドバンドギャップ半導体から成る前記複数のスイッチング素子とを備える、
   請求項２から請求項６のいずれか１項に記載の傾斜磁場電源装置。
8. 前記各ユニット回路は、前記複数のスイッチング素子による２並列の第１、第２レグを有し、
   前記電流検出部は、前記各ユニット回路の前記第１、第２レグにそれぞれ入出力される各回路電流をさらに検出し、
   前記制御装置は、
   前記定電流出力期間において、前記定電流指令値に基づく回路電流指令に前記各回路電流が追従するようにＤｕｔｙ比を演算して、該Ｄｕｔｙ比を用いて前記各ユニット回路の前記第１、第２レグを高周波スイッチング制御し、
   該高周波スイッチング制御の際、前記各ユニット回路の前記第２レグに入出力される前記回路電流の差分に応じて、前記第２レグの高電圧側、低電圧側の一方のスイッチング素子のオン時間を調整して、前記複数のユニット回路間を流れる横流電流を抑制する、
   請求項７に記載の傾斜磁場電源装置。
9. 前記制御装置は、前記各ユニット回路の前記第２レグに入出力される前記回路電流の大小関係に応じて、前記第２レグの高電圧側、低電圧側の一方のスイッチング素子を決定し、決定されたスイッチング素子のオン時間を短縮する、
   請求項８に記載の傾斜磁場電源装置。
10. 前記複数のユニット回路の前記各第２直流電圧部は、各々独立した直流電圧を備える、
    請求項７に記載の傾斜磁場電源装置。
11. 前記複数のユニット回路の前記各第２直流電圧部は、並列接続される、
    請求項７から請求項９のいずれか１項に記載の傾斜磁場電源装置。
12. 前記複数のユニット回路間を流れる各横流電流の経路内に少なくとも１つのインダクタンス成分を挿入する、
    請求項７から請求項１１のいずれか１項に記載の傾斜磁場電源装置。
13. 前記制御装置は、前記定電流出力期間において、前記複数のユニット回路のスイッチング周期に位相差を設ける、
    請求項７から請求項１２のいずれか１項に記載の傾斜磁場電源装置。
14. 第１直流電圧部と複数のスイッチング素子を有する第１インバータ回路と、第２直流電圧部と複数のスイッチング素子を有する第２インバータ回路と、出力電流を検出する電流検出部と、前記第１、第２インバータ回路を出力制御する制御装置とを備えて、前記第１インバータ回路の交流出力端と、前記第２インバータ回路の交流出力端とを直列接続して、傾斜磁場コイルに電力供給し、
    前記制御装置は、
    電流立ち上げ期間と、該電流立ち上げ期間に続く定電流出力期間と、該定電流出力期間に続く電流立ち下げ期間とを有して、前記出力電流である台形波電流を前記傾斜磁場コイルに出力するように前記第１、第２インバータ回路を出力制御し、
    前記電流立ち上げ期間および前記電流立ち下げ期間では、前記第１、第２インバータ回路の各スイッチング状態を固定にして、該第１、第２インバータ回路の出力電圧和による定電圧を出力させる定電圧制御を行い、
    前記定電流出力期間では、前記第１インバータ回路を０電圧出力させると共に、前記第２インバータ回路を、定電流指令値に基づいて高周波スイッチング制御する、定電流制御を行う、
    傾斜磁場電源装置。
15. 請求項１から請求項１４のいずれか１項に記載の傾斜磁場電源装置と、該傾斜磁場電源装置から電力供給されて励磁される前記傾斜磁場コイルとを備えた、
    磁気共鳴画像診断装置。

Images