JP2015065738A - 電源制御回路および電源装置 - Google Patents

Abstract

【課題】負荷電流に応じて、動作させる電源回路の数を変更する場合でも、誤動作が生じるおそれを低減することができる電源制御回路を得る。【解決手段】並列接続された複数の電源回路の負荷電流の変化に応じて出力電圧が変化し、その出力電圧が変化した直後の所定期間にわたり変化直後の出力電圧に基づいて、複数の電源回路のうちの１つ以上の電源回路の起動または停止を制御する制御部を備える。【選択図】図１

Description

本発明は、並列接続された電源回路を切り替える電源制御回路、およびそのような電源制御回路を備える電源装置に関する。

近年、ハイブリッドカー等に搭載される電源装置は、より大きな電力供給能力が望まれるとともに、その幅広い供給電力範囲にわたり高効率で動作することが望まれている。一般に、大きな電力供給能力を実現するためには、電源装置を構成する半導体部品、磁性部品、構造部品などは、大電力を扱うことができるものを用いる必要がある。しかしながら、このような大電力を扱うことができる部品は、負荷に小電力を供給する場合において、電源装置の効率を悪化させるおそれがある。

このように、幅広い負荷電流の範囲にわたり高効率で電力を供給するため、並列接続された複数の電源回路を有し、各電源回路がインターリーブ動作を行う電源装置がしばしば用いられる。例えば、特許文献１には、各電源回路の出力電流の加算結果が所定の電流量を超えないように各電源回路の動作を制御する電源装置が開示されている。また、例えば、特許文献２には、負荷電流に応じて、並列接続された複数の電源回路のうちの動作させる電源回路の数を変更する電源装置が開示されている。また、例えば、特許文献３には、負荷電流に応じて、動作させる電源回路の数を変更するとともに各電源回路におけるスイッチング動作のタイミングを変更する電源装置が開示されている。

特開２００３−２８４３３３号公報 特開２００７−１１６８３４号公報 特開２０１２−５０２０７号公報

ところで、負荷電流に応じて、並列接続された複数の電源回路のうちの動作させる電源回路の数を変更する場合、その変更により一部の電源回路を起動または停止した後の所定時間において、各電源回路の出力電流が揺れるおそれがある。このとき、電源装置では、この出力電流の過渡的な揺れを検出し、動作させる電源回路の数を再度変更してしまい、誤動作が生じるおそれがある。

本発明はかかる問題点に鑑みてなされたもので、その目的は、負荷電流に応じて、動作させる電源回路の数を変更する場合でも、誤動作が生じるおそれを低減することができる電源制御回路および電源装置を提供することにある。

本発明の電源制御回路は、制御部を備えている。制御部は、並列接続された複数の電源回路の負荷電流の変化に応じて出力電圧が変化し、その出力電圧が変化した直後の所定期間にわたり変化直後の出力電圧に基づいて、複数の電源回路のうちの１つ以上の電源回路の起動または停止を制御するものである。

本発明の電源装置は、複数の電源回路と、制御部とを備えている。複数の電源回路は、互いに並列接続されたものである。制御部は、複数の電源回路の負荷電流の変化に応じて出力電圧が変化し、その出力電圧が変化した直後の所定期間にわたり変化直後の出力電圧に基づいて、複数の電源回路のうちの１つ以上の電源回路の起動または停止を制御するものである。

本発明の電源制御回路および電源装置では、並列接続された複数の電源回路の負荷電流の変化に応じて出力電圧が変化し、その出力電圧に基づいて、電源回路の起動または停止が行われる。その際、その出力電圧が変化した直後の所定期間にわたり変化直後の出力電圧に基づいて、電源回路の起動または停止が行われる。

本発明の電源制御回路では、例えば、複数の電源回路は、マスタ電源回路およびスレーブ電源回路からなる２つの電源回路であってもよい。この場合、制御部は、リファレンス電圧と、マスタ電源回路およびスレーブ電源回路の合計出力電流に応じた第１の電圧とを比較して出力電圧を生成し、その出力電圧に基づいてスレーブ電源回路の起動または停止を制御するコンパレータを有するようにすることができる。

また、例えば、複数の電源回路は、マスタ電源回路および複数のスレーブ電源回路からなる３以上の電源回路であってもよい。この場合、制御部は、複数のスレーブ電源回路にそれぞれ対応した複数のコンパレータを有し、各コンパレータは、リファレンス電圧と、マスタ電源回路およびそのコンパレータに対応するスレーブ電源回路の合計出力電流に応じた第１の電圧とを比較して出力電圧を生成し、その出力電圧に基づいてそのコンパレータに対応するスレーブ電源回路の起動または停止を制御するようにすることができる。また、各コンパレータは、リファレンス電圧と、マスタ電源回路および複数のスレーブ電源回路の合計出力電流に応じた第１の電圧とを比較して出力電圧を生成し、その出力電圧に基づいてそのコンパレータに対応するスレーブ電源回路の起動または停止を制御するようにしてもよい。これらの場合には、各コンパレータのリファレンス電圧は互いに異なるようにすることが望ましい。

各コンパレータは、例えば、リファレンス電圧が印加される正入力端子と、第１の電圧が印加される負入力端子と、出力電圧を出力する出力端子とを有する演算増幅器と、正入力端子と出力端子との間に挿設された帰還抵抗素子と、１または複数の抵抗素子を含み、正入力端子に接続されたバイアス回路と、出力電圧の変化に応じて、リファレンス電圧を過渡的に変化させるリファレンス電圧制御部とを有するようにすることができる。このリファレンス電圧制御部は、例えば、リファレンス電圧を、出力電圧の増減変化の方向と同じ方向に過渡的に変化させることが望ましい。

リファレンス電圧制御部は、例えば、正入力端子と出力端子との間に、帰還抵抗素子と並列に挿設された容量素子を有するようにすることができる。また、リファレンス電圧制御部は、例えば、正入力端子に第２の電圧を伝える第１のスイッチと、正入力端子に第２の電圧よりも低い第３の電圧を伝える第２のスイッチと、出力電圧に基づいて第１のスイッチおよび第２のスイッチのオンオフを制御するスイッチ制御部とを有するようにしてもよい。この場合、スイッチ制御部は、例えば、出力電圧が低レベルから高レベルに変化した場合には、その変化後の所定期間にわたり、第１のスイッチをオン状態にし、出力電圧が高レベルから低レベルに変化した場合には、その変化後の所定期間にわたり、第２のスイッチをオン状態にすることが望ましい。

また、各コンパレータは、例えば、リファレンス電圧が印加される正入力端子と、第１の電圧が印加される負入力端子と、出力電圧を出力する出力端子とを有する演算増幅器と、正入力端子と出力端子との間に挿設された帰還抵抗素子と、１または複数の抵抗素子を含み、正入力端子に接続されたバイアス回路と、出力電圧に基づいて、その出力電圧が変化した直後の所定期間にわたり変化直後の出力電圧を保持する電圧保持回路とを有するようにしてもよい。

また、制御部は、例えば、合計出力電流を出力する複数の電源回路の合計入力電流に基づいて第１の電圧を生成する電圧生成部をさらに有するようにしてもよい。

本発明の電源制御回路および電源装置によれば、制御部の出力電圧が変化した直後の所定期間にわたり変化直後の出力電圧に基づいて、複数の電源回路のうちの１つ以上の電源回路の起動または停止を制御するようにしたので、負荷電流に応じて、動作させる電源回路の数を変更する場合でも、誤動作が生じるおそれを低減することができる。

本発明の第１の実施の形態に係るスイッチング電源装置の一構成例を表す回路図である。 図１に示したコンパレータのヒステリシス特性を表す説明図である。 図１に示したスイッチング電源装置の一動作例を表すタイミング波形図である。 図１に示したマスタ電源回路の基本動作の一状態を表す説明図である。 図１に示したマスタ電源回路の基本動作の他の状態を表す説明図である。 図１に示したスイッチング電源装置において、負荷電流が増加する場合の一動作例を表すタイミング波形図である。 図１に示したスイッチング電源装置において、負荷電流が減少する場合の一動作例を表すタイミング波形図である。 比較例に係るスイッチング電源装置の一構成例を表す回路図である。 図７に示したスイッチング電源装置において、負荷電流が増加する場合の一動作例を表すタイミング波形図である。 第１の実施の形態の変形例に係るスイッチング電源装置の一構成例を表すブロック図である。 第１の実施の形態の他の変形例に係るスイッチング電源装置の一構成例を表すブロック図である。 第２の実施の形態に係るスイッチング電源装置の一構成例を表す回路図である。 図１１に示したスイッチング電源装置において、負荷電流が増加する場合の一動作例を表すタイミング波形図である。 図１１に示したスイッチング電源装置において、負荷電流が減少する場合の一動作例を表すタイミング波形図である。 第３の実施の形態に係るスイッチング電源装置の一構成例を表す回路図である。 図１４に示したスイッチング電源装置において、負荷電流が増加する場合の一動作例を表すタイミング波形図である。 図１４に示したスイッチング電源装置において、負荷電流が減少する場合の一動作例を表すタイミング波形図である。 変形例に係るスイッチング電源装置の一構成例を表すブロック図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態

＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係るスイッチング電源装置の一構成例を表すものである。なお、本発明の実施の形態に係る電源制御回路および電源装置は、本実施の形態により具現化されるので、併せて説明する。スイッチング電源装置１は、バッテリＢＨから入力端子Ｔ１，Ｔ２を介して供給された直流電圧Ｖinを電圧変換（降圧）して直流の出力電圧Ｖoutを生成し、この出力電圧Ｖoutを、出力端子Ｔ３，Ｔ４を介して負荷Ｌへ供給するものである。

このスイッチング電源装置１は、マスタ電源回路１０と、スレーブ電源回路２０と、容量素子Ｃoutと、電源制御回路３０とを備えている。このスイッチング電源装置１では、マスタ電源回路１０およびスレーブ電源回路２０は、互いに並列接続されている。

マスタ電源回路１０は、電流検出回路１１と、スイッチング素子ＳＷ１２，ＳＷ１３と、スイッチング制御部１４と、ダイオード１５と、コイル１６とを有している。マスタ電源回路１０は、この例では、降圧チョッパー方式のスイッチング電源回路である。

電流検出回路１１は、マスタ電源回路１０の入力電流Ｉin1を検出するものであり、一端は入力端子Ｔ１に接続されるとともにその入力端子Ｔ１を介してバッテリＢＨに接続され、他端はスイッチング素子ＳＷ１２のドレインに接続されている。そして、電流検出回路１１は、この入力電流Ｉin1に応じた検出信号Ｄ１１を生成して、電源制御回路３０へ供給するようになっている。このような電流検出回路１１の具体的な回路構成としては、例えば、抵抗素子を用い、その両端間に生じる電圧を出力するものや、カレントトランスを含んだものなどが挙げられる。

スイッチング素子ＳＷ１２，ＳＷ１３は、スイッチ制御信号Ｓ１２，Ｓ１３に基づいて、それぞれオンオフ動作を行うものである。スイッチング素子ＳＷ１２，ＳＷ１３は、例えば、ＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などを用いて構成されるものである。この例では、スイッチング素子ＳＷ１２，ＳＷ１３は、全てＮチャネルのＭＯＳ−ＦＥＴにより構成されている。スイッチング素子ＳＷ１２のゲートにはスイッチ制御信号Ｓ１２が供給され、ドレインは電流検出回路１１の他端に接続され、ソースは、スイッチング素子ＳＷ１３のドレイン、ダイオード１５のカソード、およびコイル１６の一端に接続されている。スイッチング素子ＳＷ１３のゲートにはスイッチ制御信号Ｓ１３が供給され、ドレインはスイッチング素子ＳＷ１２のソース、ダイオード１５のカソード、およびコイル１６の一端に接続され、ソースは入力端子Ｔ２に接続されるとともにその入力端子Ｔ２を介して接地されている。

スイッチング制御部１４は、出力電圧Ｖoutに基づいて、その出力電圧Ｖoutが所定の電圧を保つように、スイッチ制御信号Ｓ１２，Ｓ１３を介してスイッチング素子ＳＷ１２，ＳＷ１３のオンオフ動作を制御するものである。また、スイッチング制御部１４は、後述するように、スイッチング素子ＳＷ１２，ＳＷ１３がオンオフするタイミングを、スレーブ電源回路２０に対して、制御信号ＳＴを介して伝える機能をも有している。

ダイオード１５は、アノードが入力端子Ｔ２に接続されるとともにその入力端子Ｔ２を介して接地され、カソードはスイッチング素子ＳＷ１２のソース、スイッチング素子ＳＷ１３のドレイン、およびコイル１６の一端に接続されている。

コイル１６は、一端がスイッチング素子ＳＷ１２のソース、スイッチング素子ＳＷ１３のドレイン、ダイオード１５のカソードに接続され、他端は出力端子Ｔ３に接続されている。

スレーブ電源回路２０は、電流検出回路２１と、スイッチング素子ＳＷ２２，ＳＷ２３と、スイッチング制御部２４と、ダイオード２５と、コイル２６とを有している。すなわち、このスレーブ電源回路２０は、マスタ電源回路１０と同様の構成の回路である。

電流検出回路２１は、スレーブ電源回路２０の入力電流Ｉin2を検出するものであり、一端は入力端子Ｔ１に接続されるとともにその入力端子Ｔ１を介してバッテリＢＨに接続され、他端はスイッチング素子ＳＷ２２のドレインに接続されている。そして、電流検出回路２１は、この入力電流Ｉin2に応じた検出信号Ｄ２１を生成して、電源制御回路３０へ供給するようになっている。

スイッチング素子ＳＷ２２，ＳＷ２３は、スイッチ制御信号Ｓ２２，Ｓ２３に基づいて、それぞれオンオフ動作を行うものである。スイッチング素子ＳＷ２２，ＳＷ２３は、この例では、全てＮチャネルのＭＯＳ−ＦＥＴにより構成されている。スイッチング素子ＳＷ２２のゲートにはスイッチ制御信号Ｓ２２が供給され、ドレインは電流検出回路２１の他端に接続され、ソースは、スイッチング素子ＳＷ２３のドレイン、ダイオード２５のカソード、およびコイル２６の一端に接続されている。スイッチング素子ＳＷ２３のゲートにはスイッチ制御信号Ｓ２３が供給され、ドレインはスイッチング素子ＳＷ２２のソース、ダイオード２５のカソード、およびコイル２６の一端に接続され、ソースは入力端子Ｔ２に接続されるとともにその入力端子Ｔ２を介して接地されている。

スイッチング制御部２４は、出力電圧Ｖoutおよび制御信号ＳＴに基づいて、その出力電圧Ｖoutが所定の電圧を保つように、スイッチ制御信号Ｓ２２，Ｓ２３を介してスイッチング素子ＳＷ２２，ＳＷ２３のオンオフ動作を制御するものである。その際、スイッチング制御部２４は、制御信号ＳＴに基づいて、スイッチング素子ＳＷ２２，ＳＷ２３が、マスタ電源回路１０のスイッチング素子ＳＷ１２，ＳＷ１３と、位相が１８０度ずれたタイミングでオンオフするように、スイッチング素子ＳＷ２２，ＳＷ２３を制御するようになっている。

また、スイッチング制御部２４は、電源制御回路３０から供給された電源制御信号ＥＮに基づいて、スレーブ電源回路２０の動作を制御する機能をも有している。具体的には、電源制御信号ＥＮがイネーブルである場合には、スイッチング制御部２４は、出力電圧Ｖoutおよび制御信号ＳＴに基づいて、スイッチング素子ＳＷ２２，ＳＷ２３をオンオフ動作させることによりスレーブ電源回路２０を動作させる。また、電源制御信号ＥＮがディセーブルである場合には、スイッチング制御部２４は、スイッチング素子ＳＷ２２，ＳＷ２３をオフ状態にし、スレーブ電源回路２０の動作を停止させるようになっている。

容量素子Ｃoutは、コイル１６，２６から供給された電荷（出力電流Ｉout1，Ｉout2）を蓄えるものであり、一端がコイル１６，２６の他端および出力端子Ｔ３等に接続され、他端は入力端子Ｔ２および出力端子Ｔ４に接続されるとともに入力端子Ｔ２を介して接地されている。

電源制御回路３０は、検出信号Ｄ１１，Ｄ２１に基づいて、電源制御信号ＥＮを生成するものである。電源制御回路３０は、バッファ３１，３３と、抵抗素子３２，３４と、コンパレータ４０とを有している。

バッファ３１は、インピーダンス変換の機能を有するとともに、例えば、検出信号Ｄ１１の電圧レンジを変更して出力する回路である。バッファ３３は、インピーダンス変換の機能を有するとともに、例えば、検出信号Ｄ２１の電圧レンジを変更して出力する回路である。この例では、バッファ３３は、バッファ３１と同様の特性を有するものである。

抵抗素子３２，３４は、バッファ３１の出力電圧とバッファ３３の出力電圧を加算する、いわゆるアナログ加算回路を構成するものである。抵抗素子３２の一端はバッファ３１の出力端子に接続され、他端は、抵抗素子３４の他端に接続されるとともにコンパレータ４０の入力端子に接続されている。抵抗素子３４の一端はバッファ３３の出力端子に接続され、他端は、抵抗素子３２の他端に接続されるとともにコンパレータ４０の入力端子に接続されている。この例では、抵抗素子３４の抵抗値は、抵抗素子３２の抵抗値と同じ値である。

この構成により、抵抗素子３２，３４の他端には、スイッチング電源回路１の負荷電流Ｉload（マスタ電源回路１０の出力電流Ｉout1と、スレーブ電源回路１０の出力電流Ｉout2の合計電流）に応じた電圧Ｖioutが生じる。すなわち、マスタ電源回路１０の入力電流Ｉin1は、マスタ電源回路１０の出力電流Ｉout1に応じて変化するため、検出信号Ｄ１１は、出力電流Ｉout1に応じて変化する。同様に、スレーブ電源回路２０の入力電流Ｉin2は、スレーブ電源回路２０の出力電流Ｉout2に応じて変化するため、検出信号Ｄ２１は、出力電流Ｉout2に応じて変化する。よって、電圧Ｖioutは、出力電流Ｉout1および出力電流Ｉout2の合計電流（負荷電流Ｉload）に応じた電圧となる。この例では、電圧Ｖioutは、負荷電流Ｉloadが小さいほど低く、負荷電流Ｉloadが大きいほど高いものである。そして、この電圧Ｖioutが、コンパレータ４０の入力端子に入力されるようになっている。

コンパレータ４０は、ヒステリシス特性を有する比較回路であり、電圧Ｖioutとリファレンス電圧Ｖref（後述）とを比較して電源制御信号ＥＮを生成するものである。コンパレータ４０は、演算増幅器４１と、抵抗素子４２〜４４と、容量素子４５とを有している。演算増幅器４１の負入力端子は、抵抗素子３２，３４の他端に接続され、正入力端子は、抵抗素子４２の他端、抵抗素子４３の一端、抵抗素子４４の一端、および容量素子４５の一端に接続され、出力端子は、抵抗素子４４の他端および容量素子４５の他端等に接続されている。抵抗素子４２の一端にはこの例では電源電圧ＶＤＤが印加され、他端は、演算増幅器４１の正入力端子、抵抗素子４３の一端、抵抗素子４４の一端、および容量素子４５の一端に接続されている。抵抗素子４３の一端は、演算増幅器４１の正入力端子、抵抗素子４２の他端、抵抗素子４４の一端、および容量素子４５の一端に接続され、他端は接地されている。抵抗素子４４の一端は、演算増幅器４１の正入力端子、抵抗素子４２の他端、抵抗素子４３の一端、および容量素子４５の一端に接続され、他端は、演算増幅器４１の出力端子および容量素子４５の他端等に接続されている。容量素子４５の一端は、演算増幅器４１の正入力端子、抵抗素子４２の他端、抵抗素子４３の一端、および抵抗素子４４の一端に接続され、他端は、演算増幅器４１の出力端子および抵抗素子４４の他端等に接続されている。

この構成により、演算増幅器４１の正入力端子には、リファレンス電圧Ｖrefが生じる。そして、演算増幅器４１は、電圧Ｖioutとリファレンス電圧Ｖrefとを比較して、電源制御信号ＥＮを生成する。具体的には、演算増幅器４１は、電圧Ｖioutがリファレンス電圧Ｖrefよりも高い場合には電源制御信号ＥＮを低レベルにし、電圧Ｖioutがリファレンス電圧Ｖrefよりも低い場合には電源制御信号ＥＮを高レベルにする。その際、このリファレンス電圧Ｖrefは、電源制御信号ＥＮの電圧により変化する。具体的には、電源制御信号ＥＮが低レベルである場合には、リファレンス電圧Ｖrefは電圧ＶrefLになり、電源制御信号ＥＮが高レベルである場合には、リファレンス電圧Ｖrefは、電圧ＶrefLよりも高い電圧ＶrefHになる。電圧ＶrefH，ＶrefLは、電源制御信号ＥＮの電圧と、抵抗素子４２，４３，４４の各抵抗値と、電源電圧ＶＤＤにより定まるものである。これにより、コンパレータ４０は、ヒステリシス特性を実現する。

図２は、コンパレータ４０のヒステリシス特性を表すものである。図２に示したように、電圧Ｖioutが十分に低い場合には、コンパレータ４０は、高レベルの電圧制御信号ＥＮを出力する。そして、その電圧Ｖioutを徐々に高くしていき電圧ＶrefHより高くなると、コンパレータ４０は、電圧制御信号ＥＮを高レベルから低レベルに変化させる。また、電圧Ｖioutが十分に高い場合には、コンパレータ４０は、低レベルの電圧制御信号ＥＮを出力する。そして、その電圧Ｖioutを徐々に低くしていき電圧ＶrefLよりも低くなると、コンパレータ４０は、電圧制御信号ＥＮを低レベルから高レベルに変化させる。

電源制御回路３０は、このようにして生成した電源制御信号ＥＮを、スレーブ電源回路２０のスイッチング制御部２４に供給する。具体的には、電源制御回路３０は、スイッチング電源装置１の負荷電流Ｉloadが小さい場合には、電圧Ｖioutが低いので、電源制御信号ＥＮを高レベル（ディセーブル）にし、スレーブ電源回路２０の動作を停止させる。この場合、スイッチング電源装置１では、マスタ電源回路１０のみが負荷Ｌに対して電力供給を行う。また、電源制御回路３０は、スイッチング電源装置１の負荷電流Ｉloadが大きい場合には、電圧Ｖioutが高いので、電源制御信号ＥＮを低レベル（イネーブル）にし、スレーブ電源回路２０を動作させる。この場合、スイッチング電源装置１では、マスタ電源回路１０およびスレーブ電源回路２０の両方が、負荷Ｌに対して電力供給を行うようになっている。

このように、スイッチング電源装置１では、負荷電流Ｉloadに応じて、動作させる電源回路の数を変更できるようにしたので、幅広い負荷電流Ｉloadの範囲にわたり高効率で電力を供給することができるようになっている。すなわち、例えば、１つの電源回路を用いて電源装置を構成した場合には、その電源回路は、大きな負荷電流Ｉloadの場合でも電力供給を行えるようにするために、大電力を扱うことができる部品（半導体部品、磁性部品、構造部品など）を用いて構成する必要がある。よって、このような電源回路は、負荷電流Ｉloadが小さい場合には、効率が低下してしまうおそれがある。一方、スイッチング電源装置１では、例えば、マスタ電源回路１０およびスレーブ電源回路２０のそれぞれを、小さい負荷電流から中程度の負荷電流の範囲において高効率で電力供給できるように設計することにより、負荷電流Ｉloadが小さい場合には、マスタ電源回路１０のみを動作させることにより高効率を実現でき、負荷電流Ｉloadが大きい場合には、マスタ電源回路１０およびスレーブ電源回路２０の両方を動作させることにより高効率を実現できる。その際、マスタ電源回路１０およびスレーブ電源回路２０は、それぞれの電力供給量を小さくできるため、小電力を扱う部品を用いて構成することができる。このような部品のうち、例えば、半導体部品は、大電力を扱うことができる半導体部品に比べて、一般に性能が高い。よって、スイッチング電源装置１では、さらに効率を高めることができるようになっている。

また、コンパレータ４０では、電源制御信号ＥＮの電圧が変化したときに、その電圧の変化が容量素子４５を介して演算増幅器４１の正入力端子に伝わり、リファレンス電圧Ｖrefが過渡的に変化する。これにより、スイッチング電源装置１では、後述するように、負荷電流Ｉloadが大きくなることによりスレーブ電源回路２０が停止状態から動作状態に変化した後や、負荷電流Ｉloadが小さくなることによりスレーブ電源回路２０が動作状態から停止状態に変化した後においても、スレーブ電源装置２０が動作状態と停止状態との間で行き来（チャタリング）するおそれを低減することができ、誤動作が生じるおそれを低減できるようになっている。

ここで、電圧Ｖioutは、本発明における「第１の電圧」の一具体例に対応する。電源制御信号ＥＮの電圧は、本発明における「出力電圧」の一具体例に対応する。抵抗素子４４は、本発明における「帰還抵抗素子」の一具体例に対応する。容量素子４５は、本発明における「リファレンス電圧制御部」の一具体例に対応する。抵抗素子４２および抵抗素子４３は、本発明における「バイアス回路」の一具体例に対応する。バッファ３１，３３および抵抗素子３２，３４は、本発明における「電圧生成部」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態のスイッチング電源装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、スイッチング電源装置１の全体動作概要を説明する。マスタ電源回路１０において、電流検出回路１１は、マスタ電源回路１０の入力電流Ｉin1を検出し、この入力電流Ｉin1に応じた検出信号Ｄ１１を生成する。スイッチング素子ＳＷ１２，ＳＷ１３は、スイッチ制御信号Ｓ１２，Ｓ１３に基づいて、それぞれオンオフ動作を行う。スイッチング制御部１４は、出力電圧Ｖoutに基づいて、その出力電圧Ｖoutが所定の電圧を保つように、スイッチ制御信号Ｓ１２，Ｓ１３を介してスイッチング素子ＳＷ１２，ＳＷ１３のオンオフ動作を制御するとともに、スレーブ電源回路２０に対して、スイッチング素子ＳＷ１２，ＳＷ１３がオンオフするタイミングを、制御信号ＳＴを介して伝える。

同様に、スレーブ電源回路２０において、電流検出回路２１は、スレーブ電源回路２０の入力電流Ｉin2を検出し、この入力電流Ｉin2に応じた検出信号Ｄ２１を生成する。スイッチング素子ＳＷ２２，ＳＷ２３は、スイッチ制御信号Ｓ２２，Ｓ２３に基づいて、それぞれオンオフ動作を行う。スイッチング制御部２４は、出力電圧Ｖoutに基づいて、その出力電圧Ｖoutが所定の電圧を保つように、スイッチ制御信号Ｓ２２，Ｓ２３を介してスイッチング素子ＳＷ２２，ＳＷ２３のオンオフ動作を制御する。その際、スイッチング制御部２４は、制御信号ＳＴに基づいて、スイッチング素子ＳＷ２２，ＳＷ２３が、マスタ電源回路１０のスイッチング素子ＳＷ１２，ＳＷ１３と、位相が１８０度ずれたタイミングでオンオフするように、スイッチング素子ＳＷ２２，ＳＷ２３のオンオフ動作を制御する。また、スイッチング制御部２４は、電源制御回路３０から供給された電源制御信号ＥＮに基づいて、スレーブ電源回路２０の動作を制御する。

このスイッチング素子ＳＷ１２，ＳＷ１３，ＳＷ２２，ＳＷ２３のオンオフ動作により、マスタ電源回路１０およびスレーブ電源回路２０は、出力電圧Ｖoutを生成する。

電源制御回路３０では、バッファ３１，３３および抵抗素子３２，３４が、検出信号Ｄ１１，Ｄ２１に基づいて、電圧Ｖioutを生成する。コンパレータ４０は、この電圧Ｖioutをリファレンス電圧Ｖrefと比較して、電源制御信号ＥＮを生成する。

（スイッチング動作について）
図３は、スイッチング電源装置１の動作を表すものであり、（Ａ），（Ｂ）はスイッチ制御信号Ｓ１２，Ｓ１３の波形をそれぞれ示し、（Ｃ）は出力電流Ｉout1の波形を示し、（Ｄ），（Ｅ）はスイッチ制御信号Ｓ２２，Ｓ２３の波形をそれぞれ示し、（Ｆ）は出力電流Ｉout2の波形を示し、（Ｇ）は出力電圧Ｖoutの波形を示す。ここで、スイッチング素子ＳＷ１２，ＳＷ１３，ＳＷ２２，ＳＷ２３は、スイッチ制御信号Ｓ１２，Ｓ１３，Ｓ２２，Ｓ２３が高レベルの時にオン状態となり、低レベルの時にオフ状態になるものである。この例では、マスタ電源回路１０とスレーブ電源回路２０は、ともに動作している。

マスタ電源回路１０のスイッチング制御部１４は、図３（Ａ），（Ｂ）に示したように、周期Ｔのパルス信号であるスイッチ制御信号Ｓ１２，Ｓ１３を生成する。その際、スイッチング制御部１４は、スイッチ制御信号Ｓ１２が高レベルになる期間Ｔ１と、スイッチ制御信号Ｓ１３が高レベルになる期間Ｔ２が重ならないように、スイッチ制御信号Ｓ１２，Ｓ１３を生成する。言い換えれば、スイッチング制御部１４は、スイッチング素子ＳＷ１２，ＳＷ１３が同時にオン状態にならないように、スイッチング素子ＳＷ１２，ＳＷ１３のオンオフ動作を制御する。同様に、スレーブ電源回路２０のスイッチング制御部２４は、図３（Ｄ），（Ｅ）に示したように、周期Ｔのパルス信号であるスイッチ制御信号Ｓ２２，Ｓ２３を生成する。その際、スイッチング制御部２４は、スイッチング制御部１４と同様に、スイッチング素子ＳＷ２２，ＳＷ２３が同時にオン状態にならないように、スイッチング素子ＳＷ２２，ＳＷ２３のオンオフ動作を制御する。これにより、スイッチング電源装置１では、バッテリＢＨの両端が、マスタ電源回路１０のスイッチング素子ＳＷ１２，ＳＷ１３を介して、またはスレーブ電源回路２０のスイッチング素子ＳＷ２２，ＳＷ２３を介して、電気的に短絡しないようにしている。

図４Ａ，４Ｂは、マスタ電源回路１０の動作を表すものであり、図４Ａは期間Ｔ１における動作を示し、図４Ｂは期間Ｔ２における動作を示す。この例では、マスタ電源回路１０の動作を例に説明するが、スレーブ電源回路２０の動作についても同様である。なお、これらの図では、説明の便宜上、スイッチング素子ＳＷ１２，ＳＷ１３を、その動作状態（オン状態もしくはオフ状態）を表すスイッチの形状で示す。また、説明の便宜上、その説明に直接必要のない回路ブロックや素子などについては、適宜図示を省略する。

期間Ｔ１では、スイッチング素子ＳＷ１２がオン状態になるとともに、スイッチング素子ＳＷ１３がオフ状態になる（図３（Ａ），（Ｂ））。これにより、スイッチング電源装置１では、図４Ａに示したように、バッテリＢＨ、スイッチング素子ＳＷ１２、コイル１６、容量素子Ｃoutおよび負荷Ｌを順に通る経路に電流Ｉ１が流れる。一方、期間Ｔ２では、スイッチング素子ＳＷ１３がオン状態になるとともに、スイッチング素子ＳＷ１２がオフ状態になる（図３（Ｄ），（Ｅ））。これにより、スイッチング電源装置１では、図４Ｂに示したように、スイッチング素子ＳＷ１３、コイル１６、容量素子Ｃoutおよび負荷Ｌを順に通る経路に電流Ｉ２が流れる。このようにして、マスタ電源回路１０では、図３（Ｃ）に示したように、期間Ｔ１においては電流Ｉout1が増加し、期間Ｔ１以外の期間においては電流Ｉout1が減少する。

スイッチング制御部１４，２４は、図３に示したように、スレーブ電源回路２０のスイッチング素子ＳＷ２２，ＳＷ２３が、マスタ電源回路１０のスイッチング素子ＳＷ１２，ＳＷ１３と、位相が１８０度ずれたタイミングでオンオフするように、スイッチング素子ＳＷ１２，ＳＷ１３，ＳＷ２２，ＳＷ２３を制御する。これにより、スレーブ電源回路２０の出力電流Ｉout2の波形は、図３（Ｃ），（Ｆ）に示したように、マスタ電源回路１０の出力電流Ｉout1の波形と、互いに位相が１８０度ずれたものとなる。その結果、スイッチング電源装置１は、図３（Ｇ）に示したような出力電圧Ｖoutを生成する。この出力電圧Ｖoutの周期は、スイッチング制御信号Ｓ１２，Ｓ１３，Ｓ２２，Ｓ２３の周期Ｔの半分である。すなわち、スイッチング電源装置１では、マスタ電源回路１０におけるスイッチング動作のタイミングと、スレーブ電源回路２０におけるスイッチング動作のタイミングとを互いにずらすようにしたので、出力電圧Ｖoutの周期を、スイッチング動作の周期よりも短くすることができる。これにより、スイッチング電源装置１では、電力供給能力を高めることができるとともに、出力電圧Ｖoutに生じるリップルを抑えることができる。

（負荷電流Ｉloadの変動について）
スイッチング電源装置１は、負荷電流Ｉloadに応じて、スレーブ電源回路２０の動作を制御する。具体的には、電源制御回路３０は、スイッチング電源装置１の負荷電流Ｉloadが小さい場合にはマスタ電源回路１０を動作させるとともにスレーブ電源回路２０の動作を停止させ、負荷電流Ｉloadが大きい場合にはマスタ電源回路１０およびスレーブ電源回路２０の両方を動作させる。この負荷電流Ｉloadは、負荷Ｌを構成する電子機器の動作状態に応じて、動作中に大きく変化する場合がある。負荷電流Ｉloadが増加する場合には、スレーブ電源回路２０は停止状態から動作状態に変化する。また、負荷電流Ｉloadが減少する場合には、スレーブ電源回路２０は動作状態から停止状態に変化する。スイッチング電源装置１では、このように、負荷電流Ｉloadの変化に応じてスレーブ電源回路２０の動作が変化する場合でも、誤動作が生ずるおそれを低減することができる。以下に、負荷電流Ｉloadが増加する場合と、負荷電流Ｉloadが減少する場合の２つのケースを例に説明する。

図５は、負荷電流Ｉloadが増加する場合における電源制御回路３０の動作を表すものであり、（Ａ）は電圧Ｖioutの波形を示し、（Ｂ）はリファレンス電圧Ｖrefの波形を示し、（Ｃ）は電源制御信号ＥＮの波形を示す。図５（Ａ），（Ｂ）では、同じ電圧軸を用いて各波形を示している。

タイミングｔ１１以前において、負荷電流Ｉloadはこの例では０（ゼロ）にしている。このとき、電源制御回路３０は、高レベル（ディセーブル）の電源制御信号ＥＮを生成する（図５（Ｃ））。具体的には、この場合、電圧Ｖioutはリファレンス電圧Ｖrefよりも低いので（図５（Ａ），（Ｂ））、演算増幅器４１は高レベルの電源制御信号ＥＮを出力する。このときのリファレンス電圧Ｖrefは電圧ＶrefHである。スレーブ電源回路２０のスイッチング制御部２４は、この高レベル（ディセーブル）の電源制御信号ＥＮに基づいて、スレーブ電源回路２０を停止状態にしている。

次に、タイミングｔ１１において、負荷電流Ｉloadが増加し始めると、これに応じて、電圧Ｖioutが増加し始める（図５（Ａ））。このとき、スレーブ電源回路２０は停止状態であるので、マスタ電源回路１０が、負荷電流Ｉloadの増加に応じて電力供給を行う。

そして、タイミングｔ１２においてこの電圧Ｖioutがリファレンス電圧Ｖref（電圧ＶrefH）に達すると（図５（Ａ），（Ｂ））、演算増幅器４１は、電源制御信号ＥＮを高レベル（ディセーブル）から低レベル（イネーブル）に変化させる（図５（Ｃ））。スレーブ電源回路２０のスイッチング制御部２４は、この低レベル（イネーブル）の電源制御信号ＥＮに基づいて、スレーブ電源回路２０の動作を開始させる。これに伴い、このタイミングｔ１２以降において、図５（Ａ）に示したように電圧Ｖioutが過渡的に揺れる。すなわち、タイミングｔ１２において、スレーブ電源回路２０が動作を開始するため、これ以降では、マスタ電源回路１０およびスレーブ電源回路２０の両方が電力供給を行う。これにより、マスタ電源回路１０の出力電流Ｉout1が急激に減少するとともに、スレーブ電源回路２０の出力電流Ｉout2が急激に増加する。このように、マスタ電源回路１０およびスレーブ電源回路２０に、急激な出力電流Ｉout1，Ｉout2の変動が生じるため、コイル１６，２６のインダクタンス値や容量素子Ｃoutの容量値などにより定まる周波数で共振しながら減衰する。

また、電源制御回路３０では、タイミングｔ１２における電源制御信号ＥＮの変化に応じて、リファレンス電圧Ｖrefが低下する（図５（Ｂ））。具体的には、まず、電源制御信号ＥＮが高レベルから低レベルに変化することにより、リファレンス電圧Ｖrefは、電圧ＶrefLに向かって変化しようとする。さらに、この電源制御信号ＥＮの高レベルから低レベルへの変化が、容量素子４５を介して、演算増幅器４１の正入力端子に伝わる。これにより、リファレンス電圧Ｖrefは、電圧ＶrefLよりもさらに低い電圧に一旦低下し、その後に徐々に上昇して、電圧ＶrefLに向かって収束していく（図５（Ｂ））。すなわち、リファレンス電圧Ｖrefは、容量素子４５の容量値や抵抗素子４４の抵抗値などにより定まる時定数で、電圧ＶrefLに向かって収束する。このとき、リファレンス電圧Ｖrefは、揺れている電圧Ｖioutよりも低くなる。これにより、後述する比較例の場合と異なり、誤動作を生じるおそれを低減することができる。

図６は、負荷電流Ｉloadが減少する場合における電源制御回路３０の動作を表すものであり、（Ａ）は電圧Ｖioutの波形を示し、（Ｂ）はリファレンス電圧Ｖrefの波形を示し、（Ｃ）は電源制御信号ＥＮの波形を示す。

タイミングｔ２１以前において、負荷電流Ｉloadは十分に大きいため、電源制御回路３０は、低レベル（イネーブル）の電源制御信号ＥＮを生成する（図６（Ｃ））。具体的には、この場合、電圧Ｖioutはリファレンス電圧Ｖrefよりも高いので（図６（Ａ），（Ｂ））、演算増幅器４１は低レベルの電源制御信号ＥＮを出力する。このときのリファレンス電圧Ｖrefは電圧ＶrefLである。スレーブ電源回路２０のスイッチング制御部２４は、この低レベル（イネーブル）の電源制御信号ＥＮに基づいて、スレーブ電源回路２０を動作状態にしている。

次に、タイミングｔ２１において、負荷電流Ｉloadが減少し始めると、これに応じて、電圧Ｖioutが減少し始める（図６（Ａ））。このとき、スレーブ電源回路２０は動作状態であるので、マスタ電源回路１０およびスレーブ電源回路２０が、負荷電流Ｉloadの減少に応じて電力供給を行う。

そして、タイミングｔ２２においてこの電圧Ｖioutがリファレンス電圧Ｖref（電圧ＶrefL）に達すると（図６（Ａ），（Ｂ））、演算増幅器４１は、電源制御信号ＥＮを低レベル（イネーブル）から高レベル（ディセーブル）に変化させる（図６（Ｃ））。スレーブ電源回路２０のスイッチング制御部２４は、この低レベル（イネーブル）の電源制御信号ＥＮに基づいて、スレーブ電源回路２０の動作を開始させる。これに伴い、このタイミングｔ２２以降において、図６（Ａ）に示したように電圧Ｖioutが過渡的に揺れる。すなわち、タイミングｔ２２において、スレーブ電源回路２０が動作を停止するため、これ以降では、マスタ電源回路１０のみが電力供給を行う。これにより、マスタ電源回路１０の出力電流Ｉout1が急激に増加する。このように、マスタ電源回路１０に、急激な出力電流Ｉout1の変動が生じるため、電圧Ｖioutは、コイル１６のインダクタンス値や容量素子Ｃoutの容量値などにより定まる周波数で共振しながら減衰する。

また、電源制御回路３０では、タイミングｔ２２における電源制御信号ＥＮの変化に応じて、リファレンス電圧Ｖrefが上昇する（図６（Ｂ））。具体的には、まず、電源制御信号ＥＮが低レベルから高レベルに変化することにより、リファレンス電圧Ｖrefは、電圧ＶrefHに向かって変化しようとする。さらに、この電源制御信号ＥＮの低レベルから高レベルへの変化が、容量素子４５を介して、演算増幅器４１の正入力端子に伝わる。これにより、リファレンス電圧Ｖrefは、電圧ＶrefHよりもさらに高い電圧に一旦上昇し、その後に徐々に低下して、電圧ＶrefHに向かって収束していく（図６（Ｂ））。すなわち、リファレンス電圧Ｖrefは、容量素子４５の容量値や抵抗素子４４の抵抗値などにより定まる時定数で、電圧ＶrefHに向かって収束する。このとき、リファレンス電圧Ｖrefは、揺れている電圧Ｖioutよりも高くなる。これにより、後述する比較例の場合と異なり、誤動作を生じるおそれを低減することができる。

（比較例）
次に、比較例と対比して、本実施の形態の作用を説明する。

図７は、比較例に係るスイッチング電源装置１Ｒの一構成例を表すものである。スイッチング電源装置１Ｒは、コンパレータ４０Ｒを有する電源制御回路３０Ｒを備えている。コンパレータ４０Ｒは、本実施の形態に係るコンパレータ４０において、容量素子４５を省いたものである。

図８は、負荷電流Ｉloadが増加する場合における電源制御回路３０Ｒの動作を表すものであり、（Ａ）は電圧Ｖioutの波形を示し、（Ｂ）はリファレンス電圧Ｖrefの波形を示し、（Ｃ）は電源制御信号ＥＮの波形を示す。なお、以下では、負荷電流Ｉloadが増加する場合を例に説明するが、負荷電流Ｉloadが減少する場合についても同様である。

本実施の形態の場合（図５）と同様に、タイミングｔ１１において、負荷電流Ｉloadが増加し始めると、これに応じて、電圧Ｖioutが増加し始める（図８（Ａ））。そして、タイミングｔ１２においてこの電圧Ｖioutがリファレンス電圧Ｖref（電圧ＶrefH）に達すると、演算増幅器４１は、電源制御信号ＥＮを高レベル（ディセーブル）から低レベル（イネーブル）に変化させ（図８（Ｃ））、スレーブ電源回路２０が動作を開始する。これに伴い、このタイミングｔ１２以降において、図８（Ａ）に示したように電圧Ｖioutが過渡的に揺れる。

その際、電源制御回路３０Ｒでは、タイミングｔ１２における電源制御信号ＥＮの変化に応じて、リファレンス電圧Ｖrefが電圧ＶrefHから電圧ＶrefLに変化する（図８（Ｂ））。すなわち、本実施の形態の場合（図５）には、コンパレータ４０に容量素子４５があるため、リファレンス電圧Ｖrefは、電圧ＶrefLよりもさらに低い電圧に一旦低下し、その後に徐々に上昇して、電圧ＶrefLに向かって収束したが、この比較例に係る電源制御回路３０Ｒには容量素子４５がないため、リファレンス電圧Ｖrefは、タイミングｔ１２において電圧ＶrefLに変化する。よって、この例では、タイミングｔ１３において、揺れている電圧Ｖioutがこのリファレンス電圧Ｖref（電圧ＶrefL）を下回ってしまい、演算増幅器４１は、電源制御信号ＥＮを低レベル（イネーブル）から高レベル（ディセーブル）に変化させてしまう（図８（Ｃ））。

このように、比較例に係るスイッチング電源装置１Ｒでは、負荷電流Ｉloadが増加して電源制御信号ＥＮが高レベルから低レベルに変化した後、さらに高レベルに戻る。そしてその後も、電源制御信号ＥＮは、高レベルと低レベルの間を行き来するおそれがある。すなわち、タイミングｔ１２以降では、負荷電流Ｉloadが大きいため、マスタ電源装置１０とスレーブ電源装置２０の両方が電力供給するべきであるが、スレーブ電源装置２０が動作状態と停止状態との間で行き来（チャタリング）してしまい、安定して動作しないおそれがある。同様に、負荷電流Ｉloadが減少して電源制御信号ＥＮが低レベルから高レベルに変化した後でも、電源制御信号ＥＮが高レベルと低レベルの間を行き来するおそれがある。すなわち、負荷電流Ｉloadが小さいため、スレーブ電源装置２０が動作を停止し、マスタ電源装置１０のみが電力供給するべきであるが、スレーブ電源装置２０が動作状態と停止状態との間で行き来してしまい、安定して動作しないおそれがある。

一方、本実施の形態に係るスイッチング電源装置１では、コンパレータ４０において、抵抗素子４４に並列に容量素子４５を設けるようにしたので、電源制御信号ＥＮが変化した後、リファレンス電圧Ｖrefを、その電源制御信号ＥＮの電圧が変化した方向に、過渡的に変化させることができる。これにより、電源制御信号ＥＮが変化した後に、揺れる電圧Ｖioutとリファレンス電圧Ｖrefとが同じ電圧になるおそれを低減することができるため、スレーブ電源装置２０が動作状態と停止状態との間で行き来（チャタリング）するおそれを低減することができる。

また、スイッチング電源装置１では、電源制御信号ＥＮが変化した後、リファレンス電圧Ｖrefを過渡的に変化させるようにしたので、負荷電流Ｉloadの急激な変化に対応することができる。すなわち、例えば、負荷電流Ｉloadが増加し、スレーブ電源回路が停止状態から動作状態に変化する場合において、スレーブ電源回路の出力電流Ｉout2が徐々に変化するようにスレーブ電源回路２０の回路動作を抑制すれば、電圧Ｖioutの揺れ自体を減らすことができると考えられる。この場合には、リファレンス電圧Ｖrefを過渡的に変化させることなく、スレーブ電源装置が動作状態と停止状態との間で行き来するおそれを低減することができる。しかしながら、このような構成を用いた場合には、負荷電流Ｉloadの急激な変化に対応することが困難となる。具体的には、負荷電流Ｉloadが急激に増加し、スレーブ電源回路が停止状態から動作状態に変化する際、スレーブ電源回路の回路動作が抑制されているため、マスタ電源回路１０は、負荷電流Ｉloadの大半を供給しようとする。この場合には、マスタ電源回路１０の過電流保護機能が動作して、マスタ電源回路１０の動作が停止するおそれがある。

一方、本実施の形態に係るスイッチング電源装置１では、電源制御信号ＥＮが変化した後、リファレンス電圧Ｖrefを過渡的に変化させるようにしている。これにより、例えば、負荷電流Ｉloadが急激に増加すると、マスタ電源回路１０およびスレーブ電源回路２０の両方が電力を供給し始める。このとき、電圧Ｖioutは揺れるものの、リファレンス電圧Ｖrefが過渡的に変化するため、スレーブ電源装置２０が動作状態と停止状態との間で行き来するおそれを低減することができる。このように、スイッチング電源装置１では、負荷電流Ｉloadの急激な変化に対応することができる。

また、スイッチング電源装置１では、電源制御信号ＥＮが変化した後、リファレンス電圧Ｖrefを過渡的に変化させるようにしたので、設計の自由度を高めることができる。すなわち、例えば、コイル１６，２６のインダクタンス値や容量素子Ｃoutの容量値などを変更することにより、電圧Ｖioutの共振時の振幅を小さくすることができる。しかしながら、この場合には、コイル１６，２６のインダクタンス値や容量素子Ｃoutの容量値を制約することとなるため、例えば他の電気特性を悪化させ、またコストがかかるおそれがある。一方、スイッチング電源装置１では、電源制御信号ＥＮが変化した後、リファレンス電圧Ｖrefを過渡的に変化させるようにしたので、電圧Ｖioutが揺れても誤動作が生じるおそれを低減することができるため、例えば、コイル１６，２６のインダクタンス値や容量素子Ｃoutの容量値などに対する制約を少なくすることができ、設計の自由度を高めることができる。

［効果］
以上のように本実施の形態では、コンパレータの抵抗素子４４に並列に容量素子４５を設けるようにしたので、スレーブ電源装置が動作状態と停止状態との間で行き来するおそれを低減することができる。

本実施の形態では、電源制御信号が変化した後、リファレンス電圧を過渡的に変化させるようにしたので、負荷電流の急激な変化に対応することができる。

［変形例１−１］
例えば、上記実施の形態では、マスタ電源回路１０およびスレーブ電源回路２０にスイッチング素子ＳＷ１３，ＳＷ２３を設け、いわゆる同期整流を行うようにしたが、これに限定されるものではなく、例えば、スイッチング素子ＳＷ１３，ＳＷ２３の代わりにダイオードをそれぞれ設け、これらのダイオードにより整流を行うようにしてもよい。

［変形例１−２］
例えば、上記各実施の形態では、１つのスレーブ電源回路２０を設けたが、これに限定されるものではなく、これに代えて、２以上のスレーブ電源回路２０を設けてもよい。図９に、２つのスレーブ電源回路２０Ａ，２０Ｂを設けた場合の例を示す。このスイッチング電源装置１Ａは、マスタ電源回路１０と、スレーブ電源回路２０Ａ，２０Ｂと、電源制御回路３０Ａ，３０Ｂを備えている。スレーブ電源回路２０Ａ，２０Ｂは、上記実施の形態に係るスレーブ電源回路２０と同様の構成を有するものであり、電源制御回路３０Ａ，３０Ｂは、上記実施の形態に係る電源制御回路３０と同様の構成を有するものである。なお、この図では、バッファ３１，３２および抵抗素子３２，３４を加算回路ＡＤＤとして示している。電源制御回路３０Ａは、マスタ電源回路１０の電流検出回路１１から供給された検出信号Ｄ１１と、スレーブ電源回路２０Ａの電流検出回路２１から供給された検出信号Ｄ２１Ａとに基づいて、電源制御信号ＥＮＡを生成する。すなわち、電源制御回路３０Ａにおける電圧Ｖioutは、マスタ電源回路１０とスレーブ電源回路２０Ａの出力電流の和に応じたものである。スレーブ電源回路２０Ａのスイッチング制御部２４は、この電源制御信号ＥＮＡに基づいて、スレーブ電源回路２０Ａの動作を制御する。電源制御回路３０Ｂは、マスタ電源回路１０の電流検出回路１１から供給された検出信号Ｄ１１と、スレーブ電源回路２０Ｂの電流検出回路２１から供給された検出信号Ｄ２１Ｂとに基づいて、電源制御信号ＥＮＢを生成する。すなわち、電源制御回路３０Ｂにおける電圧Ｖioutは、マスタ電源回路１０とスレーブ電源回路２０Ｂの出力電流の和に応じたものである。スレーブ電源回路２０Ｂのスイッチング制御部２４は、この電源制御信号ＥＮＢに基づいて、スレーブ電源回路２０Ｂの動作を制御する。電源制御回路３０Ｂのコンパレータ４０における電圧ＶrefH，ＶrefLは、例えば、電源制御回路３０Ａのコンパレータ４０における電圧ＶrefH，ＶrefLよりもそれぞれ高くすることが望ましい。このスイッチング電源装置１Ａでも、上記実施の形態に係るスイッチング電源装置１と同様に、マスタ電源回路１０におけるスイッチング動作のタイミングと、スレーブ電源回路２０Ａにおけるスイッチング動作のタイミングと、スレーブ電源回路２０Ｂにおけるスイッチング動作のタイミングとを、位相が互いに１２０度ずれるように制御することが望ましい。

また、このスイッチング電源装置１Ａでは、検出信号Ｄ１１，Ｄ２１Ａに基づいて電源制御信号ＥＮＡを生成する電源制御回路３０Ａと、検出信号Ｄ１１，Ｄ２１Ｂとに基づいて電源制御信号ＥＮＢを生成する電源制御回路３０Ｂとを設けたが、これに限定されるものではなく、図１０に示すスイッチング電源装置１Ｂのように、検出信号Ｄ１１，Ｄ２１Ａ，Ｄ２１Ｂに基づいて電源制御信号ＥＮＡを生成する電源制御回路９０Ａと、検出信号Ｄ１１，Ｄ２１Ａ，Ｄ２１Ｂに基づいて電源制御信号ＥＮＢを生成する電源制御回路９０Ｂとを設けてもよい。この場合、電源制御回路９０Ａ，９０Ｂでは、検出信号Ｄ１１，Ｄ２１Ａ，Ｄ２１Ｂに基づいて、電源制御回路３０（図１）と同様の加算回路ＡＤＤ２により、電圧Ｖioutをそれぞれ生成する。すなわち、電源制御回路９０Ａ，９０Ｂにおける電圧Ｖioutは、マスタ電源回路１０とスレーブ電源回路２０Ａ，２０Ｂの出力電流の和に応じたものである。電源制御回路９０Ｂのコンパレータ４０における電圧ＶrefH，ＶrefLは、例えば、電源制御回路９０Ａのコンパレータ４０における電圧ＶrefH，ＶrefLよりもそれぞれ高くすることが望ましい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係るスイッチング電源装置２について説明する。本実施の形態は、コンパレータにおいて、過渡的にリファレンス電圧Ｖrefを変化させる方法が、上記第１の実施の形態と異なるものである。なお、上記第１の実施の形態に係るスイッチング電源装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１１は、本実施の形態に係るスイッチング電源装置２の一構成例を表すものである。スイッチング電源装置２は、コンパレータ６０を有する電源制御回路５０を備えている。コンパレータ６０は、信号変化検出部６１と、ＰＭＯＳトランジスタ６２と、ＮＭＯＳトランジスタ６３とを有している。信号変化検出部６１は、電源制御信号ＥＮの変化に基づいて、パルス信号Ｓ６２，Ｓ６３を生成するものである。パルス信号Ｓ６２は、電源制御信号ＥＮが低レベルから高レベルに変化した場合において、その変化のタイミングから所定の期間低レベルになり、その他の期間では高レベルになるものである。パルス信号Ｓ６３は、電源制御信号ＥＮが高レベルから低レベルに変化した場合において、その変化のタイミングから所定の期間高レベルになり、その他の期間では低レベルになるものである。ＰＭＯＳトランジスタ６２は、ゲートにはパルス信号Ｓ６２が供給され、ソースには電圧ＶＨが供給され、ドレインは、ＮＭＯＳトランジスタ６３のドレインに接続されるとともに演算増幅器４１の正入力端子等に接続されている。ＮＭＯＳトランジスタ６３は、ゲートにはパルス信号Ｓ６３が供給され、ソースには電圧ＶＬが供給され、ドレインは、ＰＭＯＳトランジスタ６２のドレインに接続されるとともに演算増幅器４１の正入力端子等に接続されている。

この構成により、コンパレータ６０では、電源制御信号ＥＮが低レベルから高レベルに変化した場合において、その変化のタイミングから所定の期間、ＰＭＯＳトランジスタ６２がオン状態になり、リファレンス電圧Ｖrefを電圧ＶＨに設定する。また、電源制御信号ＥＮが高レベルから低レベルに変化した場合において、その変化のタイミングから所定の期間、ＭＭＯＳトランジスタ６３がオン状態になり、リファレンス電圧Ｖrefを電圧ＶＬに設定するようになっている。

ここで、ＰＭＯＳトランジスタ６２は、本発明における「第１のスイッチ」の一具体例に対応する。ＮＭＯＳトランジスタ６３は、本発明における「第２のスイッチ」の一具体例に対応する。信号変化検出部６１は、本発明における「スイッチ制御部」の一具体例に対応する。

図１２は、負荷電流Ｉloadが増加する場合における電源制御回路５０の動作を表すものであり、（Ａ）は電圧Ｖioutの波形を示し、（Ｂ）はリファレンス電圧Ｖrefの波形を示し、（Ｃ）は電源制御信号ＥＮの波形を示す。

上記第１の実施の形態の場合（図５）と同様に、タイミングｔ３１において、負荷電流Ｉloadが増加し始めると、これに応じて、電圧Ｖioutが増加し始める（図１２（Ａ））。そして、タイミングｔ３２においてこの電圧Ｖioutがリファレンス電圧Ｖref（電圧ＶrefH）に達すると、演算増幅器４１は、電源制御信号ＥＮを高レベル（ディセーブル）から低レベル（イネーブル）に変化させ（図１２（Ｃ））、スレーブ電源回路２０が動作を開始する。これに伴い、このタイミングｔ３２以降において、図１２（Ａ）に示したように電圧Ｖioutが過渡的に揺れる。

電源制御回路５０では、タイミングｔ３２における電源制御信号ＥＮの変化に応じて、リファレンス電圧Ｖrefが電圧ＶrefHから電圧ＶＬに低下する（図１２（Ｂ））。具体的には、まず、電源制御信号ＥＮの高レベルから低レベルへの変化に基づいて、信号変化検出部６１は、タイミングｔ３２〜ｔ３３の期間においてパルス信号Ｓ６３を高レベルにし、ＮＭＯＳトランジスタ６３をオン状態にする。これにより、電圧ＶＬがＮＭＯＳトランジスタ６３を介して演算増幅器４１の正入力端子等に供給され、リファレンス電圧Ｖrefが電圧ＶＬに設定される。このとき、リファレンス電圧Ｖref（電圧ＶＬ）は、揺れている電圧Ｖioutよりも低くなる。これにより、スレーブ電源装置２０が動作状態と停止状態との間で行き来するおそれを低減することができる。その後、信号変化検出部６１は、タイミングｔ３３においてパルス信号Ｓ６３を低レベルにし、ＮＭＯＳトランジスタ６３をオフ状態にする。これにより、リファレンス電圧Ｖrefが電圧ＶrefLに設定される。

図１３は、負荷電流Ｉloadが減少する場合における電源制御回路５０の動作を表すものであり、（Ａ）は電圧Ｖioutの波形を示し、（Ｂ）はリファレンス電圧Ｖrefの波形を示し、（Ｃ）は電源制御信号ＥＮの波形を示す。

上記第１の実施の形態の場合（図６）と同様に、タイミングｔ４１において、負荷電流Ｉloadが減少し始めると、これに応じて、電圧Ｖioutが減少し始める（図１３（Ａ））。そして、タイミングｔ４２においてこの電圧Ｖioutがリファレンス電圧Ｖref（電圧ＶrefL）に達すると、演算増幅器４１は、電源制御信号ＥＮを低レベル（イネーブル）から高レベル（ディセーブル）に変化させ（図１３（Ｃ））、スレーブ電源回路２０が動作を停止する。これに伴い、このタイミングｔ４２以降において、図１３（Ａ）に示したように電圧Ｖioutが過渡的に揺れる。

電源制御回路５０では、タイミングｔ４２における電源制御信号ＥＮの変化に応じて、リファレンス電圧Ｖrefが電圧ＶrefLから電圧ＶＨに上昇する（図１３（Ｂ））。具体的には、まず、電源制御信号ＥＮの低レベルから高レベルへの変化に基づいて、信号変化検出部６１は、タイミングｔ４２〜ｔ４３の期間においてパルス信号Ｓ６２を低レベルにし、ＰＭＯＳトランジスタ６２をオン状態にする。これにより、電圧ＶＨがＰＭＯＳトランジスタ６２を介して演算増幅器４１の正入力端子等に供給され、リファレンス電圧Ｖrefが電圧ＶＨに設定される。このとき、リファレンス電圧Ｖref（電圧ＶＨ）は、揺れている電圧Ｖioutよりも高くなる。これにより、スレーブ電源装置２０が動作状態と停止状態との間で行き来するおそれを低減することができる。その後、信号変化検出部６１は、タイミングｔ４３においてパルス信号Ｓ６２を高レベルにし、ＰＭＯＳトランジスタ６２をオフ状態にする。これにより、リファレンス電圧Ｖrefが電圧ＶrefHに設定される。

このように、スイッチング電源装置２では、コンパレータ６０に、信号変化検出部６１、ＰＭＯＳトランジスタ６２、およびＮＭＯＳトランジスタ６３を設け、電源制御信号ＥＮが変化した後、リファレンス電圧Ｖrefを過渡的に変化させるようにした。これにより、電源制御信号ＥＮが変化した後に、揺れる電圧Ｖioutとリファレンス電圧Ｖrefとが同じ電圧になるおそれを低減することができるため、スレーブ電源装置２０が動作状態と停止状態との間で行き来（チャタリング）するおそれを低減することができる。

以上のように本実施の形態では、信号変化検出部、ＰＭＯＳトランジスタ、およびＮＭＯＳトランジスタを設け、電源制御信号が変化した後、リファレンス電圧を過渡的に変化させるようにしたので、スレーブ電源装置が動作状態と停止状態との間で行き来するおそれを低減することができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態に係るスイッチング電源装置２に、上記第１の実施の形態の変形例を適用してもよい。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係るスイッチング電源装置３について説明する。本実施の形態は、コンパレータにおいて、電源制御信号ＥＮが変化した後に、電源制御信号ＥＮを所定期間保持することにより、電源制御信号ＥＮが高レベルと低レベルとの間で行き来するおそれを低減するものである。なお、上記第１の実施の形態に係るスイッチング電源装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図１４は、本実施の形態に係るスイッチング電源装置３の一構成例を表すものである。スイッチング電源装置３は、コンパレータ８０を有する電源制御回路７０を備えている。コンパレータ８０は、信号変化検出部８１と、Ｓ／Ｈ（Sample/Hold）回路８２とを有している。信号変化検出部８１は、演算増幅器４１から出力される電源制御信号ＥＮ２の変化に基づいて、パルス信号Ｓ８２を生成するものである。パルス信号Ｓ８２は、この例では、電源制御信号ＥＮ２が低レベルから高レベルに変化した場合、および高レベルから低レベルに変化した場合において、その変化の直後のタイミングから所定の期間高レベルになり、その他の期間では低レベルになるものである。Ｓ／Ｈ回路８２は、電源制御信号ＥＮ２およびパルス信号Ｓ８２に基づいて、電源制御信号ＥＮ２を保持することにより電源制御信号ＥＮを生成する回路である。具体的には、Ｓ／Ｈ回路８２は、パルス信号Ｓ８２が低レベルである場合は、電源制御信号ＥＮ２をそのまま電源制御信号ＥＮとして出力する。また、Ｓ／Ｈ回路８２は、パルス信号Ｓ８２が高レベルである場合は、Ｓ／Ｈ回路８２の出力信号（電源制御信号ＥＮ）を保持する。

この構成により、コンパレータ８０では、電源制御信号ＥＮ２が変化した場合において、Ｓ／Ｈ回路８２は、この変化する電源制御信号ＥＮ２をそのまま電源制御信号ＥＮとして出力する。そして、その電源制御信号ＥＮ２の変化の直後のタイミングから所定の期間、Ｓ／Ｈ回路８２は、その出力信号（電源制御信号ＥＮ）を保持するようになっている。

ここで、信号変化検出部８１およびＳ／Ｈ回路８２は、本発明における「電圧保持回路」の一具体例に対応する。

図１５は、負荷電流Ｉloadが増加する場合における電源制御回路７０の動作を表すものであり、（Ａ）は電圧Ｖioutの波形を示し、（Ｂ）はリファレンス電圧Ｖrefの波形を示し、（Ｃ）は電源制御信号ＥＮの波形を示す。

上記第１の実施の形態の場合（図５）と同様に、タイミングｔ５１において、負荷電流Ｉloadが増加し始めると、これに応じて、電圧Ｖioutが増加し始める（図１５（Ａ））。そして、タイミングｔ５２においてこの電圧Ｖioutがリファレンス電圧Ｖref（電圧ＶrefH）に達すると、演算増幅器４１は、電源制御信号ＥＮ２を高レベル（ディセーブル）から低レベル（イネーブル）に変化させる（図１５（Ｃ））。そして、Ｓ／Ｈ回路８２は、このように高レベルから低レベルへ変化する電源制御信号ＥＮ２を、電源制御信号ＥＮとして出力する（図１５（Ｄ））。また、信号変化検出部８１は、この電源制御信号ＥＮ２の変化の直後から所定の期間Ｐ１においてパルス信号Ｓ８２を高レベルにし、Ｓ／Ｈ回路８２は、このパルス信号Ｓ８２に基づいて、期間Ｐ１において出力信号（電源制御信号ＥＮ）を保持する。これにより、電源制御信号ＥＮは、この期間Ｐ１において低レベル（イネーブル）を維持し、スレーブ電源回路２０は動作を開始する。これに伴い、このタイミングｔ５２以降において、図１５（Ａ）に示したように電圧Ｖioutが過渡的に揺れる。

また、電源制御回路７０では、タイミングｔ５２における電源制御信号ＥＮ２の変化に応じて、リファレンス電圧Ｖrefが電圧ＶrefHから電圧ＶrefLに低下する（図１５（Ｂ））。

次に、タイミングｔ５３において、電圧Ｖioutはリファレンス電圧Ｖref（電圧ＶrefL）よりも低くなるため、電源制御信号ＥＮ２が低レベルから高レベルに変化するとともに（図１５（Ｃ））、リファレンス電圧Ｖrefが電圧ＶrefLから電圧ＶrefHに変化する（図１５（Ｂ））。これにより、信号変化部８１は、この電源制御信号ＥＮ２の変化の直後から所定の期間Ｐ２においてパルス信号Ｓ８２を高レベルにする。すなわち、このタイミングｔ５３は、期間Ｐ１の期間内であるため、信号変化部８１は、期間Ｐ１の開始タイミングから期間Ｐ２の終了タイミングまで、パルス信号Ｓ８２を高レベルにする。Ｓ／Ｈ回路８２は、このパルス信号Ｓ８２に基づいて、出力信号（電源制御信号ＥＮ）を保持する。

次に、タイミングｔ５４において、電圧Ｖioutはリファレンス電圧Ｖref（電圧ＶrefH）よりも高くなるため、電源制御信号ＥＮ２が高レベルから低レベルに変化するとともに（図１５（Ｃ））、リファレンス電圧Ｖrefが電圧ＶrefHから電圧ＶrefLに変化する（図１５（Ｂ））。これにより、信号変化部８１は、この電源制御信号ＥＮ２の変化の直後から所定の期間Ｐ３においてパルス信号Ｓ８２を高レベルにする。すなわち、このタイミングｔ５４は、期間Ｐ２の期間内であるため、信号変化部８１は、期間Ｐ１の開始タイミングから期間Ｐ３の終了タイミングまで、パルス信号Ｓ８２を高レベルにする。Ｓ／Ｈ回路８２は、このパルス信号Ｓ８２に基づいて、出力信号（電源制御信号ＥＮ）を保持する。

図１６は、負荷電流Ｉloadが増加する場合における電源制御回路７０の動作を表すものであり、（Ａ）は電圧Ｖioutの波形を示し、（Ｂ）はリファレンス電圧Ｖrefの波形を示し、（Ｃ）は電源制御信号ＥＮの波形を示す。

上記第１の実施の形態の場合（図６）と同様に、タイミングｔ６１において、負荷電流Ｉloadが減少し始めると、これに応じて、電圧Ｖioutが減少し始める（図１６（Ａ））。そして、タイミングｔ６２においてこの電圧Ｖioutがリファレンス電圧Ｖref（電圧ＶrefL）に達すると、演算増幅器４１は、電源制御信号ＥＮ２を低レベル（イネーブル）から高レベル（ディセーブル）に変化させる（図１６（Ｃ））。そして、Ｓ／Ｈ回路８２は、このように低レベルから高レベルへ変化する電源制御信号ＥＮ２を、電源制御信号ＥＮとして出力する（図１６（Ｄ））。また、信号変化検出部８１は、この電源制御信号ＥＮ２の変化の直後から所定の期間Ｐ４においてパルス信号Ｓ８２を高レベルにし、Ｓ／Ｈ回路８２は、このパルス信号Ｓ８２に基づいて、期間Ｐ４において出力信号（電源制御信号ＥＮ）を保持する。これにより、電源制御信号ＥＮは、この期間Ｐ４において高レベル（ディセーブル）を維持し、スレーブ電源回路２０は動作を停止する。これに伴い、このタイミングｔ６２以降において、図１６（Ａ）に示したように電圧Ｖioutが揺れる。

また、電源制御回路７０では、タイミングｔ６２における電源制御信号ＥＮ２の変化に応じて、リファレンス電圧Ｖrefが電圧ＶrefLから電圧ＶrefHに低下する（図１６（Ｂ））。

次に、タイミングｔ６３において、電圧Ｖioutはリファレンス電圧Ｖref（電圧ＶrefH）よりも高くなるため、電源制御信号ＥＮ２が高レベルから低レベルに変化するとともに（図１６（Ｃ））、リファレンス電圧Ｖrefが電圧ＶrefHから電圧ＶrefLに変化する（図１６（Ｂ））。これにより、信号変化部８１は、この電源制御信号ＥＮ２の変化の直後から所定の期間Ｐ５においてパルス信号Ｓ８２を高レベルにする。すなわち、このタイミングｔ６３は、期間Ｐ４の期間内であるため、信号変化部８１は、期間Ｐ４の開始タイミングから期間Ｐ５の終了タイミングまで、パルス信号Ｓ８２を高レベルにする。Ｓ／Ｈ回路８２は、このパルス信号Ｓ８２に基づいて、出力信号（電源制御信号ＥＮ）を保持する。

次に、タイミングｔ６４において、電圧Ｖioutはリファレンス電圧Ｖref（電圧ＶrefL）よりも低くなるため、電源制御信号ＥＮ２が低レベルから高レベルに変化するとともに（図１６（Ｃ））、リファレンス電圧Ｖrefが電圧ＶrefLから電圧ＶrefHに変化する（図１６（Ｂ））。これにより、信号変化部８１は、この電源制御信号ＥＮ２の変化の直後から所定の期間Ｐ６においてパルス信号Ｓ８２を高レベルにする。すなわち、このタイミングｔ６４は、期間Ｐ５の期間内であるため、信号変化部８１は、期間Ｐ４の開始タイミングから期間Ｐ６の終了タイミングまで、パルス信号Ｓ８２を高レベルにする。Ｓ／Ｈ回路８２は、このパルス信号Ｓ８２に基づいて、出力信号（電源制御信号ＥＮ）を保持する。

このように、スイッチング電源装置３では、信号変化検出部８１およびＳ／Ｈ回路８２を設け、電源制御信号ＥＮが変化した後に、電源制御信号ＥＮを所定期間保持するようにした。これにより、電源制御信号ＥＮが変化した後に、電源制御信号ＥＮ２が変化しても、この変化が電源制御信号ＥＮとして出力されるおそれを低減することができるため、スレーブ電源装置２０が動作状態と停止状態との間で行き来（チャタリング）するおそれを低減することができる。

以上のように本実施の形態では、信号変化検出部およびＳ／Ｈ回路を設け、電源制御信号ＥＮが変化した後に、電源制御信号ＥＮを所定期間保持するようにしたので、スレーブ電源装置が動作状態と停止状態との間で行き来するおそれを低減することができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例３−１］
上記実施の形態に係るスイッチング電源装置３に、上記第１の実施の形態の変形例を適用してもよい。

以上、いくつかの実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の実施形態では、常に動作するマスタ電源回路１０と、動作が制御されるスレーブ電源回路２０とを設けたが、これに限定されるものではなく、これに代えて、例えば、図１７に示すスイッチング電源装置９のように、動作が制御される複数の電源回路（この例では２つの電源回路１００Ａ，１００Ｂ）を設けてもよい。この場合、例えば、ある日には、電源制御回路１１０は、電源回路１００Ａをマスタ電源回路として動作させるともに電源回路１００Ｂをスレーブ電源回路として動作させ、他の日には、電源回路１００Ｂをマスタ電源回路として動作させるとともに電源回路１００Ａをスレーブ電源回路として動作させることができる。また、例えば、電源回路１００Ｂの電力供給能力を、電源回路１００Ａの電力供給能力の２倍にし、負荷電流Ｉloadに応じて、動作させる電源回路を選択するようにしてもよい。具体的には、電源制御回路１１０は、負荷電流Ｉloadが十分に小さい場合には電源回路１００Ａのみを動作させ、負荷電流Ｉloadが大きくなり第１のしきい値を上回った場合には電源回路１００Ｂのみを動作させ、さらに負荷電流Ｉloadが大きくなり第２のしきい値を上回った場合には電源回路１００Ａ，１００Ｂの両方を動作させるようにすることができる。

また、例えば、上記の実施形態では、入力電圧Ｖinを降圧して出力電圧Ｖoutを生成するようにしたが、これに限定されるものではなく、これに代えて、入力電圧Ｖinを昇圧して出力電圧Ｖoutを生成してもよい。

また、例えば、上記実施の形態では、トランスを用いずにスイッチング電源装置を構成したが、これに限定されるものではなく、これに代えて、トランスを設けるようにしてもよい。その際の一次側のスイッチング回路は、例えばフルブリッジ構成やハーフブリッジ構成などを用いることができる。

また、例えば、上記実施の形態では、チョッパー方式のスイッチング電源に適用したが、これに限定されるものではなく、これに代えて、例えば、リニア電源に適用してもよい。

１〜３，１Ａ…スイッチング電源装置、１０…マスタ電源回路、２０，２０Ａ，２０Ｂ…スレーブ電源回路、１１，２１，２１Ａ，２１Ｂ…電流検出回路、１４，２４，２４Ａ，２４Ｂ…スイッチ制御部、１５，２５…ダイオード、１６，２６…コイル、３０，３０Ａ，３０Ｂ，５０，７０…電源制御回路、３１，３３…バッファ、３２，３４…抵抗素子、４０，６０，８０…コンパレータ、４１…演算増幅器、４２〜４４…抵抗素子、４５…容量素子、６１…信号変化検出部、６２…ＰＭＯＳトランジスタ、６３…ＮＭＯＳトランジスタ、８１…信号変化検出部、８２…Ｓ／Ｈ回路、ＢＨ…バッテリ、Ｃout…容量素子、Ｄ１１，Ｄ２１，Ｄ２１Ａ，Ｄ２１Ｂ…検出信号、ＥＮ，ＥＮＡ，ＥＮＢ，ＥＮ２…電源制御信号、Ｌ…負荷、Ｉin1，Ｉin2…入力電流、Ｉload…負荷電流、Ｉout1，Ｉout2…出力電流、Ｉ１，Ｉ２…電流、Ｐ１〜Ｐ６…期間、ＳＷ１２，ＳＷ１３，ＳＷ２２，ＳＷ２３…スイッチング素子、Ｓ１２，Ｓ１３，Ｓ２２，Ｓ２３…スイッチ制御信号、Ｓ６２，Ｓ６３，Ｓ８２…パルス信号、Ｔ１，Ｔ２…期間、ＶＤＤ…電源電圧、ＶＨ，ＶＬ…電圧、Ｖin…入力電圧、Ｖiout，ＶrefL，ＶrefH…電圧、Ｖout…出力電圧、Ｖref…リファレンス電圧。

Claims (13)

1. 並列接続された複数の電源回路の負荷電流の変化に応じて出力電圧が変化し、その出力電圧が変化した直後の所定期間にわたり変化直後の前記出力電圧に基づいて、前記複数の電源回路のうちの１つ以上の電源回路の起動または停止を制御する制御部を備えた
   電源制御回路。
2. 前記複数の電源回路は、マスタ電源回路およびスレーブ電源回路からなる２つの電源回路であり、
   前記制御部は、リファレンス電圧と、前記マスタ電源回路および前記スレーブ電源回路の合計出力電流に応じた第１の電圧とを比較して前記出力電圧を生成し、その出力電圧に基づいて前記スレーブ電源回路の起動または停止を制御するコンパレータを有する
   請求項１に記載の電源制御回路。
3. 前記複数の電源回路は、マスタ電源回路および複数のスレーブ電源回路からなる３以上の電源回路であり、
   前記制御部は、前記複数のスレーブ電源回路にそれぞれ対応した複数のコンパレータを有し、
   各コンパレータは、リファレンス電圧と、前記マスタ電源回路およびそのコンパレータに対応するスレーブ電源回路の合計出力電流に応じた第１の電圧とを比較して前記出力電圧を生成し、その出力電圧に基づいてそのコンパレータに対応するスレーブ電源回路の起動または停止を制御する
   請求項１に記載の電源制御回路。
4. 前記複数の電源回路は、マスタ電源回路および複数のスレーブ電源回路からなる３以上の電源回路であり、
   前記制御部は、前記複数のスレーブ電源回路にそれぞれ対応した複数のコンパレータを有し、
   各コンパレータは、リファレンス電圧と、前記マスタ電源回路および前記複数のスレーブ電源回路の合計出力電流に応じた第１の電圧とを比較して前記出力電圧を生成し、その出力電圧に基づいてそのコンパレータに対応するスレーブ電源回路の起動または停止を制御する
   請求項１に記載の電源制御回路。
5. 各コンパレータのリファレンス電圧は互いに異なる
   請求項３または請求項４に記載の電源制御回路。
6. 各コンパレータは、
   前記リファレンス電圧が印加される正入力端子と、前記第１の電圧が印加される負入力端子と、前記出力電圧を出力する出力端子とを有する演算増幅器と、
   前記正入力端子と前記出力端子との間に挿設された帰還抵抗素子と、
   １または複数の抵抗素子を含み、前記正入力端子に接続されたバイアス回路と、
   前記出力電圧の変化に応じて、前記リファレンス電圧を過渡的に変化させるリファレンス電圧制御部と
   を有する
   請求項２から請求項５のいずれかに記載の電源制御回路。
7. 前記リファレンス電圧制御部は、前記リファレンス電圧を、前記出力電圧の増減変化の方向と同じ方向に過渡的に変化させる
   請求項６に記載の電源制御回路。
8. 前記リファレンス電圧制御部は、前記正入力端子と前記出力端子との間に、前記帰還抵抗素子と並列に挿設された容量素子を有する
   請求項６または請求項７に記載の電源制御回路。
9. 前記リファレンス電圧制御部は、
   前記正入力端子に第２の電圧を伝える第１のスイッチと、
   前記正入力端子に前記第２の電圧よりも低い第３の電圧を伝える第２のスイッチと、
   前記出力電圧に基づいて前記第１のスイッチおよび前記第２のスイッチのオンオフを制御するスイッチ制御部と
   を有する
   請求項６または請求項７に記載の電源制御回路。
10. 前記スイッチ制御部は、
    前記出力電圧が低レベルから高レベルに変化した場合には、その変化後の前記所定期間にわたり、前記第１のスイッチをオン状態にし、
    前記出力電圧が高レベルから低レベルに変化した場合には、その変化後の前記所定期間にわたり、前記第２のスイッチをオン状態にする
    請求項９に記載の電源制御回路。
11. 各コンパレータは、
    前記リファレンス電圧が印加される正入力端子と、前記第１の電圧が印加される負入力端子と、前記出力電圧を出力する出力端子とを有する演算増幅器と、
    前記正入力端子と前記出力端子との間に挿設された帰還抵抗素子と、
    １または複数の抵抗素子を含み、前記正入力端子に接続されたバイアス回路と、
    前記出力電圧に基づいて、その出力電圧が変化した直後の所定期間にわたり変化直後の前記出力電圧を保持する電圧保持回路と
    を有する
    請求項２から請求項５のいずれかに記載の電源制御回路。
12. 前記合計出力電流を出力する複数の電源回路の合計入力電流に基づいて前記第１の電圧を生成する電圧生成部をさらに備えた
    請求項２から請求項１１のいずれかに記載の電源制御回路。
13. 互いに並列接続された複数の電源回路と、
    前記複数の電源回路の負荷電流の変化に応じて出力電圧が変化し、その出力電圧が変化した直後の所定期間にわたり変化直後の前記出力電圧に基づいて、前記複数の電源回路のうちの１つ以上の電源回路の起動または停止を制御する制御部と
    を備えた電源装置。
    
    

Images