JP7077511B2 - 入力装置及びその入力装置の製造方法 - Google Patents

入力装置及びその入力装置の製造方法 Download PDF

Info

Publication number
JP7077511B2
JP7077511B2 JP2018098584A JP2018098584A JP7077511B2 JP 7077511 B2 JP7077511 B2 JP 7077511B2 JP 2018098584 A JP2018098584 A JP 2018098584A JP 2018098584 A JP2018098584 A JP 2018098584A JP 7077511 B2 JP7077511 B2 JP 7077511B2
Authority
JP
Japan
Prior art keywords
electrode
wiring layer
layer
circuit wiring
input device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018098584A
Other languages
English (en)
Other versions
JP2019204256A (ja
Inventor
裕英 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
U-SHINLTD.
Original Assignee
U-SHINLTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by U-SHINLTD. filed Critical U-SHINLTD.
Priority to JP2018098584A priority Critical patent/JP7077511B2/ja
Publication of JP2019204256A publication Critical patent/JP2019204256A/ja
Application granted granted Critical
Publication of JP7077511B2 publication Critical patent/JP7077511B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は入力装置及びその入力装置の製造方法に関するものである。
特許文献1には、基板上に、第1の方向に延在する複数の第1検知電極と、第1の方向と交差する第2の方向に延在する複数の第2検知電極とをマトリクス状に配置して操作領域を構成し、当該操作領域内のタッチ操作の位置を検出するタッチパネルであって、基板上の操作領域の周辺に、第1の方向に延在する計測電極および第2の方向に延在する計測電極のうちの少なくとも一方を配設し、配設された計測電極、第1検知電極および第2検知電極を用いた静電容量の計測により操作領域内のタッチ操作の位置を検出するよう構成されたタッチパネルが開示されている。
そして、このタッチパネルには、第1検知電極、第2検知電極、計測電極の端部に、それぞれ引き回し配線が設けられており、その引き回し配線の他方の端部に端子が接続され、その端子にフレキシブルフィルム配線を介して静電容量の計測の制御等を行う制御装置を接続して入力装置が構成されている。
特開2013-134698号公報
ところで、特許文献1のように、タッチパネルと制御装置が個別に分離した構成の場合、小型化が行い難いとともに、部品点数が増えてコストの上昇に繋がるという問題がある。
本発明は、このような事情に鑑みてなされたものであり、小型化が行いやすく部品点数を少なくできる入力装置及びその入力装置を提供することを目的とする。
本発明は、上記目的を達成するために以下の構成によって把握される。
(1)本発明の入力装置は、絶縁基板と、前記絶縁基板の表面側に設けられた電極層と、前記電極層と絶縁層を介して前記絶縁基板側に設けられた接続配線層と、前記絶縁基板の裏面側に設けられた回路配線層と、を備え、前記電極層は、第1方向に離間して複数設けられた第1検知電極部と、前記第1方向に交差する第2方向に離間して複数設けられた第2検知電極部のための第2電極列と、を備え、それぞれの前記第1検知電極部は、前記第2方向に離間して並ぶ複数の第1電極を有する第1電極列と、前記第1電極列の前記第1電極間を繋ぐ第1導電部と、を備え、それぞれの前記第2電極列は、前記第1導電部で途切れるように離間して前記第1方向に並ぶ複数の第2電極を備え、前記接続配線層は、それぞれの前記第2電極列に沿って設けられ、前記第2方向に離間した複数の第2導電部を備え、前記電極層から前記回路配線層までを貫通し、複数の前記第2電極列のそれぞれの前記第2電極とその前記第2電極列に対応する前記第2導電部を電気的に接続する複数の第1スルーホールを備える。
(2)上記(1)の構成において、前記回路配線層と絶縁層を介して前記絶縁基板側に設けられた電磁シールド層を備える。
(3)上記(1)又は(2)の構成において、前記第1スルーホールは、1つの前記第2電極に対して1つ設けられる。
(4)上記(1)から(3)のいずれか1つの構成において、前記第1スルーホールのうち、前記絶縁基板の周縁側に位置する第1スルーホールが前記回路配線層の導電パターンと電気的に接続され、前記電極層から前記回路配線層までを貫通し、それぞれの前記第1検知電極部と前記回路配線層の導電パターンを電気的に接続する複数の第2スルーホールを備え、それぞれの前記第2スルーホールは、対応する前記第1検知電極部の前記絶縁基板の周縁側に位置する前記第1電極と前記回路配線層の導電パターンを電気的に接続する。
(5)上記(1)から(4)のいずれか1つの構成において、前記絶縁基板の裏面側に配置され、前記回路配線層の導電パターンに電気的に接続するように実装された電子部品を備える。
(6)上記(1)から(5)のいずれか1つの構成において、前記絶縁基板が不透明な基板である。
(7)本発明の入力装置の製造方法は、絶縁基板の表面側に接続配線層を形成する接続配線層形成工程と、前記接続配線層上に絶縁層を介した電極層を形成する電極層形成工程と、前記絶縁基板の裏面側に回路配線層を形成する回路配線層形成工程と、を含み、前記電極層形成工程では、第1方向に離間して複数設けられた第1検知電極部と、前記第1方向に離間した複数の第2導電部を有し、前記第1方向に交差する第2方向に離間して複数設けられた第2検知電極部のための第2電極列と、が形成され、さらに、前記電極層から前記回路配線層までを貫通し、複数の前記第2電極列のそれぞれの前記第2電極とその前記第2電極列に対応する前記第2導電部を電気的に接続するための複数の第1スルーホールを形成するスルーホール形成工程を含む。
本発明によれば、小型化が行いやすく部品点数を少なくできる入力装置及びその入力装置を提供することができる。
本発明に係る実施形態の入力装置の電極層を説明するための図である。 本発明に係る実施形態の入力装置の厚さ方向の構成を説明するための一部断面図である。 本発明に係る実施形態の入力装置の接続配線層を説明するための図である。 本発明に係る実施形態の入力装置の電磁シールド層を説明するための図である。 本発明に係る実施形態の接続配線層形成工程及び電磁シールド層形成工程を説明するための図である。 本発明に係る実施形態の電極層及び回路配線層のための積層工程を説明するための図である。 本発明に係る実施形態の第1スルーホール及び第2スルーホールを形成するスルーホール形成工程を説明するための図である。
以下、添付図面を参照して、本発明を実施するための形態(以下、「実施形態」と称する。)について詳細に説明する。
なお、実施形態の説明の全体を通して同じ要素には同じ番号又は符号を付している。
本発明に係る実施形態の入力装置1は静電容量の変化によって、ユーザのタッチ操作を検出する入力装置1であって、例えば、車両のセンターコンソールに設けられるコマンドコントローラのタッチパッド部等に好適に用いることができ、以下、各図を参照して詳細に説明する。
なお、ユーザのタッチ操作には、タッチパッド部に指を接触させたまま指をスライドさせるスライド操作も含まれ、以下では、入力装置1のユーザがタッチする側を表面側と呼び、その反対側を裏面側と呼ぶ。
図1は入力装置1の電極層20を説明するための図であり、図2は入力装置1の厚さ方向の構成を説明するための一部断面図であり、具体的には、図1のA-A線に対応する位置での断面図になっている。
また、図3は入力装置1の接続配線層40を説明するための図であり、図4は入力装置1の電磁シールド層70を説明するための図である。
なお、図1、図3及び図4の左下に示す方向の表示(第1方向X及び第2方向Y)は、同じ方向を示したものになっている。
本実施形態では、図1に示すように、入力装置1の外観が矩形状になっているが、例えば、車両用のコマンドコントローラに用いる場合には、円形状であることが見栄え等の点で好ましい場合もある。
したがって、入力装置1の外観は、矩形状に限定される必要はなく、円形状、六角形状等、他の形状であってもよいことは言うまでもない。
図2に示すように、入力装置1は、不透明(例えば緑色等)な絶縁基板10と、絶縁基板10の表面側に設けられた電極層20と、電極層20と絶縁層30(以下、表面側の絶縁層30ともいう。)を介して絶縁基板10側に設けられた接続配線層40と、絶縁基板10の裏面側に設けられた回路配線層50と、を備えている。
なお、本実施形態では、図2に示すように、入力装置1は、回路配線層50と絶縁層60(以下、裏面側の絶縁層60ともいう。)を介して絶縁基板10側に設けられた電磁シールド層70も備えている。
また、入力装置1は、最も裏面側に設けられた絶縁保護膜であるソルダーレジストBIを備え、絶縁基板10の裏面側には、図示しない電子部品等が実装されている。
具体的には、ソルダーレジストBI上に、図示しない静電容量式タッチセンサIC、抵抗、セラミックコンデンサ等のユーザのタッチ操作を検出するための電子部品等が実装されている。
絶縁基板10は、プリント配線基板を作製するときに一般的に用いられるガラス・エポキシ基板や紙フェノール基板等でよい。
電極層20は、ユーザのタッチ操作を検出するための電極が形成された層であり、図1に示すように、電極層20は、第1方向Xに離間して複数設けられた第1検知電極部21Aと、第1方向Xに交差する第2方向Yに離間して複数設けられた第2検知電極部21Bのための第2電極列22Bと、を備えている。
なお、本実施形態では、第2方向Yは第1方向Xにほぼ直交している。
具体的には、それぞれの第1検知電極部21Aは、第2方向Yに離間して並ぶ複数の第1電極23Aを有する第1電極列22Aと、第1電極列22Aの第1電極23A間を繋ぐ第1導電部24Aと、を備えている。
また、それぞれの第2電極列22Bは、第1導電部24Aで途切れるように離間して第1方向Xに並ぶ複数の第2電極23Bを備えており、それぞれの第2電極23Bの中央には、後述する電気的な接続を行うための第1スルーホール25Bが設けられる。
なお、第1スルーホール25Bは、本実施形態のように、1つの第2電極23Bに対して1つ設けられた態様に限定される必要はないが、このようにすることで、後ほど説明するように実装される電子部品等(図示せず)の配置の自由度を高めることができる。
さらに、第1検知電極部21Aのそれぞれに対応して、第1検知電極部21Aの入力装置1の周縁側(より具体的には、絶縁基板10の周縁11側)に位置する第1電極23Aの周縁11寄りの位置には、後述する電気的な接続を行うための第2スルーホール25Aが設けられている。
一方、電極層20には、第2検知電極部21Bの第2電極列22Bのための第2電極23Bが設けられているが、電極層20では、上述のように、同じ第2電極列22Bに対応する第2電極23B間の電気的な接続が行われていない。
そこで、本実施形態では、接続配線層40を設けることで、同じ第2電極列22Bに対応する第2電極23B間の電気的な接続ができるようにしている。
具体的には、図3に示すように、接続配線層40は、それぞれの第2電極列22Bのほぼ中央に沿って設けられ、第2方向Yに離間した複数の第2導電部44Bを備えている。
なお、接続配線層40は、第2スルーホール25Aの形成される位置、及び、第1スルーホール25Bが形成される位置を含む第2導電部44Bの外周だけは絶縁されるように銅等の導電材料を設けないようにしているが、そのような電気的な接続を行うための部分を除いた領域41においても、導電膜が形成されている。
この領域41に設けられている導電膜は、図示を省略しているが、絶縁基板10の外周に形成されるグランド電極(GND電極)に電気的に接続され、表面側から裏面側に向かう電磁波等を遮断する電磁シールドとして機能するようにしている。
そして、入力装置1は、複数の第2電極列22Bのそれぞれの第2電極23Bとその第2電極列22Bに対応する第2導電部44Bを電気的に接続する複数の第1スルーホール25Bを備えており、図2に示すように、第1スルーホール25B及び第2導電部44Bを介して、同じ第2電極列22Bの第2電極23B間が電気的に接続されている。
ここで、図1を見ればわかるように、第2電極列22Bの第2電極23Bの中央を結ぶ直線(第1スルーホール25Bを結ぶ直線)は、第2方向Yで見て同じ位置に位置し、第1方向Xで見て離間するそれぞれの第1導電部24Aを横切る位置に存在する。
そして、先に説明したように第2電極列22Bの第2電極23Bのほぼ中央に沿って設けられた第2導電部44Bは、この直線に沿って存在するものになっている。
したがって、図2に示すように、第1導電部24Aと第2導電部44Bは、表面側の絶縁層30で厚さ方向(図上下方向)に絶縁されているものの、表面側から見た平面視ではクロスする関係になっている。
なお、入力装置1は、ユーザのタッチ操作による静電容量の変化を基にユーザのタッチ操作を検出(タッチ位置の検出を含む)するが、このようなタッチ操作の検出動作自体は、従来から行われているものと同様であるため説明を省略する。
電磁シールド層70は、図4に示すように、第2スルーホール25Aの形成される位置、及び、第1スルーホール25Bが形成される位置の外周だけは絶縁されるように銅等の導電材料を設けないようにしているが、そのような電気的な接続を行うための部分を除いた領域71においても、導電膜が形成されている。
この領域71に設けられている導電膜は、図示を省略しているが、絶縁基板10の外周に形成されるグランド電極(GND電極)に電気的に接続され、表面側から裏面側に向かう電磁波等を遮断する電磁シールドとして機能する。
ただし、先にも述べたように、本実施形態では、接続配線層40も電磁波等を遮断する電磁シールドとして機能するように構成しているため、電磁シールド層70を省略してもよいが、このように電磁シールドとして機能する層が2層存在することでより一層、電磁波等を遮断する効果を高めることが可能である。
そして、後ほど詳しく説明するが、回路配線層50には、実装する電子部品等を電気的に接続するための導電パターン(図示せず)が形成されており、第2スルーホール25Aを介して、それぞれの第1検知電極部21Aと回路配線層50の導電パターンが電気的に接続されている。
したがって、本実施形態では、それぞれの第2スルーホール25Aが、対応する第1検知電極部21Aの絶縁基板10の周縁11側に位置する第1電極23A(図1参照)と回路配線層50の導電パターンを電気的に接続するものになっている。
また、第1スルーホール25Bのうち、絶縁基板10の周縁11側に位置する第1スルーホール25B(例えば、図1の最も左側又は右側の第1スルーホール25B)が、先の第2スルーホール25Aと同様の機能を兼ねたものになっており、その絶縁基板10の周縁11側に位置する第1スルーホール25Bを介して、それぞれの第2検知電極部21Bと回路配線層50の導電パターンが電気的に接続されている。
ただし、それぞれの第2検知電極部21Bと回路配線層50の導電パターンを電気的に接続する第1スルーホール25Bと異なるスルーホールを絶縁基板10の周縁11側に、別途、設けてもよい。
このように、第1検知電極部21A及び第2検知電極部21Bの回路配線層50の導電パターンへの電気的な接続を絶縁基板10の周縁11側に集約することで、電子部品等の配置のために中央側のスペースを有効に利用できるようになる。
そして、少なくとも、回路配線層50の導電パターンの電子部品等を電気的に接続するためのランド箇所を塞がないように形成された、最も裏面側に位置するソルダーレジストBI上には、ランド箇所で回路配線層50の導電パターンと電気的な接続を行うように図示しない電子部品等が実装される。
次に、入力装置1の製造方法の一例を説明しながら、より詳細な入力装置1の構成について説明する。
なお、以下では、図5から図7を参照しながら製造方法について説明するが、これらの図では主に1つの第1スルーホール25Bの周辺(図2の点線枠T参照)だけをクローズアップしたものとしている。
図5は接続配線層形成工程及び電磁シールド層形成工程を説明するための図である。
図5の上側に示すように、例えば、絶縁基板10の表面に銅等の導電材料でベタパターンFBが形成されているとともに、絶縁基板10の裏面に銅等の導電材料でベタパターンBBが形成された材料基板MSを準備する。
そして、材料基板MSの表面のベタパターンFBが、図3を参照して説明した接続配線層40のための導電パターンとなるようにパターンニングを行う接続配線層形成工程を実施するとともに、材料基板MSの裏面のベタパターンBBが、図4を参照して説明した電磁シールド層70のための導電パターンとなるようにパターンニングを行う電磁シールド層形成工程を実施する。
例えば、材料基板MSの表面のベタパターンFB上の第2スルーホール25Aの形成される位置、及び、第1スルーホール25Bが形成される位置を含む第2導電部44Bの外周だけが露出するように、その他の部分をレジスト等でマスクするとともに、材料基板MSの裏面のベタパターンBB上の第2スルーホール25Aの形成される位置、及び、第1スルーホール25Bの形成される位置だけが露出するように、その他の部分をレジスト等でマスクする。
なお、材料基板MSの表面の第2スルーホール25Aの形成される位置は、形成される第2スルーホール25Aの内径よりも若干大きい円形状の露出部分が形成されるようにマスクが設けられる。
また、材料基板MSの裏面の第2スルーホール25Aの形成される位置、及び、第1スルーホール25Bの形成される位置も同様であり、スルーホールの内径よりも若干大きい円形状の露出部分が形成されるようにマスクが設けられる。
そして、導電材料をエッチングすることが可能なエッチング液内に、その表面及び裏面にマスクを設けた材料基板MSを投入する、又は、導電材料をエッチングすることが可能なエッチングガス等の雰囲気中に投入することで、接続配線層形成工程及び電磁シールド層形成工程を同時に行うことが可能である。
なお、このような方法に限られる必要はなく、個別に、接続配線層形成工程と電磁シールド層形成工程を実施してもよく、また、別の方法でパターンニングを実施してもよいことは言うまでもない。
このように、接続配線層形成工程及び電磁シールド層形成工程が実施されると、図5の下側に示すように、材料基板MSの表面に第2導電部44B等が形成され、材料基板MSの裏面に電磁シールドとして機能する導電部M(領域71に対応する導電部)等が形成された状態の材料基板MS1となる。
図6は電極層20及び回路配線層50のための積層工程を説明するための図である。
次に、図6の上側に示すように、エッチングが終わった材料基板MS1の表面側に、表面側の絶縁層30となる絶縁フィルムIF1を配置するとともに、その絶縁フィルムIF1の表面側に電極層20となる導電箔CF1(例えば、銅箔等)を配置する。
また、材料基板MS1の裏面側に、裏面側の絶縁層60となる絶縁フィルムIF2を配置するとともに、その絶縁フィルムIF2の裏面側に回路配線層50となる導電箔CF2(例えば、銅箔等)を配置する。
そして、これらを加熱雰囲気下で絶縁フィルムIF1及び絶縁フィルムIF2を溶融状態にするとともに全体をプレスして一体化し、図6の下側に示すように、材料基板MS1の表裏に、絶縁層、導電層が順に積層された積層基板MS2を作製する。
なお、積層工程は、これに限定される必要はなく、材料基板MS1の表裏に絶縁材料を塗布して絶縁層を形成した後、その絶縁層上に導電材料を蒸着する等の方法もあり、また、それ以外の方法も存在する。
図7は第1スルーホール25B及び第2スルーホール25Aを形成するスルーホール形成工程を説明するための図である。
次に、図7の上側に示すように、積層基板MS2の第1スルーホール25B及び第2スルーホール25Aを設ける位置に、例えば、NC旋盤で貫通孔Hを形成し、その貫通孔Hが電気的な接続の行えるスルーホールの状態となるように、続いて、銅等の導電材料のメッキを形成する。
具体的には、積層基板MS2の外周側面だけにマスクを設けて、銅等をメッキするメッキ槽に積層基板MS2を投入し、全体に銅等のメッキを形成した後、マスクを取り除けば、図7の下側に示すように、電極層20となる導電箔CF1から回路配線層50となる導電箔CF2までを貫通し、先に説明した複数の第2電極列22Bのそれぞれの第2電極23Bとその第2電極列22Bに対応する第2導電部44Bを電気的に接続するための複数の第1スルーホール25Bが形成される。
なお、メッキが形成されているので導電箔CF1上には、このメッキの部分が加わった状態になっており、正確には、電極層20は導電箔CF1とメッキで形成された導電材料部分に対して形成されることになる。
また、先に説明したように、図5から図7は、主に1つの第1スルーホール25Bの周辺(図2の点線枠T参照)だけをクローズアップしたものとしているため、第2スルーホール25Aの部分は見えていないが、このスルーホール形成工程では、電極層20となる導電箔CF1から回路配線層50となる導電箔CF2までを貫通し、それぞれの第1検知電極部21Aと回路配線層50の導電パターンを電気的に接続するための複数の第2スルーホール25Aも形成される。
なお、メッキが形成されているので導電箔CF2上には、このメッキの部分が加わった状態になっており、正確には、回路配線層50は導電箔CF2とメッキで形成された導電材料部分に対して形成されることになる。
そして、第1スルーホール25B及び第2スルーホール25Aが形成されると、次に、電極層20を形成する電極層形成工程と、回路配線層50を形成する回路配線層形成工程と、が実施される。
具体的には、先に形成したそれぞれの第1スルーホール25Bを中心とする図1に示す第2電極23Bとなる領域、及び、第1検知電極部21Aとなる領域以外の領域を露出させるようにしたマスクを積層基板MS2の表面側に設ける。
また、先に形成した第1スルーホール25B及び第2スルーホール25Aの領域、及び、回路配線層50の導電パターンの領域以外の領域を露出させるようにしたマスクを積層基板MS2の裏面側に設ける。
なお、積層基板MS2の外周のグランド電極(GND電極)とする箇所もマスクする。
そして、先ほどと同様に、メッキした銅等の導電材料をエッチングすることが可能なエッチング液内に、マスクを形成した後の積層基板MS2を投入する、又は、導電材料をエッチングすることが可能なエッチングガス等の雰囲気中に投入することで、電極層形成工程及び回路配線層形成工程を同時に行うことが可能である。
ただし、ここでも、電極層形成工程及び回路配線層形成工程を同時に行うことに限定される必要はなく、個別に、電極層形成工程と回路配線層形成工程を実施してもよい。
そして、上記電極層形成工程では、第1方向Xに離間して複数設けられた第1検知電極部21Aと、第1方向Xに交差する第2方向Yに離間して複数設けられた第2検知電極部21Bのための第2電極列22Bと、が形成されることになる。
つまり、図1に示した第2方向Yに離間して並ぶ複数の第1電極23Aと第1電極23A間を繋ぐ第1導電部24Aとを備える第1検知電極部21Aが第1方向Xに離間して複数形成されるとともに、第1方向Xに離間した複数の第2電極23Bを有し、第1方向Xに交差する第2方向Yに離間して複数設けられた第2検知電極部21Bのための第2電極列22Bと、が形成される。
最後に、表面側及び裏面側にそれぞれ絶縁保護膜であるソルダーレジストFI及びソルダーレジストBI(図2参照)を形成して、回路配線層50の導電パターンに電子部品等を電気的に接続するように、裏面側のソルダーレジストBI上に電子部品等を実装する。
そして、本実施形態によれば、上記のように、スルーホールで電気的な接続を実現しているので、ビルドアップ工法のような手間のかかるものではなく、コスト低減が行える。
また、絶縁基板10上に積層形成するため、電極が既に形成された市販のシートを用いて作製する場合のような形状やサイズの制約を受けることがない。
一方、回路配線層50側には、スルーホールの裏面側の端部が存在しており、これらのスルーホールと電子部品等が電気的に接続されないようにするためには、できるだけスルーホールの数を減らしたいという一面もある。
つまり、スルーホールの数が多いと、電子部品等を電気的に接続するために回路配線層50に設けられるランドとスルーホールとが近接することになり、はんだ付け等の際に、ランドとスルーホールとが短絡するおそれがあるため、スルーホールの数は少ない方が好ましい。
そこで、本実施形態では、1つの第2電極列22Bに対して、その第2電極列22Bの全長をカバーするように第2電極列22Bに沿って形成された第2導電部44Bを設けることとし、1つの第2電極23Bに対して1つだけ第1スルーホール25Bを設ければ、第2電極23B間の電気的な接続が可能なものとして、最小限の第1スルーホール25Bの数で電気的な接続を実現するようにしている。
このため、回路配線層50に設けられるランドの配置自由度が高くなり、その結果、実装される電子部品等(図示せず)の配置の自由度も高めることができるものになっている。
一方、入力装置1としては、電子部品等が実装される、いわゆる回路基板上にユーザのタッチ操作を検出するための電極等が一体形成され集約された状態になっているため、小型化が実現できるとともに、部品点数も大幅に削減することが可能になっている。
以上、具体的な実施形態を基に本発明の説明を行ってきたが、本発明は、具体的な実施形態に限定されるものではなく、技術的思想を逸脱することのない変更や改良を行ったものも発明の技術的範囲に含まれるものであり、そのことは当業者にとって特許請求の範囲の記載から明らかである。
1 入力装置
10 絶縁基板
11 周縁
20 電極層
21A 第1検知電極部
21B 第2検知電極部
22A 第1電極列
22B 第2電極列
23A 第1電極
23B 第2電極
24A 第1導電部
25B 第1スルーホール
30 絶縁層
40 接続配線層
44B 第2導電部
50 回路配線層
X 第1方向
Y 第2方向

Claims (7)

  1. 絶縁基板と、
    前記絶縁基板の表面側に設けられた電極層と、
    前記電極層と絶縁層を介して前記絶縁基板側に設けられた接続配線層と、
    前記絶縁基板の裏面側に設けられた回路配線層と、を備え、
    前記電極層は、
    第1方向に離間して複数設けられた第1検知電極部と、
    前記第1方向に交差する第2方向に離間して複数設けられた第2検知電極部のための第2電極列と、を備え、
    それぞれの前記第1検知電極部は、
    前記第2方向に離間して並ぶ複数の第1電極を有する第1電極列と、
    前記第1電極列の前記第1電極間を繋ぐ第1導電部と、を備え、
    それぞれの前記第2電極列は、前記第1導電部で途切れるように離間して前記第1方向に並ぶ複数の第2電極を備え、
    前記接続配線層は、それぞれの前記第2電極列に沿って設けられ、前記第2方向に離間した複数の第2導電部を備え、
    前記電極層から前記回路配線層までを貫通し、複数の前記第2電極列のそれぞれの前記第2電極とその前記第2電極列に対応する前記第2導電部を電気的に接続する複数の第1スルーホールを備えることを特徴とする入力装置。
  2. 前記回路配線層と絶縁層を介して前記絶縁基板側に設けられた電磁シールド層を備えることを特徴とする請求項1に記載の入力装置。
  3. 前記第1スルーホールは、1つの前記第2電極に対して1つ設けられることを特徴とする請求項1又は請求項2に記載の入力装置。
  4. 前記第1スルーホールのうち、前記絶縁基板の周縁側に位置する第1スルーホールが前記回路配線層の導電パターンと電気的に接続され、
    前記電極層から前記回路配線層までを貫通し、それぞれの前記第1検知電極部と前記回路配線層の導電パターンを電気的に接続する複数の第2スルーホールを備え、
    それぞれの前記第2スルーホールは、対応する前記第1検知電極部の前記絶縁基板の周縁側に位置する前記第1電極と前記回路配線層の導電パターンを電気的に接続することを特徴とする請求項1から請求項3のいずれか1項に記載の入力装置。
  5. 前記絶縁基板の裏面側に配置され、前記回路配線層の導電パターンに電気的に接続するように実装された電子部品を備えることを特徴とする請求項1から請求項4のいずれか1項に記載の入力装置。
  6. 前記絶縁基板が不透明な基板であることを特徴とする請求項1から請求項5のいずれか1項に記載の入力装置。
  7. 絶縁基板の表面側に接続配線層を形成する接続配線層形成工程と、
    前記接続配線層上に絶縁層を介した電極層を形成する電極層形成工程と、
    前記絶縁基板の裏面側に回路配線層を形成する回路配線層形成工程と、を含み、
    前記電極層形成工程では、
    第1方向に離間して複数設けられた第1検知電極部と、
    前記第1方向に離間した複数の第2電極を有し、前記第1方向に交差する第2方向に離間して複数設けられた第2検知電極部のための第2電極列と、が形成され、
    前記接続配線層形成工程では、
    前記接続配線層は、それぞれの前記第2電極列に沿って設けられ、前記第2方向に離間した複数の第2導電部を備えるように形成され、
    さらに、前記電極層から前記回路配線層までを貫通し、複数の前記第2電極列のそれぞれの前記第2電極とその前記第2電極列に対応する前記第2導電部を電気的に接続するための複数の第1スルーホールを形成するスルーホール形成工程を含むことを特徴とする入力装置の製造方法。
JP2018098584A 2018-05-23 2018-05-23 入力装置及びその入力装置の製造方法 Active JP7077511B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018098584A JP7077511B2 (ja) 2018-05-23 2018-05-23 入力装置及びその入力装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018098584A JP7077511B2 (ja) 2018-05-23 2018-05-23 入力装置及びその入力装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019204256A JP2019204256A (ja) 2019-11-28
JP7077511B2 true JP7077511B2 (ja) 2022-05-31

Family

ID=68726973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018098584A Active JP7077511B2 (ja) 2018-05-23 2018-05-23 入力装置及びその入力装置の製造方法

Country Status (1)

Country Link
JP (1) JP7077511B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299385A (ja) 2006-04-14 2007-11-15 Ritdisplay Corp 透明タッチパネル
JP2010049618A (ja) 2008-08-25 2010-03-04 Shin Etsu Polymer Co Ltd 静電容量センサ
JP2014160316A (ja) 2013-02-19 2014-09-04 Alps Electric Co Ltd 静電容量式入力装置
JP2015210742A (ja) 2014-04-30 2015-11-24 株式会社ワコム 位置検出装置
US20170032164A1 (en) 2015-07-27 2017-02-02 Beijing Lenovo Software Ltd. Electronic device, display screen, and panel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5894052U (ja) * 1981-12-16 1983-06-25 ぺんてる株式会社 容量結合タブレツト

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299385A (ja) 2006-04-14 2007-11-15 Ritdisplay Corp 透明タッチパネル
JP2010049618A (ja) 2008-08-25 2010-03-04 Shin Etsu Polymer Co Ltd 静電容量センサ
JP2014160316A (ja) 2013-02-19 2014-09-04 Alps Electric Co Ltd 静電容量式入力装置
JP2015210742A (ja) 2014-04-30 2015-11-24 株式会社ワコム 位置検出装置
US20170032164A1 (en) 2015-07-27 2017-02-02 Beijing Lenovo Software Ltd. Electronic device, display screen, and panel

Also Published As

Publication number Publication date
JP2019204256A (ja) 2019-11-28

Similar Documents

Publication Publication Date Title
US9357631B2 (en) Flexible printed circuit board and method for making same
JP2010165780A (ja) 薄膜抵抗素子の製造方法
CN108255359B (zh) 触控面板及其制造方法
KR20120092191A (ko) 인쇄 회로 보드를 차폐하기 위한 방법 및 인쇄 회로 보드
CN109565926B (zh) 层叠电路基板、层叠电子部件和模块
JP2015005744A (ja) フレキシブル回路板の差動モード信号伝送線のための減衰低減用接地構造体
JPH08125342A (ja) フレキシブル多層配線基板とその製造方法
CN111726931A (zh) 电子组件、包括该电子组件的电子设备以及用于制造电子组件的方法
CN111240520A (zh) 触控面板及其制备方法
JP5075568B2 (ja) シールド付回路配線基板及びその製造方法
US12114438B2 (en) Manufacturing method for double-sided wiring circuit board and double-sided wiring circuit board
JP7077511B2 (ja) 入力装置及びその入力装置の製造方法
TWI439916B (zh) 電容式觸控板結構及其製造方法
JPH0693552B2 (ja) シールド型可撓性回路基板及びその製造法
JPH1168313A (ja) プリント配線基板
CN106961788B (zh) 指纹传感器用布线基板
JP2011505690A (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
JP6105517B2 (ja) 配線基板
JPH07183627A (ja) 部品実装プリント基板
KR102262073B1 (ko) 배선 기판
JP2013168520A (ja) 電子装置
JP2008270621A (ja) フレキシブル・プリント配線基板
JP3196074U (ja) タッチ電極基板の構造
WO2020142715A1 (en) Method of routing traces coupled to an array of touch sensors
TW202205925A (zh) 內埋式線路板及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220428

R150 Certificate of patent or registration of utility model

Ref document number: 7077511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150