JP7052867B2 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
JP7052867B2
JP7052867B2 JP2020516205A JP2020516205A JP7052867B2 JP 7052867 B2 JP7052867 B2 JP 7052867B2 JP 2020516205 A JP2020516205 A JP 2020516205A JP 2020516205 A JP2020516205 A JP 2020516205A JP 7052867 B2 JP7052867 B2 JP 7052867B2
Authority
JP
Japan
Prior art keywords
film
laminated structure
dielectric film
oxide film
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020516205A
Other languages
English (en)
Other versions
JPWO2019208226A1 (ja
Inventor
康裕 村瀬
智行 芦峰
博 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019208226A1 publication Critical patent/JPWO2019208226A1/ja
Application granted granted Critical
Publication of JP7052867B2 publication Critical patent/JP7052867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、キャパシタに関するものである。中でも特に、高耐圧Siキャパシタに関するものである。
キャパシタの一例が、特開2014-241434号公報(特許文献1)に記載されている。この文献に記載されたキャパシタにおいては、基板領域の表面に複数本の溝が形成されており、これらの溝によって生じる凹凸面を覆うように誘電体膜が形成されている。
特開2014-241434号公報
高耐圧化するためには誘電体層の膜厚を大きくすることが考えられる。しかし、誘電体層の膜厚をむやみに大きくすると、誘電体層の残留応力が大きくなる。残留応力が大きいと、キャパシタにクラックあるいは反りが生じるおそれがある。
そこで、本発明は、高電圧に耐えることができ、キャパシタにクラックあるいは反りが生じることを抑えることができるキャパシタを提供することを目的とする。
上記目的を達成するため、本発明に基づくキャパシタは、凹凸を有する主表面を有する基材と、上記主表面を覆う誘電体膜と、上記誘電体膜を覆う導電体膜とを備え、上記誘電体膜は、上記凹凸に沿って形成されており、上記誘電体膜は、酸化膜換算膜厚が600nm以上である。
本発明によれば、高電圧に耐えることができ、キャパシタにクラックあるいは反りが生じることを抑えることができる。
本発明に基づく実施の形態1におけるキャパシタの断面図である。 本発明に基づく実施の形態2におけるキャパシタの部分平面図である。 図2におけるIII-III線に関する矢視断面図である。 図3におけるZ1部の拡大図である。 本発明に基づくキャパシタに電圧を印加した際のリーク電流を調べる実験の結果を示すグラフである。 本発明に基づく実施の形態1におけるキャパシタの部分平面図である。 凹部の代わりに凸部を採用した場合のキャパシタの断面図である。
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
(実施の形態1)
図1を参照して、本発明に基づく実施の形態1におけるキャパシタについて説明する。本実施の形態におけるキャパシタ101の断面図を図1に示す。
キャパシタ101は、基材1と、誘電体膜20と、導電体膜30とを備える。基材1は主表面1uを有する。基材1は、たとえばシリコン基板であって、導電性を有するn型Si又はp型Siなどの低抵抗Siによって形成されている。基材1が導電性を有する場合、後述する裏面電極4と導通されていてもよい。主表面1uは凹部15を有する。誘電体膜20は、主表面1uを覆う。導電体膜30は、誘電体膜20を覆う。誘電体膜20は、前記凹部に沿って形成されている。誘電体膜20は、酸化膜換算膜厚(Equivalent Oxide Thickness)(「EOT」ともいう。)が600nm以上である。
なお、酸化膜がSiO2膜であるとした場合の酸化膜換算膜厚(EOT)は、高誘電率膜の物理膜厚をTとし、誘電率をεとし、SiO2膜の誘電率をεSiO2とすると,次の関係にある。
EOT = εSiO2×T/ε
主表面1uにある凹部15は有底の筒形状である。凹部15は、主表面1uの同一平面上に形成された第1部分51と、凹部15のうち底部に対応する第2部分52と、凹部15のうち筒部に対応し、第2部分52と第1部分51とを連結する第3部分53と、凹部15の開口部である第4部分54とを含む。基材1の主表面1uとは反対側の面は、裏面電極4によって覆われている。基材1が導電性を有しない場合、凹部の表面に図示しない導電体膜が形成され、導電体膜上に誘電体膜20が形成される。
ここで示した例では、誘電体膜20は、下地膜21と酸化膜22との2層構造となっている。誘電体膜20を覆うようにポリシリコン膜31が形成されている。ポリシリコン膜31は、第2部分と第3部分で囲まれた領域内に形成されている。ポリシリコン膜31を覆うようにアルミ電極32が形成されている。導電体膜30は、ポリシリコン膜31とアルミ電極32とを含む。主表面1uのうち導電体膜30によって覆われていない領域を保護膜6が覆っている。保護膜6は、導電体膜30の一部を覆っていてもよい。保護膜6と主表面1uとの間には下地膜21が介在していてもよい。
実用上は、キャパシタが600Vの電圧に耐えられることが求められるが、そのためには、SiO2の耐圧性能が10MV/cmであることを考慮すれば、誘電体膜20のEOTが600nm以上であることが求められる。本実施の形態では、誘電体膜20のEOTが600nm以上となっているので、600Vの高電圧にも耐えられるキャパシタを実現することができる。言い換えれば、十分に高電圧に耐えることができる。誘電体膜20のEOTが厚くなっていることにより、第1部分51の端などのように先鋭化しやすく、第2部分上と比較して誘電体膜が薄くなり易い箇所においても十分な厚みを確保することが容易となるので、高電圧の印加による絶縁破壊が生じることを抑制し、高耐圧化を図ることができる。本実施の形態では、十分に厚い誘電体膜20を備えるので、キャパシタにクラックが生じることなく、反りを小さく抑えることができる。
本実施の形態で示したように、誘電体膜20は、2層以上の積層構造を含むことが好ましい。たとえば、下地膜21が窒化膜であり、酸化膜22がCVDによって形成された酸化膜である構成が考えられる。誘電体膜20が2層以上の積層構造を含むこととすれば、膜の形成方法の選択の幅が広がるので、所望の厚みを容易に実現することができる。
ここでは、導電体膜30の2層構造のうち上側の1層がアルミ電極32である例を示したが、アルミ電極32に代えて他の種類の金属膜が配置されていてもよい。
(実施の形態2)
図2~図4を参照して、本発明に基づく実施の形態におけるキャパシタについて説明する。本実施の形態におけるキャパシタ102の部分平面図を図2に示す。図2におけるIII-III線に関する矢視断面図を図3に示す。図3におけるZ1部の拡大図を図4に示す。
本実施の形態では、基材1はシリコン基板である。下地膜21は、酸化膜21aと窒化膜21bとを含む。酸化膜21aはたとえばSiO2膜であってよい。窒化膜21bはたとえばSiN膜であってよい。酸化膜21aは基材1を直接覆っており、窒化膜21bは酸化膜21aを覆っている。凹部15の深さFは、たとえば20.8μmである。凹部15の径Aは、たとえば3.9μmである。
酸化膜21aは熱酸化膜である。酸化膜22は、CVD法によって形成された酸化膜である。第1部分51と第3部分53との境界部であるエッジ51aで斜めに測ったときの誘電体膜20の厚みは、酸化膜21aの厚みB1、窒化膜21bの厚みC1、酸化膜22の厚みD1の合計として把握することができる。凹部15の深さ方向の途中で水平方向に測ったときの誘電体膜20の厚みは、酸化膜21aの厚みB2、窒化膜21bの厚みC2、酸化膜22の厚みD2の合計として把握することができる。酸化膜22の厚みに関してはD1>D2の関係が成り立っている。ポリシリコン膜31が開口部54近傍であって最も径が小さくなる部分の径をEとする。ポリシリコン膜31が凹部15の内部を完全に埋め切れずに、図3に示すように、主表面1uに平行な方向において、ポリシリコン膜31同士の間が離間していてもよい。言い換えると、凹部15における第2部分52および第3部分53に囲まれた領域に誘電体膜および導電体膜が形成され、さらに空間が形成されていてもよい。さらに言い換えると、凹部15に入り込んでいる誘電体膜20を覆うように形成されるポリシリコン膜31は、凹部15を完全に埋めていなくてもよい。すなわち、凹部15の内部においてポリシリコン膜31の誘電体膜20側とは反対の面に隙間があってもよい。たとえば図3に示すように、凹部15内部においてポリシリコン膜31同士の間に隙間16があってもよい。
また、開口部54近傍でポリシリコンの径が最も小さくなる部位において、誘電体膜20に形成された開口がポリシリコン膜31によって塞がれている構造を図示したが、ポリシリコン膜31同士の間が離間していてもよい。言い換えると、凹部15における第2部分52および第3部分53に囲まれた領域に誘電体膜20およびポリシリコン膜31が形成され、さらに空間が形成され、この空間がアルミ電極32と同じ材料によって覆われていてもよい。この電極がアルミ以外の導電材料で形成されている場合も同様である。なお、この空間は誘電体膜20とポリシリコン膜31との間に形成されていてもよい。このように、ポリシリコン膜同士の間を離間する構造あるいは空間を形成する構造は、残留応力の緩和のために有効である。この際の誘電体膜20のEOTは600nm未満であってもよい。このような構造は、低耐圧のキャパシタにおいて用いられてもよい。第2部分52における誘電体膜20の厚みより第1部分51のエッジ51aで斜めに測ったときの誘電体膜20の厚みの方が大きい。
なお、ここで言及される誘電体膜の厚みは、走査型顕微鏡(SEM)により、誘電体膜が相対的に薄い領域において計測した。誘電体膜が相対的に薄い領域は、絶縁破壊強度が周囲よりも小さくなる領域である。
本実施の形態では、誘電体膜20は、3層以上の積層構造を含む。ここでは、誘電体膜20が3層の積層構造を含む例を示したが、積層構造は4層以上であってもよい。
本実施の形態では、誘電体膜20が3層以上の積層構造となっているので、耐圧性能を高めることができる。一般的に、主表面のうち高くなっている部分である第1部分51のエッジ51aでは、先鋭化による電界集中が起こりがちであるが、本実施の形態では、誘電体膜20が十分厚くなっているので、このエッジ51aにおいても電界集中を緩和することができる。
本実施の形態で示したように、前記積層構造は、酸化膜、窒化膜、酸化膜の順の積層を含むことが好ましい。この構成を採用することにより、積層構造の内部ではバンドギャップが低い層をバンドギャップが高い2つの層で挟み込む構造とすることができるので、リーク電流特性および絶縁抵抗を良好にすることができ、信頼性が高いキャパシタとすることができる。これによって、キャパシタの耐圧性能を高めることができる。
前記積層構造のうち最上層の残留応力は、前記積層構造の中の他のいずれの層の残留応力に比べても小さいことが好ましい。この構成を採用することにより、反りを小さく抑えることができる。
前記積層構造のうち最上層は、水素、水および炭素からなる群から選択されるいずれか1つの要素の含有量に関して比較したとき、前記積層構造の中の他のいずれの層に比べてもより多く含有することが好ましい。この構成を採用することにより、最上層が他の層に比べて最も残留応力が小さい状態を容易に実現することができる。
本実施の形態で示したように、前記積層構造のうち最上層は、前記積層構造の中の他のいずれの層より厚いことが好ましい。この構成を採用することにより、所望の厚みを容易に実現することができる。
本実施の形態で示したように、前記積層構造のうち最上層の厚みは、前記積層構造の中の他の全ての層の合計厚みより厚いことが好ましい。この構成を採用することにより、耐圧性能を高めることができる。
前記積層構造のうち最上層は、熱酸化膜ではない酸化膜であることが好ましい。熱酸化膜ではない酸化膜とは、たとえばCVD法で形成した酸化膜である。本実施の形態で示す例においては、酸化膜22は、CVD法で形成したものである。たとえば酸化膜21aは圧縮の応力を有し、窒化膜21bは引張の応力を有する。積層構造のうち最上層に相当する酸化膜22は弱い圧縮応力を含む。このような組合せにより、積層構造の内部で応力がある程度相殺され、反りを抑えることができる。ここでいう「熱酸化膜ではない酸化膜」は、CVD法以外の何らかの方法で形成したものであってもよい。
前記積層構造は、酸化膜、窒化膜、酸化膜、窒化膜、酸化膜の順の積層を含むことが好ましい。この構成を採用することにより、リーク電流特性および絶縁抵抗をさらに良好にすることができ、信頼性が高いキャパシタとすることができる。これによって、キャパシタの耐圧性能を高めることができる。
導電体膜30は、凹部15に沿って形成された誘電体膜20上において、導電体膜30同士が互いに対向しつつも互いに接触していない領域を有することが好ましい。
図3に示すように、主表面1uと平行な方向において、ポリシリコン膜31同士の間が離間している構造、あるいは、凹部15における第2部分52および第3部分53に囲まれた領域に誘電体膜および導電体膜が形成され、さらに空間が形成された構造を採用することによって、空間が残留応力を緩和することができる。あるいは、この空間が、熱膨張によるクラックの発生あるいは反りを抑制することができる。
(実験結果)
実験結果を図5に示す。ここでは、凹部15の深さが30μmであるものとし、温度は200℃であるものとした。図5では、印加される電圧と流れるリーク電流との関係をグラフで示している。図5においては、誘電体膜20の積層構造が、酸化膜、窒化膜、酸化膜の順の3層構造となっている場合、すなわち、いわゆるONO膜となっている場合を「ONO」と表示している。誘電体膜20の積層構造が、酸化膜、窒化膜、酸化膜、窒化膜、酸化膜の順の5層構造となっている場合、すなわち、いわゆるONONO膜となっている場合を「ONONO」と表示している。図5からは、誘電体膜20がONO膜である場合に比べてONONO膜である場合にはより一層、リーク電流を低減することができることがわかる。すなわち、高電圧に対する絶縁性能が増していることがわかる。
(実施の形態3)
実施の形態1,2では、平面図で見たとき凹部15が円形のスポット状となるように設けられていたが、本発明に基づく実施の形態3では、図6に示すように、凹部15が溝状に設けられている。図6では、基材1の主表面1uを覆う各層を取り去った状態で、基材1の上面を示している。複数の溝状の凹部15が平行に設けられている。凹部15が溝状に設けられていても、実施の形態1,2で述べたのと同様の効果を得ることができる。
なお、ここまでに挙げた各実施の形態では、主表面1uに凹部15が設けられる構造を示したが、その代わりに、図7に例示するキャパシタ103のように、主表面1uに凸部17が設けられた構造であってもよい。凸部17の表面を覆うように誘電体膜20が形成され、さらにこれを覆うようにポリシリコン膜31が形成されている。これらを覆うようにアルミ電極32が配置されている。導電体膜30はポリシリコン膜31とアルミ電極32とを含む。凸部17同士の隙間には導電体膜30が入り込んでいる。凸部17を採用した場合にも、凹部15を採用したキャパシタと同様の効果を得ることができる。
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1 基材、1u 主表面、4 裏面電極、6 保護膜、15 凹部、16 隙間、17 凸部、20 誘電体膜、21 下地膜、21a 酸化膜、21b 窒化膜、22 酸化膜、30 導電体膜、31 ポリシリコン膜、32 アルミ電極、51 第1部分、51a エッジ、52 第2部分、53 第3部分、54 第4部分、101,102,103 キャパシタ。

Claims (11)

  1. 凹部および凸部のうち少なくとも一方を有する主表面を有する基材と、
    前記主表面を覆う誘電体膜と、
    前記誘電体膜を覆う導電体膜とを備え、
    前記誘電体膜は、前記凹部および凸部のうち少なくとも一方に沿って形成されており、
    前記誘電体膜は、酸化膜換算膜厚が600nm以上であり、
    前記誘電体膜は、2層以上の積層構造を含み、
    前記積層構造のうち最上層の残留応力は、前記積層構造の中の他のいずれの層の残留応力に比べても小さい、キャパシタ。
  2. 凹部および凸部のうち少なくとも一方を有する主表面を有する基材と、
    前記主表面を覆う誘電体膜と、
    前記誘電体膜を覆う導電体膜とを備え、
    前記誘電体膜は、前記凹部および凸部のうち少なくとも一方に沿って形成されており、
    前記誘電体膜は、酸化膜換算膜厚が600nm以上であり、
    前記誘電体膜は、2層以上の積層構造を含み、
    前記積層構造のうち最上層は、水素、水および炭素からなる群から選択されるいずれか1つの要素の含有量に関して比較したとき、前記積層構造の中の他のいずれの層に比べてもより多く含有する、キャパシタ。
  3. 凹部および凸部のうち少なくとも一方を有する主表面を有する基材と、
    前記主表面を覆う誘電体膜と、
    前記誘電体膜を覆う導電体膜とを備え、
    前記誘電体膜は、前記凹部および凸部のうち少なくとも一方に沿って形成されており、
    前記誘電体膜は、酸化膜換算膜厚が600nm以上であり、
    前記誘電体膜は、2層以上の積層構造を含み、
    前記積層構造のうち最上層は、前記積層構造の中の他のいずれの層より厚い、キャパシタ。
  4. 前記導電体膜は、前記凹部および凸部のうち少なくとも一方に沿って形成された前記誘電体膜上において、前記導電体膜同士が互いに対向しつつも互いに接触していない領域を有する、請求項1から3のいずれか1項に記載のキャパシタ。
  5. 前記誘電体膜は、3層以上の積層構造を含む、請求項1から4のいずれか1項に記載のキャパシタ。
  6. 前記積層構造は、酸化膜、窒化膜、酸化膜の順の積層を含む、請求項に記載のキャパシタ。
  7. 前記積層構造のうち最上層は、水素、水および炭素からなる群から選択されるいずれか1つの要素の含有量に関して比較したとき、前記積層構造の中の他のいずれの層に比べてもより多く含有する、請求項に記載のキャパシタ。
  8. 前記積層構造のうち最上層は、前記積層構造の中の他のいずれの層より厚い、請求項1または2に記載のキャパシタ。
  9. 前記積層構造のうち最上層の厚みは、前記積層構造の中の他の全ての層の合計厚みより厚い、請求項3または8に記載のキャパシタ。
  10. 前記積層構造のうち最上層は、熱酸化膜ではない酸化膜である、請求項1から9のいずれかに記載のキャパシタ。
  11. 前記積層構造は、酸化膜、窒化膜、酸化膜、窒化膜、酸化膜の順の積層を含む、請求項から10のいずれかに記載のキャパシタ。
JP2020516205A 2018-04-27 2019-04-10 キャパシタ Active JP7052867B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018087140 2018-04-27
JP2018087140 2018-04-27
PCT/JP2019/015678 WO2019208226A1 (ja) 2018-04-27 2019-04-10 キャパシタ

Publications (2)

Publication Number Publication Date
JPWO2019208226A1 JPWO2019208226A1 (ja) 2021-01-07
JP7052867B2 true JP7052867B2 (ja) 2022-04-12

Family

ID=68295375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020516205A Active JP7052867B2 (ja) 2018-04-27 2019-04-10 キャパシタ

Country Status (5)

Country Link
US (1) US11488784B2 (ja)
JP (1) JP7052867B2 (ja)
CN (1) CN111771253B (ja)
DE (1) DE112019002197T5 (ja)
WO (1) WO2019208226A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295726A (zh) * 2022-10-08 2022-11-04 成都宏科电子科技有限公司 一种3d硅基电容器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345434A (ja) 2000-03-27 2001-12-14 Toshiba Corp 半導体装置
JP2006049795A (ja) 2004-06-28 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2011204927A (ja) 2010-03-25 2011-10-13 Seiko Instruments Inc 半導体装置およびその製造方法
JP2014078661A (ja) 2012-10-12 2014-05-01 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015111671A (ja) 2013-11-22 2015-06-18 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ 集積キャパシタおよびそれを製造する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521808A (ja) * 1991-07-09 1993-01-29 Hitachi Ltd 半導体集積回路装置の製造方法
KR100587082B1 (ko) 2004-06-30 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
TWI540739B (zh) * 2013-09-12 2016-07-01 璨圓光電股份有限公司 電容結構以及堆疊型電容結構
JP5967153B2 (ja) 2014-08-06 2016-08-10 日産自動車株式会社 半導体装置
DE102019204503B3 (de) * 2018-10-09 2020-03-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zur Herstellung eines integrierten Kondensators

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345434A (ja) 2000-03-27 2001-12-14 Toshiba Corp 半導体装置
JP2006049795A (ja) 2004-06-28 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2011204927A (ja) 2010-03-25 2011-10-13 Seiko Instruments Inc 半導体装置およびその製造方法
JP2014078661A (ja) 2012-10-12 2014-05-01 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015111671A (ja) 2013-11-22 2015-06-18 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ 集積キャパシタおよびそれを製造する方法

Also Published As

Publication number Publication date
US11488784B2 (en) 2022-11-01
CN111771253B (zh) 2021-12-14
WO2019208226A1 (ja) 2019-10-31
US20200381181A1 (en) 2020-12-03
JPWO2019208226A1 (ja) 2021-01-07
CN111771253A (zh) 2020-10-13
DE112019002197T5 (de) 2021-01-14

Similar Documents

Publication Publication Date Title
JP6193677B2 (ja) 半導体装置
US20200287034A1 (en) Semiconductor device
JP6231377B2 (ja) 半導体装置及び半導体装置の製造方法
JP7052867B2 (ja) キャパシタ
US20190080976A1 (en) Semiconductor device and method for manufacturing the same
WO2016152059A1 (ja) 半導体装置
JP2014033053A (ja) 半導体装置及びその製造方法
US11844281B2 (en) Piezoelectric device
WO2016092896A1 (ja) 半導体装置とその製造方法
TW201417287A (zh) 半導體裝置和製造半導體裝置的方法
US10170470B2 (en) Switching device
JP2017139293A (ja) ダイオード
JP2017139289A (ja) ダイオード
JP2019029537A (ja) キャパシタ
JP6160477B2 (ja) 半導体装置
US20130249102A1 (en) Semiconductor device with strengthened inter-wire air gap structures
JP2009152445A (ja) バイポーラ型の半導体装置およびその製造方法
JP2009295867A (ja) 半導体装置
TWI442548B (zh) 半導體裝置
JP7043773B2 (ja) 半導体装置
JP2012028420A5 (ja)
JP6260711B2 (ja) 半導体装置の製造方法
JP6809324B2 (ja) 半導体装置
JP4562362B2 (ja) 半導体装置
JP6635400B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R150 Certificate of patent or registration of utility model

Ref document number: 7052867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150